JPS5873138A - マイクロ波増幅器 - Google Patents
マイクロ波増幅器Info
- Publication number
- JPS5873138A JPS5873138A JP56171786A JP17178681A JPS5873138A JP S5873138 A JPS5873138 A JP S5873138A JP 56171786 A JP56171786 A JP 56171786A JP 17178681 A JP17178681 A JP 17178681A JP S5873138 A JPS5873138 A JP S5873138A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- film
- line
- small
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Waveguides (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、マイクロ匝増幅器の榊造（ニーする〇一般Ｃ
＝、１昇効米トランジスタ（ｆＩ’ｈ’ｉ’）やバイポ
ーラトランジスタを用いたマイクロ改増−−では半導体
集子の性能な十分引さ出すため（二、入力−と出力−に
光合ｌＦＭ１な必賛とする０第１１はＦＥＴ増幅−の等
価回路をホしており、１はＦＥＴで、この上″ｋｉＴ１
のそれぞれ人力−，出カーζ二は餐酋目ｗ！１２．Ｊが
設けられる。４は入力端子、５は出力端子である。葺合
−路２．ｊとしては低域−廟フィルタ形ρｊ多く用いら
れ、直列接続のインダクタ６−ａ 、６−ｂ 、６−ｃ
、６−（１，および並列接続のコンチン？７−ａ、７
−ｂ ＊ ７−ｃ 、 ｙ−ｄで１１成され又いる。し
かじなｔＪｊ＆ ｓマイクロ歇蛍では軸枠な東中定数素
子の夷机υｊ困難等の理由で、マイクロ数帯増幅６り振
合回路（二はマイクロストリップ−路等の分布定畝−路
が使用される。
＝、１昇効米トランジスタ（ｆＩ’ｈ’ｉ’）やバイポ
ーラトランジスタを用いたマイクロ改増−−では半導体
集子の性能な十分引さ出すため（二、入力−と出力−に
光合ｌＦＭ１な必賛とする０第１１はＦＥＴ増幅−の等
価回路をホしており、１はＦＥＴで、この上″ｋｉＴ１
のそれぞれ人力−，出カーζ二は餐酋目ｗ！１２．Ｊが
設けられる。４は入力端子、５は出力端子である。葺合
−路２．ｊとしては低域−廟フィルタ形ρｊ多く用いら
れ、直列接続のインダクタ６−ａ 、６−ｂ 、６−ｃ
、６−（１，および並列接続のコンチン？７−ａ、７
−ｂ ＊ ７−ｃ 、 ｙ−ｄで１１成され又いる。し
かじなｔＪｊ＆ ｓマイクロ歇蛍では軸枠な東中定数素
子の夷机υｊ困難等の理由で、マイクロ数帯増幅６り振
合回路（二はマイクロストリップ−路等の分布定畝−路
が使用される。
第２図はマイクロ波業槓回路（ＭＩＣ）技術を用いたＦ
ＥＴ増幅器の従来例を示しており、第２図（ａ）はＯ＋
：面図、第２図（ｂｌは同図（１）の１−１’線での断
面図である。金輌性のキャリアプレート１１の上を二ｋ
” ＨＴ Ｊ ２および綽電体基叡１３．１４がマ、ウ
ントされている。ｎ％体基＠１３．１４はそれぞれ鉄面
に金属層よりなる層面電極１５゜１６な設け、その土地
１二ＰまマイクロストリップＩＩｉ！＠２０．２１が形
成され入力輪と出力−の整合回路を形成している・そし
て増−用素子である例えばＦＭＴｌｘのゲート電極１７
は入力側の整合（９）路を構成するマイクロストリップ
一路２１７１：、、ドレイン電極１８は出力−の整合回
路を構成するマイクロストリップ縁路２ノに、それぞれ
接続され、ソース電極１９はキャリアプレート１１（二
ホンディングワイアで接続されている。
ＥＴ増幅器の従来例を示しており、第２図（ａ）はＯ＋
：面図、第２図（ｂｌは同図（１）の１−１’線での断
面図である。金輌性のキャリアプレート１１の上を二ｋ
” ＨＴ Ｊ ２および綽電体基叡１３．１４がマ、ウ
ントされている。ｎ％体基＠１３．１４はそれぞれ鉄面
に金属層よりなる層面電極１５゜１６な設け、その土地
１二ＰまマイクロストリップＩＩｉ！＠２０．２１が形
成され入力輪と出力−の整合回路を形成している・そし
て増−用素子である例えばＦＭＴｌｘのゲート電極１７
は入力側の整合（９）路を構成するマイクロストリップ
一路２１７１：、、ドレイン電極１８は出力−の整合回
路を構成するマイクロストリップ縁路２ノに、それぞれ
接続され、ソース電極１９はキャリアプレート１１（二
ホンディングワイアで接続されている。
ところで１分布定数線路はその線路長ｌが細路波長λｇ
に対してｌ〈λｇ／８ を満足する場合（二は近位的
に果中定数累子と見なせる。臀性インピーダンスＺが大
きい場合（Ｚ＝Ｚｎ）はインダクタと近似でき、上り値
りは線路長をＪＰＨ１位相速度なＶｐとすると、 Ｌ 中Ｚｎ ｚＨ／Ｖｐ ・・・−・−・・
＋１）を満足する。一方、２が小さい場合（Ｚ＝ＺＬ
）＋二はキャパシタに近似でき、その値Ｃは１１１１Ｉ
！路長をＪＬとすると、 Ｃ〒ｌＬ／ＺＬ＠ｖＰ・・・・・・・（２）を満足する
。従って、整合回路の設計法としては第１図□にボした
集中定数素子（Ｌｉ 、Ｃｉ ＊ ｉ＝１ ＊２− ）
ヲ実ｍＴ ６ ヨウｌ： Ｚａｉ、 ｌＨＩ、 Ｚ
＋Ｌｉ、 ／Ｌｉ。
に対してｌ〈λｇ／８ を満足する場合（二は近位的
に果中定数累子と見なせる。臀性インピーダンスＺが大
きい場合（Ｚ＝Ｚｎ）はインダクタと近似でき、上り値
りは線路長をＪＰＨ１位相速度なＶｐとすると、 Ｌ 中Ｚｎ ｚＨ／Ｖｐ ・・・−・−・・
＋１）を満足する。一方、２が小さい場合（Ｚ＝ＺＬ
）＋二はキャパシタに近似でき、その値Ｃは１１１１Ｉ
！路長をＪＬとすると、 Ｃ〒ｌＬ／ＺＬ＠ｖＰ・・・・・・・（２）を満足する
。従って、整合回路の設計法としては第１図□にボした
集中定数素子（Ｌｉ 、Ｃｉ ＊ ｉ＝１ ＊２− ）
ヲ実ｍＴ ６ ヨウｌ： Ｚａｉ、 ｌＨＩ、 Ｚ
＋Ｌｉ、 ／Ｌｉ。
ｉ＝ｔ 、 ２・・・を決定すれはよい。なお、マイク
ロストリップ線路では自由空間成長をλＯ９光速をＣｏ
、ｒＢＬ長短紬率をσとすると、−＝λ０／λｇ＝ｃ
ｏ／Ｖｐ ・・・・・・・・・（３）の囲体かあ
り、σはＷｓ′＃ＩＬ体基板の比訪亀率ｅ「で決定され
る。例えはアルミナ基板（ｇｒ＝１０．５）の場合Ｃ二
はσ＝２．８である。
ロストリップ線路では自由空間成長をλＯ９光速をＣｏ
、ｒＢＬ長短紬率をσとすると、−＝λ０／λｇ＝ｃ
ｏ／Ｖｐ ・・・・・・・・・（３）の囲体かあ
り、σはＷｓ′＃ＩＬ体基板の比訪亀率ｅ「で決定され
る。例えはアルミナ基板（ｇｒ＝１０．５）の場合Ｃ二
はσ＝２．８である。
一力、鋳亀体基＄ １３ 、１４の厚さをＨ、マイクロ
ストリップ−ｗ１２０．ｉｌｌの幅をＷとするとｌｊｌ
路％性インピーダンスは１８３図３ニホすようにＷ／Ｈ
を二進比例する。（ｔ） 、 （２）式から明らかなよ
うζ：り、Ｃとも線路長に比例するため、整合回路を小
形化するため（二はＬ＋二ついてはムを大きく、Ｃにつ
いてはＺｔ、を小さくすることが要求される。
ストリップ−ｗ１２０．ｉｌｌの幅をＷとするとｌｊｌ
路％性インピーダンスは１８３図３ニホすようにＷ／Ｈ
を二進比例する。（ｔ） 、 （２）式から明らかなよ
うζ：り、Ｃとも線路長に比例するため、整合回路を小
形化するため（二はＬ＋二ついてはムを大きく、Ｃにつ
いてはＺｔ、を小さくすることが要求される。
しかし、Ｈ＝０．６關のアルミナ基板を用いた場合、
Ｚｉｉについてはパターンのエツチング精度の点からＷ
）ｉ＝１００μｍ（Ｚａ＝９８９）程反が限界である。
Ｚｉｉについてはパターンのエツチング精度の点からＷ
）ｉ＝１００μｍ（Ｚａ＝９８９）程反が限界である。
また、ＺＬｔ二ついてはＺＬを小さくすることで線路長
ｊＬを小さくできるが、この場合締ｗｔ＠、ＷＬは大き
くなる。すなわち、必豪なＣの値（：対してパターンの
面積（／ＬＸＷＬ）はほぼ一定となるため、大きなＣを
実机するた約Ｃ二はパターン寸法が大きくなるという欠
点があった。
ｊＬを小さくできるが、この場合締ｗｔ＠、ＷＬは大き
くなる。すなわち、必豪なＣの値（：対してパターンの
面積（／ＬＸＷＬ）はほぼ一定となるため、大きなＣを
実机するた約Ｃ二はパターン寸法が大きくなるという欠
点があった。
ところで、整合回路を第２図ｆａ） 、 （１：１にボ
したよう（二鋳電体基板上に作らす、千導俸基狐上（二
ＦｋＴなどと一体化して構成するモノリンンクマイクロ
波集棟回路（ＭＭＩＣ）が提系されており、その構造を
第４図（ａ） 、 （ｂ） ｉ二示した。第４図（ａ）
は平面図、第４［Ｎ（ｂ）は同一（ａ）の１−１’ 線
での断面図である。３１はＧａＡｓ等の半導体基似、３
２が能動領域、３３，３４，３５はそれぞれソース電極
、ゲート電極、ドレイン１１他であり、ソース電極３３
はスルーホール又は接地用パターン３６および基板のｇ
ＩＡ壁に設けた金属層３７を介して裏面電極３８にＶ＆
続されている。ゲート電＆３４は入力ｍｕ合Ｉｇｌ路３
す、ドレイン電極３５は出力ｍｕ合回路４０に接続する
。整合回路３９．４０は巖面電極３８とマイクロストリ
ップ細路を構成し、その設計法は第２図の錦電体基似を
用いた場合と同様である。このＭＭＩＣでは＾インピー
ダンス部ＺＨは半導体の電極形成Ｃ二相いる倣動パター
ンの加工技術を応用できるため、栂ｗ１暢を細くでき、
ＺＨを大きくできるため、（２）式より線路長／Ｈを短
くすることができる。
したよう（二鋳電体基板上に作らす、千導俸基狐上（二
ＦｋＴなどと一体化して構成するモノリンンクマイクロ
波集棟回路（ＭＭＩＣ）が提系されており、その構造を
第４図（ａ） 、 （ｂ） ｉ二示した。第４図（ａ）
は平面図、第４［Ｎ（ｂ）は同一（ａ）の１−１’ 線
での断面図である。３１はＧａＡｓ等の半導体基似、３
２が能動領域、３３，３４，３５はそれぞれソース電極
、ゲート電極、ドレイン１１他であり、ソース電極３３
はスルーホール又は接地用パターン３６および基板のｇ
ＩＡ壁に設けた金属層３７を介して裏面電極３８にＶ＆
続されている。ゲート電＆３４は入力ｍｕ合Ｉｇｌ路３
す、ドレイン電極３５は出力ｍｕ合回路４０に接続する
。整合回路３９．４０は巖面電極３８とマイクロストリ
ップ細路を構成し、その設計法は第２図の錦電体基似を
用いた場合と同様である。このＭＭＩＣでは＾インピー
ダンス部ＺＨは半導体の電極形成Ｃ二相いる倣動パター
ンの加工技術を応用できるため、栂ｗ１暢を細くでき、
ＺＨを大きくできるため、（２）式より線路長／Ｈを短
くすることができる。
しかしながら、低インピーダンスＺｘ、ＩＩＨ二ついて
は第２図の場合と同様、必豪なＣの値に灼してパターン
の面積（／ＬＸＷＬ）が決定されるため、大さなＣを必
要とする場合Ｃ二はパターンの寸法ρｊ大きくなり、
ＭＭＩＣのチンプチイズの小形化が因離という欠点があ
った。
は第２図の場合と同様、必豪なＣの値に灼してパターン
の面積（／ＬＸＷＬ）が決定されるため、大さなＣを必
要とする場合Ｃ二はパターンの寸法ρｊ大きくなり、
ＭＭＩＣのチンプチイズの小形化が因離という欠点があ
った。
本発明は上記の欠点を除去するもので、鰐電体基板ある
いは半導体基板上の一部（二金属膜を、それらの上Ｓ（
ち均一に鋳亀体展を、さらにその上部にマイクロストリ
ップ＊＊を形成した整合ｌｆ？ｌを用いること（二より
、非常に小形のＭＩＣあるいはＭＭＩＣのマイクロ技増
暢器を提供することを目的とする。以下、本発明の央り
例を図面を参照して説明する。
いは半導体基板上の一部（二金属膜を、それらの上Ｓ（
ち均一に鋳亀体展を、さらにその上部にマイクロストリ
ップ＊＊を形成した整合ｌｆ？ｌを用いること（二より
、非常に小形のＭＩＣあるいはＭＭＩＣのマイクロ技増
暢器を提供することを目的とする。以下、本発明の央り
例を図面を参照して説明する。
第５図に本発明のマイクロｔＩｊＬ壇暢器（＝鳩応する
整合回路の構造を示した。第５図（、ａ）は平面図、第
５図（ｂ） 、 （Ｃ） 、 （ｄ）はそれぞれ同図（
ａ）の１−１’縁、２−２′縁、３−３′線での＃面図
である。
整合回路の構造を示した。第５図（、ａ）は平面図、第
５図（ｂ） 、 （Ｃ） 、 （ｄ）はそれぞれ同図（
ａ）の１−１’縁、２−２′縁、３−３′線での＃面図
である。
５ノは誘電体基板であり、その下面を畷ｓ ＊ ｒｊｒ
ｒ電極５２を設け、銹電体基ｌ＆５ノ上の−ｓＮ二はそ
の両端を基板の側壁Ｓ（二設けた金ｊ１Ｍ５３で、裏面
電極５２と接続した短冊状の導電績例えは金ｌＩ４展５
４を形成し、さら（＝紡電体基板５〕と金属膜６４の上
部に一様Ｃ＝訪電体膜５５を設け、その上面にマイクロ
ストリンプ締路５６を形成する。この構造において、金
Ｊｋ腺５４がない部分（第５図（ｄ））は第２図で示し
た為インピーダンスｌＩｉ回路、金属膜５６を設けた部
分（第５図（Ｃ））は低インピーダンスＩｗｗ１に約応
している。導電体膜５５の厚さ湘 を肪電体基＠５１の
厚さＨ（＝比べて十分小さくすると、簡インピーダンス
部の％注インピーダンスＺＨはＷ／Ｈで決定されるため
、菖２図の従来例と同様である。しかし、低インピーダ
ンス部はｍｉ状の金属膜５４が薬面電極５２と同電位で
あるため、その％性インピーダンスＺＬはｖｖＬ／ＨＤ
で沢にされる・すなわち、油は小さいため、線路幅ＷＬ
を小さくしてもＺｔ、を十分小さくでき、必嶽なＣを得
るための＃５ｉ路長／Ｌを短くすることができる。
ｒ電極５２を設け、銹電体基ｌ＆５ノ上の−ｓＮ二はそ
の両端を基板の側壁Ｓ（二設けた金ｊ１Ｍ５３で、裏面
電極５２と接続した短冊状の導電績例えは金ｌＩ４展５
４を形成し、さら（＝紡電体基板５〕と金属膜６４の上
部に一様Ｃ＝訪電体膜５５を設け、その上面にマイクロ
ストリンプ締路５６を形成する。この構造において、金
Ｊｋ腺５４がない部分（第５図（ｄ））は第２図で示し
た為インピーダンスｌＩｉ回路、金属膜５６を設けた部
分（第５図（Ｃ））は低インピーダンスＩｗｗ１に約応
している。導電体膜５５の厚さ湘 を肪電体基＠５１の
厚さＨ（＝比べて十分小さくすると、簡インピーダンス
部の％注インピーダンスＺＨはＷ／Ｈで決定されるため
、菖２図の従来例と同様である。しかし、低インピーダ
ンス部はｍｉ状の金属膜５４が薬面電極５２と同電位で
あるため、その％性インピーダンスＺＬはｖｖＬ／ＨＤ
で沢にされる・すなわち、油は小さいため、線路幅ＷＬ
を小さくしてもＺｔ、を十分小さくでき、必嶽なＣを得
るための＃５ｉ路長／Ｌを短くすることができる。
力えはアルミナ基板（ｇｒ＝ＩＯ，５）を用いた場合に
ついて、Ｌ＝ｌｎ）ｉ、Ｃ＝＝ｌｐＦを実現するための
尚インピーダンス、低インビータンス線路部の寸法を検
討する・誘電体基板の厚さＨを０．６軸、高インビータ
ンス線路の幅ＷＨを０，１ｍとすると、第３図よりＺＨ
＝’９３Ωとなり、波長短縮率σは２．８であるから、
Ｌ ＝ ｌ ｎＨな満足するための森路長７Ｍは（１）
式より ｐＨ＝＝ Ｃｏ 化／ ａ ＺＨ＝ １．２１ｍ ・
・・・・・（４）となる。なお、尚インビータンス線路
については一絡暢が狭いため、パターンを街り曲（デる
こと（二より、実効的なパターン面積を小さくできる。
ついて、Ｌ＝ｌｎ）ｉ、Ｃ＝＝ｌｐＦを実現するための
尚インピーダンス、低インビータンス線路部の寸法を検
討する・誘電体基板の厚さＨを０．６軸、高インビータ
ンス線路の幅ＷＨを０，１ｍとすると、第３図よりＺＨ
＝’９３Ωとなり、波長短縮率σは２．８であるから、
Ｌ ＝ ｌ ｎＨな満足するための森路長７Ｍは（１）
式より ｐＨ＝＝ Ｃｏ 化／ ａ ＺＨ＝ １．２１ｍ ・
・・・・・（４）となる。なお、尚インビータンス線路
については一絡暢が狭いため、パターンを街り曲（デる
こと（二より、実効的なパターン面積を小さくできる。
一方、低インビータンス線路部（二つし）て条ま従来の
構造では特性インピーダンスＺＬを２０９とすると、
ＷＬ／）ｌ ＝ ４．０ 、 ＷＬ＝２，４１４とな番
〕、Ｃ＝１ ｐＦを実現するためのＩＩｉ！路長ＪＦＬ
ｉｔ （２）式よＩＪＩＬ＝ｃｏＺＬｃ／ａ＝２．２
ｗｘ −＝１５）となり、パターンの面積８
（＝ＷＬ＋ｌＬ ）を１５．３−である。しかし、第５
図の構造を採用し、導電体膜としては、厚さ）ｌ［）＝
６ＱＰｎのアルミナ（６「＝１０．５）を用い、ＷＬを
１襲とすると、 ＷＬ、／ＨＤ＝１６．７．Ｚｔ、＝７
ＪＪとなるため、／Ｌ＝０．７５關、Ｓをより、７５１
１ と従来のノくターン面積Ｓの約ｌ／７ に−？’
キロ。す２） Ｅ ＨＤ ＝ １０ ｐｍ 、 Ｗｔ、
７０．２ｍ とすしｔ（ＺＬ、＝５Ｊｊ 、 ／Ｌ＝
０．５３１３１ トな１，１ｓ＝０．１１１１ と非常
（二小さくできる。
構造では特性インピーダンスＺＬを２０９とすると、
ＷＬ／）ｌ ＝ ４．０ 、 ＷＬ＝２，４１４とな番
〕、Ｃ＝１ ｐＦを実現するためのＩＩｉ！路長ＪＦＬ
ｉｔ （２）式よＩＪＩＬ＝ｃｏＺＬｃ／ａ＝２．２
ｗｘ −＝１５）となり、パターンの面積８
（＝ＷＬ＋ｌＬ ）を１５．３−である。しかし、第５
図の構造を採用し、導電体膜としては、厚さ）ｌ［）＝
６ＱＰｎのアルミナ（６「＝１０．５）を用い、ＷＬを
１襲とすると、 ＷＬ、／ＨＤ＝１６．７．Ｚｔ、＝７
ＪＪとなるため、／Ｌ＝０．７５關、Ｓをより、７５１
１ と従来のノくターン面積Ｓの約ｌ／７ に−？’
キロ。す２） Ｅ ＨＤ ＝ １０ ｐｍ 、 Ｗｔ、
７０．２ｍ とすしｔ（ＺＬ、＝５Ｊｊ 、 ／Ｌ＝
０．５３１３１ トな１，１ｓ＝０．１１１１ と非常
（二小さくできる。
本発明をマイクロ波県槓回路（ＭＩＣ）ｌニエ６用した
例を第６図（ａ） 、 （ｂ） ｌ二示し【お４ノ、第
２図と同一部分については同一の査号な付した。すなわ
ち、誘電体基板１３の上部４：短冊状の導電績例えば金
属膜６Ｊを設けそσつ上部１ｍ、導電６体績６２、その
上部（二マイクロストリップ１１１８６４゜６５（二よ
る入力−と出力側の振合回路を形成している。鋳電体基
＠１３の＠壁には金属Ｍ６３が裏面電極１５及び金属膜
６１に接続され又設けられる。絽５図（二おいて説明し
たように短冊状の貧１１１１１膜６］を設けることによ
り、低インピーダンス部のパターン面積を小さくなしつ
るため、振合１ｇ路の導電体基＆１３．１４が小さくな
り、マイクロ波壇−器の寸法の小形化（二有効である。
例を第６図（ａ） 、 （ｂ） ｌ二示し【お４ノ、第
２図と同一部分については同一の査号な付した。すなわ
ち、誘電体基板１３の上部４：短冊状の導電績例えば金
属膜６Ｊを設けそσつ上部１ｍ、導電６体績６２、その
上部（二マイクロストリップ１１１８６４゜６５（二よ
る入力−と出力側の振合回路を形成している。鋳電体基
＠１３の＠壁には金属Ｍ６３が裏面電極１５及び金属膜
６１に接続され又設けられる。絽５図（二おいて説明し
たように短冊状の貧１１１１１膜６］を設けることによ
り、低インピーダンス部のパターン面積を小さくなしつ
るため、振合１ｇ路の導電体基＆１３．１４が小さくな
り、マイクロ波壇−器の寸法の小形化（二有効である。
本発明をモノリンツクマイクロ波集積回路（ＭＭＩＣ）
ｉ二応用したＦＥＴ増幅器の例を第７−（ａ） 、 （
ｂ）に示しており、第４図と同一部分（二ついては同一
の管号を付した、ＧａＡｓ等の半導体基板３ Ｊ ）ｆ
［＋：’ｍ４ｍ状の導電膜例えば金属８７１、誘電体膜
７２、その上部Ｃニマイクロストリップ線路７４，７５
ｊ二よる入力肯と出力−の整合回路を形成している。半
導体基ＩＩｊＬ３ｚの１１ｉｌ壁（−は金属膜７３が義
面電極３＃及び金属膜７１に接続されて設けられる。第
５図、第６図と同様（二短冊状の金属層７ノを設けるこ
とにより、低インピーダンス部のパターン寸法を小さく
できる。
ｉ二応用したＦＥＴ増幅器の例を第７−（ａ） 、 （
ｂ）に示しており、第４図と同一部分（二ついては同一
の管号を付した、ＧａＡｓ等の半導体基板３ Ｊ ）ｆ
［＋：’ｍ４ｍ状の導電膜例えば金属８７１、誘電体膜
７２、その上部Ｃニマイクロストリップ線路７４，７５
ｊ二よる入力肯と出力−の整合回路を形成している。半
導体基ＩＩｊＬ３ｚの１１ｉｌ壁（−は金属膜７３が義
面電極３＃及び金属膜７１に接続されて設けられる。第
５図、第６図と同様（二短冊状の金属層７ノを設けるこ
とにより、低インピーダンス部のパターン寸法を小さく
できる。
防電体膜７２としてＳｉｎｇ （ｇ？＝４．Ｑ 、σ＝
１．８ ）を用ｕＮ、ソ（１）厚さＨＤ＝ｌｐｍ、線
路幅ＷＬ＝５０／ｊＪｎとすると、ＺＬ ＝ ４９とな
り、Ｃ＝１ｐＦ’を実構するための線路長ｌ！ＬはＱ、
５７ｍ、 パターン山積Ｓを０．０３１Ｅｌ と非常
に小さくできる０−力、＾インピーダンスＩＩＩＩｗＩ
部につ、いてはＵａＡｓ基也（ｇｒ＝１２，５ ＊σ＝
３．０）の犀さＨ＝２００１１ｍとし、線路幅Ｗを２０
μｎｌとするとＺＨ＝９７Ωとなり、Ｌｚ ｌ ｎｌ（
を７集現するための線路長／Ｈは１，０關でよい。
１．８ ）を用ｕＮ、ソ（１）厚さＨＤ＝ｌｐｍ、線
路幅ＷＬ＝５０／ｊＪｎとすると、ＺＬ ＝ ４９とな
り、Ｃ＝１ｐＦ’を実構するための線路長ｌ！ＬはＱ、
５７ｍ、 パターン山積Ｓを０．０３１Ｅｌ と非常
に小さくできる０−力、＾インピーダンスＩＩＩＩｗＩ
部につ、いてはＵａＡｓ基也（ｇｒ＝１２，５ ＊σ＝
３．０）の犀さＨ＝２００１１ｍとし、線路幅Ｗを２０
μｎｌとするとＺＨ＝９７Ωとなり、Ｌｚ ｌ ｎｌ（
を７集現するための線路長／Ｈは１，０關でよい。
以上述べたようじ本発！４＆二よれば、ＰｇＴ望のし。
Ｃを実現するためのパターン寸法を大幅）二手形にでき
、しかも平Ｉｆｉ４１＃造であるため、ＭＩＣ５あるい
はＭＭＩＣを用いたマイクロ波増ｍ器の整合回路パター
ンの小形化がａＪ能となり、マイクロ技増幅器の小形化
ができる。と（（二、ＭＭＩＣではチック“ナイスを小
さくできるため、コストの低減が可能となる。
、しかも平Ｉｆｉ４１＃造であるため、ＭＩＣ５あるい
はＭＭＩＣを用いたマイクロ波増ｍ器の整合回路パター
ンの小形化がａＪ能となり、マイクロ技増幅器の小形化
ができる。と（（二、ＭＭＩＣではチック“ナイスを小
さくできるため、コストの低減が可能となる。
第１図はマイクロ波増輪器の等価回路を示す一路図、第
２１（ａ）は従来のマイクロ波集積回路技俯による増幅
器の構造を示す平ｒｋＪ図、第２図（ｂ）は同図（ａ）
の１−１′線断面図、第３図は誘電体基板の比誘電率Ｃ
〔をパラメータとし、ｍ路幅Ｗ。 基嶺厚Ｈとし、Ｗ／）ｉ ＋＝対する特性インピーダン
スの貧化な小す曲線図、篤４図（ａ）は従来のモノリメ
ンク果槓１ｇｌ路技術を用いたマイクロ技増ｍｂの惧造
奢小す平面図、ｊ＆４図（ｂ）は同図（ａ）の１−１′
練断面図、第５図（ａ）は本発明（＝よるマイクロスト
リップ線路の構造を示す平面図、第５図（ｂｌ ハ同図
（ａｌ＆）１ １’ｉ断ｔｈ図、第５ｉＮ（ｃ）は同図
ｔａ）の２−２’ｍ断面図、第５図（ｄ）は同図（ａ）
の３−３’４ｌ−ｒ（３）図、ｉ６図（ａ丹よ本発明に
よる°マイクロストリング線路を用いたＭＩＣ増幅器の
構造をホす平面図、第６図（ｂ）は同図（ａ）の１−１
’１４Ｍ断１１図、＃７図（ａ）は本発明（＝よるマイ
クロスｔｌツノ１ｗ路を用いたＭＭ Ｉ Ｃ増幅器の構
造を示す平面図、謝７図（ｂ）は同図（ａ）の１−１′
締断面図である。 １．１２・・・ＦＭＴ 、２０ ．２１ ．３９ ．
４０゜５６．６４．６５．７４．７５・・マイクロスト
リップ線路、１３．１４・・・訪電体＆叡・５４゜６１
、’１１・・・短冊状金Ｘ膜、３１・・・半埠体基叡。 ５ｓ、６２．１２・・・防電体膜、１５，１６゜３８・
・・層面電極、５３．６３．７３・・・基板ｌｌ１ｌｌ
Ｉｉの金属層。
２１（ａ）は従来のマイクロ波集積回路技俯による増幅
器の構造を示す平ｒｋＪ図、第２図（ｂ）は同図（ａ）
の１−１′線断面図、第３図は誘電体基板の比誘電率Ｃ
〔をパラメータとし、ｍ路幅Ｗ。 基嶺厚Ｈとし、Ｗ／）ｉ ＋＝対する特性インピーダン
スの貧化な小す曲線図、篤４図（ａ）は従来のモノリメ
ンク果槓１ｇｌ路技術を用いたマイクロ技増ｍｂの惧造
奢小す平面図、ｊ＆４図（ｂ）は同図（ａ）の１−１′
練断面図、第５図（ａ）は本発明（＝よるマイクロスト
リップ線路の構造を示す平面図、第５図（ｂｌ ハ同図
（ａｌ＆）１ １’ｉ断ｔｈ図、第５ｉＮ（ｃ）は同図
ｔａ）の２−２’ｍ断面図、第５図（ｄ）は同図（ａ）
の３−３’４ｌ−ｒ（３）図、ｉ６図（ａ丹よ本発明に
よる°マイクロストリング線路を用いたＭＩＣ増幅器の
構造をホす平面図、第６図（ｂ）は同図（ａ）の１−１
’１４Ｍ断１１図、＃７図（ａ）は本発明（＝よるマイ
クロスｔｌツノ１ｗ路を用いたＭＭ Ｉ Ｃ増幅器の構
造を示す平面図、謝７図（ｂ）は同図（ａ）の１−１′
締断面図である。 １．１２・・・ＦＭＴ 、２０ ．２１ ．３９ ．
４０゜５６．６４．６５．７４．７５・・マイクロスト
リップ線路、１３．１４・・・訪電体＆叡・５４゜６１
、’１１・・・短冊状金Ｘ膜、３１・・・半埠体基叡。 ５ｓ、６２．１２・・・防電体膜、１５，１６゜３８・
・・層面電極、５３．６３．７３・・・基板ｌｌ１ｌｌ
Ｉｉの金属層。
Claims (1)
- 更 下ｒｋＪＩ：裏面電極をセするｖｊ電体あるいは半
導電性基板と、この拝導％性基板の止血Ｃ二部分的４こ
形成され１紀ＩＩｋ面電極と俵枕される導体層と、この
纒体腺及び前記非導亀注基似上６二形成された妨亀体線
と、この＃Ｓ亀体課の上１１：形成されたマイクロスト
リップ線路と、で整合Ｌｇｌ略を形成し、この４＄１！
成り蛍合口鮎を増−用トランジスタ素子の人力−及び出
力−６：接続したことを待機とするマイクロ技増−器・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56171786A JPS5873138A (ja) | 1981-10-27 | 1981-10-27 | マイクロ波増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56171786A JPS5873138A (ja) | 1981-10-27 | 1981-10-27 | マイクロ波増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5873138A true JPS5873138A (ja) | 1983-05-02 |
| JPH0249562B2 JPH0249562B2 (ja) | 1990-10-30 |
Family
ID=15929655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56171786A Granted JPS5873138A (ja) | 1981-10-27 | 1981-10-27 | マイクロ波増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5873138A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60106202A (ja) * | 1983-11-14 | 1985-06-11 | Nippon Telegr & Teleph Corp <Ntt> | モノリシツクマイクロ波集積回路 |
| JPS60251702A (ja) * | 1984-05-29 | 1985-12-12 | Mitsubishi Electric Corp | 方向性結合器 |
| JPS60253303A (ja) * | 1984-05-30 | 1985-12-14 | Hitachi Ltd | マイクロストリツプ線路 |
| JPS6185904U (ja) * | 1984-11-12 | 1986-06-05 | ||
| JPS63144603A (ja) * | 1986-12-09 | 1988-06-16 | Mitsubishi Electric Corp | 伝送線路 |
| JPS63244902A (ja) * | 1987-03-30 | 1988-10-12 | Nec Corp | 半導体装置 |
| JPH0515508U (ja) * | 1991-07-31 | 1993-02-26 | 三菱電機株式会社 | マイクロ波用パツケージ |
| JP2016111552A (ja) * | 2014-12-08 | 2016-06-20 | 三菱電機株式会社 | 高周波増幅器 |
| CN106921354A (zh) * | 2017-02-08 | 2017-07-04 | 中国科学院微电子研究所 | 用于射频功率放大器的宽带匹配电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS523977U (ja) * | 1975-06-23 | 1977-01-12 | ||
| JPS5531373U (ja) * | 1978-08-21 | 1980-02-29 | ||
| JPS5676602A (en) * | 1979-11-28 | 1981-06-24 | Nec Corp | Low-pass filter |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52130961A (en) * | 1976-04-22 | 1977-11-02 | Hitachi Netsu Kigu Kk | Gas oven able to be heated at low temperature |
-
1981
- 1981-10-27 JP JP56171786A patent/JPS5873138A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS523977U (ja) * | 1975-06-23 | 1977-01-12 | ||
| JPS5531373U (ja) * | 1978-08-21 | 1980-02-29 | ||
| JPS5676602A (en) * | 1979-11-28 | 1981-06-24 | Nec Corp | Low-pass filter |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60106202A (ja) * | 1983-11-14 | 1985-06-11 | Nippon Telegr & Teleph Corp <Ntt> | モノリシツクマイクロ波集積回路 |
| JPS60251702A (ja) * | 1984-05-29 | 1985-12-12 | Mitsubishi Electric Corp | 方向性結合器 |
| JPS60253303A (ja) * | 1984-05-30 | 1985-12-14 | Hitachi Ltd | マイクロストリツプ線路 |
| JPS6185904U (ja) * | 1984-11-12 | 1986-06-05 | ||
| JPS63144603A (ja) * | 1986-12-09 | 1988-06-16 | Mitsubishi Electric Corp | 伝送線路 |
| JPS63244902A (ja) * | 1987-03-30 | 1988-10-12 | Nec Corp | 半導体装置 |
| JPH0691361B2 (ja) * | 1987-03-30 | 1994-11-14 | 日本電気株式会社 | 半導体装置 |
| JPH0515508U (ja) * | 1991-07-31 | 1993-02-26 | 三菱電機株式会社 | マイクロ波用パツケージ |
| JP2016111552A (ja) * | 2014-12-08 | 2016-06-20 | 三菱電機株式会社 | 高周波増幅器 |
| CN106921354A (zh) * | 2017-02-08 | 2017-07-04 | 中国科学院微电子研究所 | 用于射频功率放大器的宽带匹配电路 |
| CN106921354B (zh) * | 2017-02-08 | 2020-07-28 | 中国科学院微电子研究所 | 用于射频功率放大器的宽带匹配电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0249562B2 (ja) | 1990-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5873138A (ja) | マイクロ波増幅器 | |
| US20030184405A1 (en) | Symmetric microwave filter and microwave integrated circuit merging the same | |
| JPS60153602A (ja) | コプレ−ナ線路・スロツト線路変換回路 | |
| JP4094904B2 (ja) | 半導体装置 | |
| JPH02177702A (ja) | マイクロストリップライン回路の構成方法 | |
| JPS63244761A (ja) | 高周波平面回路装置 | |
| JPH0218603B2 (ja) | ||
| US5140382A (en) | Microwave integrated circuit using a distributed line with a variable effective length | |
| JP2781557B2 (ja) | マイクロ波集積回路用受動回路装置 | |
| JPS6029242B2 (ja) | バイアス回路モジユ−ル | |
| CA2009405C (en) | Microwave integrated circuit using a distributed line with a variable effective length | |
| JPH0260215A (ja) | 超伝導分布型増幅器 | |
| JPH0427170Y2 (ja) | ||
| JPS6349922B2 (ja) | ||
| JPH03195108A (ja) | 半導体集積回路 | |
| JPH0321101A (ja) | 半導体集積回路 | |
| JPS61263146A (ja) | 半導体装置 | |
| JPS60233911A (ja) | モノリシツク増幅器 | |
| JP3448216B2 (ja) | マイクロ波ｆｅｔ増幅器 | |
| JPH0126109Y2 (ja) | ||
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JPH02105701A (ja) | マイクロ波集積回路用バイアス回路 | |
| JPS5834758Y2 (ja) | マイクロ波装置用パツケ−ジ | |
| JPS5846571Y2 (ja) | 高周波回路装置 | |
| JPS6032987B2 (ja) | 電界効果トランジスタに関する改良 |