JPH0249562B2 - - Google Patents
Info
- Publication number
- JPH0249562B2 JPH0249562B2 JP56171786A JP17178681A JPH0249562B2 JP H0249562 B2 JPH0249562 B2 JP H0249562B2 JP 56171786 A JP56171786 A JP 56171786A JP 17178681 A JP17178681 A JP 17178681A JP H0249562 B2 JPH0249562 B2 JP H0249562B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- dielectric
- substrate
- metal film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 34
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims 5
- 239000002184 metal Substances 0.000 description 23
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Waveguides (AREA)
- Microwave Amplifiers (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】
本発明は、マイクロ波増幅器の構造に関する。
一般に、電界効果トランジスタ（FET）やバ
イポーラトランジスタを用いたマイクロ波増幅器
では半導体素子の性能を十分引き出すために、入
力側と出力側に整合回路を必要とする。第１図は
FET増幅器の等価回路を示しており、１はFET
で、このFET１のそれぞれ入力側、出力側には
整合回路２，３が設けられる。４は入力端子、５
は出力端子である。整合回路２，３としては低域
通過フイルタ形が多く用いられ、直列接続のイン
ダクタ６−ａ，６−ｂ，６−ｃ，６−ｄ、および
並列接続のコンデンサ７−ａ，７−ｂ，７−ｃ，
７−ｄで構成されている。しかしながら、マイク
ロ波帯では純粋な集中定数素子の実現が困難等の
理由で、マイクロ波帯増幅器の整合回路にはマイ
クロストリツプ線路等の分布定数線路が使用され
る。
イポーラトランジスタを用いたマイクロ波増幅器
では半導体素子の性能を十分引き出すために、入
力側と出力側に整合回路を必要とする。第１図は
FET増幅器の等価回路を示しており、１はFET
で、このFET１のそれぞれ入力側、出力側には
整合回路２，３が設けられる。４は入力端子、５
は出力端子である。整合回路２，３としては低域
通過フイルタ形が多く用いられ、直列接続のイン
ダクタ６−ａ，６−ｂ，６−ｃ，６−ｄ、および
並列接続のコンデンサ７−ａ，７−ｂ，７−ｃ，
７−ｄで構成されている。しかしながら、マイク
ロ波帯では純粋な集中定数素子の実現が困難等の
理由で、マイクロ波帯増幅器の整合回路にはマイ
クロストリツプ線路等の分布定数線路が使用され
る。
第２図はマイクロ波集積回路（MIC）技術を
用いたFET増幅器の従来例を示しており、第２
図ａは平面図、第２図ｂは同図ａの１−１′線で
の断面図である。金属性のキヤリアプレート１１
の上にFET１２および誘電体基板１３，１４が
マウントされている。誘電体基板１３，１４はそ
れぞれ裏面に金属膜よりなる裏面電極１５，１６
を設け、その上部にはマイクロストリツプ線路２
０，２１が形成され入力側と出力側の整合回路を
形成している。そして増幅用素子である例えば
FET１２のゲート電極１７は入力側の整合回路
を構成するマイクロストリツプ線路２０に、ドレ
イン電極１８は出力側の整合回路を構成するマイ
クロストリツプ線路２１に、それぞれ接続され、
ソース電極１９はキヤリアプレート１１にボンデ
イングワイヤで接続されている。
用いたFET増幅器の従来例を示しており、第２
図ａは平面図、第２図ｂは同図ａの１−１′線で
の断面図である。金属性のキヤリアプレート１１
の上にFET１２および誘電体基板１３，１４が
マウントされている。誘電体基板１３，１４はそ
れぞれ裏面に金属膜よりなる裏面電極１５，１６
を設け、その上部にはマイクロストリツプ線路２
０，２１が形成され入力側と出力側の整合回路を
形成している。そして増幅用素子である例えば
FET１２のゲート電極１７は入力側の整合回路
を構成するマイクロストリツプ線路２０に、ドレ
イン電極１８は出力側の整合回路を構成するマイ
クロストリツプ線路２１に、それぞれ接続され、
ソース電極１９はキヤリアプレート１１にボンデ
イングワイヤで接続されている。
ところで、分布定数線路はその線路長ｌが線路
波長λgに対してｌ＜λg／８を満足する場合には
近似的に集中定数素子と見なせる。特性インピー
ダンスＺが大きい場合（Ｚ＝ZH）はインダクタと
近似でき、その値Ｌは線路長をlH、位相速度を
VPとすると、 Ｌ≒ZHlH／VP …(1) を満足する。一方、Ｚが小さい場合（Ｚ＝ZL）に
はキヤパシタに近似でき、その値Ｃは線路長をlL
とすると、 Ｃ≒lL／ZL・VP …(2) を満足する。従つて、整合回路の設計法としては
第１図に示した集中定数素子（Li，Ci、ｉ＝１，
２…）を実現するようにZHi、lHi、ZLi、lLi、ｉ＝
１，２…を決定すればよい。なお、マイクロスト
リツプ線路では自由空間波長をλo、光速をCo、
波長短縮率をσとすると、 σ＝λo／λg＝Co／VP …(3) の関係があり、σは誘電体基板の比誘電率εrで決
定される。例えばアルミナ基板（εr＝10.5）の場
合にはσ＝2.8である。
波長λgに対してｌ＜λg／８を満足する場合には
近似的に集中定数素子と見なせる。特性インピー
ダンスＺが大きい場合（Ｚ＝ZH）はインダクタと
近似でき、その値Ｌは線路長をlH、位相速度を
VPとすると、 Ｌ≒ZHlH／VP …(1) を満足する。一方、Ｚが小さい場合（Ｚ＝ZL）に
はキヤパシタに近似でき、その値Ｃは線路長をlL
とすると、 Ｃ≒lL／ZL・VP …(2) を満足する。従つて、整合回路の設計法としては
第１図に示した集中定数素子（Li，Ci、ｉ＝１，
２…）を実現するようにZHi、lHi、ZLi、lLi、ｉ＝
１，２…を決定すればよい。なお、マイクロスト
リツプ線路では自由空間波長をλo、光速をCo、
波長短縮率をσとすると、 σ＝λo／λg＝Co／VP …(3) の関係があり、σは誘電体基板の比誘電率εrで決
定される。例えばアルミナ基板（εr＝10.5）の場
合にはσ＝2.8である。
一方、誘電体基板１３，１４の厚さをＨ、マイ
クロストリツプ線路２０，２１の幅をＷとする
と、線路特性インピーダンスは第３図に示すよう
にＷ／Ｈに逆比例する。(1)，(2)式から明らかなよ
うにＬ，Ｃとも線路長に比例するため、整合回路
を小形化するためにはＬについてはZHを大きく、
ＣについてはZLを小さくすることが要求される。
クロストリツプ線路２０，２１の幅をＷとする
と、線路特性インピーダンスは第３図に示すよう
にＷ／Ｈに逆比例する。(1)，(2)式から明らかなよ
うにＬ，Ｃとも線路長に比例するため、整合回路
を小形化するためにはＬについてはZHを大きく、
ＣについてはZLを小さくすることが要求される。
しかし、Ｈ＝0.6mmのアルミナ基板を用いた場
合、ZHについてはパターンのエツチング精度の点
からWH＝100μm（ZH＝98Ω）程度が限界である。
また、ZLについてはZLを小さくすることで線路長
lLを小さくできるが、この場合線路幅、WLは大
きくなる。すなわち、必要なＣの値に対してパタ
ーンの面積（lL×WL）はほぼ一定となるため、
大きなＣを実現するためにはパターン寸法が大き
くなるという欠点があつた。
合、ZHについてはパターンのエツチング精度の点
からWH＝100μm（ZH＝98Ω）程度が限界である。
また、ZLについてはZLを小さくすることで線路長
lLを小さくできるが、この場合線路幅、WLは大
きくなる。すなわち、必要なＣの値に対してパタ
ーンの面積（lL×WL）はほぼ一定となるため、
大きなＣを実現するためにはパターン寸法が大き
くなるという欠点があつた。
ところで、整合回路を第２図ａ，ｂに示したよ
うに誘電体基板上に作らず、半導体基板上に
FETなどと一体化して構成するモノリシツクマ
イクロ波集積回路（MMIC）が提案されており、
その構造を第４図ａ，ｂに示した。第４図ａは平
面図、第４図ｂは同図ａの１−１′線での断面図
である。，３１はGaAs等の半導体基板、３２が
能動領域、３３，３４，３５はそれぞれソース電
極、ゲート電極、ドレイン電極であり、ソース電
極３３はスルーホール又は接地用パターン３６お
よび基板の側壁に設けた金属膜３７を介して裏面
電極３８に接続されている。ゲート電極３４は入
力側整合回路３９、ドレイン電極３５は出力側整
合回路４０に接続する。整合回路３９，４０は裏
面電極３８とマイクロストリツプ線路を構成し、
その設計法は第２図の誘電体基板を用いた場合と
同様である。このMMICでは高インピーダンス
部ZHは半導体の電極形成に用いる微細パターンの
加工技術を応用できるため、線路幅を細くでき、
ZHを大きくできるため、(2)式より線路長lHを短く
することができる。
うに誘電体基板上に作らず、半導体基板上に
FETなどと一体化して構成するモノリシツクマ
イクロ波集積回路（MMIC）が提案されており、
その構造を第４図ａ，ｂに示した。第４図ａは平
面図、第４図ｂは同図ａの１−１′線での断面図
である。，３１はGaAs等の半導体基板、３２が
能動領域、３３，３４，３５はそれぞれソース電
極、ゲート電極、ドレイン電極であり、ソース電
極３３はスルーホール又は接地用パターン３６お
よび基板の側壁に設けた金属膜３７を介して裏面
電極３８に接続されている。ゲート電極３４は入
力側整合回路３９、ドレイン電極３５は出力側整
合回路４０に接続する。整合回路３９，４０は裏
面電極３８とマイクロストリツプ線路を構成し、
その設計法は第２図の誘電体基板を用いた場合と
同様である。このMMICでは高インピーダンス
部ZHは半導体の電極形成に用いる微細パターンの
加工技術を応用できるため、線路幅を細くでき、
ZHを大きくできるため、(2)式より線路長lHを短く
することができる。
しかしながら、低インピーダンスZL部について
は第２図の場合と同様、必要なＣの値に対してパ
ターンの面積（lL×WL）が決定されるため、大
きなＣを必要とする場合にはパターンの寸法が大
きくなり、MMICのチツプサイズの小形化が困
難という欠点があつた。
は第２図の場合と同様、必要なＣの値に対してパ
ターンの面積（lL×WL）が決定されるため、大
きなＣを必要とする場合にはパターンの寸法が大
きくなり、MMICのチツプサイズの小形化が困
難という欠点があつた。
本発明は上記の欠点を除去するもので、誘電体
基板あるいは半導体基板上の一部に金属膜を、そ
れらの上部に均一に誘電体膜を、さらにその上部
にマイクロストリツプ線路を形成した整合回路を
用いることにより、非常に小形のMICあるいは
MMICのマイクロ波増幅器を提供することを目
的とする。以下、本発明の実施例を図面を参照し
て説明する。
基板あるいは半導体基板上の一部に金属膜を、そ
れらの上部に均一に誘電体膜を、さらにその上部
にマイクロストリツプ線路を形成した整合回路を
用いることにより、非常に小形のMICあるいは
MMICのマイクロ波増幅器を提供することを目
的とする。以下、本発明の実施例を図面を参照し
て説明する。
第５図に本発明のマイクロ波増幅器に適応する
整合回路の構造を示した。第５図ａは平面図、第
５図ｂ，ｃ，ｄはそれぞれ同図ａの１−１′線、
２−２′線、３−３′線での断面図である。５１は
誘電体基板であり、その下面には裏面電極５２を
設け、誘電体基板５１上の一部にはその両端を基
板の側壁部に設けた金属膜５３で、裏面電極５２
と接続した短冊状の導電膜例えば金属膜５４を形
成し、さらに誘電体基板５１と金属膜５４の上部
に一様に誘電体膜５５を設け、その上面にマイク
ロストリツプ線路５６を形成する。この構造にお
いて、金属膜５４がない部分（第５図ｄ）は第２
図で示した高インピーダンス線路、金属膜５６を
設けた部分（第５図ｃ）は低インピーダンス線路
に対応している。誘電体膜５５の厚さHDを誘電
体基板５１の厚さＨに比べて十分小さくすると、
高インピーダンス部の特性インピーダンスZHは
Ｗ／Ｈで決定されるため、第２図の従来例と同様
である。しかし、低インピーダンス部は短冊状の
金属膜５４が裏面電極５２と同電位であるため、
その特性インピーダンスZLはWL／HDで決定され
る。すなわち、HDは小さいため、線路幅WLを小
さくしてもZLを十分小さくでき、必要なＣを得る
ための線路長lLを短くすることができる。
整合回路の構造を示した。第５図ａは平面図、第
５図ｂ，ｃ，ｄはそれぞれ同図ａの１−１′線、
２−２′線、３−３′線での断面図である。５１は
誘電体基板であり、その下面には裏面電極５２を
設け、誘電体基板５１上の一部にはその両端を基
板の側壁部に設けた金属膜５３で、裏面電極５２
と接続した短冊状の導電膜例えば金属膜５４を形
成し、さらに誘電体基板５１と金属膜５４の上部
に一様に誘電体膜５５を設け、その上面にマイク
ロストリツプ線路５６を形成する。この構造にお
いて、金属膜５４がない部分（第５図ｄ）は第２
図で示した高インピーダンス線路、金属膜５６を
設けた部分（第５図ｃ）は低インピーダンス線路
に対応している。誘電体膜５５の厚さHDを誘電
体基板５１の厚さＨに比べて十分小さくすると、
高インピーダンス部の特性インピーダンスZHは
Ｗ／Ｈで決定されるため、第２図の従来例と同様
である。しかし、低インピーダンス部は短冊状の
金属膜５４が裏面電極５２と同電位であるため、
その特性インピーダンスZLはWL／HDで決定され
る。すなわち、HDは小さいため、線路幅WLを小
さくしてもZLを十分小さくでき、必要なＣを得る
ための線路長lLを短くすることができる。
例えばアルミナ基板（εr＝10.5）を用いた場合
について、Ｌ＝1nH、Ｃ＝1pFを実現するための
高インピーダンス、低インピーダンス線路部の寸
法を検討する。誘電体基板の厚さＨを0.6mm、高
インピーダンス線路の幅WHを0.1mmとすると、第
３図よりZH＝93Ωとなり、波長短縮率σは2.8で
あるから、Ｌ＝1nHを満足するための線路長lHは
(1)式より lH＝Co・Ｌ／σZH＝1.2mm …(4) となる。なお、高インピーダンス線路については
線路幅が狭いため、パターンを折り曲げることに
より、実効的なパターン面積を小さくできる。
について、Ｌ＝1nH、Ｃ＝1pFを実現するための
高インピーダンス、低インピーダンス線路部の寸
法を検討する。誘電体基板の厚さＨを0.6mm、高
インピーダンス線路の幅WHを0.1mmとすると、第
３図よりZH＝93Ωとなり、波長短縮率σは2.8で
あるから、Ｌ＝1nHを満足するための線路長lHは
(1)式より lH＝Co・Ｌ／σZH＝1.2mm …(4) となる。なお、高インピーダンス線路については
線路幅が狭いため、パターンを折り曲げることに
より、実効的なパターン面積を小さくできる。
一方、低インピーダンス線路部については従来
の構造では特性インピーダンスZLを20Ωとする
と、WL／Ｈ＝4.0、WL＝2.4mmとなり、Ｃ＝1pF
を実現するための線路長lLは(2)式より lL＝CoZLＣ／σ＝2.2mm …(5) となり、パターンの面積Ｓ（＝WL＋lL）は5.3mm2で
ある。しかし、第５図の構造を採用し、誘電体膜
としては厚さHD＝60μmのアルミナ（εr＝10.5）
を用い、WLを１mmとすると、WL／HD＝16.7、ZL
＝7Ωとなるため、lL＝0.75mm、Ｓは0.75mm2と従来
のパターン面積Ｓの約１／７にできる。さらに
HD＝10μm、WL／0.2mmとすればZL＝5Ω、lL＝
0.53mmとなりＳ＝0.1mm2と非常に小さくできる。
の構造では特性インピーダンスZLを20Ωとする
と、WL／Ｈ＝4.0、WL＝2.4mmとなり、Ｃ＝1pF
を実現するための線路長lLは(2)式より lL＝CoZLＣ／σ＝2.2mm …(5) となり、パターンの面積Ｓ（＝WL＋lL）は5.3mm2で
ある。しかし、第５図の構造を採用し、誘電体膜
としては厚さHD＝60μmのアルミナ（εr＝10.5）
を用い、WLを１mmとすると、WL／HD＝16.7、ZL
＝7Ωとなるため、lL＝0.75mm、Ｓは0.75mm2と従来
のパターン面積Ｓの約１／７にできる。さらに
HD＝10μm、WL／0.2mmとすればZL＝5Ω、lL＝
0.53mmとなりＳ＝0.1mm2と非常に小さくできる。
本発明をマイクロ波集積回路（MIC）に応用
した例を第６図ａ，ｂに示しており、第２図と同
一部分については同一の番号を付した。すなわ
ち、誘電体基板１３の上部に短冊状の導電膜例え
ば金属膜６１を設けその上部に誘電体膜６２、そ
の上部にマイクロストリツプ線路６４，６５によ
る入力側と出力側の整合回路を形成している。誘
電体基板１３の側壁には金属膜６３が裏面電極１
５及び金属膜６１に接続されて設けられる。第５
図において説明したように短冊状の金属膜６１を
設けることにより、低インピーダンス部のパター
ン面積を小さくなしうるため、整合回路の誘電体
基板１３，１４が小さくなり、マイクロ波増幅器
の寸法の小形化に有効である。
した例を第６図ａ，ｂに示しており、第２図と同
一部分については同一の番号を付した。すなわ
ち、誘電体基板１３の上部に短冊状の導電膜例え
ば金属膜６１を設けその上部に誘電体膜６２、そ
の上部にマイクロストリツプ線路６４，６５によ
る入力側と出力側の整合回路を形成している。誘
電体基板１３の側壁には金属膜６３が裏面電極１
５及び金属膜６１に接続されて設けられる。第５
図において説明したように短冊状の金属膜６１を
設けることにより、低インピーダンス部のパター
ン面積を小さくなしうるため、整合回路の誘電体
基板１３，１４が小さくなり、マイクロ波増幅器
の寸法の小形化に有効である。
本発明をモノリシツクマイクロ波集積回路
（MMIC）に応用したFET増幅器の例を第７図
ａ，ｂに示しており、第４図と同一部分について
は同一の番号を付した、GaAs等の半導体基板３
１の上部に短冊状の導電膜例えば金属膜７１、誘
電体膜７２、その上部にマイクロストリツプ線路
７４，７５による入力側と出力側の整合回路を形
成している。半導体基板３１の側壁には金属膜７
３が裏面電極３８及び金属膜７１に接続されて設
けられる。第５図、第６図と同様に短冊状の金属
膜７１を設けることにより、低インピーダンス部
のパターン寸法を小さくできる。誘電体膜７２と
してSiO2（εr＝4.0、σ＝1.8）を用い、その厚さ
HD＝1μm、線路幅WL＝50μmとすると、ZL＝4Ω
となり、Ｃ＝1pFを実現するための線路長lLは
0.67mm、パターン面積Ｓを0.03mm2と非常に小さく
できる。一方、高インピーダンス線路部について
はGaAs基板（εr＝12.5、σ＝3.0）の厚さＨ＝
200μmとし、線路幅Ｗを20μmとするとZH＝97Ω
となり、Ｌ＝1nHを実現するための線路長lHは
1.0mmでよい。
（MMIC）に応用したFET増幅器の例を第７図
ａ，ｂに示しており、第４図と同一部分について
は同一の番号を付した、GaAs等の半導体基板３
１の上部に短冊状の導電膜例えば金属膜７１、誘
電体膜７２、その上部にマイクロストリツプ線路
７４，７５による入力側と出力側の整合回路を形
成している。半導体基板３１の側壁には金属膜７
３が裏面電極３８及び金属膜７１に接続されて設
けられる。第５図、第６図と同様に短冊状の金属
膜７１を設けることにより、低インピーダンス部
のパターン寸法を小さくできる。誘電体膜７２と
してSiO2（εr＝4.0、σ＝1.8）を用い、その厚さ
HD＝1μm、線路幅WL＝50μmとすると、ZL＝4Ω
となり、Ｃ＝1pFを実現するための線路長lLは
0.67mm、パターン面積Ｓを0.03mm2と非常に小さく
できる。一方、高インピーダンス線路部について
はGaAs基板（εr＝12.5、σ＝3.0）の厚さＨ＝
200μmとし、線路幅Ｗを20μmとするとZH＝97Ω
となり、Ｌ＝1nHを実現するための線路長lHは
1.0mmでよい。
以上述べたように本発明によれば、所望のＬ、
Ｃを実現するためのパターン寸法を大幅に小形に
でき、しかも平面構造であるため、MIC、ある
いはMMICを用いたマイクロ波増幅器の整合回
路パターンの小形化が可能となり、マイクロ波増
幅器の小形化ができる。とくに、MMICではチ
ツプサイズを小さくできるため、コストの低減が
可能となる。
Ｃを実現するためのパターン寸法を大幅に小形に
でき、しかも平面構造であるため、MIC、ある
いはMMICを用いたマイクロ波増幅器の整合回
路パターンの小形化が可能となり、マイクロ波増
幅器の小形化ができる。とくに、MMICではチ
ツプサイズを小さくできるため、コストの低減が
可能となる。
第１図はマイクロ波増幅器の等価回路を示す回
路図、第２図ａは従来のマイクロ波集積回路技術
による増幅器の構造を示す平面図、第２図ｂは同
図ａの１−１′線断面図、第３図は誘電体基板の
比誘電率εrをパラメータとし、線路幅Ｗ、基板厚
Ｈとし、Ｗ／Ｈに対する特性インピーダンスの変
化を示す曲線図、第４図ａは従来のモノリシツク
集積回路技術を用いたマイクロ波増幅器の構造を
示す平面図、第４図ｂは同図ａの１−１′線断面
図、第５図ａは本発明によるマイクロストリツプ
線路の構造を示す平面図、第５図ｂは同図ａの１
−１′線断面図、第５図ｃは同図ａの２−２′線断
面図、第５図ｄは同図ａの３−３′線断面図、第
６図ａは本発明によるマイクロストリツプ線路を
用いたMIC増幅器の構造を示す平面図、第６図
ｂは同図ａの１−１′線断面図、第７図ａは本発
明によるマイクロストリツプ線路を用いた
MMIC増幅器の構造を示す平面図、第７図ｂは
同図ａの１−１′線断面図である。 １，１２…FET、２０，２１，３９，４０，
５６，６４，６５，７４，７５…マイクロストリ
ツプ線路、１３，１４…誘電体基板、５４，６
１，７１…短冊状金属膜、３１…半導体基板、５
５，６２，７２…誘電体膜、１５，１６，３８…
裏面電極、５３，６３，７３…基板側壁の金属
膜。
路図、第２図ａは従来のマイクロ波集積回路技術
による増幅器の構造を示す平面図、第２図ｂは同
図ａの１−１′線断面図、第３図は誘電体基板の
比誘電率εrをパラメータとし、線路幅Ｗ、基板厚
Ｈとし、Ｗ／Ｈに対する特性インピーダンスの変
化を示す曲線図、第４図ａは従来のモノリシツク
集積回路技術を用いたマイクロ波増幅器の構造を
示す平面図、第４図ｂは同図ａの１−１′線断面
図、第５図ａは本発明によるマイクロストリツプ
線路の構造を示す平面図、第５図ｂは同図ａの１
−１′線断面図、第５図ｃは同図ａの２−２′線断
面図、第５図ｄは同図ａの３−３′線断面図、第
６図ａは本発明によるマイクロストリツプ線路を
用いたMIC増幅器の構造を示す平面図、第６図
ｂは同図ａの１−１′線断面図、第７図ａは本発
明によるマイクロストリツプ線路を用いた
MMIC増幅器の構造を示す平面図、第７図ｂは
同図ａの１−１′線断面図である。 １，１２…FET、２０，２１，３９，４０，
５６，６４，６５，７４，７５…マイクロストリ
ツプ線路、１３，１４…誘電体基板、５４，６
１，７１…短冊状金属膜、３１…半導体基板、５
５，６２，７２…誘電体膜、１５，１６，３８…
裏面電極、５３，６３，７３…基板側壁の金属
膜。
Claims (1)
- １ 下面に裏面電極を有する誘電体あるいは半導
体の基板と、この基板の上面に部分的に形成され
前記裏面電極と接続される導体膜と、この導体膜
及び前記基板上に一様に形成された誘電体膜と、
この誘電体膜の上面に前記導体膜と交差するよう
に形成され、かつ前記導体膜に対向する部分が少
なくとも他の部分より同等以上の幅を有するよう
に形成されたマイクロストリツプ線路と、で整合
回路を形成し、この構成の整合回路を増幅用トラ
ンジスタの入力側及び出力側に接続したことを特
徴とするマイクロ波増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56171786A JPS5873138A (ja) | 1981-10-27 | 1981-10-27 | マイクロ波増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56171786A JPS5873138A (ja) | 1981-10-27 | 1981-10-27 | マイクロ波増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5873138A JPS5873138A (ja) | 1983-05-02 |
| JPH0249562B2 true JPH0249562B2 (ja) | 1990-10-30 |
Family
ID=15929655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56171786A Granted JPS5873138A (ja) | 1981-10-27 | 1981-10-27 | マイクロ波増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5873138A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0763121B2 (ja) * | 1983-11-14 | 1995-07-05 | 日本電信電話株式会社 | モノリシツクマイクロ波集積回路 |
| JPS60251702A (ja) * | 1984-05-29 | 1985-12-12 | Mitsubishi Electric Corp | 方向性結合器 |
| JPS60253303A (ja) * | 1984-05-30 | 1985-12-14 | Hitachi Ltd | マイクロストリツプ線路 |
| JPS6185904U (ja) * | 1984-11-12 | 1986-06-05 | ||
| JPS63144603A (ja) * | 1986-12-09 | 1988-06-16 | Mitsubishi Electric Corp | 伝送線路 |
| JPH0691361B2 (ja) * | 1987-03-30 | 1994-11-14 | 日本電気株式会社 | 半導体装置 |
| JPH0515508U (ja) * | 1991-07-31 | 1993-02-26 | 三菱電機株式会社 | マイクロ波用パツケージ |
| JP6381429B2 (ja) * | 2014-12-08 | 2018-08-29 | 三菱電機株式会社 | 高周波増幅器 |
| CN106921354B (zh) * | 2017-02-08 | 2020-07-28 | 中国科学院微电子研究所 | 用于射频功率放大器的宽带匹配电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS523977U (ja) * | 1975-06-23 | 1977-01-12 | ||
| JPS5531373B2 (ja) * | 1976-04-22 | 1980-08-18 | ||
| JPS5676602A (en) * | 1979-11-28 | 1981-06-24 | Nec Corp | Low-pass filter |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5531373U (ja) * | 1978-08-21 | 1980-02-29 |
-
1981
- 1981-10-27 JP JP56171786A patent/JPS5873138A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS523977U (ja) * | 1975-06-23 | 1977-01-12 | ||
| JPS5531373B2 (ja) * | 1976-04-22 | 1980-08-18 | ||
| JPS5676602A (en) * | 1979-11-28 | 1981-06-24 | Nec Corp | Low-pass filter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5873138A (ja) | 1983-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0249562B2 (ja) | ||
| JPH0514069A (ja) | 高出力電界効果トランジスタ増幅器 | |
| JPS60153602A (ja) | コプレ−ナ線路・スロツト線路変換回路 | |
| JP4094904B2 (ja) | 半導体装置 | |
| JPS6114183Y2 (ja) | ||
| JPH0575314A (ja) | マイクロ波集積回路素子 | |
| JP3430060B2 (ja) | 高周波用半導体装置 | |
| JP3448833B2 (ja) | 伝送線路及び半導体装置 | |
| JP3062358B2 (ja) | マイクロ波集積回路素子 | |
| JP2000031708A (ja) | モノリシックマイクロ波集積回路 | |
| JP2001345606A (ja) | Ｍｍｉｃ増幅器 | |
| JP2001044717A (ja) | マイクロ波用半導体装置 | |
| JP2654248B2 (ja) | 共平面アンテナ | |
| JP2002222893A (ja) | 高周波増幅器 | |
| JPS5811746B2 (ja) | 超高周波トランジスタ増幅器 | |
| JPH07321130A (ja) | 半導体装置 | |
| JPH05136607A (ja) | 電力増幅用マイクロ波トランジスタ | |
| JPH1093019A (ja) | モノリシックマイクロ波集積回路 | |
| JPS5846571Y2 (ja) | 高周波回路装置 | |
| JPH0775293B2 (ja) | 高周波トランジスタの整合回路 | |
| JPH02105701A (ja) | マイクロ波集積回路用バイアス回路 | |
| JPH0763121B2 (ja) | モノリシツクマイクロ波集積回路 | |
| JPH0457124B2 (ja) | ||
| JPH0817291B2 (ja) | マイクロ波回路 | |
| JPS6256684B2 (ja) |