JPH0575314A - マイクロ波集積回路素子 - Google Patents
マイクロ波集積回路素子Info
- Publication number
- JPH0575314A JPH0575314A JP23477691A JP23477691A JPH0575314A JP H0575314 A JPH0575314 A JP H0575314A JP 23477691 A JP23477691 A JP 23477691A JP 23477691 A JP23477691 A JP 23477691A JP H0575314 A JPH0575314 A JP H0575314A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- matching
- microwave integrated
- capacitor
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Waveguides (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 組立の省力化が図れるとともにマッチングを
容易にする。 【構成】 Si基板9上に、MIMキャパシタンス3,
4,5とバイアス用抵抗6とマイクロストリップ8とを
形成し、能動素子であるチップ状のGaAsFET1,
2をマウントしている。 【効果】 小型化が図れる。
容易にする。 【構成】 Si基板9上に、MIMキャパシタンス3,
4,5とバイアス用抵抗6とマイクロストリップ8とを
形成し、能動素子であるチップ状のGaAsFET1,
2をマウントしている。 【効果】 小型化が図れる。
Description
【0001】
【産業上の利用分野】この発明は、マイクロ波の増幅,
発振,変調などに用いることのできるマイクロ波集積回
路素子に関するものである。
発振,変調などに用いることのできるマイクロ波集積回
路素子に関するものである。
【0002】
【従来の技術】近年高周波回路技術の進展により、信頼
性,経済性,小型軽量性などの観点から、マイクロ波集
積回路素子が広く用いられるようになってきた。また、
トランジスタのような能動素子と、抵抗,静電容量のよ
うな受動素子が同一の半導体基板上にモノリシックに作
られているモノリシックマイクロ波集積回路(以下「M
MIC」と略す)も開発されている(例えば、山下泰久
他「携帯電話用パワーアンプモジュール」National Tec
hnical Report Vol.36 No.4 Aug.(1990) p34, MMIC
に関しては、今井哲二他著「化合物半導体デバイス
(2)」(1985年1月5日)工業調査会、p3
3)。
性,経済性,小型軽量性などの観点から、マイクロ波集
積回路素子が広く用いられるようになってきた。また、
トランジスタのような能動素子と、抵抗,静電容量のよ
うな受動素子が同一の半導体基板上にモノリシックに作
られているモノリシックマイクロ波集積回路(以下「M
MIC」と略す)も開発されている(例えば、山下泰久
他「携帯電話用パワーアンプモジュール」National Tec
hnical Report Vol.36 No.4 Aug.(1990) p34, MMIC
に関しては、今井哲二他著「化合物半導体デバイス
(2)」(1985年1月5日)工業調査会、p3
3)。
【0003】以下、図面を参照しながら上述したような
従来のマイクロ波集積回路素子について説明する。図3
は従来のマイクロ波集積回路素子の概略図、図4はその
等価回路図である。図3,図4において、21,22は
能動素子であるGaAsFETで、それぞれゲート幅の
狭い初段石と広い2段目石、23は直流電流をカットす
るチップキャパシタンス、24はマッチング用チップキ
ャパシタンス、25は高周波成分をアースに接地するチ
ップキャパシタンス、26はFET21,22のゲート
のバイアス用チップ抵抗、27は基板裏面に接続されて
いるバイアホール、28は線路であるマイクロストリッ
プ、29は高誘電率の半導体基板、30は裏面金属薄
板、31,32はそれぞれ入力パッド,出力パッド、3
3,34はそれぞれFET21,22のゲートバイアス
用パッド,ドレインバイアス用パッドである。
従来のマイクロ波集積回路素子について説明する。図3
は従来のマイクロ波集積回路素子の概略図、図4はその
等価回路図である。図3,図4において、21,22は
能動素子であるGaAsFETで、それぞれゲート幅の
狭い初段石と広い2段目石、23は直流電流をカットす
るチップキャパシタンス、24はマッチング用チップキ
ャパシタンス、25は高周波成分をアースに接地するチ
ップキャパシタンス、26はFET21,22のゲート
のバイアス用チップ抵抗、27は基板裏面に接続されて
いるバイアホール、28は線路であるマイクロストリッ
プ、29は高誘電率の半導体基板、30は裏面金属薄
板、31,32はそれぞれ入力パッド,出力パッド、3
3,34はそれぞれFET21,22のゲートバイアス
用パッド,ドレインバイアス用パッドである。
【0004】以上のように構成されたマイクロ波集積回
路素子の動作を以下に説明する。FET21,22のゲ
ートおよびドレインには各々外部よりDCバイアスが印
加される。入力パッド31から入ったRF信号は入力側
のチップキャパシタンス24とマイクロストリップ28
によって所望の周波数帯域でFET21のインピーダン
スに整合されFET21のゲート電極に伝播されて増幅
される。そして段間整合回路により、2段目石のFET
22に信号が入り、同様に増幅され、出力側の負荷イン
ピーダンスに整合され、出力パッド32より取り出され
る。
路素子の動作を以下に説明する。FET21,22のゲ
ートおよびドレインには各々外部よりDCバイアスが印
加される。入力パッド31から入ったRF信号は入力側
のチップキャパシタンス24とマイクロストリップ28
によって所望の周波数帯域でFET21のインピーダン
スに整合されFET21のゲート電極に伝播されて増幅
される。そして段間整合回路により、2段目石のFET
22に信号が入り、同様に増幅され、出力側の負荷イン
ピーダンスに整合され、出力パッド32より取り出され
る。
【0005】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、半導体基板29上に数多くのチップ部品を
マウントせねばならず、その労力が多大であること、G
aAsFET21,22は1度パッケージングされたも
のを用いているため、その手間や費用がかさむこと、ま
た高周波領域ではGaAsFET21,22はチップで
用いるよりパッケージングされたものはマッチングが難
しいという問題を有する。
の構成では、半導体基板29上に数多くのチップ部品を
マウントせねばならず、その労力が多大であること、G
aAsFET21,22は1度パッケージングされたも
のを用いているため、その手間や費用がかさむこと、ま
た高周波領域ではGaAsFET21,22はチップで
用いるよりパッケージングされたものはマッチングが難
しいという問題を有する。
【0006】この発明の目的は、上記問題に鑑み、組立
の省力化が図れるとともにマッチングが容易にできるマ
イクロ波集積回路素子を提供することである。
の省力化が図れるとともにマッチングが容易にできるマ
イクロ波集積回路素子を提供することである。
【0007】
【課題を解決するための手段】この発明のマイクロ波集
積回路素子は、半導体基板上に形成した抵抗,線路およ
び静電容量と、半導体基板上にマウントしたチップ状の
能動素子とを備えている。
積回路素子は、半導体基板上に形成した抵抗,線路およ
び静電容量と、半導体基板上にマウントしたチップ状の
能動素子とを備えている。
【0008】
【作用】この構成によれば、半導体基板上に抵抗,線路
および静電容量を形成し、チップ状の能動素子をマウン
トしたことにより、組立の省力化が図れるとともにマッ
チングも容易となる。
および静電容量を形成し、チップ状の能動素子をマウン
トしたことにより、組立の省力化が図れるとともにマッ
チングも容易となる。
【0009】
【実施例】以下にこの発明の一実施例について図面を参
照しながら説明する。図1はこの発明の一実施例におけ
るマイクロ波集積回路素子の概略図である。図1におい
て、1,2はチップ状のGaAsFETで、それぞれゲ
ート幅が3mmの狭い初段石とゲート幅が12mmの広
い2段目石、3は直流電流をカットする平行平板形(以
下「MIM」と略す)キャパシタンス、4はマッチング
用MIMキャパシタンス、5は高周波成分をアースに接
地するMIMキャパシタンス、6はFET1,2のゲー
トのバイアス用抵抗、7は配線のための金線のワイヤボ
ンディング、8は線路であるマイクロストリップ、9は
半絶縁性のSi基板、10は裏面金属蒸着膜、11,1
2はそれぞれ入力パッド,出力パッド、13,14はそ
れぞれFET1,2のゲートバイアス用パッド,ドレイ
ンバイアス用パッド、15はSi基板9をマウントする
銅板である。
照しながら説明する。図1はこの発明の一実施例におけ
るマイクロ波集積回路素子の概略図である。図1におい
て、1,2はチップ状のGaAsFETで、それぞれゲ
ート幅が3mmの狭い初段石とゲート幅が12mmの広
い2段目石、3は直流電流をカットする平行平板形(以
下「MIM」と略す)キャパシタンス、4はマッチング
用MIMキャパシタンス、5は高周波成分をアースに接
地するMIMキャパシタンス、6はFET1,2のゲー
トのバイアス用抵抗、7は配線のための金線のワイヤボ
ンディング、8は線路であるマイクロストリップ、9は
半絶縁性のSi基板、10は裏面金属蒸着膜、11,1
2はそれぞれ入力パッド,出力パッド、13,14はそ
れぞれFET1,2のゲートバイアス用パッド,ドレイ
ンバイアス用パッド、15はSi基板9をマウントする
銅板である。
【0010】また、図2は図1の部分断面図であり、
(a),(b),(c)はそれぞれFET1(または
2),抵抗6,MIMキャパシタンス3(または4また
は5)の断面を示す。図2において、16はGaAsF
ETをSi基板9に、またSi基板9を銅板15にマウ
ントするための銀ペースト、17はスパッタによって付
けられた窒化タングステン薄膜、18はAlの蒸着薄
膜、19は窒化膜である。
(a),(b),(c)はそれぞれFET1(または
2),抵抗6,MIMキャパシタンス3(または4また
は5)の断面を示す。図2において、16はGaAsF
ETをSi基板9に、またSi基板9を銅板15にマウ
ントするための銀ペースト、17はスパッタによって付
けられた窒化タングステン薄膜、18はAlの蒸着薄
膜、19は窒化膜である。
【0011】このように構成されたマイクロ波集積回路
素子の動作は、従来の動作と同じであるため説明を省略
する。この実施例によれば、Si基板9上に、MIMキ
ャパシタンス3,4,5とバイアス用抵抗6とマイクロ
ストリップ8とを形成し、能動素子であるチップ状のG
aAsFET1,2をマウントしたことにより、組立の
省力化および小型化が図れるとともに高周波領域でもマ
ッチングを容易にできる。
素子の動作は、従来の動作と同じであるため説明を省略
する。この実施例によれば、Si基板9上に、MIMキ
ャパシタンス3,4,5とバイアス用抵抗6とマイクロ
ストリップ8とを形成し、能動素子であるチップ状のG
aAsFET1,2をマウントしたことにより、組立の
省力化および小型化が図れるとともに高周波領域でもマ
ッチングを容易にできる。
【0012】なお、この実施例では能動素子を高周波特
性のよいGaAsFET1,2としたがこれに限定され
るものではなく、増幅機能を有するものならなんでもよ
い。例えば、バイポーラトランジスタや他の半導体材料
による増幅素子をもちいることもできる。また、半導体
基板として熱伝導特性に優れマイクロプロセスに適した
Si基板9を用いたが、ガラス上にSiや他の半導体を
成長させたものでもよい。
性のよいGaAsFET1,2としたがこれに限定され
るものではなく、増幅機能を有するものならなんでもよ
い。例えば、バイポーラトランジスタや他の半導体材料
による増幅素子をもちいることもできる。また、半導体
基板として熱伝導特性に優れマイクロプロセスに適した
Si基板9を用いたが、ガラス上にSiや他の半導体を
成長させたものでもよい。
【0013】
【発明の効果】この発明のマイクロ波集積回路素子は、
半導体基板上に抵抗,線路および静電容量を形成し、チ
ップ状の能動素子をマウントしたことにより、組立の省
力化および小型化が図れるとともにマッチングも容易に
できる。
半導体基板上に抵抗,線路および静電容量を形成し、チ
ップ状の能動素子をマウントしたことにより、組立の省
力化および小型化が図れるとともにマッチングも容易に
できる。
【図1】この発明の一実施例におけるマイクロ波集積回
路素子の概略図である。
路素子の概略図である。
【図2】この発明の一実施例におけるマイクロ波集積回
路素子の部分断面図である。
路素子の部分断面図である。
【図3】従来のマイクロ波集積回路素子の概略図であ
る。
る。
【図4】従来のマイクロ波集積回路素子の等価回路図で
ある。
ある。
1,2 チップ状のGaAsFET(能動素子) 3,4,5 MIMキャパシタンス(静電容量) 6 バイアス用抵抗 8 マイクロストリップ(線路) 9 Si基板(半導体基板)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 25/04 25/18 H01P 3/08 4241−5J H03F 3/60 8836−5J
Claims (1)
- 【請求項1】 半導体基板上に形成した抵抗,線路およ
び静電容量と、前記半導体基板上にマウントしたチップ
状の能動素子とを備えたマイクロ波集積回路素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23477691A JPH0575314A (ja) | 1991-09-13 | 1991-09-13 | マイクロ波集積回路素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23477691A JPH0575314A (ja) | 1991-09-13 | 1991-09-13 | マイクロ波集積回路素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0575314A true JPH0575314A (ja) | 1993-03-26 |
Family
ID=16976194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23477691A Pending JPH0575314A (ja) | 1991-09-13 | 1991-09-13 | マイクロ波集積回路素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0575314A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5808681A (en) * | 1995-04-13 | 1998-09-15 | Ricoh Company, Ltd. | Electronic still camera |
US6476463B1 (en) | 1998-05-28 | 2002-11-05 | Nec Corporation | Microwave integrated circuit multi-chip-module |
JP2006502560A (ja) * | 2002-01-29 | 2006-01-19 | アドバンスド パワー テクノロジー,インコーポレイテッド | その内部の発振を抑制するためのスプリット・ゲートパワー・モジュールおよび方法 |
US7425747B2 (en) | 2003-08-05 | 2008-09-16 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
JP2017103678A (ja) * | 2015-12-03 | 2017-06-08 | 株式会社東芝 | 高周波半導体増幅器 |
-
1991
- 1991-09-13 JP JP23477691A patent/JPH0575314A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5808681A (en) * | 1995-04-13 | 1998-09-15 | Ricoh Company, Ltd. | Electronic still camera |
US6476463B1 (en) | 1998-05-28 | 2002-11-05 | Nec Corporation | Microwave integrated circuit multi-chip-module |
JP2006502560A (ja) * | 2002-01-29 | 2006-01-19 | アドバンスド パワー テクノロジー,インコーポレイテッド | その内部の発振を抑制するためのスプリット・ゲートパワー・モジュールおよび方法 |
JP4732692B2 (ja) * | 2002-01-29 | 2011-07-27 | マイクロセミ コーポレーション | パワー・モジュールおよびその製造方法 |
US7425747B2 (en) | 2003-08-05 | 2008-09-16 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
JP2017103678A (ja) * | 2015-12-03 | 2017-06-08 | 株式会社東芝 | 高周波半導体増幅器 |
US9947628B2 (en) | 2015-12-03 | 2018-04-17 | Kabushiki Kaisha Toshiba | High frequency semiconductor amplifier |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3036233B2 (ja) | 半導体装置およびその製造方法 | |
US5309014A (en) | Transistor package | |
JPH06125208A (ja) | マイクロ波集積回路およびその製造方法 | |
US5166639A (en) | High gain mololithic microwave integrated circuit amplifier | |
JP2003115732A (ja) | 半導体装置 | |
JPH0575314A (ja) | マイクロ波集積回路素子 | |
US6049126A (en) | Semiconductor package and amplifier employing the same | |
US6710426B2 (en) | Semiconductor device and transceiver apparatus | |
JPH0249562B2 (ja) | ||
JP2755250B2 (ja) | 半導体集積回路 | |
JP3062358B2 (ja) | マイクロ波集積回路素子 | |
JP3178598B2 (ja) | 電力増幅器 | |
JPS6114183Y2 (ja) | ||
US5889297A (en) | High frequency semiconductor device with slots | |
JPH05335487A (ja) | 伝送回路素子 | |
JP2003078102A (ja) | フリップチップ増幅器 | |
JP3448833B2 (ja) | 伝送線路及び半導体装置 | |
JP2002222893A (ja) | 高周波増幅器 | |
JPH07321130A (ja) | 半導体装置 | |
JP2839023B2 (ja) | 半導体パッケージ及びそれを用いた増幅器 | |
JP3625378B2 (ja) | 多段増幅器 | |
JP2002171144A (ja) | 高周波増幅器 | |
JPH0590801A (ja) | マイクロ波集積回路 | |
JPH07240645A (ja) | マイクロ波集積回路 | |
JP3211729B2 (ja) | 増幅器及び電圧制御ゲインコントロール回路 |