JP3448833B2 - 伝送線路及び半導体装置 - Google Patents
伝送線路及び半導体装置Info
- Publication number
- JP3448833B2 JP3448833B2 JP04808594A JP4808594A JP3448833B2 JP 3448833 B2 JP3448833 B2 JP 3448833B2 JP 04808594 A JP04808594 A JP 04808594A JP 4808594 A JP4808594 A JP 4808594A JP 3448833 B2 JP3448833 B2 JP 3448833B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- strip line
- electric signal
- signal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Microwave Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、伝送線路及び半導体装
置に関し、より詳しくは、高周波電力増幅用等の信号処
理回路に用いられるストリップライン（伝送線路）及び
ストリップラインを有する半導体装置に関する。
置に関し、より詳しくは、高周波電力増幅用等の信号処
理回路に用いられるストリップライン（伝送線路）及び
ストリップラインを有する半導体装置に関する。
【０００２】
【従来の技術】電気信号電力増幅回路の設計において、
電源の出力インピーダンス−増幅用トランジスタ（Ｔ
ｒ）の入力インピーダンス及びＴｒの出力インピーダン
ス−次段の入力インピーダンスの整合をとることによ
り、発振を防止して、Ｔｒに電力を効率よく伝達し、ま
たＴｒから電力を効率的に取り出すようにしている。
電源の出力インピーダンス−増幅用トランジスタ（Ｔ
ｒ）の入力インピーダンス及びＴｒの出力インピーダン
ス−次段の入力インピーダンスの整合をとることによ
り、発振を防止して、Ｔｒに電力を効率よく伝達し、ま
たＴｒから電力を効率的に取り出すようにしている。
【０００３】インピーダンス整合用素子としては、例え
ば抵抗ＲやコンデンサＣやインダクタンスＬがある。こ
のようなインピーダンス整合用素子を絶縁性基板上の電
力増幅回路内に形成する場合、チップ抵抗やチップコン
デンサ等を回路配線間に取りつける方法や、絶縁性基板
上に導電性薄膜からなるストリップラインを形成する方
法がある。
ば抵抗ＲやコンデンサＣやインダクタンスＬがある。こ
のようなインピーダンス整合用素子を絶縁性基板上の電
力増幅回路内に形成する場合、チップ抵抗やチップコン
デンサ等を回路配線間に取りつける方法や、絶縁性基板
上に導電性薄膜からなるストリップラインを形成する方
法がある。
【０００４】特に、インピーダンス整合用素子を高い周
波数の電力増幅に用いる場合、寄生成分の多いチップ抵
抗やチップコンデンサを用いるよりも、図５（ａ）に示
すように、インピーダンスの設計がし易いストリップラ
イン２４が用いられる。図５（ａ）において、２３は背
面に導電体層２２が被着された誘電体、２４は誘電体２
３上に形成された１領域の帯状の導電性薄膜からなるス
トリップラインである。ストリップライン２４の横幅は
インピーダンス整合のために必要な長さと幅に設計され
ている。
波数の電力増幅に用いる場合、寄生成分の多いチップ抵
抗やチップコンデンサを用いるよりも、図５（ａ）に示
すように、インピーダンスの設計がし易いストリップラ
イン２４が用いられる。図５（ａ）において、２３は背
面に導電体層２２が被着された誘電体、２４は誘電体２
３上に形成された１領域の帯状の導電性薄膜からなるス
トリップラインである。ストリップライン２４の横幅は
インピーダンス整合のために必要な長さと幅に設計され
ている。
【０００５】
【発明が解決しようとする課題】ところで、インピーダ
ンス整合用素子を低い周波数の電力増幅に用いる場合に
は、素子寸法に対して波長が十分に大きいため、ディメ
ンジョンに関しては無視することができる。しかし、高
い周波数の電力増幅に用いる場合、素子寸法が波長程度
になってくると、ディメンジョンに関しては無視できな
くなる。この場合、位相依存が大きいため、定在波を生
じ、発振が発生する。発振が発生すると、出力が低下し
たり、増幅用トランジスタが破壊したりするという問題
がある。
ンス整合用素子を低い周波数の電力増幅に用いる場合に
は、素子寸法に対して波長が十分に大きいため、ディメ
ンジョンに関しては無視することができる。しかし、高
い周波数の電力増幅に用いる場合、素子寸法が波長程度
になってくると、ディメンジョンに関しては無視できな
くなる。この場合、位相依存が大きいため、定在波を生
じ、発振が発生する。発振が発生すると、出力が低下し
たり、増幅用トランジスタが破壊したりするという問題
がある。
【０００６】本発明は、係る従来例の問題点に鑑みて創
作されたものであり、高い周波数の電気信号を処理する
場合に発振を防ぐことができる伝送線路又は半導体装置
を提供することを目的とするものである。
作されたものであり、高い周波数の電気信号を処理する
場合に発振を防ぐことができる伝送線路又は半導体装置
を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、伝送線路に係り、基板上に
波長λを有する信号が入力される伝送線路が形成され、
前記伝送線路は前記信号の進行方向に平行な分離帯によ
り分離された複数の導電性領域からなり、かつ前記導電
性領域は前記波長λに対してλ／８以下の横幅を有する
とともに、前記各導電性領域の間は、前記信号の進行方
向に対して横方向の信号の位相を互いに打ち消すための
ワイヤにより接続されていることを特徴とし、請求項２
記載の発明は、請求項１記載の伝送線路に係り、前記伝
送線路はインピーダンス整合用素子であることを特徴と
することを特徴とし、請求項３記載の発明は、請求項１
記載の伝送線路に係り、前記伝送線路は、半導体基板上
に設けられていることを特徴とし、請求項４記載の発明
は、半導体装置に係り、請求項１又は２の何れか一に記
載の伝送線路は、半導体基板上の回路素子に接続されて
いることを特徴とし、請求項５記載の発明は、請求項４
記載の半導体装置に係り、前記伝送線路は、半導体基板
上に設けられていることを特徴とし、請求項６記載の発
明は、請求項４又は５の何れか一に記載の半導体装置に
係り、前記複数の導電性領域は、前記信号を単一のトラ
ンジスタに分配して供給するものであることを特徴とし
ている。
め、請求項１記載の発明は、伝送線路に係り、基板上に
波長λを有する信号が入力される伝送線路が形成され、
前記伝送線路は前記信号の進行方向に平行な分離帯によ
り分離された複数の導電性領域からなり、かつ前記導電
性領域は前記波長λに対してλ／８以下の横幅を有する
とともに、前記各導電性領域の間は、前記信号の進行方
向に対して横方向の信号の位相を互いに打ち消すための
ワイヤにより接続されていることを特徴とし、請求項２
記載の発明は、請求項１記載の伝送線路に係り、前記伝
送線路はインピーダンス整合用素子であることを特徴と
することを特徴とし、請求項３記載の発明は、請求項１
記載の伝送線路に係り、前記伝送線路は、半導体基板上
に設けられていることを特徴とし、請求項４記載の発明
は、半導体装置に係り、請求項１又は２の何れか一に記
載の伝送線路は、半導体基板上の回路素子に接続されて
いることを特徴とし、請求項５記載の発明は、請求項４
記載の半導体装置に係り、前記伝送線路は、半導体基板
上に設けられていることを特徴とし、請求項６記載の発
明は、請求項４又は５の何れか一に記載の半導体装置に
係り、前記複数の導電性領域は、前記信号を単一のトラ
ンジスタに分配して供給するものであることを特徴とし
ている。
【０００８】
【作用】ストリップライン（伝送線路）内で定在波を生
じるのはストリップラインの寸法が波長程度になるため
で、ストリップラインの寸法が波長から見て十分に小さ
くなれば、定在波が生じなくなると考えられる。しか
し、どの様な形状で、かつどの様な寸法にするかは、理
論的に導き出すことは難しく、実験を行わざるを得な
い。
じるのはストリップラインの寸法が波長程度になるため
で、ストリップラインの寸法が波長から見て十分に小さ
くなれば、定在波が生じなくなると考えられる。しか
し、どの様な形状で、かつどの様な寸法にするかは、理
論的に導き出すことは難しく、実験を行わざるを得な
い。
【０００９】そこで、本願発明者が実験を行った結果、
次のようなストリップラインの形状、かつ寸法がよいと
分かった。即ち、ストリップラインとなる導電性膜を電
気信号の進行方向に対して平行なスリット（分離帯）で
複数の導電性領域に分離し、１つの導電性領域の横幅を
電力増幅される電気信号の波長λに対してλ／８程度或
いはそれ以下にすることにより、定在波を抑制し、発振
を防止することができることが確かめられた。
次のようなストリップラインの形状、かつ寸法がよいと
分かった。即ち、ストリップラインとなる導電性膜を電
気信号の進行方向に対して平行なスリット（分離帯）で
複数の導電性領域に分離し、１つの導電性領域の横幅を
電力増幅される電気信号の波長λに対してλ／８程度或
いはそれ以下にすることにより、定在波を抑制し、発振
を防止することができることが確かめられた。
【００１０】また、分離された導電性領域同士を例えば
Ａｕ線等の導体により互いに接続することにより、定在
波を抑制し、発振を防止する効果が一層増すことを確認
した。
Ａｕ線等の導体により互いに接続することにより、定在
波を抑制し、発振を防止する効果が一層増すことを確認
した。
【００１１】
【実施例】以下に、本発明の実施例に係るインピーダン
ス整合回路を有する半導体装置について図面を参照しな
がら説明する。図１（ａ）は、本発明の実施例に係る、
電力増幅回路内のインピーダンス整合用素子としてスト
リップライン（伝送線路）を有する半導体装置について
示す平面図である。図１（ｂ）は半導体装置の等価回路
を示す回路配線図である。
ス整合回路を有する半導体装置について図面を参照しな
がら説明する。図１（ａ）は、本発明の実施例に係る、
電力増幅回路内のインピーダンス整合用素子としてスト
リップライン（伝送線路）を有する半導体装置について
示す平面図である。図１（ｂ）は半導体装置の等価回路
を示す回路配線図である。
【００１２】図中、１はステム（絶縁性基板）で、誘電
率εrが１より大きいセラミックからなる誘電体３と、
誘電体３の裏面にメタライズされたＡｕ層（導電体層）
とからなる。４は方形状のステム１の一方の端部に形成
されたゲート端子（入力端子）である。５は誘電体３上
に形成された帯状のＡｕ膜からなる第１のストリップラ
インで、電気信号の進行方向に張られたＡｕワイヤ１２
によりゲート端子４と接続されている。第１のストリッ
プライン５により形成されるインピーダンスとして、図
１（ｂ）の等価回路に示すように、ゲート端子４からＴ
ｒチップ８のゲート電極に至る信号線に直列に抵抗成分
とインダクタンス成分が入り、信号線とアースの間にコ
ンダクタンス成分とコンデンサ成分がそれぞれ並列に入
る。
率εrが１より大きいセラミックからなる誘電体３と、
誘電体３の裏面にメタライズされたＡｕ層（導電体層）
とからなる。４は方形状のステム１の一方の端部に形成
されたゲート端子（入力端子）である。５は誘電体３上
に形成された帯状のＡｕ膜からなる第１のストリップラ
インで、電気信号の進行方向に張られたＡｕワイヤ１２
によりゲート端子４と接続されている。第１のストリッ
プライン５により形成されるインピーダンスとして、図
１（ｂ）の等価回路に示すように、ゲート端子４からＴ
ｒチップ８のゲート電極に至る信号線に直列に抵抗成分
とインダクタンス成分が入り、信号線とアースの間にコ
ンダクタンス成分とコンデンサ成分がそれぞれ並列に入
る。
【００１３】６は、電気信号の進行方向に対して平行な
３つのスリット（分離帯）７ａ〜７ｃにより分離されて
いる４つの帯状のＡｕ膜（導電性領域）６ａ〜６ｄから
なる第２のストリップラインで、各導電性領域６ａ〜６
ｄはそれぞれ電気信号の進行方向に張られたＡｕワイヤ
１２により第１のストリップライン５と接続されてい
る。
３つのスリット（分離帯）７ａ〜７ｃにより分離されて
いる４つの帯状のＡｕ膜（導電性領域）６ａ〜６ｄから
なる第２のストリップラインで、各導電性領域６ａ〜６
ｄはそれぞれ電気信号の進行方向に張られたＡｕワイヤ
１２により第１のストリップライン５と接続されてい
る。
【００１４】第２のストリップライン６により形成され
るインピーダンスとして、図４（ｂ）の等価回路に示す
ように、信号線に直列に抵抗成分とインダクタンス成分
が入り、信号線とアースの間にコンダクタンス成分とコ
ンデンサ成分がそれぞれ並列に入る。第２のストリップ
ライン６の詳細について図２（ａ）を参照しながら説明
する。図２（ａ）に示すように、第２のストリップライ
ン６は誘電体３上に形成され、誘電体３を挟んで導電体
層２と対向している。４つに分離された導電性領域６ａ
〜６ｄは、それぞれ電力増幅される電気信号の波長λに
対してλ／８程度の横幅を有する。例えば増幅すべき電
気信号の周波数が１０ＧＨｚの場合、λ＝３０ｍｍで、
λ／８＝3.75ｍｍとなる。また、導電性領域６ａ〜６ｄ
を分離している３つのスリット７ａ〜７ｃはそれぞれ幅
約１００μｍを有する。
るインピーダンスとして、図４（ｂ）の等価回路に示す
ように、信号線に直列に抵抗成分とインダクタンス成分
が入り、信号線とアースの間にコンダクタンス成分とコ
ンデンサ成分がそれぞれ並列に入る。第２のストリップ
ライン６の詳細について図２（ａ）を参照しながら説明
する。図２（ａ）に示すように、第２のストリップライ
ン６は誘電体３上に形成され、誘電体３を挟んで導電体
層２と対向している。４つに分離された導電性領域６ａ
〜６ｄは、それぞれ電力増幅される電気信号の波長λに
対してλ／８程度の横幅を有する。例えば増幅すべき電
気信号の周波数が１０ＧＨｚの場合、λ＝３０ｍｍで、
λ／８＝3.75ｍｍとなる。また、導電性領域６ａ〜６ｄ
を分離している３つのスリット７ａ〜７ｃはそれぞれ幅
約１００μｍを有する。
【００１５】８は電力増幅用の高周波トランジスタチッ
プ（Ｔｒチップ）で、Ｔｒチップ８のゲート電極には第
２のストリップライン６の各導電性領域６ａ〜６ｄから
３本ずつでているＡｕワイヤ１２が接続されている。９
はＴｒチップ８のドレイン電極と接続されている第３の
ストリップラインであり、誘電体３上に形成されてい
る。第３のストリップライン９は、第２のストリップラ
イン６と同様に、電気信号の進行方向に対して平行な方
向の幅約１００μｍの３つのスリット（分離帯）10ａ〜
10ｃにより分離された、λ／８程度の横幅を有する４つ
のＡｕ膜（導電性領域）９ａ〜９ｄからなる。
プ（Ｔｒチップ）で、Ｔｒチップ８のゲート電極には第
２のストリップライン６の各導電性領域６ａ〜６ｄから
３本ずつでているＡｕワイヤ１２が接続されている。９
はＴｒチップ８のドレイン電極と接続されている第３の
ストリップラインであり、誘電体３上に形成されてい
る。第３のストリップライン９は、第２のストリップラ
イン６と同様に、電気信号の進行方向に対して平行な方
向の幅約１００μｍの３つのスリット（分離帯）10ａ〜
10ｃにより分離された、λ／８程度の横幅を有する４つ
のＡｕ膜（導電性領域）９ａ〜９ｄからなる。
【００１６】第３のストリップライン９により形成され
るインピーダンスとして、図４（ｂ）の等価回路に示す
ように、Ｔｒチップ８のドレイン電極からドレイン端子
に至る信号線に直列に抵抗成分とインダクタンス成分が
入り、信号線とアースの間にコンダクタンス成分とコン
デンサ成分がそれぞれ並列に入る。１１はゲート端子４
の形成されたステム１の一方の端部と反対側の他の端部
に形成されたドレイン端子（出力端子）で、電気信号の
進行方向に張られたＡｕワイヤ１２により、第３のスト
リップライン９の各導電性領域９ａ〜９ｄにそれぞれ接
続されている。
るインピーダンスとして、図４（ｂ）の等価回路に示す
ように、Ｔｒチップ８のドレイン電極からドレイン端子
に至る信号線に直列に抵抗成分とインダクタンス成分が
入り、信号線とアースの間にコンダクタンス成分とコン
デンサ成分がそれぞれ並列に入る。１１はゲート端子４
の形成されたステム１の一方の端部と反対側の他の端部
に形成されたドレイン端子（出力端子）で、電気信号の
進行方向に張られたＡｕワイヤ１２により、第３のスト
リップライン９の各導電性領域９ａ〜９ｄにそれぞれ接
続されている。
【００１７】なお、上記の半導体装置では、分離された
第２のストリップライン６の導電性領域６ａ〜６ｄ間及
び第３のストリップライン９の導電性領域９ａ〜９ｄ間
はＡｕワイヤ（導線）で接続されていないが、第２のス
トリップライン６により代表して図３に示すように、隣
接する各導電性領域６ａ及び６ｂ，６ｂ及び６ｃ，６ｃ
及び６ｄ同士を横方向に張ったＡｕワイヤ（導体）１３
で互いに接続してもよい。これにより、発振抑制効果が
一層増す。
第２のストリップライン６の導電性領域６ａ〜６ｄ間及
び第３のストリップライン９の導電性領域９ａ〜９ｄ間
はＡｕワイヤ（導線）で接続されていないが、第２のス
トリップライン６により代表して図３に示すように、隣
接する各導電性領域６ａ及び６ｂ，６ｂ及び６ｃ，６ｃ
及び６ｄ同士を横方向に張ったＡｕワイヤ（導体）１３
で互いに接続してもよい。これにより、発振抑制効果が
一層増す。
【００１８】次に、波長λの電気信号を印加した場合に
上記の第２のストリップライン６及び第３のストリップ
ライン９が発振を起こし難い理由について図２（ｂ）を
参照しながら説明する。ここでは第２のストリップライ
ン６を用いて説明するが、第３のストリップライン９に
ついても同様である。説明を分かりやすくするため、ゲ
ート端子４から張られたＡｕワイヤ１２の位置が第２の
ストリップライン６の導電性領域６ａの側端部にあるも
のとする。
上記の第２のストリップライン６及び第３のストリップ
ライン９が発振を起こし難い理由について図２（ｂ）を
参照しながら説明する。ここでは第２のストリップライ
ン６を用いて説明するが、第３のストリップライン９に
ついても同様である。説明を分かりやすくするため、ゲ
ート端子４から張られたＡｕワイヤ１２の位置が第２の
ストリップライン６の導電性領域６ａの側端部にあるも
のとする。
【００１９】ゲート端子４から第２のストリップライン
６の１つの導電性領域６ａに伝播した電気信号は、主と
して、電気信号の進行方向に進む電気信号Ｗ１と、その
進行方向に対して直角な横方向に進む電気信号Ｗ２に別
れるとする。進行方向に対して横方向に進む電気信号Ｗ
２は導電性領域６ａの他方の側端部で反射し、進行方向
に進む電気信号Ｗ１のところに帰る。このとき、電気信
号Ｗ１のところに帰ってきた電気信号Ｗ２の位相は電気
信号Ｗ１よりもλ／４の遅れにしかならず、電気信号Ｗ
１への影響が少ない。このため、発振が起こり難いと考
えられる。
６の１つの導電性領域６ａに伝播した電気信号は、主と
して、電気信号の進行方向に進む電気信号Ｗ１と、その
進行方向に対して直角な横方向に進む電気信号Ｗ２に別
れるとする。進行方向に対して横方向に進む電気信号Ｗ
２は導電性領域６ａの他方の側端部で反射し、進行方向
に進む電気信号Ｗ１のところに帰る。このとき、電気信
号Ｗ１のところに帰ってきた電気信号Ｗ２の位相は電気
信号Ｗ１よりもλ／４の遅れにしかならず、電気信号Ｗ
１への影響が少ない。このため、発振が起こり難いと考
えられる。
【００２０】特に、図３に示すように、隣接する各導電
性領域６ａ及び６ｂ，６ｂ及び６ｃ，６ｃ及び６ｄ同士
を横方向に張ったＡｕワイヤ１３で互いに接続すること
により発振抑制効果が増す。これには次のような理由が
考えられる。即ち、第２のストリップライン６の隣接す
る各導電性領域６ａ及び６ｂ，６ｂ及び６ｃ，６ｃ及び
６ｄ間をＡｕワイヤ１３の長さを調整して接続すること
により、横方向に進む電気信号の成分同士を干渉させ、
かつ横方向に進む電気信号の位相を調整して互いに打ち
消し合うようにすることができる。なお、図３はＡｕワ
イヤ１３の接続の一例であって、Ａｕワイヤ１３の接続
位置の組み合わせや本数やループ形状等により幅広く位
相の調整を行うことができる。
性領域６ａ及び６ｂ，６ｂ及び６ｃ，６ｃ及び６ｄ同士
を横方向に張ったＡｕワイヤ１３で互いに接続すること
により発振抑制効果が増す。これには次のような理由が
考えられる。即ち、第２のストリップライン６の隣接す
る各導電性領域６ａ及び６ｂ，６ｂ及び６ｃ，６ｃ及び
６ｄ間をＡｕワイヤ１３の長さを調整して接続すること
により、横方向に進む電気信号の成分同士を干渉させ、
かつ横方向に進む電気信号の位相を調整して互いに打ち
消し合うようにすることができる。なお、図３はＡｕワ
イヤ１３の接続の一例であって、Ａｕワイヤ１３の接続
位置の組み合わせや本数やループ形状等により幅広く位
相の調整を行うことができる。
【００２１】また、比較説明のため、図５（ａ）に従来
例のストリップラインについて示す。図５（ａ）におい
て、ストリップライン２３の横幅はインピーダンス整合
のために必要な長さと幅に設計されており、かつ幅は使
用波長λに対して例えばλ／４になっているものとす
る。図５（ａ）の場合も、図５（ｂ）に示すように、入
力端子から出力端子の方に進行する電気信号Ｗ３に対し
てその進行方向と直角方向に進む電気信号Ｗ３はストリ
ップライン２３の他の側端部で反射して電気信号Ｗ３の
ところに帰る。このとき、電気信号Ｗ３のところに帰っ
てきた電気信号Ｗ３の位相はλ／２だけ電気信号Ｗ３よ
りも遅れる。この遅れにより電気信号Ｗ３と電気信号Ｗ
４とは打ち消し合うため、出力が低下すると考えられ
る。
例のストリップラインについて示す。図５（ａ）におい
て、ストリップライン２３の横幅はインピーダンス整合
のために必要な長さと幅に設計されており、かつ幅は使
用波長λに対して例えばλ／４になっているものとす
る。図５（ａ）の場合も、図５（ｂ）に示すように、入
力端子から出力端子の方に進行する電気信号Ｗ３に対し
てその進行方向と直角方向に進む電気信号Ｗ３はストリ
ップライン２３の他の側端部で反射して電気信号Ｗ３の
ところに帰る。このとき、電気信号Ｗ３のところに帰っ
てきた電気信号Ｗ３の位相はλ／２だけ電気信号Ｗ３よ
りも遅れる。この遅れにより電気信号Ｗ３と電気信号Ｗ
４とは打ち消し合うため、出力が低下すると考えられ
る。
【００２２】次に、λ／８の幅を有する導電性領域に分
割されたストリップラインによる発信抑制効果について
確認した試験結果について説明する。図４（ａ）は上記
の図３に示すストリップライン６について波長λの高周
波電力を印加したときに発生する周波数成分をスペクト
ラムアナライザで測定した結果を示す特性図である。図
５（ａ）に示す比較例のストリップライン２４について
の測定結果を図４（ｂ）に示す。
割されたストリップラインによる発信抑制効果について
確認した試験結果について説明する。図４（ａ）は上記
の図３に示すストリップライン６について波長λの高周
波電力を印加したときに発生する周波数成分をスペクト
ラムアナライザで測定した結果を示す特性図である。図
５（ａ）に示す比較例のストリップライン２４について
の測定結果を図４（ｂ）に示す。
【００２３】図４（ａ），（ｂ）において、ともに、縦
軸は強度（任意単位）を示し、横軸は周波数（ＧＨｚ）
を示す。実施例に係る図４（ａ）の結果によれば、波長
λに相当するキャリアの周波数成分しか含まない。発振
抑制効果が十分に現れている。これに対して、比較例の
図４（ｂ）ではキャリアの周波数成分の他、発振により
生じた周波数成分が現れている。
軸は強度（任意単位）を示し、横軸は周波数（ＧＨｚ）
を示す。実施例に係る図４（ａ）の結果によれば、波長
λに相当するキャリアの周波数成分しか含まない。発振
抑制効果が十分に現れている。これに対して、比較例の
図４（ｂ）ではキャリアの周波数成分の他、発振により
生じた周波数成分が現れている。
【００２４】なお、図４（ａ）の結果は隣接する各導電
性領域６ａ及び６ｂ，６ｂ及び６ｃ，６ｃ及び６ｄ同士
を横方向に張ったＡｕワイヤ１３で互いに接続したスト
リップラインについてのものであるが、単に分離された
導電性領域６ａ〜６ｄからなるストリップラインについ
ても発振抑制効果を表す同様な結果が得られている。以
上のように、電力増幅すべき電気信号の波長λに対して
第２のストリップライン６，第３のストリップライン９
の横幅寸法がλ／４以上になる場合、電気信号の進行方
向に対して平行な方向のスリット７ａ〜７ｃ，10ａ〜10
ｃにより、第２のストリップライン６，第３のストリッ
プライン９をλ／８程度の横幅を有する導電性領域６ａ
〜６ｄ，９ａ〜９ｄに分離することにより、発振を抑制
することができる。
性領域６ａ及び６ｂ，６ｂ及び６ｃ，６ｃ及び６ｄ同士
を横方向に張ったＡｕワイヤ１３で互いに接続したスト
リップラインについてのものであるが、単に分離された
導電性領域６ａ〜６ｄからなるストリップラインについ
ても発振抑制効果を表す同様な結果が得られている。以
上のように、電力増幅すべき電気信号の波長λに対して
第２のストリップライン６，第３のストリップライン９
の横幅寸法がλ／４以上になる場合、電気信号の進行方
向に対して平行な方向のスリット７ａ〜７ｃ，10ａ〜10
ｃにより、第２のストリップライン６，第３のストリッ
プライン９をλ／８程度の横幅を有する導電性領域６ａ
〜６ｄ，９ａ〜９ｄに分離することにより、発振を抑制
することができる。
【００２５】これにより、出力の低下や増幅用トランジ
スタの破壊を防止し、効率よく電気信号電力を増幅する
ことができる。なお、上記の実施例では、電力増幅回路
内のストリップラインに本発明を適用しているが、他の
応用回路内のストリップラインに適用することもでき
る。また、ストリップラインをインピーダンス整合用素
子として用いる場合に適用しているが、ストリップライ
ンをインピーダンス素子として用いる他の用途にも適用
できる。
スタの破壊を防止し、効率よく電気信号電力を増幅する
ことができる。なお、上記の実施例では、電力増幅回路
内のストリップラインに本発明を適用しているが、他の
応用回路内のストリップラインに適用することもでき
る。また、ストリップラインをインピーダンス整合用素
子として用いる場合に適用しているが、ストリップライ
ンをインピーダンス素子として用いる他の用途にも適用
できる。
【００２６】更に、電気信号の周波数として３０ＧＨｚ
の場合を示したが、これに限定されるものではなく、ス
トリップラインをインピーダンス素子として用いること
ができる周波数を有する電気信号の処理回路に適用する
ことができる。また、上記のストリップラインはプリン
ト基板上に形成される場合に限られるものではなく、半
導体基板上に絶縁膜等を介して設けられてもよい。
の場合を示したが、これに限定されるものではなく、ス
トリップラインをインピーダンス素子として用いること
ができる周波数を有する電気信号の処理回路に適用する
ことができる。また、上記のストリップラインはプリン
ト基板上に形成される場合に限られるものではなく、半
導体基板上に絶縁膜等を介して設けられてもよい。
【００２７】また、回路素子のトランジスタ等が半導体
基板上に形成され、ストリップラインが回路素子と別個
に作成されるような場合にも本発明を適用することが可
能である。この場合、ストリップラインは組立工程で半
導体基板上の回路素子に接続される。
基板上に形成され、ストリップラインが回路素子と別個
に作成されるような場合にも本発明を適用することが可
能である。この場合、ストリップラインは組立工程で半
導体基板上の回路素子に接続される。
【００２８】
【発明の効果】以上のように、本発明の伝送線路又は半
導体装置によれば、ストリップラインは電気信号の進行
方向に平行な分離帯により分離された複数の導電性領域
からなり、かつ導電性領域は波長λに対してλ／８以下
の横幅を有する。これにより、定在波を抑制し、発振を
防止することができる。
導体装置によれば、ストリップラインは電気信号の進行
方向に平行な分離帯により分離された複数の導電性領域
からなり、かつ導電性領域は波長λに対してλ／８以下
の横幅を有する。これにより、定在波を抑制し、発振を
防止することができる。
【００２９】また、分離された導電性領域同士を導線で
互いに接続しているので、定在波を抑制し、発振を防止
する効果が一層増す。これにより、出力の低下や増幅用
トランジスタの破壊を防止し、効率よく電気信号電力を
増幅することができる。
互いに接続しているので、定在波を抑制し、発振を防止
する効果が一層増す。これにより、出力の低下や増幅用
トランジスタの破壊を防止し、効率よく電気信号電力を
増幅することができる。
【図１】本発明の実施例に係るストリップラインの構成
について示す平面図及び断面図である。
について示す平面図及び断面図である。
【図２】本発明の他の実施例に係るストリップラインの
構成について示す平面図及び断面図である。
構成について示す平面図及び断面図である。
【図３】本発明の実施例に係るストリップラインに印加
された高周波電力の出力のスペクトラムについて測定し
た結果を示す特性図である。
された高周波電力の出力のスペクトラムについて測定し
た結果を示す特性図である。
【図４】本発明の実施例に係るストリップラインをイン
ピーダンス整合用素子として用いた半導体装置の構成に
ついて示す平面図である。
ピーダンス整合用素子として用いた半導体装置の構成に
ついて示す平面図である。
【図５】比較例に係るストリップラインの構成について
示す平面図及び断面図である。
示す平面図及び断面図である。
１，２１ ステム（絶縁性基板）、
２，２２ 導電体層、
３，２３ 誘電体、
４ ゲート端子、
５ 第１のストリップライン、
６，９ 第２のストリップライン、
６ａ〜６ｄ，９ａ〜９ｄ 導電性領域、
７ａ〜７ｃ，10ａ〜10ｃ スリット（分離帯）、
８ Ｔｒチップ、
９ 第３のストリップライン、
１１ ドレイン端子、
１２ Ａｕワイヤ、
２４ ストリップライン。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平５−191177（ＪＰ，Ａ)
実開 昭59−1203（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/822
H01L 27/04
H01P 5/08
H03F 3/60
Claims (6)
- 【請求項１】 基板上に波長λを有する信号が入力され
る伝送線路が形成され、 前記伝送線路は前記信号の進行方向に平行な分離帯によ
り分離された複数の導電性領域からなり、かつ前記導電
性領域は前記波長λに対してλ／８以下の横幅を有する
とともに、前記各導電性領域の間は、前記信号の進行方
向に対して横方向の信号の位相を互いに打ち消すための
ワイヤにより接続されていることを特徴とする伝送線
路。 - 【請求項２】 前記伝送線路はインピーダンス整合用素
子であることを特徴とする請求項１記載の伝送線路。 - 【請求項３】 前記伝送線路は、半導体基板上に設けら
れていることを特徴とする請求項１記載の伝送線路。 - 【請求項４】 請求項１又は２の何れか一に前記伝送線
路は、半導体基板上の回路素子に接続されていることを
特徴とする半導体装置。 - 【請求項５】 前記伝送線路は、半導体基板上に設けら
れていることを特徴とする請求項４記載の半導体装置。 - 【請求項６】 前記複数の導電性領域は、前記信号を単
一のトランジスタに分配して供給するものであることを
特徴とする請求項４又は５の何れか一に記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04808594A JP3448833B2 (ja) | 1994-03-18 | 1994-03-18 | 伝送線路及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04808594A JP3448833B2 (ja) | 1994-03-18 | 1994-03-18 | 伝送線路及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07263634A JPH07263634A (ja) | 1995-10-13 |
| JP3448833B2 true JP3448833B2 (ja) | 2003-09-22 |
Family
ID=12793492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04808594A Expired - Lifetime JP3448833B2 (ja) | 1994-03-18 | 1994-03-18 | 伝送線路及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3448833B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4552389B2 (ja) * | 1998-11-13 | 2010-09-29 | パナソニック株式会社 | 弾性表面波フィルタ |
| JP3735270B2 (ja) | 2001-05-11 | 2006-01-18 | 松下電器産業株式会社 | 高周波半導体装置 |
| JP4012840B2 (ja) * | 2003-03-14 | 2007-11-21 | 三菱電機株式会社 | 半導体装置 |
| JP6584928B2 (ja) * | 2015-11-16 | 2019-10-02 | 住友電工デバイス・イノベーション株式会社 | 電子装置 |
-
1994
- 1994-03-18 JP JP04808594A patent/JP3448833B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07263634A (ja) | 1995-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3487639B2 (ja) | 半導体装置 | |
| US5760650A (en) | Coplanar waveguide amplifier | |
| US6741144B2 (en) | High-frequency semiconductor device | |
| EP0680141B1 (en) | Improvement of frequency characteristic of semiconductor device in microwave frequency band | |
| JP2643662B2 (ja) | 高出力電界効果トランジスタ増幅器 | |
| US5629654A (en) | Coplanar waveguide coupler | |
| EP0411919B1 (en) | Matching circuit for high frequency transistor | |
| CN1316672C (zh) | 高频电路 | |
| JP3189691B2 (ja) | 高周波半導体デバイス | |
| JP3448833B2 (ja) | 伝送線路及び半導体装置 | |
| US6762493B2 (en) | Microwave integrated circuit | |
| JP3235476B2 (ja) | 高周波半導体デバイス | |
| US6737921B2 (en) | Distributed amplifier and differential distributed amplifier | |
| JP3430060B2 (ja) | 高周波用半導体装置 | |
| JPH03211870A (ja) | モノリシックマイクロ波集積回路 | |
| JP3176667B2 (ja) | マイクロ波回路 | |
| JP3051430B2 (ja) | マイクロ波集積回路 | |
| JP2781557B2 (ja) | マイクロ波集積回路用受動回路装置 | |
| JPS6349923B2 (ja) | ||
| JP2001044717A (ja) | マイクロ波用半導体装置 | |
| JPS5811746B2 (ja) | 超高周波トランジスタ増幅器 | |
| JP2006019798A (ja) | マイクロ波回路 | |
| JP2006020206A (ja) | 増幅回路 | |
| JPH0389605A (ja) | 高周波増幅回路 | |
| JP2002064310A (ja) | マイクロ波・ミリ波装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030128 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030617 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |