JP3235476B2 - 高周波半導体デバイス - Google Patents

高周波半導体デバイス

Info

Publication number
JP3235476B2
JP3235476B2 JP18814896A JP18814896A JP3235476B2 JP 3235476 B2 JP3235476 B2 JP 3235476B2 JP 18814896 A JP18814896 A JP 18814896A JP 18814896 A JP18814896 A JP 18814896A JP 3235476 B2 JP3235476 B2 JP 3235476B2
Authority
JP
Japan
Prior art keywords
gate
pad portion
pad
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18814896A
Other languages
English (en)
Other versions
JPH1022302A (ja
Inventor
孝一 坂本
容平 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP18814896A priority Critical patent/JP3235476B2/ja
Priority to EP97110576A priority patent/EP0817275B1/en
Priority to US08/884,357 priority patent/US5889297A/en
Priority to DE69724882T priority patent/DE69724882T2/de
Priority to KR1019970028547A priority patent/KR100267816B1/ko
Publication of JPH1022302A publication Critical patent/JPH1022302A/ja
Application granted granted Critical
Publication of JP3235476B2 publication Critical patent/JP3235476B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は高周波半導体デバイ
スに関する。特に、増幅、発振、変調用のミリ波及び準
ミリ波の回路モジュールに使用される高周波半導体デバ
イスに関する。
【０００２】
【従来の技術】図１は現在よく使用されている高周波半
導体デバイス（ＨＥＭＴ）１の構造を示す平面図であ
る。この半導体デバイス１にあっては、２箇所の活性領
域３ａ，３ｂを形成された化合物半導体基板２（横３０
０μｍ、縦４００μｍ）の上面において、活性領域３
ａ，３ｂを結ぶ方向を境界として一方にドレインパッド
部４を配置し、他方に２つのゲートパッド部８を配置す
るとともに、ゲートパッド部８を囲むようにしてソース
パッド部６を設けている。ドレインパッド部４からは各
活性領域３ａ，３ｂへ向けてドレイン電極５が延出され
ている。また、ソースパッド部６から各活性領域３ａ，
３ｂへは、２つに分割されたソース電極７が延出され、
ゲートパッド部８からは分割されたソース電極７間を通
過するようにして活性領域３ａ，３ｂへゲート電極９が
延出されており、微細な（ゲート長Ｌｇ＝０.１５μ
ｍ）ゲート電極９は活性領域３ａ，３ｂにおいてドレイ
ン電極５とソース電極７間に配置されている。
【０００３】この半導体デバイス１を外部の回路基板上
などに実装する場合には、ソース電極７はソースパッド
部６に結線されたボンディングワイヤにより回路基板の
アース部分に接続され、ゲート電極９及びドレイン電極
５はそれぞれゲートパッド部８及びドレインパッド部４
に結線されたボンディングワイヤにより回路基板のＲＦ
信号線と接続される。そして、ＲＦ信号はボンディング
ワイヤを通して回路基板からゲート電極９に入力され、
ドレイン電極５からボンディングワイヤを通して回路基
板へ出力される。
【０００４】ＲＦ信号が伝搬するボンディングワイヤ
は、高周波（特にミリ波）では、ボンディングワイヤの
寄生インダクタンスが半導体デバイス１のＲＦ特性を劣
化させることが知られている。また、図１に示した半導
体デバイス１の構造から理解できるように、ゲート電極
９の周囲のすぐ近くにはソース電極７が位置しているた
め、ゲート電極９とソース電極７との間に寄生キャパシ
タンスが存在し、さらにゲート電極９と半導体基板２裏
面との寄生キャパシタンスも加わって、半導体デバイス
１の高周波特性を劣化させている。
【０００５】半導体デバイスに発生している寄生成分を
減らすためには、ボンディングワイヤを用いる代わり
に、バンプによるフリップチップ実装を採用する場合も
ある。しかし、バンプによるフリップチップ実装では、
ボンディングワイヤによる寄生インダクタンスは減少す
るが、電極パッドと回路基板との寄生キャパシタンスは
増加する傾向があり、本質的解決には至っていない。
【０００６】一方、ドレイン電極５側では、ドレインパ
ッド部４とソースパッド部６の間は離れているので、両
パッド部４，６間における寄生キャパシタンスは小さい
が、ドレインパッド部４とソースパッド部６の間におい
ては半導体表面が電極で覆われていないので、両電極間
に表面波が発生する可能性があり、これが損失を発生さ
せＲＦ特性を劣化させる要因となっている。
【０００７】
【発明が解決しようとする課題】上記のように、従来構
造の高周波半導体デバイスにあっては、キャパシタンス
やインダクタンスの寄生成分による特性劣化が問題とな
っており、半導体デバイス製造における歩留りを低下さ
せていた。しかしながら、従来構造の高周波半導体デバ
イスにおいては、その特性劣化を抑制することが非常に
困難であった。
【０００８】本発明は叙上の従来例の欠点に鑑みてなさ
れたものであり、その目的とするところは、高周波半導
体デバイスにおける寄生成分を低減することにより、そ
の特性劣化を防止することにある。
【０００９】
【発明の開示】請求項１に記載の高周波半導体デバイス
は、半導体基板に形成された活性領域上にゲート電極を
挟んでソース電極およびドレイン電極を配置し、活性層
を挟んで半導体基板上の一方に、ゲート電極に導通する
ゲートパッド部を形成し、他方にドレイン電極に導通す
るドレインパッド部を形成し、前記ソース電極に導通す
るソースパッド部を前記ゲートパッド部及びドレインパ
ッド部に対向させて配置し、ゲートパッド部及びソース
パッド部間およびドレインパッド部及びソースパッド部
間にそれぞれスロット線路を形成し、該スロット線路又
は該スロット線路と連続するように形成されたスロット
線路を挟む位置においてソースパッド部、ドレインパッ
ド部又はゲートパッド部のうちから１種又は２種選択さ
れた２つのパッド部にバイアホール又はバンプを形成し
たことを特徴としている。
【００１０】請求項２に記載の高周波半導体デバイス
は、半導体基板に形成された複数の各活性領域にゲート
電極を挟んでソース電極及びドレイン電極を設けた高周
波半導体デバイスにおいて、隣接する活性領域ではソー
ス電極とゲート電極とドレイン電極を互いに対称に配置
し、隣接する活性領域に設けられた両ゲート電極に導通
するゲートパッド部を半導体基板上の一方領域に配置
し、隣接する活性領域に設けられた両ドレイン電極に導
通するドレインパッド部を半導体基板上の他方領域に配
置し、前記隣接する活性領域の各一方に設けられたソー
ス電極に導通するソースパッド部をゲートパッド部及び
ドレインパッド部の両側に配置し、ゲートパッド部とソ
ースパッド部との間およびドレインパッド部とソースパ
ッド部との間にそれぞれスロット線路を形成し、該スロ
ット線路又は該スロット線路と連続するように形成され
たスロット線路を挟む位置においてソースパッド部、ド
レインパッド部又はゲートパッド部のうちから１種又は
２種選択された２つのパッド部にバイアホール又はバン
プを形成したことを特徴としている。
【００１１】請求項１及び２に記載の高周波半導体デバ
イスにあっては、高周波信号はゲートパッド部又はドレ
インパッド部とソースパッド部の間に形成されたスロッ
ト線路を伝搬するので、従来の半導体デバイスのように
これらパッド部間や電極間に寄生インダクタンスや寄生
キャパシタンスが発生せず、半導体デバイスが本来持つ
高周波特性を最大限に発揮させることができる。
【００１２】さらに、本発明の半導体デバイスでは、ス
ロット線路以外の大部分がソースパッド部やゲートパッ
ド部、ドレインパッド部で覆われているため、ミリ波デ
バイスで問題となる表面波の発生も抑制することができ
る。
【００１３】請求項１に記載の半導体デバイスでは、活
性領域は１箇所でも複数箇所でも差し支えない。これに
対し、請求項２に記載の半導体デバイスでは、複数の活
性領域を有しており、隣接する活性領域間では電極構造
が対称な配置として並列に接続されている。よって、隣
接した活性領域から出力された高周波信号は逆相で合成
されるので、偶数次の高調波成分を抑圧することができ
る。この結果、高調波の発生が顕著になるパワーデバイ
スでは、この高調波抑圧効果は高い。
【００１４】請求項３に記載の実施態様は、請求項２に
記載の高周波半導体デバイスにおいて、前記ゲートパッ
ド部の中央線上にゲートバイアスが導入され、前記ドレ
インパッド部の中央線上にドレインバイアスが導入され
ることを特徴としている。
【００１５】請求項３に記載の実施態様にあっては、ゲ
ートパッド部またはドレインパッド部の両側に形成され
たスロット線路間での相互干渉をなくし、互いに逆相の
信号を発生させることができる。
【００１６】また、半導体デバイスのスロット線路の幅
は、入出力インピーダンスの整合を考慮して決定する必
要がある。このため、請求項４に記載の実施態様では、
ゲート長が０.１２〜０.１８μｍ、ゲート幅が４０〜８
０μｍのゲート電極を有する高周波半導体デバイスにお
いて、スロット線路の幅を０.０６〜０.１２ｍｍとして
いる。
【００１７】回路基板のインピーダンスは５０〜１００
Ωがよく用いられるので、ゲート長０.１２〜０.１８μ
ｍ、ゲート幅４０〜８０μｍのミリ波用半導体デバイス
では、通常６０ＧＨｚで入力インピーダンス５０〜７０
Ω、出力インピーダンス７０〜９０Ω程度となり、この
場合には、スロット線路の幅は０.０６〜０.１２ｍｍに
すると、半導体デバイス全体での入出力整合をとること
ができ、高周波信号の反射損を最小にできる。
【００１８】請求項５に記載の高周波半導体デバイス
は、半導体基板に形成された活性領域上にゲート電極を
挟んでソース電極およびドレイン電極を配置し、活性層
を挟んで半導体基板上の一方に、ゲート電極に導通する
ゲートパッド部を形成し、他方にソース電極に導通する
ソースパッド部を形成し、前記ドレイン電極に導通する
ドレインパッド部を前記ゲートパッド部及びソースパッ
ド部に対向させて配置し、ゲートパッド部及びドレイン
パッド部間およびソースパッド部及びドレインパッド部
間にそれぞれスロット線路を形成し、該スロット線路又
は該スロット線路と連続するように形成されたスロット
線路を挟む位置においてソースパッド部、ドレインパッ
ド部又はゲートパッド部のうちから１種又は２種選択さ
れた２つのパッド部にバイアホール又はバンプを形成し
たことを特徴としている。
【００１９】請求項６に記載の高周波半導体デバイス
は、半導体基板に形成された複数の各活性領域にゲート
電極を挟んでソース電極及びドレイン電極を設けた高周
波半導体デバイスにおいて、隣接する活性領域ではソー
ス電極とゲート電極とドレイン電極を互いに対称に配置
し、隣接する活性領域に設けられた両ゲート電極に導通
するゲートパッド部を半導体基板上の一方領域に配置
し、隣接する活性領域に設けられた両ソース電極に導通
するソースパッド部を半導体基板上の他方領域に配置
し、前記隣接する活性領域の各一方に設けられたドレイ
ン電極に導通するドレインパッド部をゲートパッド部及
びソースパッド部の両側に配置し、ゲートパッド部とド
レインパッド部との間およびソースパッド部とドレイン
パッド部との間にそれぞれスロット線路を形成し、該ス
ロット線路又は該スロット線路と連続するように形成さ
れたスロット線路を挟む位置においてソースパッド部、
ドレインパッド部又はゲートパッド部のうちから１種又
は２種選択された２つのパッド部にバイアホール又はバ
ンプを形成したことを特徴としている。
【００２０】請求項７に記載の実施態様は、請求項６に
記載の高周波半導体デバイスにおいて、前記ゲートパッ
ド部の中央線上にゲートバイアスが導入され、前記ソー
スパッド部の中央線上にソースバイアスが導入されるこ
とを特徴としている。
【００２１】請求項５〜７に記載の高周波半導体デバイ
スは、請求項１〜３に記載の高周波半導体デバイスと
は、ソース電極及びソースパッド部とドレイン電極及び
ドレインパッド部の位置が入れ替わっている。このよう
に両電極及びパッド部が入れ替わった構造も可能であ
る。
【００２２】
【発明の実施の形態】
（第１の実施形態）図２は本発明の一実施形態による高
周波半導体デバイス１１の構造を示す平面図であって、
アンプ用やオシレータ用として用いられるものである。
１３ａ，１３ｂは２ヵ所の活性領域であって、半絶縁性
ＧａＡｓ基板のような半導体基板１２の表面層に形成さ
れている。半導体デバイス１１としては、例えばＭＥＳ
ＦＥＴやＨＥＭＴなど電界効果型トランジスタもしくは
その変形タイプのものであれば適用することができる。
【００２３】２ヵ所の活性領域１３ａ，１３ｂは、半導
体基板１２における素子領域の短辺方向と平行に配置さ
れており、両活性領域１３ａ，１３ｂにおいては外側か
らソース電極１４、ゲート電極１５及びドレイン電極１
６が形成されている。すなわち、両活性領域１３ａ，１
３ｂに設けられている電極１４〜１６は互いに対称に配
置されている。両活性領域１３ａ，１３ｂのゲート電極
１５は、活性領域１３ａ，１３ｂよりも信号入力側に設
けられたゲートパッド部１７から延出されており、両活
性領域１３ａ，１３ｂのドレイン電極１６は、活性領域
１３ａ，１３ｂよりも信号出力側に設けられたドレイン
パッド部１８から延出されている。また、半導体基板１
２上面の両側部には、ゲートパッド部１７及びドレイン
パッド部１８を挟んでソースパッド部１９が形成されて
おり、ソース電極１４はソースパッド部１９から延出さ
れている。しかして、半導体デバイス１１の入力側は両
ソースパッド部１９及びゲートパッド部１７によって構
成され、ゲートパッド部１７とソースパッド部１９との
間にはＹ字形に分岐した入力側のスロット線路２０が形
成されている。同様に、出力側は両ソースパッド部１９
及びドレインパッド部１８によって構成され、ドレイン
パッド部１８とソースパッド部１９との間にはＹ字型に
分岐した出力側のスロット線路２１が形成されている。
【００２４】また、入力側のスロット線路２０の端部を
挟む位置において、半導体基板１２には各ソースパッド
部１９に導通したバイアホール２２が形成されており、
出力側のスロット線路２１の端部を挟む位置において、
半導体基板１２には各ソースパッド部１９に導通したバ
イアホール２３が形成されている。また、半導体基板１
２にはゲートパッド部１７と導通したバイアホール２４
と、ドレインパッド部１８に導通したバイアホール２５
が形成されているが、このバイアホール２４，２５は、
両スロット線路２０，２１が逆相モードで動作するよ
う、ゲートパッド部１７及びドレインパッド部１８の中
央部（図２に示す一点鎖線２６上）に配置されている。
ここで、ソース電極１４に導通したバイアホール２２，
２３には、ＲＦ信号及びＤＣバイアスが印加され、ゲー
ト電極１５及びドレイン電極１６に導通したバイアホー
ル２４，２５には、ＤＣバイアスが印加される。
【００２５】ここで、入出力双方のスロット線路２０，
２１は、活性領域１３ａ，１３ｂに形成されたＦＥＴ部
分（真性デバイス部）と入出力インピーダンスが整合す
るように設計されている。すなわち、スロット線路２
０，２１と各ＦＥＴ部分とがインピーダンス整合するよ
う、スロット線路２０，２１のスロット幅やスロット長
などが設計されている。
【００２６】図３は上記高周波半導体デバイス１１を増
幅器として使用するために回路基板２７上に実装した状
態を示している。この回路基板２７の上面においては接
地導体２８間に入力側のスロット線路２９と出力側のス
ロット線路３０とが形成されており、入力側のスロット
線路２９と出力側のスロット線路３０とは接地導体２８
から露出した露出面３１につながっている。また、接地
導体２８を分割するようにして、接地導体２８間にＤＣ
バイアスを印加するためのドレインバイアス線３２とゲ
ートバイアス線３３が配線されている。この回路基板２
７の露出面３１の上に実装された半導体デバイス１１
は、回路基板２７の上面に設けられている入力側および
出力側のスロット線路２９，３０の端部を挟む位置にお
いてバイアホール２２，２３を接地導体２８に接続され
ており、回路基板２７のスロット線路２９，３０と半導
体デバイス１１のスロット線路２０，２１とが電気的に
結合される。また、ゲートパッド部１７の中央部に導通
したバイアホール２４を回路基板２７のゲートバイアス
線３３に接続され、ドレインパッド部１８の中央部に導
通したバイアホール２５を回路基板２７のドレインバイ
アス線３２に接続されている。
【００２７】図３の太い矢印３４は、回路基板２７のス
ロット線路２９から半導体デバイス１１を通過して再び
回路基板２７のスロット線路３０へ伝搬するＲＦ信号
（電磁波）の伝搬状態を示している。回路基板２７に形
成されている入力側のスロット線路２９をＲＦ信号が伝
搬してくると、このＲＦ信号はバイアホール２２を通っ
て半導体デバイス１１のスロット２０に入る。半導体デ
バイス１１のスロット２０に入ったＲＦ信号は、当該ス
ロット２０内で２つに分割され、各活性領域１３ａ，１
３ｂに達する。活性領域１３ａ，１３ｂのソース電極１
４及びゲート電極１５間にＲＦ信号が到達すると、活性
領域１３ａ，１３ｂのキャリアとの相互作用を介して増
幅等の信号処理を受けた後、ゲート電極１５とドレイン
電極１６の間からスロット線路２１へ出力される。スロ
ット線路２１へ出力されたＲＦ信号は、スロット線路２
１の合流部分で合成された後、バイアホール２３を通っ
て回路基板２７のスロット３０へ伝搬する。従って、回
路基板２７の入力側のスロット線路２９から入ったＲＦ
信号は増幅作用等を受けて回路基板２７の出力側のスロ
ット線路３０へ出てゆく。
【００２８】ここで、この実施形態による半導体デバイ
ス１１の特徴を、従来例の半導体デバイスと比較しなが
ら説明する。従来例の半導体デバイス１は、ゲートパッ
ド部８及びドレインパッド部４を集中定数の電極とし
て、もしくはマイクロストリップライン構造の電極とし
て設計しているため、ゲートパッド部８とソースパッド
部６の間やゲートパッド部８とドレインパッド部４との
間には寄生キャパシタンスが発生する。しかしながら、
本発明の半導体デバイス１１では、ゲートパッド部１７
とソースパッド部１９の間のスロット線路２０とドレイ
ンパッド部１８とソースパッド部１９の間のスロット線
路２１をＲＦ信号が伝搬するため、寄生キャパシタンス
が存在しない。また、スロット線路２０，２１とゲート
電極１５とは入出力インピーダンスが整合しているた
め、ＲＦ信号は反射することなく、デバイス内部を伝搬
していく。
【００２９】また、この実施形態による半導体デバイス
１１では、ゲートパッド部１７及びドレインパッド部１
８の幅が広く、両パッド部１７，１８の中央部にＤＣバ
イアス用のバイアホール２４，２５を有している。この
ようにすると、従来の半導体デバイス１では、寄生キャ
パシタンスが増え、インピーダンスも低くなって入出力
整合が取れなくなると考えられる。しかし、本発明の半
導体デバイス１１では、このゲートパッド部１７の幅と
バイアホール２２は、２つに分岐したスロット線路２０
間の相互干渉を防ぐために必要であり、ドレインパッド
部１８の幅とバイアホール２３は、２つに分岐したスロ
ット線路２１間の相互干渉を防ぐために必要であり、Ｒ
Ｆ信号はスロット線路２０，２１を伝搬し、ゲート電極
１５及びドレイン電極１６を伝搬しないので、電極自体
は寄生キャパシタンスの原因とはならない。
【００３０】また、この実施形態においては、分割され
たＲＦ信号はソース電極１４を基準にとると逆相になっ
ており、逆相で増幅されて合成される。２つの活性領域
１３ａ，１３ｂを通過して出力側のスロット線路２１を
伝搬するＲＦ信号が逆相となるので、偶数次数の高調波
成分を抑圧することができる。具体的にいうと、図４
（ａ）に示すような基本波、２倍波、３倍波が一方の活
性領域１３ａからスロット線路２１へ伝搬すると、他方
の活性領域１３ｂからスロット線路２１へは、図４
（ｂ）に示すような逆相の基本波、２倍波、３倍波が出
力される。図４（ａ）（ｂ）に示す逆相となった２つの
波形が合成される結果、奇数次の波である基本波と３倍
波のみが残り、２倍波（一般には、偶数次の波）は抑圧
されて消えることになる。高調波の発生が顕著になるパ
ワーデバイスでは、この高調波の抑圧効果は大きく、例
えばＢ級で動作させた場合、デバイス自体の電力効率を
１０〜２０％向上させることができる。その結果、デバ
イス外部に構成していた高調波抑圧回路を簡略化するこ
とができる。
【００３１】ここで上記半導体デバイス１１の寸法に言
及する。この高周波半導体デバイス１１に形成されてい
るスロット線路２０，２１の幅は、入出力インピーダン
スの整合を考慮して決定される。回路基板２７もしくは
その素子領域の寸法は、横６００μｍ、縦４００μｍで
ある。回路基板２７のインピーダンスの値としては、５
０〜１００Ωがよく用いられる。また、ミリ波用半導体
デバイスのゲート電極１５の片方の入力インピーダンス
Ｚiと出力インピーダンスＺoは、ゲート長０.１５μ
ｍ、ゲート幅５０μｍのミリ波用半導体デバイスでは、
通常６０ＧＨｚでＺi＝５０〜７０Ω、Ｚo＝７０〜９０
Ωとなっている。この場合には、図２に示すＡ１〜Ａ６
の各部分におけるスロット線路２０，２１の幅を、それ
ぞれ０.１ｍｍ、０.０７５ｍｍ、０.０５ｍｍ、０.０７
５ｍｍ、０.０７５ｍｍ、０.１ｍｍとすれば、半導体デ
バイス１１全体での入出力整合をとることができ、ＲＦ
信号の反射損を最小にできる。
【００３２】また、図２におけるＡ２〜Ａ５の各部分に
おけるスロット間距離（つまり、ゲートパッド部１７の
幅Ｄ１，Ｄ２、ドレインパッド部１８のの幅Ｄ３，Ｄ
４）は、両スロット線路２０，２１間でのＲＦ信号の相
互干渉を防ぎ、また、バイアホール２４，２５を通して
ゲートバイアス線３３およびドレインバイアス線３２と
接続するためには、０.２ｍｍ以上離す必要がある。さ
らに、半導体基板１２の厚さは、スロット線路２０，２
１の接続ロスが少なく、かつ、バイアホール２２〜２５
の形成を容易にするため、０.０５〜０.１３ｍｍ（例え
ば、１００μｍ）となっている。
【００３３】（第２の実施形態）図５は本発明の別な実
施形態による高周波半導体デバイス４１の構造を示す平
面図である。この半導体デバイス４１は、アンプ用、オ
シレータ用、ミキサー用として用いられるものである。
この半導体デバイス４１にあっては、スロット線路を分
岐させることなく、各ソースパッド部１９とゲートパッ
ド部１７間に個別にスロット線路２０ａ，２０ｂを形成
し、各ソースパッド部１９とドレインパッド部１８間に
も個別にスロット線路２１ａ，２１ｂを形成している。
そして、ゲートパッド部１７及びドレインパッド部１８
は、それぞれソースパッド部１９の端と並ぶように、半
導体基板１２の端部まで延びており、ゲートパッド部１
７及びドレインパッド部１８の端部にもバイアホール４
２，４３が形成されている。
【００３４】図６は同上の高周波半導体デバイス４１を
回路基板２７の上に実装した状態を示す平面図、図７は
図６のＸ−Ｘ線断面図である。回路基板２７に設けられ
た入力側及び出力側のスロット線路４４，４５はＹ字形
に分岐している。回路基板２７の上に実装された半導体
デバイス４１は、ソースパッド部１９に導通したバイア
ホール２２，２３を回路基板２７の接地導体２８に接合
され、ゲートパッド部１７に導通したバイアホール４２
を回路基板２７のスロット線路４４間の接地導体２８に
接合され、ドレインパッド部１８に導通したバイアホー
ル４３をスロット線路４５間の接地導体２８に接合され
る。また、ゲートパッド部１７に導通したバイアホール
２４はゲートバイアス線３３に接続され、ドレインパッ
ド部１８に導通したバイアホール２５はドレインバイア
ス線３２に接続されている。よって、回路基板２７に設
けた分岐型のスロット線路４４，４５は、それぞれ半導
体デバイス４１の各スロット線路２０ａ，２０ｂ；２１
ａ，２１ｂに接続される。
【００３５】しかして、スロット線路４４を伝搬するＲ
Ｆ信号（電磁波）は回路基板２７側で２つに分割された
後、半導体デバイス４１の各スロット線路２０ａ，２０
ｂへ入力される。また、半導体デバイス１１の各スロッ
ト線路２１ａ，２１ｂから出力されたＲＦ信号は回路基
板２７のスロット線路４５へ伝搬し、回路基板２７のス
ロット線路４５で合成される。
【００３６】（第３の実施形態）図５に示した構造の片
側半分だけを分割して用いれば、活性領域が１つだけの
高周波半導体デバイスにおいても、入力側及び出力側に
スロット線路を形成することができる。このように１つ
の活性領域１３を有する高周波半導体デバイス４６を図
８に示す。
【００３７】（第４の実施形態）図９は本発明のさらに
別な実施形態による高周波半導体デバイス５１を示す平
面図である。また、図１０はこの半導体デバイス５１を
回路基板２７上に実装した状態を示す断面図である。こ
の半導体デバイス５１にあっては、ソースパッド部１
９、ドレインパッド部１８及びゲートパッド部１７に、
バイアホールに代えてバンプ５２，５３，５４，５５，
５６，５７を設けたものである。
【００３８】しかして、図６に示したのと同じ回路基板
２７に実装する場合には、半導体デバイス５１を回路基
板２７上にフリップチップ実装し、ソースパッド部１９
に導通したバンプ５２，５３を回路基板２７の接地導体
２８に接合し、ゲートパッド部１７に導通したバンプ５
４を回路基板２７のスロット線路４４間の接地導体２８
に接合し、ドレインパッド部１８に導通したバンプ５５
をスロット線路４５間の接地導体２８に接合する。ま
た、ゲートパッド部１７に導通したバンプ５６をゲート
バイアス線３３に接続し、ドレインパッド部１８に導通
したバンプ５７をドレインバイアス線３２に接続する。
よって、回路基板２７に設けた分岐型のスロット線路４
４，４５は、それぞれバンプ５２〜５７を介して半導体
デバイス４１の各スロット線路２０ａ，２０ｂ；２１
ａ，２１ｂに接続される。
【００３９】（第４の実施形態）図１１は本発明のさら
に別な実施形態による高周波半導体デバイス６１を示す
平面図である。この半導体デバイス６１にあっては、ス
ロット線路２０，２１を２度分岐させることにより、ス
ロット線路２０から入力されたＲＦ信号を４ヵ所の活性
領域１３ａ，１３ｂ；１３ａ，１３ｂへ導き、あるいは
４ヵ所の活性領域１３ａ，１３ｂ；１３ａ，１３ｂから
出たＲＦ信号をスロット線路２１で合成して出力するよ
うにしたものである。このような半導体デバイス６１に
あっては、半導体デバイス６１の出力を大きくすること
ができると共に、偶数次の高調波を消去することができ
る。
【００４０】（第５及び第６の実施形態）上記実施形態
に説明した各高周波半導体デバイスにおいては、ソース
電極１４及びソースパッド部１９とドレイン電極１６及
びドレインパッド部１８との位置を互いに入れ替えても
よい。その場合には、ドレインパッド部１８とゲートパ
ッド部１７との間に入力側のスロット線路２０が形成さ
れ、ドレインパッド部１８とソースパッド部１９との間
に出力側のスロット線路２１が形成される。例えば、図
１２に示すものは、図２の実施形態において、ソース電
極１４及びソースパッド部１９とドレイン電極１６及び
ドレインパッド部１８との位置を互いに入れ替えた高周
波半導体デバイス６２である。図１２において、６３，
６４はドレインパッド部１８の入力側及び出力側に導通
させて設けたバイアホールであって、回路基板の接地導
体に接続される。６５はソースパッド部１９に導通させ
るように設けたバイアホールであって、回路基板のソー
スバイアス線に接続される。
【００４１】また、図１３に示すものは、図５の実施形
態において、ソース電極１４及びソースパッド部１９と
ドレイン電極１６及びドレインパッド部１８との位置を
互いに入れ替えた高周波半導体デバイス６６である。
【００４２】このようにソースパッド部１９とドレイン
パッド部１８等の位置を入れ替えた半導体デバイス６
２，６６にあっても、図２や図５の実施形態と同様、寄
生インダクタンスや寄生キャパシタンスを抑制すること
ができる。
【図面の簡単な説明】
【図１】従来例の高周波半導体デバイスの構造を示す平
面図である。
【図２】本発明の一実施形態による高周波半導体デバイ
スを示す平面図である。
【図３】同上の半導体デバイスを回路基板上に実装した
状態を示す一部破断した平面図である。
【図４】（ａ）は一方の活性領域から出力されるＲＦ信
号の波形を示す図、（ｂ）は他方の活性領域から出力さ
れるＲＦ信号の波形を示す図、（ｃ）は（ａ）の波形と
（ｂ）の波形を合成した波形を示す図である。
【図５】本発明の別な実施形態による高周波半導体デバ
イスを示す平面図である。
【図６】同上の半導体デバイスを回路基板上に実装した
状態を示す一部破断した平面図である。
【図７】図６のＸ−Ｘ線断面図である。
【図８】本発明のさらに別な実施形態による高周波半導
体デバイスを示す平面図である。
【図９】本発明のさらに別な実施形態による高周波半導
体デバイスを示す平面図である。
【図１０】同上の半導体デバイスを回路基板上に実装し
た状態を示す断面図である。
【図１１】本発明のさらに別な実施形態による高周波半
導体デバイスを示す平面図である。
【図１２】本発明のさらに別な実施形態による高周波半
導体デバイスを示す平面図である。
【図１３】本発明のさらに別な実施形態による高周波半
導体デバイスを示す平面図である。
【符号の説明】
１３ａ，１３ｂ，１３ｃ，１３ｄ 活性領域 １４ ソース電極 １５ ゲート電極 １６ ドレイン電極 １７ ゲートパッド部 １８ ドレインパッド部 １９ ソースパッド部 ２０，２１，２０ａ，２０ｂ，２１ａ，２１ｂ スロッ
ト線路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−164504（ＪＰ，Ａ) 特開 昭63−309001（ＪＰ，Ａ) 特開 昭62−195179（ＪＰ，Ａ) 特開 平３−173436（ＪＰ，Ａ) 実開 昭60−83247（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/338 H01L 29/76 H01L 29/772 H01L 29/778 H01L 29/812

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板に形成された活性領域上にゲ
    ート電極を挟んでソース電極およびドレイン電極を配置
    し、活性層を挟んで半導体基板上の一方に、ゲート電極
    に導通するゲートパッド部を形成し、他方にドレイン電
    極に導通するドレインパッド部を形成し、前記ソース電
    極に導通するソースパッド部を前記ゲートパッド部及び
    ドレインパッド部に対向させて配置し、ゲートパッド部
    及びソースパッド部間およびドレインパッド部及びソー
    スパッド部間にそれぞれスロット線路を形成し、該スロ
    ット線路又は該スロット線路と連続するように形成され
    たスロット線路を挟む位置においてソースパッド部、ド
    レインパッド部又はゲートパッド部のうちから１種又は
    ２種選択された２つのパッド部にバイアホール又はバン
    プを形成したことを特徴とする高周波半導体デバイス。
  2. 【請求項２】 半導体基板に形成された複数の各活性領
    域にゲート電極を挟んでソース電極及びドレイン電極を
    設けた高周波半導体デバイスにおいて、 隣接する活性領域ではソース電極とゲート電極とドレイ
    ン電極を互いに対称に配置し、隣接する活性領域に設け
    られた両ゲート電極に導通するゲートパッド部を半導体
    基板上の一方領域に配置し、隣接する活性領域に設けら
    れた両ドレイン電極に導通するドレインパッド部を半導
    体基板上の他方領域に配置し、前記隣接する活性領域の
    各一方に設けられたソース電極に導通するソースパッド
    部をゲートパッド部及びドレインパッド部の両側に配置
    し、ゲートパッド部とソースパッド部との間およびドレ
    インパッド部とソースパッド部との間にそれぞれスロッ
    ト線路を形成し、該スロット線路又は該スロット線路と
    連続するように形成されたスロット線路を挟む位置にお
    いてソースパッド部、ドレインパッド部又はゲートパッ
    ド部のうちから１種又は２種選択された２つのパッド部
    にバイアホール又はバンプを形成したことを特徴とする
    高周波半導体デバイス。
  3. 【請求項３】 前記ゲートパッド部の中央線上にゲート
    バイアスが導入され、前記ドレインパッド部の中央線上
    にドレインバイアスが導入されることを特徴とする、請
    求項２に記載の高周波半導体デバイス。
  4. 【請求項４】 ゲート長が０.１２〜０.１８μｍ、ゲー
    ト幅が８０〜１２０μｍのゲート電極を有する高周波半
    導体デバイスにおいて、 スロット線路の幅が０.０４〜０.１２ｍｍであることを
    特徴とする、請求項１〜３に記載の高周波半導体デバイ
    ス。
  5. 【請求項５】 半導体基板に形成された活性領域上にゲ
    ート電極を挟んでソース電極およびドレイン電極を配置
    し、活性層を挟んで半導体基板上の一方に、ゲート電極
    に導通するゲートパッド部を形成し、他方にソース電極
    に導通するソースパッド部を形成し、前記ドレイン電極
    に導通するドレインパッド部を前記ゲートパッド部及び
    ソースパッド部に対向させて配置し、ゲートパッド部及
    びドレインパッド部間およびソースパッド部及びドレイ
    ンパッド部間にそれぞれスロット線路を形成し、該スロ
    ット線路又は該スロット線路と連続するように形成され
    たスロット線路を挟む位置においてソースパッド部、ド
    レインパッド部又はゲートパッド部のうちから１種又は
    ２種選択された２つのパッド部にバイアホール又はバン
    プを形成したことを特徴とする高周波半導体デバイス。
  6. 【請求項６】 半導体基板に形成された複数の各活性領
    域にゲート電極を挟んでソース電極及びドレイン電極を
    設けた高周波半導体デバイスにおいて、 隣接する活性領域ではソース電極とゲート電極とドレイ
    ン電極を互いに対称に配置し、隣接する活性領域に設け
    られた両ゲート電極に導通するゲートパッド部を半導体
    基板上の一方領域に配置し、隣接する活性領域に設けら
    れた両ソース電極に導通するソースパッド部を半導体基
    板上の他方領域に配置し、前記隣接する活性領域の各一
    方に設けられたドレイン電極に導通するドレインパッド
    部をゲートパッド部及びソースパッド部の両側に配置
    し、ゲートパッド部とドレインパッド部との間およびソ
    ースパッド部とドレインパッド部との間にそれぞれスロ
    ット線路を形成し、該スロット線路又は該スロット線路
    と連続するように形成されたスロット線路を挟む位置に
    おいてソースパッド部、ドレインパッド部又はゲートパ
    ッド部のうちから１種又は２種選択された２つのパッド
    部にバイアホール又はバンプを形成したことを特徴とす
    る高周波半導体デバイス。
  7. 【請求項７】 前記ゲートパッド部の中央線上にゲート
    バイアスが導入され、前記ソースパッド部の中央線上に
    ソースバイアスが導入されることを特徴とする、請求項
    ６に記載の高周波半導体デバイス。
JP18814896A 1996-06-28 1996-06-28 高周波半導体デバイス Expired - Fee Related JP3235476B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP18814896A JP3235476B2 (ja) 1996-06-28 1996-06-28 高周波半導体デバイス
EP97110576A EP0817275B1 (en) 1996-06-28 1997-06-27 High-frequency FET
US08/884,357 US5889297A (en) 1996-06-28 1997-06-27 High frequency semiconductor device with slots
DE69724882T DE69724882T2 (de) 1996-06-28 1997-06-27 Hochfrequenz-FET
KR1019970028547A KR100267816B1 (ko) 1996-06-28 1997-06-28 고주파반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18814896A JP3235476B2 (ja) 1996-06-28 1996-06-28 高周波半導体デバイス

Publications (2)

Publication Number Publication Date
JPH1022302A JPH1022302A (ja) 1998-01-23
JP3235476B2 true JP3235476B2 (ja) 2001-12-04

Family

ID=16218596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18814896A Expired - Fee Related JP3235476B2 (ja) 1996-06-28 1996-06-28 高周波半導体デバイス

Country Status (5)

Country Link
US (1) US5889297A (ja)
EP (1) EP0817275B1 (ja)
JP (1) JP3235476B2 (ja)
KR (1) KR100267816B1 (ja)
DE (1) DE69724882T2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3189691B2 (ja) 1996-07-10 2001-07-16 株式会社村田製作所 高周波半導体デバイス
JP3622732B2 (ja) * 2002-02-27 2005-02-23 株式会社村田製作所 電界効果トランジスタ素子
JP2005251435A (ja) 2004-03-01 2005-09-15 Koito Mfg Co Ltd 車両用前照灯
WO2007149046A1 (en) * 2006-06-22 2007-12-27 Meds Technologies Pte Ltd Quasi-planar circuits with air cavities
CN103633046B (zh) * 2013-12-13 2017-03-15 苏州能讯高能半导体有限公司 半导体器件及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3737743A (en) * 1971-12-23 1973-06-05 Gen Electric High power microwave field effect transistor
US4315272A (en) * 1979-05-21 1982-02-09 Raytheon Company Field effect transistor
JPS62115783A (ja) * 1985-11-14 1987-05-27 Mitsubishi Electric Corp 半導体装置
JPS63164504A (ja) * 1986-12-25 1988-07-07 A T R Koudenpa Tsushin Kenkyusho:Kk 半導体装置
US5168329A (en) * 1989-11-06 1992-12-01 Sumitomo Electric Industries, Ltd. Microwave semiconductor device capable of controlling a threshold voltage
JP2797602B2 (ja) * 1990-02-07 1998-09-17 三菱電機株式会社 電界効果型トランジスタの電極パターン
JPH03270024A (ja) * 1990-03-19 1991-12-02 Nec Corp 高出力ｆｅｔチップ

Also Published As

Publication number Publication date
DE69724882T2 (de) 2004-07-08
KR100267816B1 (ko) 2000-10-16
EP0817275B1 (en) 2003-09-17
EP0817275A3 (en) 1999-07-07
US5889297A (en) 1999-03-30
JPH1022302A (ja) 1998-01-23
EP0817275A2 (en) 1998-01-07
DE69724882D1 (de) 2003-10-23
KR980006513A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
JP2605502B2 (ja) パッケージ
JPS6135714B2 (ja)
JP3189691B2 (ja) 高周波半導体デバイス
JP3235476B2 (ja) 高周波半導体デバイス
JPS60153602A (ja) コプレ−ナ線路・スロツト線路変換回路
JP2755250B2 (ja) 半導体集積回路
JP3119191B2 (ja) 平面誘電体集積回路
JP3517130B2 (ja) 伝送線路、その電気的特性の調整方法、およびマイクロ波モノリシックｉｃ
US6094114A (en) Slotline-to-slotline mounted flip chip
JP3191685B2 (ja) 高周波半導体デバイス
JP3448833B2 (ja) 伝送線路及び半導体装置
JPS6349923B2 (ja)
JPH03211870A (ja) モノリシックマイクロ波集積回路
JP2567976B2 (ja) 高周波低雑音半導体装置
JP2001053510A (ja) 高周波回路
JP3051430B2 (ja) マイクロ波集積回路
JP2565283B2 (ja) モノリシックマイクロ波集積回路
JPH10190013A (ja) ダイオード装置
JPS6322725Y2 (ja)
JPH0817291B2 (ja) マイクロ波回路
JPS6256684B2 (ja)
JPS61145850A (ja) マイクロ波集積回路
JP2001085570A (ja) 半導体装置
JP2001068506A (ja) マルチチップモジュール接続構造
JPH11308003A (ja) 非放射性誘電体線路、モード変換回路、高周波回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080928

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080928

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090928

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090928

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees