JPH0817291B2

JPH0817291B2 - マイクロ波回路

Info

Publication number: JPH0817291B2
Application number: JP1943187A
Authority: JP
Inventors: 哲夫廣田; 博世小川
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1987-01-29
Filing date: 1987-01-29
Publication date: 1996-02-21
Anticipated expiration: 2011-02-21
Also published as: JPS63187710A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、マイクロ波回路に関し、特に、トランジス
タを用いた周波数逓倍器、周波数変換器、変調器等に用
いられるマイクロ波回路に適用して有効な技術に関する
ものである。

〔従来技術〕

従来、トランジスタを用いた平衡型の周波数逓倍器、
周波数変換器、変調器等においては、２つのトランジス
タに対して入力信号を互いに逆相で加え、出力信号を同
相で合成する回路が用いられている。例えば周波数逓倍
器に用いられる回路においては、２つのトランジスタに
周波数ｆの信号を互いに逆相で入力すると、これらのト
ランジスタの出力のうち周波数ｆの成分は互いに逆相の
関係を保つが、第２高調波2fの成分は互いに同相とな
る。従って、出力回路においてトランジスタの出力を同
相合成することにより、第２高調波2fを合成して取り出
すとともに、基本波ｆの成分を相殺することができる。

このような機能を実現するための従来のマイクロ波回
路を第４図（平面図）及び第５図（第４図のＹ−Ｙ線に
沿っての断面図）に示す。第４図及び第５図に示すよう
に、従来のマイクロ波回路においては、導体基体１上に
誘電体２、３を介して誘電体基板４、５が設けられてい
る。この誘電体基板４上には一対の導体膜６、７が設け
られ、これらの導体膜６、７により入力スロット線路８
及びインピーダンス整合用スロット線路スタブ９が較正
されている。これらの入力スロット線路８及びインピー
ダンス整合用スロット線路スタブ９により入力側回路が
構成されている。また、前記誘導体基板５上には外側接
地導体膜10、導体膜11及び中心導体膜12が設けられ、こ
れらの外側接地導体膜10及び導体膜11によりスロット線
路13、14が、また外側接地導体膜10及び中心導体膜12に
よりコプレーナ線路15が構成されている。これらのスロ
ット線路13、14及びコプレーナ線路15により出力側回路
が構成されている。前記外側接地導体膜10は誘電体基板
５の側面に延在し、この部分10aにより導体基板１と接
続されている。

一方、前記誘電体基板４、５の間に露出する導体基体
１上には、それぞれ電解効果トランジスタ（FET）を構
成する半導体チップ16、17（以下、「FETチップ16、1
7」という）が設けられている。これらのFETチップ16、
17のそれぞれのソース電極はそれぞれ金属ワイヤ18、19
により前記導体基板１に接続され、ゲート電極は金属ワ
イヤ20、21により入力スロット線路８の端部の導体膜6
a、7aに接続され、ドレイン電極は金属ワイヤ22、23に
より導体膜11に接続されている。さらに、この導体膜11
は、金属ワイヤ24によりコプレ−ナ線路15の中心導体膜
12に接続されている。

このように構成されたマイクロ波回路においては、入
力信号は入力スロット線路８により２つのFETに印加さ
れるため、それらの位相関係は互いに逆相となる。ま
た、出力信号は互いに同相で合成されてコプレーナ線路
15により取り出され、所期の機能を果たしている。

〔発明が解決しようとする問題点〕

しかしながら、上述の従来のマイクロ波回路において
は、出力側回路の外側接地導体膜10を導体基体１に接続
するために複雑な工作を要するとともに、導体基体１上
に誘電体基板４、５、FETチップ16、17等を配置するた
めの実装構造が複雑であるため、これらを高精度で配置
することが難しい。このため、これらの配置の精度によ
る影響が特に大きい高周波帯で良好な性能を得ることが
困難であった。また、入力スロット線路８を構成する導
体膜６、７と導体基体１とがこれらの導体膜６、７の端
部6a、7aに沿って一種の伝送路を形成するため、回路特
性に悪影響を与えるという欠点があった。

本発明は、前記問題点を解決するためになされたもの
である。

本発明の目的は、高周波動作を阻害する原因となる上
述のような複雑な構造をとることなく、マイクロ波回路
の小形化及び高性能化を図ることができる技術を提供す
ることにある。

本発明の他の目的は、入力側回路とトランジスタとの
間のインピーダンス整合及び不要な伝送路の形成の防止
を図ることができる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述及び添付図面によって明らかになるであ
ろう。

〔問題点を解決するための手段〕

本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、下記のとおりである。

すなわち、入力側回路及び出力側回路をそれぞれ入力
スロット線路及び出力コプレーナ線路により構成し、前
記入力スロット線路、前記出力コプレーナ線路及びトラ
ンジスタを同一の半導体基板に設けるとともに、前記入
力スロット線路と前記トランジスタとの間に集中定数イ
ンダクタを設けている。

〔作用〕

上記した手段によれば、集積化により回路の寸法を小
さくすることができるので、マイクロ波回路の小形化を
図ることができる。しかも回路の構造を簡単にすること
ができるので、従来のように複雑な接続、工作等を要す
ることなくマイクロ波回路を高精度で製造することがで
き、従って高周波特性の向上によりマイクロ波回路の高
性能化を図ることができる。また、集中定数インダクタ
により入力側回路とトランジスタとのインピーダンス整
合を行うことができるとともに、入力側回路とトランジ
スタとが分離されることにより不要な伝送路が形成され
るのを防止することができる。

〔発明の実施例〕

以下、本発明を周波数逓倍器に適用した一実施例を図
面を用いて具体的に説明する。

なお、実施例を説明するための全図において、同一機
能を有するものには同一符号を付け、その繰り返しの説
明は省略する。

第１図は、本発明の一実施例によるマイクロ波回路の
平面図であり、第２図は、第２図のＸ−Ｘ線に沿っての
断面図であり、第３図は、第１図及び第２図に示すマイ
クロ波回路の等価回路を示す回路図である。

第１図及び第２図に示すように、本実施例によるマイ
クロ波回路においては、例えばガリウムヒ素基板のよう
な半絶縁性の半導体基板25上に一対の導体膜６、７が設
けられ、これらの導体膜６、７により入力スロット線路
８が構成されている。この入力スロット線路８により入
力側回路が構成されている。また、この半導体基板25上
には外側接地導体膜10及び中心導体膜12が設けられ、こ
れらの外側接地導体膜10及び中心導体膜12により出力コ
プレーナ線路15が構成されている。この出力コプレーナ
線路15により出力側回路が構成されている。

前記導体膜６、７のそれぞれの一端には、例えばらせ
ん状の導体膜から成る集中定数インダクタ26、27が接続
されている。これらの集中定数インダクタ26、27の他端
は、前記外側接地導体膜10及び中心導体膜12の間におけ
る半導体基板１上に設けられているゲート電極28、29に
それぞれ接続されている。これらのゲート電極28、29の
下方における半導体基板25中には例えばｎ型のチャネル
領域30が設けられ、このチャネル領域30の両端に例えば
n⁺型のソース領域31及びドレイン領域32が設けられてい
る。そして、前記ゲート電極28、前記ソース領域31及び
ドレイン領域32によりショットキーゲートFET（MESFE
T）33が構成され、前記ゲート電極29、前記ソース領域3
1及びドレイン領域32によりショットキーゲートFET34が
構成されている。なお、前記ソース領域31に接している
部分の外側接地導体膜10bによりFET33、34のソース電極
が構成され、前記ドレイン領域32に接している部分の中
心導体膜12aによりドレイン電極が構成されている。

上述のように構成された本実施例によるマイクロ波回
路においては、入力信号は入力スロット線路８より入力
され、前記集中定数インダクタ26、27を介してFET33、3
4のゲート電極28、29に印加される。そのため、これら
のFET33、34のゲート・ソース間信号は互いに逆相にな
る。また、出力側においては、FET33、34のドレインが
出力コプレーナ線路15に並列に結合されているため、同
相で合成され、出力される。

上述のように、本実施例によるマイクロ波回路におい
ては、入力側回路を構成する入力スロット線路８、出力
側回路を構成する出力コプレーナ線路15、FET33、34、
集中定数インダクタ26、27等が同一の半導体基板25上に
集積されているので、第４図及び第５図に示す従来のマ
イクロ波回路に比べて構造を著しく簡単にすることがで
きるとともに、回路寸法を極めて小さくすることができ
る。このように構造が簡単であるので、従来のように微
細かつ複雑な接続、工作等を要することなくマイクロ波
回路を製造することができる。これによって、マイクロ
波回路を精度良く製造することができるので、優れた高
周波特性を得ることができ、マイクロ波回路の高性能化
を図ることができる。また、上述のように回路寸法を小
さくすることができるので、マイクロ波回路の小形化を
図ることができる。さらに、入力側回路とFET33、34の
ゲート電極28、29との間に集中定数インダクタ26、27を
設けているので、入力スロット線路８を構成する導体膜
６、７と出力側回路の外側接地導体膜10とが分離される
ことにより従来のように不要な伝送路が形成されるのを
防止することができるとともに、FET33、34と入力スロ
ット線路８との間のインピーダンス整合をとることがで
きる。このインピーダンス整合に関しては、集中定数イ
ンダクタ26、27は第４図及び第５図に示す従来のマイク
ロ波回路における入力スロット線路スタブ９と同様な役
割を果たしている。

以上、本発明を実施例にもとづき具体的に説明した
が、本発明は、前記実施例に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは言うまでもない。

例えば、ショットキーゲートFET33、34の代わりに高
電子移動度トランジスタ（HEMT）やヘテロ接合バイポー
ラトランジスタ（HBT）を用いてもよい。また、集中定
数インダクタ26、27は、例えばジグザグ状の形状やその
他の形状としてもよいことは勿論、インピーダンス整合
をより良好にするために、これらの集中定数インダクタ
26、27にキャパシタ等を付加してもよい。さらに、本発
明は、トランジスタを用いた周波数変換器、変調器等に
適用することもできる。

〔発明の効果〕

以上説明したように、本発明によれば、以下に述べる
ような効果を得ることができる。

すなわち、入力側回路及び出力側回路をそれぞれ入力
スロット線路及び出力コプレーナ線路により構成し、前
記入力スロット線路、前記出力コプレーナ線路及びトラ
ンジスタを同一の半導体基板に集積するとともに、前記
入力スロット線路と前記トランジスタとの間に集中定数
インダクタを設けているので、複雑な工作等を要するこ
となくマイクロ波回路の小形化及び高性能化を図ること
ができるとともに、集中定数インダクタにより入力側回
路とトランジスタとの間のインピーダンス整合及び不要
な伝送路の形成の防止を図ることができる。

【図面の簡単な説明】

第１図は、本発明の一実施例によるマイクロ波回路を示
す平面図、第２図は、第１図のＸ−Ｘ線に沿っての断面図、第３図は、第１図及び第２図に示すマイクロ波回路の等
価回路を示す回路図、第４図は、従来のマイクロ波回路を示す平面図、第５図は、第４図のＹ−Ｙ線に沿っての断面図である。図中、１……導体基体、２、３……誘電体、４、５……
誘電体基板、６、７……導体膜、８……入力スロット線
路、９……入力スロット線路スタブ、10……外側接地導
体膜、12……中心導体膜、13、14……スロット線路、15
……出力コプレーナ線路、16、17……半導体チップ、25
……半導体基板、26、27……集中定数インダクタ、28、
29……ゲート電極、33、34……ショットキーゲートFET
である。

Claims

【特許請求の範囲】

【請求項１】入力側回路と、出力側回路と、これらの入
力側回路及び出力側回路の間に接続されているトランジ
スタとを具備するマイクロ波回路において、前記入力側
回路及び前記出力側回路をそれぞれ入力スロット線路及
び出力コプレーナ線路により構成し、前記入力スロット
線路、前記出力コプレーナ線路及び前記トランジスタを
同一の半導体基板に集積するとともに、前記入力スロッ
ト線路と前記トランジスタとの間に集中定数インダクタ
を設けたことを特徴とするマイクロ波回路。
【請求項２】２つの前記トランジスタ及び２つの前記集
中定数インダクタを有し、前記入力スロット線路の一端
の２つの導体膜がそれぞれの前記集中定数インダクタを
介してそれぞれの前記トランジスタの第１の電極に接続
し、それぞれの前記トランジスタの第２の電極が前記出
力コプレーナ線路の一方の導体膜に共に接続することを
特徴とする特許請求の範囲第１項記載のマイクロ波回
路。
【請求項３】前記集中定数インダクタがらせん状の形状
を有することを特徴とする特許請求の範囲第１項記載の
マイクロ波回路。
【請求項４】前記トランジスタがショットキーゲートFE
Tであることを特徴とする特許請求の範囲第１項記載の
マイクロ波回路。