JPS6255722B2 - - Google Patents
Info
- Publication number
- JPS6255722B2 JPS6255722B2 JP56191173A JP19117381A JPS6255722B2 JP S6255722 B2 JPS6255722 B2 JP S6255722B2 JP 56191173 A JP56191173 A JP 56191173A JP 19117381 A JP19117381 A JP 19117381A JP S6255722 B2 JPS6255722 B2 JP S6255722B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- fet
- package
- gaas
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 15
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Microwave Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は電界効果トランジスタ(以下FET
と略す)用パツケージに係り、詳しくは入力反射
係数低減用のソースインダクタンスを内蔵した
FET用パツケージに関するものである。
と略す)用パツケージに係り、詳しくは入力反射
係数低減用のソースインダクタンスを内蔵した
FET用パツケージに関するものである。
第1図は、従来形のデユアルゲートFET用パ
ツケージの内部構造の一例を示す平面図である。
第1図に示すように、セラミツクなどからなる絶
縁性基板1の一主面上に、その中央部から一側部
にかけてソース電極用導電層2が例えばメタライ
ズにより形成される。絶縁性基板1の一主面上の
ソース電極用導電層2の向い側及び左右両側に
は、電気的に絶縁されて、第2ゲート電極用導電
層3、第1ゲート電極用導電層4、ドレイン電極
用導電層5がそれぞれ形成される。
ツケージの内部構造の一例を示す平面図である。
第1図に示すように、セラミツクなどからなる絶
縁性基板1の一主面上に、その中央部から一側部
にかけてソース電極用導電層2が例えばメタライ
ズにより形成される。絶縁性基板1の一主面上の
ソース電極用導電層2の向い側及び左右両側に
は、電気的に絶縁されて、第2ゲート電極用導電
層3、第1ゲート電極用導電層4、ドレイン電極
用導電層5がそれぞれ形成される。
第2図は第1図に示すFET用パツケージに、
ガリウムヒ素シヨツトキ障壁形電界効果トランジ
スタ(以下GaAs MES FETと略す)チツプを装
着した場合の一実施例を示す平面図である。第2
図においてソース電極用導電層2にはGaAs
MES FETチツプ6が機械的に接続され、GaAs
MES FETチツプ6上のソース電極7、第2ゲー
ト電極8、第1ゲート電極9及びドレイン電極1
0は、それぞれソース電極用導電層2、第2ゲー
ト電極用導電層3、第1ゲート電極用導電層4及
びドレイン電極用導電層5に、金属細線11で接
続される。
ガリウムヒ素シヨツトキ障壁形電界効果トランジ
スタ(以下GaAs MES FETと略す)チツプを装
着した場合の一実施例を示す平面図である。第2
図においてソース電極用導電層2にはGaAs
MES FETチツプ6が機械的に接続され、GaAs
MES FETチツプ6上のソース電極7、第2ゲー
ト電極8、第1ゲート電極9及びドレイン電極1
0は、それぞれソース電極用導電層2、第2ゲー
ト電極用導電層3、第1ゲート電極用導電層4及
びドレイン電極用導電層5に、金属細線11で接
続される。
このような、従来形のGaAs MES FETは、数
GHzのマイクロ波帯において低雑音、高利得の優
れた特性を有する素子として広く実用化されてい
るが、近年、その低雑音、高利得特性に着目し
て、1GHz帯以下のUHF帯にも適用する試みがな
されている。しかし、このような従来形のGaAs
MES FETをUHF帯で用いようとする場合には
次のような問題点があつた。すなわち、GaAs
MES FETは、UHF帯において本質的に入力反
射係数が大きく、応用機器のインピーダンス(通
常50Ω)と整合をとることが非常に困難となり、
特に、広帯域特性を要求される場合には致命的な
欠点となる。
GHzのマイクロ波帯において低雑音、高利得の優
れた特性を有する素子として広く実用化されてい
るが、近年、その低雑音、高利得特性に着目し
て、1GHz帯以下のUHF帯にも適用する試みがな
されている。しかし、このような従来形のGaAs
MES FETをUHF帯で用いようとする場合には
次のような問題点があつた。すなわち、GaAs
MES FETは、UHF帯において本質的に入力反
射係数が大きく、応用機器のインピーダンス(通
常50Ω)と整合をとることが非常に困難となり、
特に、広帯域特性を要求される場合には致命的な
欠点となる。
本発明は、上記欠点に鑑みてなされたものであ
り、ソースにインダクタンスを設けることによ
り、GaAs MES FETの入力反射係数を低減させ
て、帯域特性を改善することのできるFET用パ
ツケージを提供しようとするものである。
り、ソースにインダクタンスを設けることによ
り、GaAs MES FETの入力反射係数を低減させ
て、帯域特性を改善することのできるFET用パ
ツケージを提供しようとするものである。
以下、図面に基づいてこの発明を説明する。
第3図は、本発明のFET用パツケージの一実
施例を示す平面図である。第3図において、第1
図と対応する部分には同一符号を付して示した
が、この実施例のFET用パツケージにおいて
は、ソース電極用導電層を延長したインダクタン
ス用導電層12を設けている。
施例を示す平面図である。第3図において、第1
図と対応する部分には同一符号を付して示した
が、この実施例のFET用パツケージにおいて
は、ソース電極用導電層を延長したインダクタン
ス用導電層12を設けている。
第4図は、第3図のFET用パツケージにGaAs
MES FETチツプを装着した場合の一実施例を示
す平面図である。第4図において、第2図と対応
する部分には同一符号を付して示したが、この実
施例のGaAs MES FETにおいては、ソースのイ
ンダクタンスが、第2図のそれに比べてかなり大
きくなつている。
MES FETチツプを装着した場合の一実施例を示
す平面図である。第4図において、第2図と対応
する部分には同一符号を付して示したが、この実
施例のGaAs MES FETにおいては、ソースのイ
ンダクタンスが、第2図のそれに比べてかなり大
きくなつている。
従つて、このソースのインダクタンスの効果に
より、UHF帯においても入力反射係数を低減す
ることができ、応用機器とのインピーダンス整合
が容易になり、帯域特性が改善される。
より、UHF帯においても入力反射係数を低減す
ることができ、応用機器とのインピーダンス整合
が容易になり、帯域特性が改善される。
なお、このソースのインダクタンスにより、雑
音特性、利得特性は多少悪化するが、UHF帯に
おいてはこれらの特性は充分余裕があるので、入
力反射係数の低減を考慮すれば総合的には非常に
実用性の高い特性を得ることができる。
音特性、利得特性は多少悪化するが、UHF帯に
おいてはこれらの特性は充分余裕があるので、入
力反射係数の低減を考慮すれば総合的には非常に
実用性の高い特性を得ることができる。
以下、詳細に説明したように、本発明のFET
用パツケージにGaAs MES FETチツプを装着す
れば、ソースにインダクタンスを内蔵しているた
め、UHF帯においても入力反射係数の小さい、
帯域特性の優れたGaAs MES FETを得ることが
できる。
用パツケージにGaAs MES FETチツプを装着す
れば、ソースにインダクタンスを内蔵しているた
め、UHF帯においても入力反射係数の小さい、
帯域特性の優れたGaAs MES FETを得ることが
できる。
なお、本発明は、デユアルゲートFETのみな
らず、シングルゲートFEHにも適用できるのは
もちろんである。
らず、シングルゲートFEHにも適用できるのは
もちろんである。
第1図は、従来形のデユアルゲートFET用パ
ツケージの内部構造の一例を示す平面図、第2図
は第1図に示すFET用パツケージにGaAs MES
FETチツプを装着した場合の一実施例を示す平
面図、第3図は本発明のFET用パツケージの内
部構造の一例を示す平面図、第4図は第3図の
FET用パツケージにGaAs MES FETチツプを
装着した場合の一実施例を示す平面図である。 図中、1は絶縁性基板、2はソース電極用導電
層、3は第2ゲート電極用導電層、4は第1ゲー
ト電極用導電層、5はドレイン電極用導電層、6
はGaAs MES FETチツプ、7はソース電極、8
は第2ゲート電極、9は第1ゲート電極、10は
ドレイン電極、11は金属細線、12はインダク
タンス用導電層である。なお、図中の同一符号は
同一または相当部分を示す。
ツケージの内部構造の一例を示す平面図、第2図
は第1図に示すFET用パツケージにGaAs MES
FETチツプを装着した場合の一実施例を示す平
面図、第3図は本発明のFET用パツケージの内
部構造の一例を示す平面図、第4図は第3図の
FET用パツケージにGaAs MES FETチツプを
装着した場合の一実施例を示す平面図である。 図中、1は絶縁性基板、2はソース電極用導電
層、3は第2ゲート電極用導電層、4は第1ゲー
ト電極用導電層、5はドレイン電極用導電層、6
はGaAs MES FETチツプ、7はソース電極、8
は第2ゲート電極、9は第1ゲート電極、10は
ドレイン電極、11は金属細線、12はインダク
タンス用導電層である。なお、図中の同一符号は
同一または相当部分を示す。
Claims (1)
- 1 絶縁性基板と、この絶縁性基板の一主面上に
それぞれ形成され互いに電気的に絶縁された第1
ゲート電極用導電層、第2ゲート電極用導電層、
ドレイン電極用導電層、ソース電極用導電層及び
上記ソース電極用導電層から延長されたインダク
タンス用導電層とを備えてなる電界効果トランジ
スタ用パツケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56191173A JPS5892243A (ja) | 1981-11-27 | 1981-11-27 | 電界効果トランジスタ用パツケ−ジ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56191173A JPS5892243A (ja) | 1981-11-27 | 1981-11-27 | 電界効果トランジスタ用パツケ−ジ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5892243A JPS5892243A (ja) | 1983-06-01 |
JPS6255722B2 true JPS6255722B2 (ja) | 1987-11-20 |
Family
ID=16270108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56191173A Granted JPS5892243A (ja) | 1981-11-27 | 1981-11-27 | 電界効果トランジスタ用パツケ−ジ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5892243A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60236508A (ja) * | 1984-05-10 | 1985-11-25 | Dx Antenna Co Ltd | 広帯域増幅器 |
JPH02143604A (ja) * | 1988-11-25 | 1990-06-01 | Nec Corp | 超高周波増幅器 |
JPH03263363A (ja) * | 1990-02-23 | 1991-11-22 | Fuji Electric Co Ltd | 半導体装置 |
JP2008056389A (ja) * | 2006-08-30 | 2008-03-13 | Komori Corp | 帯状体通し方法及びその装置 |
-
1981
- 1981-11-27 JP JP56191173A patent/JPS5892243A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5892243A (ja) | 1983-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5313083A (en) | R.F. switching circuits | |
US4837536A (en) | Monolithic microwave integrated circuit device using high temperature superconductive material | |
JPS6255722B2 (ja) | ||
KR860000971B1 (ko) | 마이크로파 전계효과 트랜지스터 | |
US6100554A (en) | High-frequency semiconductor device | |
JPH05335487A (ja) | 伝送回路素子 | |
JPH0196965A (ja) | 電界効果型半導体装置 | |
JPH0521474A (ja) | 半導体装置 | |
JPS6251509B2 (ja) | ||
JP2000031708A (ja) | モノリシックマイクロ波集積回路 | |
JP2594558B2 (ja) | 電界効果型トランジスタ | |
JPS6255721B2 (ja) | ||
JPH03211870A (ja) | モノリシックマイクロ波集積回路 | |
JP3196752B2 (ja) | 半導体集積回路装置とその製造方法 | |
JPH065758B2 (ja) | 半導体装置 | |
KR930009473B1 (ko) | 반도체장치 | |
JPH065636A (ja) | マイクロ波半導体装置 | |
JP2674750B2 (ja) | 半導体装置 | |
JPH0817291B2 (ja) | マイクロ波回路 | |
JPH0363315B2 (ja) | ||
JP2549795B2 (ja) | 化合物半導体集積回路及びその製造方法 | |
JPS63133701A (ja) | マイクロ波半導体装置 | |
JPS63211771A (ja) | 電界効果型トランジスタ | |
JPS58197762A (ja) | 半導体装置 | |
JPS6032365A (ja) | 半導体集積回路 |