JP2594558B2 - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタInfo
- Publication number
- JP2594558B2 JP2594558B2 JP10830387A JP10830387A JP2594558B2 JP 2594558 B2 JP2594558 B2 JP 2594558B2 JP 10830387 A JP10830387 A JP 10830387A JP 10830387 A JP10830387 A JP 10830387A JP 2594558 B2 JP2594558 B2 JP 2594558B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- effect transistor
- field
- extraction electrode
- matching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Junction Field-Effect Transistors (AREA)
- Microwave Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電界効果型トランジスタ（以下FETと略
す）に関し、特にＸ帯以上の高周波数領域で使用される
GaAsを用いたFETの構造に関する。
す）に関し、特にＸ帯以上の高周波数領域で使用される
GaAsを用いたFETの構造に関する。
一般に、FETを用いて増幅器を構成する場合、ソース
接地型が安定性がよく広帯域化が容易であるために使用
されている。この増幅器のうち電力増幅器のように並列
運転される素子数が増えてくると、その入出力インピー
ダンスが低下し、外部線路の特性インピーダンスとの整
合が困難になり、このため素子近傍に整合回路を設けて
半導体装置外部での整合化を容易にしている。
接地型が安定性がよく広帯域化が容易であるために使用
されている。この増幅器のうち電力増幅器のように並列
運転される素子数が増えてくると、その入出力インピー
ダンスが低下し、外部線路の特性インピーダンスとの整
合が困難になり、このため素子近傍に整合回路を設けて
半導体装置外部での整合化を容易にしている。
第５図は従来のGaAs FETを用いた内部整合回路付半
導体装置の一例の平面図を示す。図のように、半導体素
子８は、入出力インピーダンスが外部特性インピーダン
スより低いので、内部整合用コンデンサ９を介して整合
用基板10の間に設けてインピーダンス整合をとってい
る。これらは、金属細線11でお互いに接続されている。
この内部整合用コンデンサ９は低域通過型フィルタとし
て動作するものである。
導体装置の一例の平面図を示す。図のように、半導体素
子８は、入出力インピーダンスが外部特性インピーダン
スより低いので、内部整合用コンデンサ９を介して整合
用基板10の間に設けてインピーダンス整合をとってい
る。これらは、金属細線11でお互いに接続されている。
この内部整合用コンデンサ９は低域通過型フィルタとし
て動作するものである。
上述した従来の整合回路付半導体装置では、整合回路
（９）を金属細線11を用いて接続して構成するため、そ
の金属細線11の長さのバラツキ等で整合回路の特性にバ
ラツキを生じ、特性が十分に得られないという欠点があ
る。
（９）を金属細線11を用いて接続して構成するため、そ
の金属細線11の長さのバラツキ等で整合回路の特性にバ
ラツキを生じ、特性が十分に得られないという欠点があ
る。
本発明の目的は、このような欠点を除き、素子内に整
合回路を設けて、金属細線をなくし、整合特性のバラツ
キをなくして外部回路との接合を容易にした電界効果型
トランジスタを提供することにある。
合回路を設けて、金属細線をなくし、整合特性のバラツ
キをなくして外部回路との接合を容易にした電界効果型
トランジスタを提供することにある。
本発明の電界効果型トランジスタの構成は、基板上に
形成されたソース引出し電極と、このソース引出し電極
上に被着された絶縁層と、この絶縁層上にゲート引出し
電極、ドレイン引出し電極、または各々離間して形成さ
れたゲート・ドレイン電極と、このゲート・ドレインの
引出し電極、またはゲート・ドレイン電極と、このゲー
ト・ドレインの引出し電極、またはゲート・ドレイン電
極および機能部を接続する接続導体部とを備え、前記各
電極と前記絶縁層との間で低域通過型フィルタからなる
整合回路が形成されるようにしたことを特徴とする。
形成されたソース引出し電極と、このソース引出し電極
上に被着された絶縁層と、この絶縁層上にゲート引出し
電極、ドレイン引出し電極、または各々離間して形成さ
れたゲート・ドレイン電極と、このゲート・ドレインの
引出し電極、またはゲート・ドレイン電極と、このゲー
ト・ドレインの引出し電極、またはゲート・ドレイン電
極および機能部を接続する接続導体部とを備え、前記各
電極と前記絶縁層との間で低域通過型フィルタからなる
整合回路が形成されるようにしたことを特徴とする。
次に、本発明について図面を参照して説明する。
第１図（ａ），（ｂ）は本発明の一実施例の平面図お
よびそのＡ−Ａ′間でみた時の縦断面図である。図中、
１はゲート機能部、２はゲート引出し電極、３はドレイ
ン引出し電極、４はソース引出し電極、５は絶縁膜、６
はゲート機能部（FETを構成するアクティブ領域内のゲ
ート領域を言う）１とゲート引出し電極２とを接続する
接続導体、７はGaAs基板を示す。
よびそのＡ−Ａ′間でみた時の縦断面図である。図中、
１はゲート機能部、２はゲート引出し電極、３はドレイ
ン引出し電極、４はソース引出し電極、５は絶縁膜、６
はゲート機能部（FETを構成するアクティブ領域内のゲ
ート領域を言う）１とゲート引出し電極２とを接続する
接続導体、７はGaAs基板を示す。
このFETをソース接地で使用する場合の等価回路は、
第２図のようになる。すなわち、インダクタンスL1〜L3
はそれぞれ外部引出し用金属細線によるものであり、破
線内は、本発明による導体部６と、ソース電極４−ゲー
ト電極２の間に挿入される絶縁体５で形成されるキャパ
シタC1を示す。このキャパシタC1の下部導体は、ソース
電極４と共通電極となっており、ソースをインダクタン
スL2の金属細線で接地した場合、第２図の等価回路とな
る。
第２図のようになる。すなわち、インダクタンスL1〜L3
はそれぞれ外部引出し用金属細線によるものであり、破
線内は、本発明による導体部６と、ソース電極４−ゲー
ト電極２の間に挿入される絶縁体５で形成されるキャパ
シタC1を示す。このキャパシタC1の下部導体は、ソース
電極４と共通電極となっており、ソースをインダクタン
スL2の金属細線で接地した場合、第２図の等価回路とな
る。
本発明をより理解しやすくするために具体例を次に示
す。マイクロ波帯においては、素子の特性を表すために
Ｓ−パラメータが用いられる。ゲート幅2.4mm、ゲート
長0.4μｍのGaAs FETのＳパラメータは10GHzにおいて6
V、80mAのバイアス条件で下記のように表される。
す。マイクロ波帯においては、素子の特性を表すために
Ｓ−パラメータが用いられる。ゲート幅2.4mm、ゲート
長0.4μｍのGaAs FETのＳパラメータは10GHzにおいて6
V、80mAのバイアス条件で下記のように表される。
絶対値 角度 S11 0.90 −169度 S21 0.74 40度 S12 0.04 ８度 S22 0.73 −162度 このFETに本発明の回路を適用した例を示すならば、
機能部インピーダンスを誘導性にするために導体６とし
て特性インピーダンス150Ω、線路長（電気長）400μｍ
の線路を付加したときのS11は絶対値0.90、角度162度に
なる。次にC1を付加することにより、S11の絶対値を小
さくする。ここではC1として1.9pFを選ぶ。S11は絶対値
0.33、角度174度に変換できる。
機能部インピーダンスを誘導性にするために導体６とし
て特性インピーダンス150Ω、線路長（電気長）400μｍ
の線路を付加したときのS11は絶対値0.90、角度162度に
なる。次にC1を付加することにより、S11の絶対値を小
さくする。ここではC1として1.9pFを選ぶ。S11は絶対値
0.33、角度174度に変換できる。
L1,L2,L3がそれぞれ0.1nH,0.05nH,0.1nH付加されたと
きの総合特性は下記のように表される。
きの総合特性は下記のように表される。
絶対値 角度 S11 0.37 −169度 S21 1.64 39度 S12 0.02 159度 S22 0.97 −174度 このように入力反射係数を0.9から0.37へと大幅に小
さくすることができるため通過利得（S21）が大きくな
り外部回路との整合性を改善できることとなる。
さくすることができるため通過利得（S21）が大きくな
り外部回路との整合性を改善できることとなる。
このような構成をとれば、外部引出しリードのバラツ
キがあっても、素子内部に所定寸法で形成した整合回路
により、外部回路の特性インピーダンスに近づけられて
整合されるので、外部回路の影響が少ない。
キがあっても、素子内部に所定寸法で形成した整合回路
により、外部回路の特性インピーダンスに近づけられて
整合されるので、外部回路の影響が少ない。
第３図は本発明の第２の実施例の平面図、第４図はこ
の第３図の等価回路図を示す。この実施例では、絶縁膜
５を介してドレイン引出し電極３′もソース電極（４）
上に配置されたものである。この場合も、素子内に整合
回路をもっているため、外部回路の影響が少なく、外部
回路との接続が容易にできる。
の第３図の等価回路図を示す。この実施例では、絶縁膜
５を介してドレイン引出し電極３′もソース電極（４）
上に配置されたものである。この場合も、素子内に整合
回路をもっているため、外部回路の影響が少なく、外部
回路との接続が容易にできる。
以上説明したように、本発明は、素子近傍にインダク
タンスと絶縁膜を介して形成されるキャパシタンスによ
り、その整合回路を形成しているので、特にＸ帯以上の
周波数帯の増幅器を構成する際には外部回路による影響
が少い回路を構成できるという効果がある。
タンスと絶縁膜を介して形成されるキャパシタンスによ
り、その整合回路を形成しているので、特にＸ帯以上の
周波数帯の増幅器を構成する際には外部回路による影響
が少い回路を構成できるという効果がある。
第１図（ａ），（ｂ）は本発明の一実施例のFETの平面
図およびその縦断面図、第２図は第１図の等価回路図、
第３図な本発明の第２の実施例の平面図、第４図は第３
図の等価回路図、第５図は従来のFETの一例の平面図で
ある。 １……機能部ゲート、２……ゲート引出し電極、3,3′
……ドレイン引出し電極、４……ソース引出し電極、５
……絶縁体、６……接続導体、７……GaAs基板、８……
半導体素子、９……整合用コンデンサ、10……整合用基
板、11……金属細線。
図およびその縦断面図、第２図は第１図の等価回路図、
第３図な本発明の第２の実施例の平面図、第４図は第３
図の等価回路図、第５図は従来のFETの一例の平面図で
ある。 １……機能部ゲート、２……ゲート引出し電極、3,3′
……ドレイン引出し電極、４……ソース引出し電極、５
……絶縁体、６……接続導体、７……GaAs基板、８……
半導体素子、９……整合用コンデンサ、10……整合用基
板、11……金属細線。
Claims (2)
- 【請求項１】同一基板上に複数のアクティブ領域を形成
した電界効果型トランジスタにおいて、各アクティブ領
域を構成するゲート、ソース、ドレインのうち少なくと
もソースの引出し電極上に絶縁層を形成し、かつ前記絶
縁層上にゲート引出し電極を形成するとともに、前記ゲ
ート引出し電極と前記ゲートとの間を前記基板上に形成
された接続導体部で接続することにより、前記接続導体
により形成されるインダクタンスと前記絶縁層を介して
形成されるキャパシタンスにより整合回路が形成されて
いることを特徴とする電界効果型トランジスタ。 - 【請求項２】前記接続導体部の長さは、使用周波数帯で
この導体端部から前記アクティブ領域をみたインピーダ
ンスの虚数部がインダクティブを呈する長さであること
を特徴とする特許請求の範囲第１項記載の電界効果型ト
ランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10830387A JP2594558B2 (ja) | 1987-04-30 | 1987-04-30 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10830387A JP2594558B2 (ja) | 1987-04-30 | 1987-04-30 | 電界効果型トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63274202A JPS63274202A (ja) | 1988-11-11 |
| JP2594558B2 true JP2594558B2 (ja) | 1997-03-26 |
Family
ID=14481275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10830387A Expired - Lifetime JP2594558B2 (ja) | 1987-04-30 | 1987-04-30 | 電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2594558B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005006031A (ja) * | 2003-06-11 | 2005-01-06 | Sony Corp | 増幅器および受信回路 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6426525B1 (en) * | 2001-04-18 | 2002-07-30 | Tyco Electronics Corporation | FET structures having symmetric and/or distributed feedforward capacitor connections |
| WO2010070390A1 (en) | 2008-12-16 | 2010-06-24 | Freescale Semiconductor, Inc. | High power semiconductor device for wireless applictions and method of forming a high power semiconductor device |
-
1987
- 1987-04-30 JP JP10830387A patent/JP2594558B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005006031A (ja) * | 2003-06-11 | 2005-01-06 | Sony Corp | 増幅器および受信回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63274202A (ja) | 1988-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4843440A (en) | Microwave field effect transistor | |
| AU681050B2 (en) | Coplanar waveguide-mounted flip chip | |
| US5760650A (en) | Coplanar waveguide amplifier | |
| US4390851A (en) | Monolithic microwave amplifier having active impedance matching | |
| US5233313A (en) | High power field effect transistor amplifier | |
| EP0015709B1 (en) | Constructional arrangement for semiconductor devices | |
| JPS6349402B2 (ja) | ||
| JP2594558B2 (ja) | 電界効果型トランジスタ | |
| US5874859A (en) | High-frequency amplifier integrated-circuit device | |
| EP0081396A2 (en) | Microwave field effect transistor | |
| JP3004882B2 (ja) | スパイラルインダクタ、マイクロ波増幅回路およびマイクロ波増幅装置 | |
| US4267520A (en) | Hybrid component for very high frequency amplification | |
| JP2671423B2 (ja) | 超伝導分布型増幅器 | |
| JPH0693565B2 (ja) | マイクロ波分岐回路装置 | |
| JP2880023B2 (ja) | 高周波トランジスタ回路 | |
| JP2737874B2 (ja) | 半導体線路変換装置 | |
| JPH054281Y2 (ja) | ||
| JPH11163272A (ja) | マイクロ波回路 | |
| JPS6364081B2 (ja) | ||
| JPH07321130A (ja) | 半導体装置 | |
| JPH0363315B2 (ja) | ||
| JPS63187701A (ja) | マイクロ波線路変換装置 | |
| JP2001044717A (ja) | マイクロ波用半導体装置 | |
| JP3402795B2 (ja) | 半導体装置 | |
| JPH07120906B2 (ja) | マイクロ波ミリ波高出力トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20071219 |