JP2880023B2 - 高周波トランジスタ回路 - Google Patents
高周波トランジスタ回路Info
- Publication number
- JP2880023B2 JP2880023B2 JP4186219A JP18621992A JP2880023B2 JP 2880023 B2 JP2880023 B2 JP 2880023B2 JP 4186219 A JP4186219 A JP 4186219A JP 18621992 A JP18621992 A JP 18621992A JP 2880023 B2 JP2880023 B2 JP 2880023B2
- Authority
- JP
- Japan
- Prior art keywords
- wire
- circuit
- frequency transistor
- transistor
- mos capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
Landscapes
- Microwave Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は高周波トランジスタ回
路に関し、特にその高周波特性の向上を図ったものに関
するものである。
路に関し、特にその高周波特性の向上を図ったものに関
するものである。
【０００２】
【従来の技術】図５は従来の高周波トランジスタ回路の
概略構成及び等価回路図を示し、図において、１はトラ
ンジスタチップ、２はそのエミッタ電極、３はベース電
極である。４は入力リードであり、入力ワイヤ６を用い
てインピーダンス変換用のＭＯＳコンデンサ８に接続さ
れ、またＭＯＳコンデンサ８は入力ワイヤ７によりエミ
ッタ電極２に接続されている。５は出力リードであり、
出力ワイヤ９により金属部（コレクタパッド）１３へ接
続されている。また１０は接地ワイヤで、ベース電極３
から接地導体１５へ接続されている。１１はＲＦシャン
トワイヤで、金属部１３からバイパス用のＭＯＳコンデ
ンサ１２に接続されている。さらに１４はトランジスタ
１と他の領域とを分離するための絶縁部、１６は誘電体
からなるパッケージ等の外囲器である。
概略構成及び等価回路図を示し、図において、１はトラ
ンジスタチップ、２はそのエミッタ電極、３はベース電
極である。４は入力リードであり、入力ワイヤ６を用い
てインピーダンス変換用のＭＯＳコンデンサ８に接続さ
れ、またＭＯＳコンデンサ８は入力ワイヤ７によりエミ
ッタ電極２に接続されている。５は出力リードであり、
出力ワイヤ９により金属部（コレクタパッド）１３へ接
続されている。また１０は接地ワイヤで、ベース電極３
から接地導体１５へ接続されている。１１はＲＦシャン
トワイヤで、金属部１３からバイパス用のＭＯＳコンデ
ンサ１２に接続されている。さらに１４はトランジスタ
１と他の領域とを分離するための絶縁部、１６は誘電体
からなるパッケージ等の外囲器である。
【０００３】上記構成において、入力ワイヤ６，７とＭ
ＯＳコンデンサ８は、ローパス型の入力側インピーダン
ス変換回路を構成するものとなっている。また、ＲＦシ
ャントワイヤ１１，ＭＯＳコンデンサ１２および出力ワ
イヤ９はＲＦシャント型の出力側インピーダンス変換回
路を構成するものとなっている。
ＯＳコンデンサ８は、ローパス型の入力側インピーダン
ス変換回路を構成するものとなっている。また、ＲＦシ
ャントワイヤ１１，ＭＯＳコンデンサ１２および出力ワ
イヤ９はＲＦシャント型の出力側インピーダンス変換回
路を構成するものとなっている。
【０００４】さらに一般に高周波用トランジスタは、接
合容量や拡散容量を下げるために電極面積ができるだけ
小さくなるように、またキャリアの走行時間短縮のため
にベース幅も小さくなるように設計されている。
合容量や拡散容量を下げるために電極面積ができるだけ
小さくなるように、またキャリアの走行時間短縮のため
にベース幅も小さくなるように設計されている。
【０００５】次に動作について説明する。上記構成にお
いて、入力リード４に入力される高周波信号は、入力ワ
イヤ６，７を介して、ＭＯＳコンデンサ８を経てトラン
ジスタチップ１のエミッタ電極２に入力されて増幅さ
れ、コレクタパッド１３から出力ワイヤ９，出力リード
５を経て回路外部に出力される。この場合、ベース接地
での動作を示す。
いて、入力リード４に入力される高周波信号は、入力ワ
イヤ６，７を介して、ＭＯＳコンデンサ８を経てトラン
ジスタチップ１のエミッタ電極２に入力されて増幅さ
れ、コレクタパッド１３から出力ワイヤ９，出力リード
５を経て回路外部に出力される。この場合、ベース接地
での動作を示す。
【０００６】次に上記インピーダンス変換用ＭＯＳコン
デンサ８の概略構成を図６(a) の平面図及び図６(b) の
断面図を用いて説明する。図に示すように、ＭＯＳ型コ
ンデンサ８は、シリコン基板２３上に絶縁体となる酸化
シリコン２２を有する構造体を上下から金電極２７，２
４で挟んだ構造を有している。
デンサ８の概略構成を図６(a) の平面図及び図６(b) の
断面図を用いて説明する。図に示すように、ＭＯＳ型コ
ンデンサ８は、シリコン基板２３上に絶縁体となる酸化
シリコン２２を有する構造体を上下から金電極２７，２
４で挟んだ構造を有している。
【０００７】このＭＯＳコンデンサ８の容量は、酸化シ
リコン２２の厚み、および金電極２７の形状，面積等に
より決められる。
リコン２２の厚み、および金電極２７の形状，面積等に
より決められる。
【０００８】
【発明が解決しようとする課題】従来の高周波トランジ
スタ回路は以上のように構成されており、製造誤差によ
るＭＯＳコンデンサの容量のバラツキや、トランジスタ
チップのインピーダンスのバラツキ等により、同一の回
路でも高周波特性が大きく異なる場合が生じるという問
題点があった。
スタ回路は以上のように構成されており、製造誤差によ
るＭＯＳコンデンサの容量のバラツキや、トランジスタ
チップのインピーダンスのバラツキ等により、同一の回
路でも高周波特性が大きく異なる場合が生じるという問
題点があった。
【０００９】また、動作周波数帯域内でインピーダンス
が容量性から誘導性に変化する場合、インピーダンス変
換用ＭＯＳコンデンサのためにかえってインピーダンス
の周波数特性が大きくなり、広帯域にわたって整合がと
りにくくなる等の問題点があった。
が容量性から誘導性に変化する場合、インピーダンス変
換用ＭＯＳコンデンサのためにかえってインピーダンス
の周波数特性が大きくなり、広帯域にわたって整合がと
りにくくなる等の問題点があった。
【００１０】さらに、ワイヤの長さは、ベース電極から
接地導体までの距離で決まり、また接地ワイヤの径は、
ベース電極の大きさで決まることとなるため、ワイヤの
長さ及び径は物理的に制限され、短くかつ小径となる
為、接地インダクタンスが大きくなり、トランジスタの
高周波特性を著しく低下させてしまうという問題点があ
った。
接地導体までの距離で決まり、また接地ワイヤの径は、
ベース電極の大きさで決まることとなるため、ワイヤの
長さ及び径は物理的に制限され、短くかつ小径となる
為、接地インダクタンスが大きくなり、トランジスタの
高周波特性を著しく低下させてしまうという問題点があ
った。
【００１１】この発明は、上記のような問題点を解消す
るためになされたもので、高周波トランジスタ回路の周
波数特性を改善して、広帯域で安定した特性を有する高
周波トランジスタ回路を提供することを目的とする。
るためになされたもので、高周波トランジスタ回路の周
波数特性を改善して、広帯域で安定した特性を有する高
周波トランジスタ回路を提供することを目的とする。
【００１２】
【００１３】
【課題を解決するための手段】この発明に係る高周波ト
ランジスタ回路は、トランジスタチップのベース電極と
接地導体の間に、両面メタライズされた絶縁体基板ある
いはＭＯＳコンデンサを配置し、ベース電極から上記絶
縁体基板、あるいはＭＯＳコンデンサを経て、接地導体
へワイヤを接続するようにしたものである。
ランジスタ回路は、トランジスタチップのベース電極と
接地導体の間に、両面メタライズされた絶縁体基板ある
いはＭＯＳコンデンサを配置し、ベース電極から上記絶
縁体基板、あるいはＭＯＳコンデンサを経て、接地導体
へワイヤを接続するようにしたものである。
【００１４】また、上記構成において、インピーダンス
変換回路を構成するＭＯＳコンデンサと並列にワイヤを
接続して並列共振回路を構成するようにしたものであ
る。
変換回路を構成するＭＯＳコンデンサと並列にワイヤを
接続して並列共振回路を構成するようにしたものであ
る。
【００１５】
【作用】この発明においては、並列共振回路を構成する
ワイヤの長さ，本数等を変えることでインダクタンスを
調整して、回路のサセプタンス変化量を変化させること
により、トランジスタチップのインピーダンスのバラツ
キを補正することができる。
ワイヤの長さ，本数等を変えることでインダクタンスを
調整して、回路のサセプタンス変化量を変化させること
により、トランジスタチップのインピーダンスのバラツ
キを補正することができる。
【００１６】また、動作周波数帯域内に並列共振点を設
けることでインピーダンスの周波数依存性を小さくする
ことができる。
けることでインピーダンスの周波数依存性を小さくする
ことができる。
【００１７】さらに、金属層を有する絶縁体基板、ある
いはＭＯＳコンデンサを中継して、トランジスタのベー
ス電極と接地導体とをワイヤを用いて接続するようにし
たので、接地導体へのワイヤの本数，径を増大させるこ
とができる。
いはＭＯＳコンデンサを中継して、トランジスタのベー
ス電極と接地導体とをワイヤを用いて接続するようにし
たので、接地導体へのワイヤの本数，径を増大させるこ
とができる。
【００１８】
【実施例】以下、この発明の第１の実施例による高周波
トランジスタ回路を図１(a) の回路構成図及び図１(b)
の等価回路図を用いて説明する。図において、図５と同
一符号は同一または相当部分を示し、１７は入力側イン
ピーダンス変換回路を構成するＭＯＳコンデンサ８と並
列に設けられたワイヤである。
トランジスタ回路を図１(a) の回路構成図及び図１(b)
の等価回路図を用いて説明する。図において、図５と同
一符号は同一または相当部分を示し、１７は入力側イン
ピーダンス変換回路を構成するＭＯＳコンデンサ８と並
列に設けられたワイヤである。
【００１９】次に動作について説明する。ＭＯＳコンデ
ンサ８の容量をＣ，ワイヤ１７のインダクタンスをＬ，
入力信号の角周波数をωとすると、ＭＯＳコンデンサ８
とワイヤ１７によるサセプタンスの変化分△Ｂは、
ンサ８の容量をＣ，ワイヤ１７のインダクタンスをＬ，
入力信号の角周波数をωとすると、ＭＯＳコンデンサ８
とワイヤ１７によるサセプタンスの変化分△Ｂは、
【００２０】
【数１】
【００２１】で表すことができる。したがってワイヤ１
７の本数，長さ等を変化させてインダクタンスＬを調節
することにより、トランジスタチップ１のインピーダン
スバラツキ等による変化も吸収することができる。例え
ばトランジスタチップ１のインピーダンスの実測値が規
定値よりも大きい時には、ワイヤ１７の本数，長さを増
大させてアドミタンスを増大させる、すなわちインピー
ダンスを低減することができる。
７の本数，長さ等を変化させてインダクタンスＬを調節
することにより、トランジスタチップ１のインピーダン
スバラツキ等による変化も吸収することができる。例え
ばトランジスタチップ１のインピーダンスの実測値が規
定値よりも大きい時には、ワイヤ１７の本数，長さを増
大させてアドミタンスを増大させる、すなわちインピー
ダンスを低減することができる。
【００２２】また、動作周波数帯域のインピーダンスが
容量性から誘導性に変化する場合、変化する点の角周波
数ω0 に対し、
容量性から誘導性に変化する場合、変化する点の角周波
数ω0 に対し、
【００２３】
【数２】
【００２４】となるようなコンデンサ容量Ｃ，ワイヤ１
７のインダクタンスＬを選んで並列共振回路を形成する
ことにより、インピーダンスの周波数依存性が小さくな
り、広帯域整合をとりやすくすることができる。
７のインダクタンスＬを選んで並列共振回路を形成する
ことにより、インピーダンスの周波数依存性が小さくな
り、広帯域整合をとりやすくすることができる。
【００２５】このように本実施例によれば、入力側イン
ピーダンス変換回路を構成するＭＯＳコンデンサ８と並
列にワイヤ１７を配置し、トランジスタチップ１のイン
ピーダンスバラツキに応じてワイヤ１７の本数，長さ等
を調節してインダクタンスを調整し、回路のサセプタン
ス変化量を変化させるようにしたので、簡単な構成でト
ランジスタのインピーダンスバラツキを吸収することが
できる。
ピーダンス変換回路を構成するＭＯＳコンデンサ８と並
列にワイヤ１７を配置し、トランジスタチップ１のイン
ピーダンスバラツキに応じてワイヤ１７の本数，長さ等
を調節してインダクタンスを調整し、回路のサセプタン
ス変化量を変化させるようにしたので、簡単な構成でト
ランジスタのインピーダンスバラツキを吸収することが
できる。
【００２６】また、ＭＯＳコンデンサ８の容量と、ワイ
ヤ１７のインダクタンスにそれぞれ所定の値を選び、動
作周波数帯域内に並列共振点を設けることで、インピー
ダンスの周波数依存性が低減され、広帯域で整合をとり
やすくなり、広帯域動作が可能となる。
ヤ１７のインダクタンスにそれぞれ所定の値を選び、動
作周波数帯域内に並列共振点を設けることで、インピー
ダンスの周波数依存性が低減され、広帯域で整合をとり
やすくなり、広帯域動作が可能となる。
【００２７】なお上記実施例では、入力側インピーダン
ス変換回路にワイヤを設けて並列共振回路を構成する場
合を示したが、出力側インピーダンス変換回路のコンデ
ンサ１２と並列にワイヤを接続して並列共振回路を構成
してもよく、上記と同様の効果を得る。
ス変換回路にワイヤを設けて並列共振回路を構成する場
合を示したが、出力側インピーダンス変換回路のコンデ
ンサ１２と並列にワイヤを接続して並列共振回路を構成
してもよく、上記と同様の効果を得る。
【００２８】次に本発明の第２の実施例による高周波ト
ランジスタ回路を図２に基づいて説明する。この実施例
では、同一基板にＭＯＳコンデンサとワイヤによるイン
ダクタとを形成し、１チップにて共振並列回路を構成す
るようにしたものである。
ランジスタ回路を図２に基づいて説明する。この実施例
では、同一基板にＭＯＳコンデンサとワイヤによるイン
ダクタとを形成し、１チップにて共振並列回路を構成す
るようにしたものである。
【００２９】すなわち図２(a) ，(b) において、絶縁体
となる酸化シリコン２２は、シリコン基板２３上の一部
に限り形成され、酸化シリコン２２の形成されていない
領域には金電極２０が形成されている。また、酸化シリ
コン２２上に形成された金電極１９とシリコン基板２３
上に形成された金電極２０とはワイヤ２１で接続されて
いる。
となる酸化シリコン２２は、シリコン基板２３上の一部
に限り形成され、酸化シリコン２２の形成されていない
領域には金電極２０が形成されている。また、酸化シリ
コン２２上に形成された金電極１９とシリコン基板２３
上に形成された金電極２０とはワイヤ２１で接続されて
いる。
【００３０】図２(c) はその等価回路を示し、金電極１
９，２４及び酸化シリコン２２，シリコン基板２３によ
りＭＯＳコンデンサ２６（図１中のＭＯＳコンデンサ８
相当）が構成され、ワイヤ２１によりインダクタンス２
５（図１中のワイヤ１７相当）が構成されており、上記
図２の第１の実施例で述べた並列共振回路と等価なもの
となっている。
９，２４及び酸化シリコン２２，シリコン基板２３によ
りＭＯＳコンデンサ２６（図１中のＭＯＳコンデンサ８
相当）が構成され、ワイヤ２１によりインダクタンス２
５（図１中のワイヤ１７相当）が構成されており、上記
図２の第１の実施例で述べた並列共振回路と等価なもの
となっている。
【００３１】このようにすることで上記第１の実施例に
比べ、ＭＯＳコンデンサをハンダ付けにより接地導体１
５上に実装する際のはんだ流れにより、インダクタとな
るワイヤが接地導体１５に接続されなくなる問題を解消
でき、パッケージ内のどこへでも並列共振回路を容易に
形成することができる。
比べ、ＭＯＳコンデンサをハンダ付けにより接地導体１
５上に実装する際のはんだ流れにより、インダクタとな
るワイヤが接地導体１５に接続されなくなる問題を解消
でき、パッケージ内のどこへでも並列共振回路を容易に
形成することができる。
【００３２】また、上記第１及び第２の実施例では、ベ
ース接地のバイポーラトランジスタを例に挙げて示した
が、エミッタ接地のバイポーラトランジスタ、あるいは
ＦＥＴ（電界効果トランジスタ）等の他のトランジスタ
を用いて構成された高周波トランジスタ回路にも適用で
きることは言うまでもない。
ース接地のバイポーラトランジスタを例に挙げて示した
が、エミッタ接地のバイポーラトランジスタ、あるいは
ＦＥＴ（電界効果トランジスタ）等の他のトランジスタ
を用いて構成された高周波トランジスタ回路にも適用で
きることは言うまでもない。
【００３３】次に本発明の第３の実施例による高周波ト
ランジスタ回路を図３(a) の回路構成図及び図３(b) の
等価回路図に基づいて説明する。この実施例では、コレ
クトパッド１３上に、両面メタライズされた絶縁体基板
２７を配置し、接地ワイヤ２８を用いてベース電極３と
絶縁体基板２７とを接続し、また接地ワイヤ２９を用い
て絶縁体基板２７と接地導体１５とをそれぞれ接続する
ようにしたものである。上記構成において、接地ワイヤ
２９は接地ワイヤ２８より大きな径を有し、またその本
数も多くなっている。また図３(b) に示すように等価回
路的には従来と同様なものとなっているが、トランジス
タ１のベース電極を接地するためのインダクタが接地ワ
イヤ２８，２９及び両面メタライズされた絶縁体基板２
７とにより構成されているため、実効的なインダクタン
スは小さいものとなっている。
ランジスタ回路を図３(a) の回路構成図及び図３(b) の
等価回路図に基づいて説明する。この実施例では、コレ
クトパッド１３上に、両面メタライズされた絶縁体基板
２７を配置し、接地ワイヤ２８を用いてベース電極３と
絶縁体基板２７とを接続し、また接地ワイヤ２９を用い
て絶縁体基板２７と接地導体１５とをそれぞれ接続する
ようにしたものである。上記構成において、接地ワイヤ
２９は接地ワイヤ２８より大きな径を有し、またその本
数も多くなっている。また図３(b) に示すように等価回
路的には従来と同様なものとなっているが、トランジス
タ１のベース電極を接地するためのインダクタが接地ワ
イヤ２８，２９及び両面メタライズされた絶縁体基板２
７とにより構成されているため、実効的なインダクタン
スは小さいものとなっている。
【００３４】次に作用効果について説明する。ワイヤの
インダクタンスは、その径が大きく、またその本数が多
くなる程小さくなるため、接地ワイヤ２９のインダクタ
ンス分はかなり小さくなり、トータルの接地インダクタ
ンスは従来に比較して大幅に低減されることとなり、ト
ランジスタ１の高周波特性の向上を図ることができる。
インダクタンスは、その径が大きく、またその本数が多
くなる程小さくなるため、接地ワイヤ２９のインダクタ
ンス分はかなり小さくなり、トータルの接地インダクタ
ンスは従来に比較して大幅に低減されることとなり、ト
ランジスタ１の高周波特性の向上を図ることができる。
【００３５】なお、上記コレクタパッド１３上に配置さ
れる絶縁体基板２７の裏面側のメタライズ層は、基板２
７を半田等によりパッド１３に実装するためのものであ
り、電気的な接続には関与しないものである。
れる絶縁体基板２７の裏面側のメタライズ層は、基板２
７を半田等によりパッド１３に実装するためのものであ
り、電気的な接続には関与しないものである。
【００３６】次に本発明の第４の実施例による高周波ト
ランジスタ回路を図４(a) の回路構成図及び図４(b) の
等価回路図に基づいて説明する。この実施例では出力側
インピーダンス変換回路を構成するＭＯＳコンデンサを
トランジスタチップ領域内に配置し、該ＭＯＳコンデン
サを介してトランジスタ１のベース電極３と接地導体１
５とをワイヤ３１，３２で接続するようにしたものであ
る。
ランジスタ回路を図４(a) の回路構成図及び図４(b) の
等価回路図に基づいて説明する。この実施例では出力側
インピーダンス変換回路を構成するＭＯＳコンデンサを
トランジスタチップ領域内に配置し、該ＭＯＳコンデン
サを介してトランジスタ１のベース電極３と接地導体１
５とをワイヤ３１，３２で接続するようにしたものであ
る。
【００３７】図に示すように、コレクタパッド１３上に
ＭＯＳコンデンサ３０が配置され、ベース電極３と接地
導体１５とを接続する接地ワイヤ１０と、ベース電極３
とＭＯＳコンデンサ３０，ＭＯＳコンデンサ３０と接地
導体１５とをそれぞれ接続する接地ワイヤ３０，３１が
備えられている。また、上記図１，図３に見られるＲＦ
シャントワイヤ１１とＭＯＳコンデンサ１２は、接地ワ
イヤ３２，ＭＯＳコンデンサ３０で代用されている。
ＭＯＳコンデンサ３０が配置され、ベース電極３と接地
導体１５とを接続する接地ワイヤ１０と、ベース電極３
とＭＯＳコンデンサ３０，ＭＯＳコンデンサ３０と接地
導体１５とをそれぞれ接続する接地ワイヤ３０，３１が
備えられている。また、上記図１，図３に見られるＲＦ
シャントワイヤ１１とＭＯＳコンデンサ１２は、接地ワ
イヤ３２，ＭＯＳコンデンサ３０で代用されている。
【００３８】次に作用効果について説明する。本実施例
の場合も上記第３の実施例と同様、ＭＯＳコンデンサ３
０を中継して多数の接地ワイヤ３２を用いて接地導体１
５とトランジスタのベース電極３とが接続されているた
め、接地インダクタンスは従来に比較して大幅に低減さ
れ、高周波特性の向上を図ることができる。
の場合も上記第３の実施例と同様、ＭＯＳコンデンサ３
０を中継して多数の接地ワイヤ３２を用いて接地導体１
５とトランジスタのベース電極３とが接続されているた
め、接地インダクタンスは従来に比較して大幅に低減さ
れ、高周波特性の向上を図ることができる。
【００３９】また、出力側インピーダンス変換回路を、
中継用のＭＯＳコンデンサ３０と接地ワイヤ３２を用い
て構成することで回路をコンパクト化することができ
る。
中継用のＭＯＳコンデンサ３０と接地ワイヤ３２を用い
て構成することで回路をコンパクト化することができ
る。
【００４０】なお上記第３及び第４の実施例では、ベー
ス接地動作の場合を示したが、本発明はエミッタ接地動
作の場合にも適用することができる。
ス接地動作の場合を示したが、本発明はエミッタ接地動
作の場合にも適用することができる。
【００４１】
【発明の効果】以上のように、この発明に係る高周波ト
ランジスタ回路によれば、トランジスタ電極を中継場所
を経て接地導体へ接地ワイヤで接続するように構成した
ので、中継場所から接地導体への接地ワイヤの径を大き
くしたり、本数を増加させることにより、トータルとし
ての接地インダクタンスを低減することができ、高周波
特性を向上させることができる効果がある。
ランジスタ回路によれば、トランジスタ電極を中継場所
を経て接地導体へ接地ワイヤで接続するように構成した
ので、中継場所から接地導体への接地ワイヤの径を大き
くしたり、本数を増加させることにより、トータルとし
ての接地インダクタンスを低減することができ、高周波
特性を向上させることができる効果がある。
【００４２】また、動作周波数帯域内に並列共振点をつ
くることでインピーダンスの周波数依存性を小さくで
き、広帯域動作可能な装置を得ることができるという効
果がある。
くることでインピーダンスの周波数依存性を小さくで
き、広帯域動作可能な装置を得ることができるという効
果がある。
【００４３】さらに、上記構成において、インピーダン
ス変換回路を構成するＭＯＳコンデンサと並列にワイヤ
インダクタンスを形成したので、ワイヤインダクタンス
を調整することにより、簡単にインピーダンス変換回路
の特性を調整することができ、トランジスタチップのイ
ンピーダンスバラツキ等を容易に補正して周波数特性を
改善することができ、製造歩留りの向上を図ることがで
きる効果がある。
ス変換回路を構成するＭＯＳコンデンサと並列にワイヤ
インダクタンスを形成したので、ワイヤインダクタンス
を調整することにより、簡単にインピーダンス変換回路
の特性を調整することができ、トランジスタチップのイ
ンピーダンスバラツキ等を容易に補正して周波数特性を
改善することができ、製造歩留りの向上を図ることがで
きる効果がある。
【図１】この発明の第１の実施例による高周波トランジ
スタ回路の概略構成図及び等価回路図である。
スタ回路の概略構成図及び等価回路図である。
【図２】この発明の第２の実施例による高周波トランジ
スタ回路の概略構成図及び等価回路図である。
スタ回路の概略構成図及び等価回路図である。
【図３】この発明の第３の実施例による高周波トランジ
スタ回路の概略構成図及び等価回路図である。
スタ回路の概略構成図及び等価回路図である。
【図４】この発明の第４の実施例による高周波トランジ
スタ回路の概略構成図及び等価回路図である。
スタ回路の概略構成図及び等価回路図である。
【図５】従来の高周波トランジスタ回路の概略構成図及
び等価回路図である。
び等価回路図である。
【図６】従来の高周波トランジスタ回路のＭＯＳコンデ
ンサの構成図である。
ンサの構成図である。
１ トランジスタチップ ２ エミッタ電極 ３ ベース電極 ４ 入力リード ５ 出力リード ６ 入力ワイヤ ７ 入力ワイヤ ８ ＭＯＳコンデンサ ９ 出力ワイヤ １０ 接地ワイヤ １１ ＲＦシャントワイヤ １２ ＭＯＳコンデンサ １３ 金属部（コレクタパッド） １４ 絶縁体 １５ 接地導体 １６ 外周器 １７ ワイヤ １８ ＭＯＳコンデンサ １９ 金電極 ２０ 金電極 ２１ ワイヤ ２２ 酸化シリコン ２３ シリコン基板 ２４ 金電極 ２５ インダクタンス ２６ キャパシタンス ２７ 両面メタライズされた絶縁体基板 ２８ 接地ワイヤ ２９ 接地ワイヤ ３０ 中継用ＭＯＳコンデンサ ３１ 接地ワイヤ ３２ 接地ワイヤ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−165149（ＪＰ，Ａ) 特開 平４−317206（ＪＰ，Ａ) 特開 昭64−24616（ＪＰ，Ａ) 特開 昭55−52610（ＪＰ，Ａ) 特開 平４−317206（ＪＰ，Ａ) 特開 昭56−143712（ＪＰ，Ａ) 実開 平２−111905（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03F 3/60 H01P 5/08
Claims (4)
- 【請求項１】 外囲器内のコレクタパッド上に、そのベ
ース電極またはエミッタ電極が接地用ワイヤを用いて接
地された高周波トランジスタと、該トランジスタの入力
及び出力側に配置され、ＭＯＳコンデンサとワイヤイン
ダクタンスとからなるインピーダンス変換回路とを備え
た高周波トランジスタ回路において、 上記コレクタパッ
ド上に絶縁体を介して形成された導電層からなる中継用
パッドを備え、 上記ベース電極またはエミッタ電極を上記中継用パッド
を介して上記接地用ワイヤを用いて接地するようにした
ことを特徴とする高周波トランジスタ回路。 - 【請求項２】 外囲器内のコレクタパッド上に、そのベ
ース電極またはエミッタ電極が接地用ワイヤを用いて接
地された高周波トランジスタと、該トランジスタの入力
及び出力側に配置され、ＭＯＳコンデンサとワイヤイン
ダクタンスとからなるインピーダンス変換回路とを備え
た高周波トランジスタ回路において、 上記コレクタパッ
ド上に、上記インピーダンス変換回路を構成するＭＯＳ
コンデンサを配置し、 上記ベース電極またはエミッタ電極を上記ＭＯＳコンデ
ンサを介して接地用ワイヤを用いて接地するように した
ことを特徴とする高周波トランジスタ回路。 - 【請求項３】 請求項１または２記載の高周波トランジ
スタ回路において、 上記入力側または出力側インピーダ
ンス変換回路を構成するＭＯＳコンデンサと並列にワイ
ヤを接続して並列共振回路を設けたことを特徴とする高
周波トランジスタ回路。 - 【請求項４】 請求項３記載の高周波トランジスタ回路
において、 上記ＭＯＳコンデンサ及びワイヤからなる並列共振回路
を同一基板上に形成し、該基板を上記外囲器内の上記高
周波トランジスタが形成された基板上に実装した ことを
特徴とする高周波トランジスタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4186219A JP2880023B2 (ja) | 1992-06-18 | 1992-06-18 | 高周波トランジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4186219A JP2880023B2 (ja) | 1992-06-18 | 1992-06-18 | 高周波トランジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH066150A JPH066150A (ja) | 1994-01-14 |
| JP2880023B2 true JP2880023B2 (ja) | 1999-04-05 |
Family
ID=16184458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4186219A Expired - Lifetime JP2880023B2 (ja) | 1992-06-18 | 1992-06-18 | 高周波トランジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2880023B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6806106B2 (en) * | 2001-03-20 | 2004-10-19 | Infineon Technologies Ag | Bond wire tuning of RF power transistors and amplifiers |
| JP2005338678A (ja) | 2004-05-31 | 2005-12-08 | Opnext Japan Inc | 光変調器モジュール |
| JP6311528B2 (ja) * | 2014-08-19 | 2018-04-18 | 富士通株式会社 | 増幅器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5552610A (en) * | 1978-10-13 | 1980-04-17 | Nec Corp | High-frequency transistor power amplifier |
| JPS6424616A (en) * | 1987-07-21 | 1989-01-26 | Mitsubishi Electric Corp | Power output transistor high frequency high |
| JPH02165149A (ja) * | 1988-12-20 | 1990-06-26 | Konica Corp | 感光性印刷版製造用感光液の塗布方法 |
| JPH02111905U (ja) * | 1989-02-21 | 1990-09-07 | ||
| JP2724253B2 (ja) * | 1991-04-16 | 1998-03-09 | 三菱電機株式会社 | 増幅器 |
-
1992
- 1992-06-18 JP JP4186219A patent/JP2880023B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH066150A (ja) | 1994-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5760650A (en) | Coplanar waveguide amplifier | |
| US20020030267A1 (en) | Compound semiconductor device | |
| US5521431A (en) | Semiconductor device with lead frame of molded container | |
| US4393392A (en) | Hybrid transistor | |
| EP0015709B1 (en) | Constructional arrangement for semiconductor devices | |
| US6414387B1 (en) | Semiconductor device including a chip having high-frequency circuit blocks | |
| US4213141A (en) | Hybrid transistor | |
| JPH0514069A (ja) | 高出力電界効果トランジスタ増幅器 | |
| JP2003163310A (ja) | 高周波半導体装置 | |
| JP2880023B2 (ja) | 高周波トランジスタ回路 | |
| JPH09121127A (ja) | 高周波増幅集積回路装置 | |
| JP3004882B2 (ja) | スパイラルインダクタ、マイクロ波増幅回路およびマイクロ波増幅装置 | |
| US4004256A (en) | High frequency amplifier stage with input reference translation and output matching | |
| JP2594558B2 (ja) | 電界効果型トランジスタ | |
| JP2534841B2 (ja) | マイクロ波集積回路用外囲器 | |
| JPS6364081B2 (ja) | ||
| JPH07226489A (ja) | マイクロ波半導体装置 | |
| JPS6032749Y2 (ja) | チップ形静電容量素子 | |
| JP2001044717A (ja) | マイクロ波用半導体装置 | |
| JP3216990B2 (ja) | パーシャルマッチング回路内蔵型Ｓｉトランジスタ | |
| JPH04261206A (ja) | 増幅器 | |
| JPS6035247Y2 (ja) | 半導体装置 | |
| JPS6327859B2 (ja) | ||
| JP2870503B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3402795B2 (ja) | 半導体装置 |