JPH04261206A - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPH04261206A JPH04261206A JP3004422A JP442291A JPH04261206A JP H04261206 A JPH04261206 A JP H04261206A JP 3004422 A JP3004422 A JP 3004422A JP 442291 A JP442291 A JP 442291A JP H04261206 A JPH04261206 A JP H04261206A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- circuit
- elements
- circuit elements
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 239000003990 capacitor Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 abstract description 26
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 10
- 239000010409 thin film Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/19011—Structure including integrated passive components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】この発明は、増幅器に関するもの
であり、たとえば、衛生通信、地上マイクロ波通信、移
動体通信等に使用する準マイクロ波、マイクロ波帯の半
導体増幅器に関するものである。
であり、たとえば、衛生通信、地上マイクロ波通信、移
動体通信等に使用する準マイクロ波、マイクロ波帯の半
導体増幅器に関するものである。
【0002】
【従来の技術】図5は、例えば、望月他、”2周波共振
形バイアス回路を用いた広帯域モノリシック増幅器”、
1990年電子情報学会春季全国大会、PP2−478
、に示された従来のマイクロ波半導体増幅器の等価回路
図、図6はパターン配置図であり、図において6は半導
体基板、7は入力端子、8は出力端子、9は第1のFE
T、10は第2のFET、11は第3のFET、12は
MIMキャパシタ、13はスパイラルインダクタ、14
は薄膜抵抗、15はゲートバイアス端子、16はドレイ
ンバイアス端子である。
形バイアス回路を用いた広帯域モノリシック増幅器”、
1990年電子情報学会春季全国大会、PP2−478
、に示された従来のマイクロ波半導体増幅器の等価回路
図、図6はパターン配置図であり、図において6は半導
体基板、7は入力端子、8は出力端子、9は第1のFE
T、10は第2のFET、11は第3のFET、12は
MIMキャパシタ、13はスパイラルインダクタ、14
は薄膜抵抗、15はゲートバイアス端子、16はドレイ
ンバイアス端子である。
【0003】次に動作について説明する。入力端子7か
ら入力したマイクロ波あるいは準マイクロ波の信号は第
1のFET9、第2のFET10、第3のFET11で
増幅され出力端子8から出力される。MIMキャパシタ
12、スパイラルインダクタ13、薄膜抵抗14は入力
整合回路、出力整合回路、段間整合回路、バイアス回路
等を構成している。ゲートバイアス端子15、ドレイン
バイアス端子16にはゲートバイアス電圧、ドレインバ
イアス電圧を印加する。能動回路素子である第1のFE
T9、第2のFET10、第3のFET11および受動
回路素子であるMIMキャパシタ12、スパイラルイン
ダクタ13、薄膜抵抗14は同一の半導体基板6上に構
成されている。
ら入力したマイクロ波あるいは準マイクロ波の信号は第
1のFET9、第2のFET10、第3のFET11で
増幅され出力端子8から出力される。MIMキャパシタ
12、スパイラルインダクタ13、薄膜抵抗14は入力
整合回路、出力整合回路、段間整合回路、バイアス回路
等を構成している。ゲートバイアス端子15、ドレイン
バイアス端子16にはゲートバイアス電圧、ドレインバ
イアス電圧を印加する。能動回路素子である第1のFE
T9、第2のFET10、第3のFET11および受動
回路素子であるMIMキャパシタ12、スパイラルイン
ダクタ13、薄膜抵抗14は同一の半導体基板6上に構
成されている。
【0004】
【発明が解決しようとする課題】従来のマイクロ波半導
体増幅器は以上のように能動回路素子と入力整合回路、
段間整合回路、バイアス回路、出力回路等を構成する受
動回路素子を1つの半導体基板上に構成するので、比較
的低い周波数帯域で増幅器を構成する場合、チップサイ
ズが大きくなり、歩留りが低下しコストが高くなる。ま
た、使用周波数帯域が異なる数種類の増幅器を製作する
場合には能動回路素子、受動回路素子を含む半導体基板
をまるごと作り替える必要があり、歩留りの低い能動回
路素子の影響で増幅器の歩留りが低下する。さらに最終
段増幅器の出力回路を半導体基板上にモノリシックマイ
クロ波集積回路として構成しているので、マイクロスト
リップ線路、スパイラルインダクタ等の出力回路構成要
素の回路損失が大きく、出力・効率が低下する等の問題
点があった。
体増幅器は以上のように能動回路素子と入力整合回路、
段間整合回路、バイアス回路、出力回路等を構成する受
動回路素子を1つの半導体基板上に構成するので、比較
的低い周波数帯域で増幅器を構成する場合、チップサイ
ズが大きくなり、歩留りが低下しコストが高くなる。ま
た、使用周波数帯域が異なる数種類の増幅器を製作する
場合には能動回路素子、受動回路素子を含む半導体基板
をまるごと作り替える必要があり、歩留りの低い能動回
路素子の影響で増幅器の歩留りが低下する。さらに最終
段増幅器の出力回路を半導体基板上にモノリシックマイ
クロ波集積回路として構成しているので、マイクロスト
リップ線路、スパイラルインダクタ等の出力回路構成要
素の回路損失が大きく、出力・効率が低下する等の問題
点があった。
【0005】この発明は上記のような問題点を解決する
ためになされたもので、歩留りが高く、使用周波数帯域
が異なる数種類の増幅器を容易に低コストで製作でき、
出力・効率特性が良好な増幅器を得ることを目的とする
。
ためになされたもので、歩留りが高く、使用周波数帯域
が異なる数種類の増幅器を容易に低コストで製作でき、
出力・効率特性が良好な増幅器を得ることを目的とする
。
【0006】
【課題を解決するための手段】第1の発明に係る増幅器
は、第1の基板にFET等の能動回路素子および入力・
段間整合回路、バイアス回路等を構成する受動回路素子
の一部を有し、第2の基板に入力・段間整合回路、バイ
アス回路等を構成する受動回路素子を有し、この第1、
第2の基板の所定の箇所を金ワイヤ等の接続手段により
接続したものである。
は、第1の基板にFET等の能動回路素子および入力・
段間整合回路、バイアス回路等を構成する受動回路素子
の一部を有し、第2の基板に入力・段間整合回路、バイ
アス回路等を構成する受動回路素子を有し、この第1、
第2の基板の所定の箇所を金ワイヤ等の接続手段により
接続したものである。
【0007】第2の発明に係る増幅器は、第1の基板に
FET等の能動回路素子および入力・段間整合回路、バ
イアス回路等を構成する受動回路素子の一部を有し、第
2の基板に入力・段間整合回路、バイアス回路等を構成
する受動回路素子を有し、第3の基板に出力回路を構成
し、この第1、第2、第3の基板の所定の箇所を金ワイ
ヤ等の接続手段により接続したものである。
FET等の能動回路素子および入力・段間整合回路、バ
イアス回路等を構成する受動回路素子の一部を有し、第
2の基板に入力・段間整合回路、バイアス回路等を構成
する受動回路素子を有し、第3の基板に出力回路を構成
し、この第1、第2、第3の基板の所定の箇所を金ワイ
ヤ等の接続手段により接続したものである。
【0008】
【作用】第1の発明においては、歩留りの低い能動回路
素子を構成する第1の基板のサイズが小さくなり、第1
の基板を高歩留りで製作でき、増幅器の歩留りが向上す
る。また、第2の発明においては、周波数特性を決定す
る第2および第3の基板を取り替えることにより、使用
周波数帯域が異なる数種類の増幅器を容易に低コストで
製作できる。さらに、出力回路を誘電体基板に構成する
場合には、マイクロストリップ線路、スパイラルインダ
クタ等の出力回路構成要素の回路損失が小さく、出力・
効率が向上する。
素子を構成する第1の基板のサイズが小さくなり、第1
の基板を高歩留りで製作でき、増幅器の歩留りが向上す
る。また、第2の発明においては、周波数特性を決定す
る第2および第3の基板を取り替えることにより、使用
周波数帯域が異なる数種類の増幅器を容易に低コストで
製作できる。さらに、出力回路を誘電体基板に構成する
場合には、マイクロストリップ線路、スパイラルインダ
クタ等の出力回路構成要素の回路損失が小さく、出力・
効率が向上する。
【0009】
【実施例】実施例1.以下、この発明の一実施例を図に
ついて説明する。図1はパターン配置図であり、図にお
いて1は第1の基板、2は第2の基板、4は接続用ボン
ディングパッド、5は接続用金ワイヤである。この実施
例は従来のマイクロ波半導体増幅器と電気的に等価であ
り、その動作は従来のものと同様である。第1の基板1
には、FET9、10、11が能動回路素子として集め
られており、また、その他の受動回路素子12、13、
14も配置されている。あわせて、この例では、出力回
路3も第1の基板1に配置されている。さらに、第2の
基板2には、受動回路素子12、13、14のみが配置
されている。このように、歩留りの低い能動素子をすべ
て第1の基板に集中することにより第1の基板を半導体
チップで生産する場合のチップサイズが小さくなり高歩
留りを達成できることになる。
ついて説明する。図1はパターン配置図であり、図にお
いて1は第1の基板、2は第2の基板、4は接続用ボン
ディングパッド、5は接続用金ワイヤである。この実施
例は従来のマイクロ波半導体増幅器と電気的に等価であ
り、その動作は従来のものと同様である。第1の基板1
には、FET9、10、11が能動回路素子として集め
られており、また、その他の受動回路素子12、13、
14も配置されている。あわせて、この例では、出力回
路3も第1の基板1に配置されている。さらに、第2の
基板2には、受動回路素子12、13、14のみが配置
されている。このように、歩留りの低い能動素子をすべ
て第1の基板に集中することにより第1の基板を半導体
チップで生産する場合のチップサイズが小さくなり高歩
留りを達成できることになる。
【0010】実施例2.次に、第1の発明の他の実施例
について説明する。図2はパターン配置図であり、図に
おいて1は第1の基板、2は第2の基板、3は出力回路
、4は接続用ボンディングパッド、5は接続用金ワイヤ
である。この実施例は図1のマイクロ波半導体増幅器と
電気的に等価であり、出力回路3を第2の基板側に配置
したものである。
について説明する。図2はパターン配置図であり、図に
おいて1は第1の基板、2は第2の基板、3は出力回路
、4は接続用ボンディングパッド、5は接続用金ワイヤ
である。この実施例は図1のマイクロ波半導体増幅器と
電気的に等価であり、出力回路3を第2の基板側に配置
したものである。
【0011】さらに、第1の発明の他の実施例を図3を
用いて説明する。この例は図1、図2で示した出力回路
を第2の基板2として構成したものである。このように
出力回路を別基板とすると、マイクロストリップ線路や
スパイラルインダクタ等の出力回路の回路損出が小さく
なるというメリットも生ずる。
用いて説明する。この例は図1、図2で示した出力回路
を第2の基板2として構成したものである。このように
出力回路を別基板とすると、マイクロストリップ線路や
スパイラルインダクタ等の出力回路の回路損出が小さく
なるというメリットも生ずる。
【0012】実施例3.次に、第2の発明の一実施例に
ついて説明する。図4は、第2の発明に係るパターン配
置図であり、図において、1は第1の基板、2は第2の
基板、3は第3の基板である。この図は、半導体基板上
にFET、トランジスタ等の能動回路素子と受動回路素
子を一体構成するモノリシックマイクロ波集積回路と誘
電体基板上に金属膜を設けることにより種々の受動回路
素子を構成するマイクロ波集積回路の混成集積回路とし
て実現されるマイクロ波半導体増幅器において、能動回
路素子と入力・段間整合回路、バイアス回路等を実現す
る受動回路素子の一部を構成する第1の基板、入力・段
間整合回路、バイアス回路を構成する第2の基板、出力
回路を構成する第3の基板を有し、上記第1、第2、第
3の基板の所定の箇所を金ワイヤ等の接続手段により接
続したことを特徴とするマイクロ波半導体増幅器の例を
示したものである。また、このマイクロ波半導体増幅器
において、第1の基板として半導体基板、第2の基板と
して半導体基板または誘電体基板、第3の基板として誘
電体基板を用いることにより、出力回路の回路損失が小
さくなり、増幅器の出力・効率が向上する。また、第2
、第3の基板は周波数特性を決定する回路を有しており
、第2、第3の基板を取り替えることにより使用周波数
帯域が異なる増幅器を製作することができる。
ついて説明する。図4は、第2の発明に係るパターン配
置図であり、図において、1は第1の基板、2は第2の
基板、3は第3の基板である。この図は、半導体基板上
にFET、トランジスタ等の能動回路素子と受動回路素
子を一体構成するモノリシックマイクロ波集積回路と誘
電体基板上に金属膜を設けることにより種々の受動回路
素子を構成するマイクロ波集積回路の混成集積回路とし
て実現されるマイクロ波半導体増幅器において、能動回
路素子と入力・段間整合回路、バイアス回路等を実現す
る受動回路素子の一部を構成する第1の基板、入力・段
間整合回路、バイアス回路を構成する第2の基板、出力
回路を構成する第3の基板を有し、上記第1、第2、第
3の基板の所定の箇所を金ワイヤ等の接続手段により接
続したことを特徴とするマイクロ波半導体増幅器の例を
示したものである。また、このマイクロ波半導体増幅器
において、第1の基板として半導体基板、第2の基板と
して半導体基板または誘電体基板、第3の基板として誘
電体基板を用いることにより、出力回路の回路損失が小
さくなり、増幅器の出力・効率が向上する。また、第2
、第3の基板は周波数特性を決定する回路を有しており
、第2、第3の基板を取り替えることにより使用周波数
帯域が異なる増幅器を製作することができる。
【0013】なお、上記実施例では、マイクロ波半導体
増幅器について説明したが、マイクロ波に限るものでは
なく、その他の周波数の電波であってもよい。また、半
導体に限るものではなく、第1の基板、第2の基板、第
3の基板が半導体基板あるいは誘電体基板あるいはその
他の基板の場合であってもよい。
増幅器について説明したが、マイクロ波に限るものでは
なく、その他の周波数の電波であってもよい。また、半
導体に限るものではなく、第1の基板、第2の基板、第
3の基板が半導体基板あるいは誘電体基板あるいはその
他の基板の場合であってもよい。
【0014】
【発明の効果】以上のようにこの第1と第2の発明によ
れば、歩留りの低い能動回路素子を構成する第1の基板
のサイズが小さくなり、第1の基板が高歩留りで製作で
き、増幅器の歩留りが向上する。また、第2の発明によ
れば、周波数特性を決定する第2および第3の基板を取
り替えることにより、使用周波数帯域が異なる数種類の
増幅器を容易に低コストで製作でき、さらに、出力回路
を誘電体基板に構成すれば、マイクロストリップ線路、
スパイラルインダクタ等の出力回路構成要素の回路損失
が小さく、出力・効率が向上する等の効果がある。
れば、歩留りの低い能動回路素子を構成する第1の基板
のサイズが小さくなり、第1の基板が高歩留りで製作で
き、増幅器の歩留りが向上する。また、第2の発明によ
れば、周波数特性を決定する第2および第3の基板を取
り替えることにより、使用周波数帯域が異なる数種類の
増幅器を容易に低コストで製作でき、さらに、出力回路
を誘電体基板に構成すれば、マイクロストリップ線路、
スパイラルインダクタ等の出力回路構成要素の回路損失
が小さく、出力・効率が向上する等の効果がある。
【図1】第1の発明の一実施例によるマイクロ波半導体
増幅器のパターン図。
増幅器のパターン図。
【図2】第1の発明の他の実施例を示す図。
【図3】第1の発明のその他の実施例を示す図。
【図4】第2の発明の一実施例を示す図。
【図5】従来のマイクロ波半導体増幅器の等価回路図。
【図6】従来のマイクロ波半導体増幅器のパターン図。
1 第1の基板
2 第2の基板
3 第3の基板
4 接続用ボンディングパッド
5 接続用金ワイヤ
6 半導体基板
7 入力端子
8 出力端子
9 第1のFET
10 第2のFET
11 第3のFET
12 MIMキャパシタ
13 スパイラルインダクタ
14 薄膜抵抗
15 ゲートバイアス端子
16 ドレインバイアス端子
Claims (2)
- 【請求項1】 以下の要素を有する増幅器(a)少な
くとも、FET、トランジスタ等の能動回路素子を有す
る第1の基板、(b)キャパシタ、インダクタ、抵抗等
の受動回路素子を有する第2の基板、(c)第1の基板
と第2の基板の所定の回路及び素子を接続する接続手段
。 - 【請求項2】 以下の要素を有する増幅器(a)少な
くとも、FET、トランジスタ等の能動回路素子を有す
る第1の基板、(b)キャパシタ、インダクタ、抵抗等
の受動回路素子を有する第2の基板、(c)出力回路を
有する第3の基板、(d)第1の基板と第2の基板と第
3の基板の所定の回路及び素子を接続する接続手段。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3004422A JPH04261206A (ja) | 1991-01-18 | 1991-01-18 | 増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3004422A JPH04261206A (ja) | 1991-01-18 | 1991-01-18 | 増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04261206A true JPH04261206A (ja) | 1992-09-17 |
Family
ID=11583834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3004422A Pending JPH04261206A (ja) | 1991-01-18 | 1991-01-18 | 増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04261206A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11154837A (ja) * | 1997-09-18 | 1999-06-08 | Sanyo Electric Co Ltd | 半導体装置、半導体集積回路および高周波処理回路 |
WO2006092855A1 (ja) * | 2005-03-02 | 2006-09-08 | Mitsubishi Denki Kabushiki Kaisha | 電圧制御発振器 |
JP2022532679A (ja) * | 2019-05-17 | 2022-07-15 | ウルフスピード インコーポレイテッド | Rfパワー増幅器パッケージングにおけるバイアス電圧接続 |
-
1991
- 1991-01-18 JP JP3004422A patent/JPH04261206A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11154837A (ja) * | 1997-09-18 | 1999-06-08 | Sanyo Electric Co Ltd | 半導体装置、半導体集積回路および高周波処理回路 |
WO2006092855A1 (ja) * | 2005-03-02 | 2006-09-08 | Mitsubishi Denki Kabushiki Kaisha | 電圧制御発振器 |
WO2006092890A1 (ja) * | 2005-03-02 | 2006-09-08 | Mitsubishi Denki Kabushiki Kaisha | 電圧制御発振器 |
JPWO2006092890A1 (ja) * | 2005-03-02 | 2008-08-07 | 三菱電機株式会社 | 電圧制御発振器 |
JP4607176B2 (ja) * | 2005-03-02 | 2011-01-05 | 三菱電機株式会社 | 電圧制御発振器 |
JP2022532679A (ja) * | 2019-05-17 | 2022-07-15 | ウルフスピード インコーポレイテッド | Rfパワー増幅器パッケージングにおけるバイアス電圧接続 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0949754B1 (en) | High-frequency power amplifier circuit and high-frequency power amplifier module | |
JP4012840B2 (ja) | 半導体装置 | |
US6828658B2 (en) | Package for integrated circuit with internal matching | |
JP2002043813A (ja) | 方向性結合器及び高周波回路モジュール並びに無線通信機 | |
JPH11163642A (ja) | 半導体装置およびそれを用いた高周波回路 | |
JP2001111364A (ja) | マイクロ波増幅器 | |
US11451195B2 (en) | Amplifying apparatus | |
US6710426B2 (en) | Semiconductor device and transceiver apparatus | |
US6049126A (en) | Semiconductor package and amplifier employing the same | |
US6278329B1 (en) | Low-noise amplifier stage with matching network | |
JPH04261206A (ja) | 増幅器 | |
JP2002171144A (ja) | 高周波増幅器 | |
JP2880023B2 (ja) | 高周波トランジスタ回路 | |
JPH04287507A (ja) | 電界効果トランジスタ増幅器 | |
JPH07321130A (ja) | 半導体装置 | |
JPH07240645A (ja) | マイクロ波集積回路 | |
JPS6056306B2 (ja) | マイクロ波ic装置とその製造方法 | |
JPH02119174A (ja) | 集積化高周波増幅器 | |
JP2002111392A (ja) | 高周波低雑音増幅器 | |
JP2001345606A (ja) | Mmic増幅器 | |
JPH0145154Y2 (ja) | ||
JP2624370B2 (ja) | 高周波集積回路 | |
JP3667136B2 (ja) | 高周波電力増幅器モジュール | |
JPS58221512A (ja) | 電力増幅装置 | |
CN118199533A (zh) | 放大器系统及其形成方法 |