CN118199533A - 放大器系统及其形成方法 - Google Patents

Abstract

一种放大器系统包括具有输入分流电容的输入焊盘、具有输出分流电容的输出焊盘和高频放大器，高频放大器包括耦合到输入焊盘的输入端子和耦合到输出焊盘的输出端子。输入分流电容大于输出分流电容。本申请的实施例还提供了形成放大器系统的方法。

Description

放大器系统及其形成方法

技术领域

本申请的实施例提供了放大器系统及其形成方法。

背景技术

毫米波(mm波)频率通常是指在大约30GHz到300GHz之间的频带中的射频(RF)信号，其经常用于各种应用，诸如无线个人区域网络(WPAN)、汽车雷达、图像传感等。已经公开了用于RF电路(包括毫米波电路)的各种低噪声放大器(LNA)。例如，一些毫米波LNA可以使用用于多级LNA的互补金属氧化物半导体(CMOS)级联结构来实现。对于这样的LNA电路，阻抗匹配通常会用于放大器输入端子和输出端子。

发明内容

根据本申请的实施例的一个方面，提供了一种放大器系统，包括：输入焊盘，具有输入分流电容；输出焊盘，具有输出分流电容；以及高频放大器，包括耦合到输入焊盘的输入端子和耦合到输出焊盘的输出端子；其中，输入分流电容大于输出分流电容。

根据本申请的实施例的一个方面，提供了一种放大器系统，包括：高频放大器，包括输入端子和输出端子；输入焊盘，耦合到输入端子，输入焊盘包括衬底、位于衬底上方的底部导电层、以及位于底部导电层上方并与底部导体层间隔开的顶部导电层；以及未被屏蔽的输出焊盘，耦合到输出端子。

根据本申请的实施例的又一个方面，提供了一种形成放大器系统的方法，包括：提供衬底；形成输入焊盘，包括在衬底上方形成底部导电层以及在底部导电层上方形成顶部导电层，使得顶部导电层与底部导电层重叠并与底部导电层间隔开；将输入焊盘连接到高频放大器电路的输入端子；形成输出焊盘；以及将输出焊盘连接到高频放大器电路的输出端子。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本公开的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。此外，附图是作为本发明实施例的示例进行说明的，并不旨在进行限制。

图1是根据公开实施例的高频放大器系统的示例的框图。

图2是根据公开实施例的图1所示高频放大器系统的进一步方面的示意图。

图3是概念性地示出根据公开的实施例的输入焊盘的示例的侧视图。

图4是根据公开实施例的图3所示示例输入焊盘的进一步方面的俯视图。

图5是根据公开实施例的图3所示示例输入焊盘的进一步方面的俯视图。

图6是概念性地示出根据公开实施例的输入焊盘的另一示例的侧视图。

图7是概念性地示出根据公开实施例的输入焊盘的另一示例的侧视图。

图8是概念性地示出根据公开实施例的输入焊盘的又一示例的侧视图。

图9是根据公开实施例的图1所示高频放大器系统的进一步方面的框图。

图10是根据公开实施例的多级高频放大器系统的示例的框图。

图11是根据公开实施例的方法的示例的流程图。

具体实施方式

以下公开内容提供了许多用于实现本公开的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本公开。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本公开可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。

对于高频电路，诸如毫米波电路(例如，在大约30GHz到300GHz之间的频带中的信号)，通常在输入端子和输出端子处提供阻抗匹配。这种阻抗匹配可能受到片上电感、互连、输入焊盘和输出焊盘的分流电容(shut capacitance)、低电阻衬底损耗、有源器件和无源元件的寄生电感/电容等的影响。例如，各种低噪声放大器(LNA)电路可用于高频电路。这种LNA可以使用用于多级LNA的互补金属氧化物半导体(CMOS)级联结构来实现。这样的电路可以例如包括由共源晶体管或级联结构实现的RF放大器增益级、振荡器和混频器。输入匹配网络、输出匹配网络和级间匹配网络可以通过使用无源电感和电容元件来实现。

传统CMOS毫米波放大器设计使用大尺寸电感器进行输入信号匹配和电感源衰退(degeneration)。用于这种输入信号匹配和电感源衰退的这些大尺寸电感器可导致大的片上面积，并且由于与大尺寸电感器相关联的较高寄生效应而导致增益和噪声性能衰退。此外，由于损耗性电感器和无源元件在毫米波频率下的更高寄生效应，除了增益和噪声性能以及DC(直流)功率衰退之外，CMOS毫米波应用还可能遇到输入匹配问题和输出匹配问题。可以采用多个放大器级来提高增益，但这是以更高的DC功耗为代价的。此外，被屏蔽的输出焊盘的高分流电容会衰减毫米波CMOS应用的3dB带宽。

根据本公开的各方面，通过在设计输入和输出阻抗匹配电路时结合输入和/或输出焊盘考虑因素，提供了高频放大器的阻抗匹配改善。例如，通过被屏蔽的输入焊盘以增加输入分流电容来实现输入匹配的改善，并且通过利用未被屏蔽的输出焊盘以减小分流电容来实现输出匹配的改善。这可以通过促进使用更小的电感器来实现更高的增益、改善的3dB带宽、改善的噪声性能和片上电路面积的减小。

图1是示出根据本公开各方面的放大器系统100的示例的框图。放大器系统100包括高频放大器电路102。输入焊盘104耦合到放大器电路102的输入端子110，并且输出焊盘106耦合到放大器电路102的输出端子112。在所示的示例中，输入焊盘104是被屏蔽的输入焊盘(即，包括屏蔽结构114)。此外，在一些示例中，输出焊盘106是未被屏蔽的焊盘。

输入端子110和输入焊盘104通过输入匹配电路122连接到放大器电路102的一个或多个有源器件120。有源器件120进一步连接到漏极侧电感器电路124和源极衰退电路126。有源器件120还通过输出匹配电路128连接到输出端子112和输出焊盘106。

图2是示出放大器系统100的其他方面的示意图。如图2所示，放大器系统100包括高频放大器电路102，被屏蔽的输入焊盘104耦合到输入端子110，未被屏蔽的输出焊盘106耦合到输出端子112。在其他示例中，输出焊盘106也被屏蔽。

在一些实施方式中，高频放大器电路102采用级联电路130，级联电路130是两级放大器，包括馈送到共栅极电路134的共源极电路132。更具体地，共源极电路132的输出端连接到共栅极电路134的输入端。这样，在输入焊盘104处接收的输入信号RFin首先由共源极电路132放大，并且其放大的输出信号由共栅极电路134进一步放大。

共源极电路132包括有源器件120a，诸如CMOS晶体管M1，其具有接收来自输入焊盘104的输入信号RFin的栅极端子，并且输出节点Vout位于其漏极端子处。包括输入匹配电感器L1和电阻器R1的输入匹配电路122连接在输入端子110和晶体管M1的栅极端子之间。进一步连接电阻器R1以接收电压信号VG1。源极衰退电路126由连接在晶体管M1的源极端子和接地端子之间的第一传输线TL1提供。当施加大信号时，源极衰退电路126改善了输入电路的偏置电流，从而增加了电路的动态特性。

共栅极电路134包括有源器件120b，在所示的示例中，有源器件120b是CMOS晶体管M2。晶体管M2在其栅极端子处接收栅极信号VG2。晶体管M2的源极端子连接到共源极电路132的Vout端子(即，晶体管M1的漏极端子)。在图2所示的示例中，晶体管M2通过RC(电阻电容)分压器电路接收栅极信号VG2，RC分压器包括电阻器R2和电容器C2。漏极侧电感器电路124包括连接在晶体管M2的漏极端子和VDD端子之间的电感器L2。在一些示例中，VDD端子接收0.9V的电压信号。输出匹配电路128连接在共栅极电路134的输出端(即，晶体管M2的漏极端子)和输出端子112之间。图2所示示例中的输出匹配电路128包括与电容器C1串联的第二传输线TL2。

所示放大器系统100的一些示例通过被屏蔽的输入焊盘104以在放大器的输入端110处具有额外的分流电容，为毫米波放大器提供了输入匹配改善，而没有增益和噪声性能下降。输入焊盘104因此充当分流电容器，并且在输入匹配电路122的设计中可以考虑焊盘104的分流电容，从而促进输入电感器(例如电感器L1)和电感源衰退(例如第一传输线TL1)的优化。

例如，电感器L1和第一传输线TL1的尺寸和值可以通过考虑被屏蔽的输入焊盘104提供的附加分流电容来进行调整。包括由输入焊盘104的屏蔽结构114产生的分流电容的输入匹配可以导致在输入侧且用于源极衰退的较小的电感器(诸如电感器L1和传输线TL1)，进而导致在高频(诸如毫米波频率)处的寄生减少。这可以进一步提高噪声降低和增益性能(例如，通过降低DC功耗)，减少或消除对多个放大器级的需要。较小尺寸的电感器或其他无源元件还降低了对整个放大器电路的芯片面积要求。此外，一些示例采用了未被屏蔽的输出焊盘106，其减少了输出分流电容，从而改善了输出阻抗匹配并改善了3dB带宽性能。换句话说，在一些公开的示例中，输入焊盘104的输入分流电容高于输出焊盘106的输出分流电容。

图3示出了输入焊盘104的示例的方面。如上所述，输入焊盘104包括屏蔽结构114。所公开的屏蔽结构114适用于各种焊盘屏蔽方法和焊盘形状。焊盘104可以包括例如各种类型的片上RF焊盘，诸如具有嵌入式电感器的接合焊盘、具有图案化接地屏蔽的接合焊垫、倒装芯片焊盘、带有各种衬底构造(例如焊盘区域中的附加扩散层)的接合焊盘、接地-信号-接地(ground-signal-ground，GSG)焊盘等。此外，所公开的输入焊盘104适用于各种毫米波频率信号，包括300GHz信号。

在图3的示例中，输入焊盘104包括间隔开的导体，使得焊盘104形成分流电容器，该分流电容器与其他无源元件(诸如输入匹配电路122的电感器L1和/或源极衰退电路126的第一传输线TL1)一起使用。输入焊盘104包括衬底200，衬底200上形成有底部导电层210。在一些示例中，底部导电层210是M1金属层，M1金属层可以是接地层。顶部导电层220形成在底部导电层210上，并与底部导电层210间隔开距离t以形成输入分流电容器。在一些示例中，介电材料形成在底部导电层210和顶部导电层220之间。

被屏蔽的输入焊盘产生的输入分流电容可以根据需要利用输入匹配电路122和/或源极衰退电路126的其他组件进行调整，包括改变分隔底部导电层210和顶部导电层220的距离t和/或改变底部导电层210和/或顶部导电层220中的一个或多个的尺寸。输入分流电容随着顶部导电层220和底部导电层210之间的分离距离t的减小而增加。

此外，可以通过改变底部导电层210和顶部导电层220的相对尺寸和/或位置来改变分流电容。图4显示了一示例，顶部导电层220小于底部导电层210，并且当从上往下看，顶部导电层220和底部导电层210完全重叠。改变顶部导电层220相对于底部导电层210的位置可以改变输入焊盘104的分流电容。图5示出了一示例，当从上往下看，顶部导电层220与底部导电层210部分重叠，因为重叠的量减小而减小了并联电容。增加顶部导电层220相对于底部导电层210的尺寸(即面积)，会因为重叠面积增加而增加分流电容，而减小顶部导电层220相对于底部导电层210的尺寸(即面积)，会因为重叠面积减小而减小分流电容。

图6示出了顶部导电层220包括第一顶部导电层221和位于第一顶部导电层221上方的第二顶部导电层222的示例。可以利用在底部导电层210上方的金属层来形成第一顶部导电层221和第二顶部导电层222，底部导电层210可以包括第一金属层M1。此外，第一顶部导电层221可以通过任何合适的导电结构电连接到第二顶部导电层222。在所示的示例中，导电通孔224将第一顶部导电层221电连接到第二顶部导电层222。导电通孔224可以延伸穿过沉积在第二顶部导电层222和第一顶部导电层221之间的介电材料。

堆叠的第一顶部导电层221和第二顶部导电层222导致顶部导电层220和底部导电层210之间的分离距离t减小，这增加了分流电容。此外，具有位于其间的导电通孔224的堆叠的顶部导电层221和222提供具有较低电阻并因此具有较高导电性的厚顶部导电层220。在图6的示例中，底部导电层210较薄，因此具有较高的电阻和较低的导电性。

图7示出了底部导电层210包括第一底部导电层211和位于第一底部导电层211上方的第二底部导电层212的示例。可以利用衬底200上方的连续金属层来形成第一底部导电层211和第二底部导电层212。第一底部导电层211可以通过任何合适的导电结构电连接到第二底部导电层212，例如图7中所示的导电通孔214，其将第一底部导电层211电连接到第二底部导电层212。导电通孔214可以延伸穿过沉积在第二底部导电层212和第一底部导电层211之间的介电材料。第一底部导电层211和/或第二底部导电层212中的一个或两个可以接地。

堆叠的第一底部导电层211和第二底部导电层212还可以导致顶部导电层220和底部导电层210之间的分离距离t减小，这增加了分流电容。此外，堆叠的第一底部导电层211和第二底部导电层212以及位于其间的导电通孔214增加了底部导电层210的厚度，从而降低了底部导电层210的电阻并增加了其导电性。

图8示出了另一示例，其中底部导电层210和顶部导电层220都由堆叠的导电层(诸如堆叠的金属层)形成。更具体地，如图8所示，底部导电层210包括形成在衬底200上方的第一底部导电层211和第二底部导电层212。导电通孔214将第一底部导电层211电连接到第二底部导电层212。此外，在图8的示例中，顶部导电层220包括由底部导电层210上方的金属层形成的第一顶部导电层221和第二顶部导电层222。导电通孔224将第一顶部导电层221电连接到第二顶部导电层222。

堆叠的第一底部导电层211和第二底部导电层212以及堆叠的第一顶部导电层221和第二顶部导电层222进一步减小了顶部导电层220和底部导电层210之间的分离距离t，从而增加了分流电容。这些堆叠的第一底部导电层211和第二底部导电层212及第一顶部导电层221和第二顶部导电层222以及位于它们之间的相应导电通孔214和224增加了底部导电层210和顶部导电层220两者的厚度，从而降低了底部导电层210和顶部导电层220二者的电阻并增加了它们的导电性。

可以考虑以上讨论的各种配置，以根据输入匹配电路122和/或源极衰退电路126的设计需要改变输入分流电容。通过以这种方式考虑由被屏蔽的输入焊盘104产生的输入分流电容，可以减少诸如电感器L1和第一传输线TL1的无源元件，并有利于减小这些元件的尺寸和RF输入信号的寄生。

在一些示例中，通过减小放大器的输出端子112处的输出焊盘106的分流电容来实现高频放大器电路102的放大器性能改善，诸如3dB带宽改善。由于电感/电容(LC)相互作用，输出分流电容与输出匹配电路128的相互作用会衰减高频放大器电路102的3dB带宽。因此，如图9的示例所示，采用了未被屏蔽的输出焊盘106。各种公开的实施例包括如上所述的示例中公开的被屏蔽的输入焊盘104，其中输入分流电容增加，而未被屏蔽的输出焊盘106的分流电容减小。换句话说，在一些实施方式中，输入焊盘104的分流电容大于输出焊盘106的分流电容。

此外，这种输出焊盘106可以包括限定输出分流电容的接地层和在接地层上的导电层。使用屏蔽结构的这种输出焊盘106，例如使用堆叠的顶部导电层220和/或堆叠的底部导电层210的实施例，可以被配置为提供比输入焊盘104的输入分流电容更低的输出分流电容。例如，可以减小输出焊盘106导体的面积。在输出焊盘106包括位于底部或接地导电层上方的顶部导电层的实施例中，可以相对于接地层减小顶部导电层的尺寸(即面积)以减小输出分流电容。

本文公开的被屏蔽的输入焊盘104和/或未被屏蔽的输出焊盘106导致的高频放大器电路102的性能改善可允许减少用于高频放大器电路102的放大器级数量。结合图1-图9讨论的示例各具有一个单级高频放大器电路102。

然而，所公开的方面不限于单级放大器。图10示出了示例放大器系统101，该放大器系统101包括被屏蔽的输入焊盘104(诸如结合图3-图8公开和讨论的输入焊盘104)和未被屏蔽的输出焊盘106(诸如结合图9讨论的输出焊盘106)。

图10所示的放大器系统101的实施例包括具有多个放大器级的高频放大器电路102。更具体地说，图10的高频放大器电路102具有第一放大器级102-1、第二放大器级102-2，依此类推至第n放大器级102-n。输入焊盘104耦合到高频放大器电路102的输入端子110，并且输出焊盘106耦合到高频放大器电路102的输出端子112。在所示的示例中，输入焊盘104是被屏蔽的输入焊盘(即包括屏蔽结构114，例如在上面结合图3-图8讨论的示例中)。此外，在所示的示例中，输入焊盘104定义输入分流电容，而输出焊盘106定义不同于(例如，低于)输入分流电容的输出分流电容。在一些示例中，输出焊盘106是未被屏蔽的输出焊盘。在其他示例中，输出焊盘106也可以是被屏蔽的，但是具有低于输入焊盘104的输入分流电容的输出分流电容。

类似于图1和图2的实施例，高频放大器电路102通过输入匹配电路122连接到输入端110和输入焊盘104，并通过输出匹配电路128连接到输出端子112和输出焊盘106。

多级的高频放大器电路102还具有连接在每个放大器级之间的级间匹配电路。更具体地，第一级间匹配电路140-1连接在第一放大器级102-1和第二放大器级102-2之间，并且第n级间匹配电路140-n连接在第二放大级102-2和最后或第n放大器级102-n之间。换言之，级间匹配电路连接在每个放大器级及与其相继的下一个放大器级之间。

与上述单级放大器系统100相似，图10所示多级放大器系统101的输入匹配得益于被屏蔽的输入焊盘104的分流电容增加，输出匹配得益于输出焊盘106的输出分流电容减少。例如，增加的输入分流电容和减少的输出分流电容可以在多个增益级102-1至102-n中减少或防止RF反射，并保持信号完整性。

图11示出了根据公开实施例的方法300的示例。图11所示的示例是用于形成一种高频放大器系统(例如上面讨论的高频放大器系统100)的方法。更具体地，方法300包括形成输入焊盘，诸如上面讨论的输入焊盘104。参考图10和图2-图8，在操作310处，提供诸如衬底200的衬底。在操作312处，在衬底200上形成底部导电层210。底部导电层210可以由诸如金属层M1的金属层形成。在操作314处，形成顶部导电层220。如图3的示例所示，顶部导电层220与底部导电层210间隔开。在一些示例中，在底部导电层210上方形成介电层，使得介电层将底部导电层210与顶部导电层220分隔开。

顶部导电层220和底部导电层210之间的距离t定义了输入焊盘104的分流电容。更具体地，随着顶部导电层220和底部导电层210之间的分离距离t的减小，分流电容增大。在操作316处，输入焊盘104连接到高频放大器电路102的输入端子110。操作316中的高频放大器电路102可以是单级放大器电路或多级放大器电路。

在操作310-314中形成的输入焊盘104的输入分流电容可以进一步通过改变顶部导电层220和底部导电层210的相对尺寸(即面积)来改变。此外，输入焊盘104的分流电容可以通过改变顶部导电层220相对于底部导电层210的重叠来改变，如上文讨论的图5所示。

在操作318处形成输出焊盘106，并且在操作320处将输出焊盘106连接到高频放大器电路102的输出端子112。在一些示例中，形成的输出焊盘106的输出分流电容低于形成的输入焊盘104的输入分流电容。此外，在一些示例中，输出焊盘106是未被屏蔽的。

在一些示例中，在操作316中将输入焊盘104连接到高频放大器电路102包括将输入焊盘104连接到输入匹配电路122，如图1所示。在操作310-314处形成的被屏蔽的输入焊盘104提供额外的输入分流电容，有助于优化输入匹配电路122的电感器和其他无源部件。此外，由被屏蔽的输入焊盘104提供的输入分流电容有助于无源元件(诸如源极衰退电路126的电感器)的优化。这可以允许减小上述电感器的尺寸，提高放大器系统100的空间利用率。此外，所公开的输入焊盘104可以减少高频(例如毫米波频率)处输入焊盘104接收的的寄生。

在进一步的示例中，在操作312处形成底部导电层210包括在衬底200上方形成第一底部导电层211，以及在第一底部导电层211上方形成第二底部导电层212。第一底部导电层211和第二底部导电层212诸如通过导电通孔214彼此电连接。此外，在一些实施例中，在操作314处形成顶部导电层220包括在底部导电层210上方形成第一顶部导电层221，以及在第一顶部导电层221上方形成第二顶部导电层222。第一顶部导电层221诸如通过导电通孔224电连接到第二顶部导电层222。

如上所述，对于高频(例如毫米波频率)电路设计，输入端子和输出端子的阻抗匹配受到各种片上组件和因素的影响。用于电感源衰退和这种高频器件的输入匹配的大电感器可能占据显著的片上面积，并且由于较高的寄生效应而降低器件的增益和噪声性能。当设计输入匹配电路和源极衰退电路时，考虑通过本文公开的各种被屏蔽的输入焊盘104所提供的增加的输入分流电容，可以导致对这种电路使用更小的电感器，减少这种组件的面积使用，同时提高高频器件的性能。

此外，通过提供具有与输入分流电容相比更低的分流电容的输出焊盘来减少输出分流电容，进而减少来自顶部金属层的散射场(fringing field)，并改善高频放大器的3dB带宽性能。如上所述，这种输出分流电容的减少可以通过各种方式来实现，诸如减小输出焊盘的导电层的尺寸、减少输出焊盘的导电层的重叠和/或提供未被屏蔽的输出焊盘。

因此，在高频放大器系统100/101的阻抗匹配和其他方面的设计过程中，公开的示例考虑了输入焊盘104和输出焊盘106。这提供了增益性能、噪声性能和3dB带宽，而不会增加DC功耗和放大器级。

例如，根据图3所示的示例，使用被屏蔽的GSG输入焊盘104的一种实现方式，对于毫米波频率，输入分流电容高于30fF。此外，Q因子显著增加，改善了噪声性能。对于采用79GHz低噪声放大器的示例，输入匹配得到了改善，并且通过使用未被屏蔽的GSG输出焊盘106实现的输出分流电容的减少，改善了输出匹配。

根据本公开的各方面，一种放大器系统包括：输入焊盘，具有输入分流电容；输出焊盘，具有输出分流电容；以及高频放大器，包括耦合到输入焊盘的输入端子和耦合到输出焊盘的输出端子；其中，输入分流电容大于输出分流电容。

在一些实施例中，输入焊盘被屏蔽。

在一些实施例中，输出焊盘未被屏蔽。

在一些实施例中，输入焊盘包括：衬底；底部导电层，位于衬底上方；和顶部导电层，位于底部导电层上方并且与底部导电层间隔开。

在一些实施例中，底部导电层包括：第一底部导电层，位于衬底上方；和第二底部导电层，位于第一底部导电层上方并且电连接到第一顶部导电层。

在一些实施例中，放大器系统还包括导电通孔，导电通孔连接第一底部导电层和第二底部导电层。

在一些实施例中，顶部导电层包括：第一顶部导电层，位于底部导电层上方；和第二顶部导电层，位于第一顶部导电层上方并且电连接到第一顶部导电层。

在一些实施例中，放大器系统还包括导电通孔，导电通孔连接第一顶部导电层和第二顶部导电层。

在一些实施例中，顶部导电层与底部导电层重叠。

在一些实施例中，高频放大器包括单个放大器级。

在一些实施例中，高频放大器包括多个放大器级。

根据进一步的方面，一种放大器系统包括：高频放大器，包括输入端子和输出端子；输入焊盘，耦合到输入端子，输入焊盘包括衬底、位于衬底上方的底部导电层、以及位于底部导电层上方并与底部导体层间隔开的顶部导电层；以及未被屏蔽的输出焊盘，耦合到输出端子。

在一些实施例中，输入焊盘具有输入分流电容，并且输出焊盘具有低于输入分流电容的输出分流电容。

在一些实施例中，底部导电层包括：第一底部导电层，位于衬底上方；第二底部导电层，位于第一底部导电层上方；和导电通孔，电连接第一底部导电层和第二底部导电层。

在一些实施例中，顶部导电层包括：第一顶部导电层，位于底部导电层上方；第二顶部导电层，位于第一顶部导电层上方；和导电通孔，电连接第一顶部导电层和第二顶部导电层。

在一些实施例中，放大器系统还包括：输入匹配电路，连接在输入焊盘和高频放大器之间；和输出匹配电路，连接在输出焊盘和高频放大器之间。

根据本公开的附加方面，一种方法包括：提供衬底；形成输入焊盘，包括在衬底上方形成底部导电层以及在底部导电层上方形成顶部导电层，使得顶部导电层与底部导电层重叠并与底部导电层间隔开；将输入焊盘连接到高频放大器电路的输入端子；形成输出焊盘；以及将输出焊盘连接到高频放大器电路的输出端子。

在一些实施例中，输入焊盘具有输入分流电容，并且输出焊盘具有低于输入分流电容的输出分流电容。

在一些实施例中，形成输入焊盘包括：在衬底上方形成第一底部导电层；在第一底部导电层上方形成第二底部导电层；和电连接第一底部导电层和第二底部导电层。

在一些实施例中，形成输入焊盘包括：在底部导电层上方形成第一顶部导电层；在第一顶部导电层上方形成第二顶部导电层；和电连接第一顶部导电层和第二顶部导电层。

上述概述了几个实施例的特征，以便本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改用于实现本文所介绍的实施例的相同目的和/或实现其相同优点的其它过程和结构的基础。本领域技术人员还应当认识到，此类等效结构不背离本公开的精神和范围，并且它们可以在不背离本公开的精神和范围的情况下在本公开中进行各种改变、替换以及改变。

Claims (10)

1.一种放大器系统，包括：

输入焊盘，具有输入分流电容；

输出焊盘，具有输出分流电容；以及

高频放大器，包括耦合到所述输入焊盘的输入端子和耦合到所述输出焊盘的输出端子；

其中，所述输入分流电容大于所述输出分流电容。

2.根据权利要求1所述的放大器系统，其中，所述输入焊盘被屏蔽。

3.根据权利要求1所述的放大器系统，其中，所述输出焊盘未被屏蔽。

4.根据权利要求1所述的放大器系统，其中，所述输入焊盘包括：

衬底；

底部导电层，位于所述衬底上方；和

顶部导电层，位于所述底部导电层上方并且与所述底部导电层间隔开。

5.根据权利要求4所述的放大器系统，其中，所述底部导电层包括：

第一底部导电层，位于所述衬底上方；和

第二底部导电层，位于所述第一底部导电层上方并且电连接到所述第一顶部导电层。

6.根据权利要求4所述的放大器系统，其中，所述顶部导电层与所述底部导电层重叠。

7.一种放大器系统，包括：

高频放大器，包括输入端子和输出端子；

输入焊盘，耦合到所述输入端子，所述输入焊盘包括衬底、位于所述衬底上方的底部导电层、以及位于所述底部导电层上方并与所述底部导体层间隔开的顶部导电层；以及

未被屏蔽的输出焊盘，耦合到所述输出端子。

8.根据权利要求7所述的放大器系统，其中，所述输入焊盘具有输入分流电容，并且所述输出焊盘具有低于所述输入分流电容的输出分流电容。

9.根据权利要求7所述的放大器系统，其中，所述底部导电层包括：

第一底部导电层，位于所述衬底上方；

第二底部导电层，位于所述第一底部导电层上方；和

导电通孔，电连接所述第一底部导电层和所述第二底部导电层。

10.一种形成放大器系统的方法，包括：

提供衬底；

形成输入焊盘，包括在所述衬底上方形成底部导电层以及在所述底部导电层上方形成顶部导电层，使得所述顶部导电层与所述底部导电层重叠并与所述底部导电层间隔开；

将所述输入焊盘连接到高频放大器电路的输入端子；

形成输出焊盘；以及

将所述输出焊盘连接到所述高频放大器电路的输出端子。