JP3667136B2 - 高周波電力増幅器モジュール - Google Patents

高周波電力増幅器モジュール Download PDF

Info

Publication number
JP3667136B2
JP3667136B2 JP04104599A JP4104599A JP3667136B2 JP 3667136 B2 JP3667136 B2 JP 3667136B2 JP 04104599 A JP04104599 A JP 04104599A JP 4104599 A JP4104599 A JP 4104599A JP 3667136 B2 JP3667136 B2 JP 3667136B2
Authority
JP
Japan
Prior art keywords
transistor
input terminal
power amplifier
amplifier module
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04104599A
Other languages
English (en)
Other versions
JP2000243779A (ja
JP2000243779A5 (ja
Inventor
修 加賀谷
健治 関根
英一 長谷
喜市 山下
静雄 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP04104599A priority Critical patent/JP3667136B2/ja
Priority to TW088110698A priority patent/TW473882B/zh
Priority to US09/345,505 priority patent/US6330165B1/en
Priority to EP99112588A priority patent/EP0971411B1/en
Priority to DE69935182T priority patent/DE69935182T2/de
Priority to EP06027122A priority patent/EP1770777A3/en
Publication of JP2000243779A publication Critical patent/JP2000243779A/ja
Priority to US09/970,668 priority patent/US6489680B2/en
Priority to US10/291,840 priority patent/US6943441B2/en
Publication of JP2000243779A5 publication Critical patent/JP2000243779A5/ja
Application granted granted Critical
Publication of JP3667136B2 publication Critical patent/JP3667136B2/ja
Priority to US11/194,701 priority patent/US7068521B2/en
Priority to US11/451,579 priority patent/US20070001300A1/en
Priority to US11/905,421 priority patent/US7525813B2/en
Priority to US12/394,421 priority patent/US7817437B2/en
Priority to US12/787,154 priority patent/US8295057B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明はＵＨＦからマイクロ波帯の信号の増幅を行う高周波電力増幅器モジュールに係り、特に小型化の必要な携帯電話機に用いられる高周波電力増幅器モジュールに関する。
【０００２】
【従来の技術】
トランジスタを用いた高周波電力増幅器モジュールはＰＤＣ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ｃｅｌｌｕｌａｒ）方式、ＧＳＭ（Ｇｒｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）方式等の移動体通信の携帯電話機のキーデバイスであり、その需要は近年急激に伸びている。また、その仕様としては、移動体通信システムに対する高周波特性の他、小型、低価格であることが要求されている。
【０００３】
この要求に応える一つの方法が特許公報第２７５５２５０号に記載されている。図１１の平面図，図１２の斜視図に示すように，１つの半導体チップ１上に２個のトランジスタ２，３を近接して配置することにより、小型、低価格化している。また、初段トランジスタ２のボンディング用入力電極２ｂと配線基板のボンディング用電極７ｄは入力ボンディングワイヤ９ｄで接続されている。２段目トランジスタ３のボンディング用出力電極３ｃと配線基板６のボンディング用電極７ａは出力ボンディングワイヤ９ａで接続されている。半導体チップ１上のボンディング用電極１０ａと配線基板６のボンディング用電極１２ａはシールド用ボンディングワイヤ１３ａで接続されている。シールド用ボンディングワイヤ１３ａは入力ボンディングワイヤ９ｄと出力ボンディングワイヤ９ａとの間に設けられており、かつその両端のボンディング用電極１０ａと１２ａは各々半導体チップ１および配線基板に形成されたバイアホール（Ｖｉａ Ｈｏｌｅ（図示せず））を通して高周波的に接地されている。このシールド用ボンディングワイヤ１３ａを設けることにより、入力ボンディングワイヤ９ｄと出力ボンディングワイヤ９ａとの間の相互インダクタンスによる結合が低減して高周波入出力端子間のアイソレーション劣化を改善することができ、高周波特性が向上する。
【０００４】
入力ボンディングワイヤ９ｄと出力ボンディングワイヤ９ａとの間の相互インダクタンスによる結合の問題は、初段トランジスタ２と２段目トランジスタ３とが、入出力の位置を逆にして並置されているため、両者が近接する結果生じる。この問題は特に、初段トランジスタ２の入力ボンディングワイヤ９ｄと、２段目トランジスタ３の出力ボンディングワイヤ９ａの間で顕著である。これは初段トランジスタ２に入力される高周波信号電力に比べ、２段目トランジスタ３から出力される高周波信号電力の方が２０ｄＢ〜３０ｄＢ（１００〜１０００倍）大きく，出力から入力への正帰還が働くことによる。一方，初段トランジスタ２の出力ボンディングワイヤ９ｃと２段目トランジスタ３の入力ボンディングワイヤ９ｂも近接しているが，両者に流れる高周波信号電力の比は０ｄＢ（１倍）以下と小さく， 高周波特性劣化の問題は生じない。
【０００５】
なお、図１１，１２において，２ａ，３ａはトランジスタの本体部分，２ｄ，３ｄはトランジスタのソース電極，２ｃは初段トランジスタ２のボンディング用出力電極，３ｂは２段目トランジスタ３のボンディング用入力電極，４は接地電極， ７ ｂ ，７ ｃ は配線基板６のボンディング用電極，８ａ〜８ｄはリード電極，１０４はキャビティである。
【０００６】
【発明が解決しようとする課題】
上記従来技術のシールド用ボンディングワイヤ１３ａの効果を図５により説明する。図５は、増幅器の入出力ボンディングワイヤ間の結合係数（相互インダクタンス（単位： ｎＨ））を、長さ１ｍｍ（実物に近い長さ）の平行した２本の入出力ボンディングワイヤのボンディング部の間隔ｄに対し、算出したものである。ここで、結合係数０．１２の個所を示す破線は、結合係数が０．１２以下のとき増幅器が安定に動作することを示す。この０．１２という値は、結合係数と増幅器の安定係数の関係を示す図６から求めた。安定係数が１以上で増幅器は安定に動作する。ここで、ボンディング部の間隔ｄは、最も近接した２つのボンディングワイヤのボンディング部の中心間の距離で定義される。
【０００７】
図５に示されるように、シールド用ボンディングワイヤを設けるという対策を施している上記従来技術の場合は、そうでない場合（図中、「対策なし」と表示）に比べて、結合係数が小さくなっており、高周波数特性が向上している。また、結合係数が０．１２以下のボンディング部の間隔ｄの範囲が広がり、設計の自由度が増している。さらには、ボンディング部の間隔ｄを０．５５ ｍｍまで小さくすることが可能となるため、チップ面積を小さくでき、モジュールの小型化、コストの低減が可能となる。
【０００８】
しかし、現実には、シールド用ボンディングワイヤ１３ａの両端にバイアホールによるインダクタンスが直列に加わるため，上記従来技術では充分な高周波特性の向上が得られない。
【０００９】
本発明の目的は， より高周波特性を向上させることができる高周波電力増幅器モジュールを提供することにある。
【００１０】
【課題を解決するための手段】
上記目的は、 誘電体材料を基体とする配線基板上に半導体チップが設置された高周波電力増幅器モジュールにおいて、半導体チップに、２段以上の増幅段トランジスタ、これらの増幅段トランジスタへ高周波電力を入力するためのボンディング用入力電極、およびこれらの増幅段トランジスタから高周波電力を出力するためのボンディング用出力電極を設け、ある一つの増幅段トランジスタに対応するボンディング用入力電極と配線基板を接続する入力ボンディングワイヤの両端のボンディング部同士を結ぶ第１の補助線と、この一つの増幅段トランジスタの次段に位置する増幅段トランジスタに対応するボンディング用出力電極と配線基板を接続する出力ボンディングワイヤの両端のボンディング部（その中心部）同士を結ぶ第２の補助線のなす角度が、７２〜１８０゜の範囲に入るように、かつボンディング用入力電極とボンディング用出力電極のボンディング部の間隔が０．３ｍｍ以上０．８ｍｍ未満の範囲に入るように高周波電力増幅器モジュールを設計することにより達成できる。
【００１１】
ここで、０．３ｍｍ以上０．８ｍｍ未満というボンディング部間隔の条件にかかわらず、上記２つの増幅段トランジスタの安定係数が１以上となるように高周波電力増幅器モジュールを設計すれば上記目的を達成できる。
【００１２】
【発明の実施の形態】
図５に示されるように、本発明の場合は上記従来技術の場合より更に結合係数が小さくなっており、高周波数特性が向上している。また、結合係数が０．１２以下（安定係数が１以上）のボンディング部の間隔ｄの範囲も更に広がり、設計の自由度が増している。さらには、ボンディング部の間隔ｄを０．３ ｍｍまで小さくすることが可能となるため、チップ面積を更に小さくでき、更なるモジュールの小型化、コストの低減が可能となる。
【００１３】
また、図５は入出力ボンディングワイヤ間のなす角度φが９０゜の場合であるが、図７に示されるように、この角度φは７２〜１８０゜の範囲にあれば良い。また、角度φが１４０゜のとき結合係数が最小になっており、極小点が存在することが分かる。
【００１４】
本発明の高周波電力増幅器モジュールの具体的設計に当たっては、以上のことを踏まえて、ボンディング部間隔ｄと角度φを選ぶことになる。
【００１５】
さらには、以上の説明から明らかなように、本発明は角度φを従来のように０゜にしないことがその根底にある。したがって、角度φが７２〜１８０゜の範囲にあり、入出力ボンディングワイヤに対応する２つの増幅段トランジスタの安定係数が１以上となるように高周波電力増幅器モジュールを設計しても良い。
【００１６】
実施例１
本発明の実施例１の２段電力増幅器モジュールを図１〜図４により説明する。図１は要部平面図，図２は等価回路図 ，図３は外観構成を示す平面図，図４は要部斜視図である。
【００１７】
図１に示されるように，初段と２段目のＭＯＳＦＥＴで構成されたトランジスタ１０２，１０３を一つのシリコンチップ１０１上に近接して形成する。初段トランジスタ１０２のゲート電極１０２ａからドレイン電極１０２ｂへの高周波信号の流れの向きと、２段目トランジスタ１０３のゲート電極１０３ａからドレイン電極１０３ｂへの高周波信号の流の向きが反対となるようにこれらのトランジスタは配置する。
【００１８】
高周波入力端子であるゲート電極１０２ａは，１本の入力ボンディングワイヤ１０５により、配線基板１１３上の入力整合回路１２５の端部１２１に接続されている。高周波出力端子であるドレイン電極１０３ｂは，４本の出力ボンディングワイヤ１０８により、配線基板１１３上の出力整合回路１２７の端部１２４に接続されている。ゲート電極１０２ａはシリコンチップ１０１の左側の一辺に沿って配置し，ドレイン電極１０３ｂはシリコンチップ１０１の上側の一辺に沿って配置する。入力ボンディングワイヤ１０５と出力ボンディングワイヤ１０８のなす角度は約９０゜にする。ボンディングワイヤ１０６，１０７は、ドレイン電極１０２ｂ，ゲート電極１０３ａを、配線基板１１３上の段間整合回路１２６の両端部１２２および１２３に各々接続されている。初段トランジスタ１０２のゲート電極１０２ａ（ボンディング用入力電極）と２段目トランジスタ１０３のドレイン電極１０３ｂ（ボンディング用出力電極）のボンディング部の間隔ｄは約０．６ｍｍにする。
【００１９】
シリコンチップ１０１は，配線基板１１３に形成されたキャビティ１０４の中に搭載する。シリコンチップ１０１の裏面には，初段トランジスタ１０２のソース電極および２段目トランジスタ１０３のソース電極として金属膜を被着し，キャビティ１０４内の配線を介して接地電位に接続する。配線基板１１３の材料としては、ガラスセラミックスやアルミナなどの誘電体基板を用いる。また、その配線には銅や銀，銀白金などを用いる。
【００２０】
図２および図３において，記号Ｐｉｎ，Ｐｏｕｔ，Ｖｇｇ，Ｖｄｄはそれぞれ高周波信号入力端子，高周波信号出力端子，ゲート電圧印加端子，ドレイン電圧印加端子であり，これらは電力増幅器モジュールの外部接続端子である。図３において、入力整合回路１２５、段間整合回路１２６および出力整合回路１２７の領域の境界を補助線で示す。また、図４にキャビティ１０４近辺の立体的様子を示す。
【００２１】
本実施例において，入力ボンディングワイヤ１０５と出力ボンディングワイヤ１０８のなす角度を約９０゜としたが，この角度は７２゜〜１８０゜の範囲で選ぶことができる。
【００２２】
実施例２
本発明の実施例２の３段電力増幅器モジュールを図８の要部平面図により説明する。初段，２段目，出力段のＭＯＳＦＥＴで構成されたトランジスタ１０２，１０３，１１４を一つのシリコンチップ１０１上に近接して形成する。初段トランジスタ１０２のゲート電極１０２ａからドレイン電極１０２ｂへの高周波信号の流れの向きと，２段目トランジスタ１０３のゲート電極１０３ａからドレイン電極１０３ｂへの高周波信号の流れの向きが反対となるようにこれらのトランジスタは配置する。また，出力段トランジスタ１１４を、そのゲート電極１１４ａからドレイン電極１１４ｂへの高周波信号の流れの向きが２段目トランジスタ１０３とは反対の向きとなるように配置する。
【００２３】
実施例１との違いは，初段トランジスタ１０２の入力ボンディングワイヤ１０５と２段目トランジスタ１０３の出力ボンディングワイヤ１０８とのなす角度を約１４０゜とした点、および出力段トランジスタ１１４を同一チップ上に設け、このトランジスタの出力ボンディングワイヤ１１０と２段目トランジスタ１０３の入力ボンディングワイヤ１０７とのなす角度を約９０゜、２段目トランジスタ１０３のゲート電極１０３ａ（ボンディング用入力電極）と出力段トランジスタ１１４のドレイン電極１１４ｂ（ボンディング用出力電極）のボンディング部の間隔ｄを約０．７ｍｍとし、ここにも本発明を適用した点にある。
【００２４】
本実施例によれば，図７に示すように、初段と２段目の入出力ボンディングワイヤ間の結合係数を最小にでき，アイソレーションをさらに改善できる。また，本発明を適用したので、２段目と出力段の入出力ボンディングワイヤ間も十分なアイソレーションを確保できる。したがって、半導体チップ面積の縮小の為に同一チップ上に３段のトランジスタを形成した本実施例場合でも、これらトランジスタ間の距離が短くなるにもかかわらず、高周波特性を改善できる。
【００２５】
実施例３
本発明の実施例３の３段電力増幅器モジュールを図９の要部平面図により説明する。実施例２との違いは，２段目トランジスタ１０３と出力段トランジスタ１１４との間に、従来技術であるシールド技術を応用して、シールド用ボンディングワイヤ２０１とシールド配線２０４を設け，これらの両端を配線基板上の電極２０２およびバイアホール２０３を介して接地電位に接続した点にある。
【００２６】
本実施例では，初段と２段目の間に従来技術であるシールド技術を適用したが、これらのトランジスタ領域は元々面積が広く、高周波特性を改善できる。
【００２７】
実施例４
本発明の実施例４の２段電力増幅器モジュールを図１０の要部平面図により説明する。
【００２８】
実施例１との違いは，初段トランジスタ１０２自体の方向を９０゜回転した点にある。
【００２９】
本実施例は，初段と２段目との入出力ボンディングワイヤのボンディング部の位置をチップの辺の中央部に移動できるので、ボンディング部間隔をさらに広げることが可能となり（実施例１で０．６ｍｍだったものが０．７５ｍｍになる。）、入出力間のアイソレーションをさらに改善できる。
【００３０】
以上，本発明を実施例を基に説明したが，本発明は上記実施例に限定されるものではなく，トランジスタの電極数，ボンディングワイヤの本数等はその主旨を逸脱しない範囲において種々変更可能である。また、トランジスタはＭＯＳＦＥＴに限らず他の電界効果トランジスタ、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）等のトランジスタを用いても良い。
【００３１】
【発明の効果】
本発明によれば，高周波電力増幅器モジュールの高周波特性をより向上させることができ、これに伴い電力増幅器モジュールの小型化，またこれを用いた携帯電話端末の小型・薄型化が可能となる。
【図面の簡単な説明】
【図１】本発明の実施例１の２段電力増幅器モジュールの要部平面図である。
【図２】本発明の実施例１の２段電力増幅器モジュールの等価回路図である。
【図３】本発明の実施例１の２段電力増幅器モジュールの外観構成を示す平面図である。
【図４】本発明の実施例１の２段電力増幅器モジュールの要部斜視図である。
【図５】本発明および従来技術の入出力ボンディングワイヤ間の結合係数とボンディング部間隔の関係を示す図である。
【図６】入出力ボンディングワイヤ間の結合係数と増幅器の安定係数の関係を示す図である。
【図７】本発明の入出力ボンディングワイヤ間の結合係数と角度の関係を示す図である。
【図８】本発明の実施例２の３段電力増幅器モジュールの要部平面図である。
【図９】本発明の実施例３の３段電力増幅器モジュールの要部平面図である。
【図１０】本発明の実施例４の２段電力増幅器モジュールの要部平面図である。
【図１１】従来技術の２段電力増幅器モジュールの平面図である。
【図１２】従来技術の２段電力増幅器モジュールの斜視図である。
【符号の説明】
１…半導体チップ，２…初段トランジスタ，２ａ…トランジスタの本体部分，２ｂ…ボンディング用入力電極，２ｃ…ボンディング用出力電極，２ｄ…ソース電極，３…２段目トランジスタ，３ａ…トランジスタの本体部分，３ｂ…ボンディング用入力電極，３ｃ…ボンディング用出力電極，３ｄ…ソース電極，４…接地電極，６…配線基板，７ａ〜７ｄ…配線基板６のボンディング用電極 ，８ａ〜８ｄ…リード電極，９ａ…出力ボンディングワイヤ，９ｂ…入力ボンディングワイヤ，９ｃ…出力ボンディングワイヤ，９ｄ…入力ボンディングワイヤ，１０ａ，１０ｂ…ボンディング用電極，１２ａ，１２ｂ…ボンディング用電極，１３ａ，１３ｂ…シールド用ボンディングワイヤ，１０１…シリコンチップ，１０２…初段トランジスタ，１０２ａ…ゲート電極（入力電極），１０２ｂ…ドレイン電極（出力電極），１０３…２段目トランジスタ，１０３ａ…ゲート電極（入力電極），１０３ｂ…ドレイン電極（出力電極），１０４…キャビティ，１０５…入力ボンディングワイヤ，１０６…出力ボンディングワイヤ，１０７…入力ボンディングワイヤ，１０８…出力ボンディングワイヤ，１０９…入力ボンディングワイヤ，１１０…出力ボンディングワイヤ，１１３…配線基板，１１４…出力段トランジスタ，１１４ａ…ゲート電極（入力電極），１１４ｂ…ドレイン電極（出力電極），１２１…入力整合回路の端部，１２２…段間整合回路の端部，１２３…段間整合回路の端部，１２４…出力整合回路の端部，１２５…入力整合回路，１２６…段間整合回路，１２７…出力整合回路，Ｐｉｎ…高周波信号入力端子，Ｐｏｕｔ…高周波信号出力端子，Ｖｇｇ…ゲート電圧印加端子，Ｖｄｄ…ドレイン電圧印加端子，２０１…シールド用ボンディングワイヤ，２０２…電極，２０３…バイアホール，２０４…シールド配線。

Claims (23)

  1. 基板と、
    前記基板の１つの面に配置される第１および第２の電極と、
    前記基板に搭載され、入力端子および出力端子を有する第１および第２のトランジスタを有して成る四辺形状の半導体チップと、
    前記第１の電極と前記第１のトランジスタの前記入力端子とを電気的に接続する第１の接続導体と、
    前記第２の電極と前記第２のトランジスタの前記出力端子とを電気的に接続する第２の接続導体とを具備して成り、
    前記半導体チップは、前記第１のトランジスタの前記入力端子と前記第１の電極とが対向し、前記第２のトランジスタの前記出力端子と前記第２の電極とが対向するように配置され、
    前記第１の接続導体は第１の方向に延在し、前記第２の接続導体は前記第１の方向とは異なる第２の方向に延在し、
    前記第１の方向と前記第２の方向との成す角は、前記基板の前記１つの面を平面図として見た場合に７２〜１８０度の範囲内であり、
    前記第１のトランジスタの前記入力端子に入力された信号を電圧増幅し、前記第２のトランジスタの前記出力端子から、電圧増幅された前記信号を出力することを特徴とする高周波電力増幅器モジュール。
  2. 請求項１において、
    前記第１のトランジスタの前記出力端子と前記第２のトランジスタの前記入力端子とは整合回路を介して互いに接続されていることを特徴とする高周波電力増幅器モジュール。
  3. 請求項１において、
    前記第１および第２のトランジスタの各々は、ゲート、ソース、およびドレインを有する電界効果トランジスタを含んで成り、
    前記第１のトランジスタの前記入力端子は、前記第１のトランジスタの前記電界効果トランジスタの前記ゲートであり、
    前記第２のトランジスタの前記出力端子は、前記第２のトランジスタの前記電界効果トランジスタの前記ドレインであることを特徴とする高周波電力増幅器モジュール。
  4. 請求項１において、
    前記第１および第２のトランジスタの各々は、バイポーラトランジスタであることを特徴とする高周波電力増幅器モジュール。
  5. 請求項１において、
    前記第１のトランジスタの前記入力端子と前記第２のトランジスタの前記出力端子とのボンディング部間の距離は０．３ｍｍ以上であり、前記第１および第２のトランジスタの安定係数は１以上であることを特徴とする高周波電力増幅器モジュール。
  6. 基板と、
    前記基板の１つの面に配置される第１および第２の電極と、
    前記基板に搭載され、入力端子および出力端子を有する第１および第２のトランジスタを有して成る四辺形状の半導体チップと、
    前記第１の電極と前記第１のトランジスタの前記入力端子とを電気的に接続する第１の接続導体と、
    前記第２の電極と前記第２のトランジスタの前記出力端子とを電気的に接続する第２の接続導体とを具備して成り、
    前記半導体チップは、前記第１のトランジスタの前記入力端子と前記第１の電極とが対向し、前記第２のトランジスタの前記出力端子と前記第２の電極とが対向するように配置され、
    前記第１の接続導体の両端のボンディング部間を結ぶ第１の補助線で定義される第１の方向と、前記第２の接続導体の両端のボンディング部間を結ぶ第２の補助線で定義される第２の方向との成す角は、７２〜１８０度の範囲内であり、
    前記第１のトランジスタの前記入力端子に入力された信号を電圧増幅し、前記第２のトランジスタの前記出力端子から、電圧増幅された前記信号を出力することを特徴とする高周波電力増幅器モジュール。
  7. 請求項６において、
    前記第１のトランジスタの前記出力端子と前記第２のトランジスタの前記入力端子とは整合回路を介して互いに接続されていることを特徴とする高周波電力増幅器モジュール。
  8. 請求項６において、
    前記第１および第２のトランジスタの各々は、ゲート、ソース、およびドレインを有する電界効果トランジスタを含んで成り、
    前記第１のトランジスタの前記入力端子は、前記第１のトランジスタの前記電界効果トランジスタの前記ゲートであり、
    前記第２のトランジスタの前記出力端子は、前記第２のトランジスタの前記電界効果トランジスタの前記ドレインであることを特徴とする高周波電力増幅器モジュール。
  9. 請求項６において、
    前記第１および第２のトランジスタの各々は、バイポーラトランジスタであることを特徴とする高周波電力増幅器モジュール。
  10. 請求項６において、
    前記第１のトランジスタの前記入力端子と前記第２のトランジスタの前記出力端子とのボンディング部間の距離は０．３ｍｍ以上であり、前記第１および第２のトランジスタの安定係数は１以上であることを特徴とする高周波電力増幅器モジュール。
  11. 基板と、
    前記基板の１つの面に配置される第１および第２の電極と、
    前記基板に搭載され、入力端子および出力端子を有する第１および第２のトランジスタを有して成る四辺形状の半導体チップと、
    前記第１の電極と前記第１のトランジスタの前記入力端子とを電気的に接続する第１の接続導体と、
    前記第２の電極と前記第２のトランジスタの前記出力端子とを電気的に接続する第２の接続導体とを具備して成り、
    前記半導体チップは、前記第１のトランジスタの前記入力端子と前記第１の電極とが対向し、前記第２のトランジスタの前記出力端子と前記第２の電極とが対向するように配置され、
    前記第１の接続導体は第１の方向に延在し、前記第２の接続導体は前記第１の方向とは異なる第２の方向に延在し、
    前記第１の方向と前記第２の方向との成す角が、前記基板の前記１つの面を平面図として見た場合に７２〜１８０度の範囲内であることにより、前記第２のトランジスタの前記出力端子から出力される信号から前記第１のトランジスタの前記入力端子に入力される信号へ正帰還が働くことを防止し、
    前記第１のトランジスタの前記入力端子に入力された信号を電圧増幅し、前記第２のトランジスタの前記出力端子から、電圧増幅された前記信号を出力することを特徴とする高周波電力増幅器モジュール。
  12. 請求項１１において、
    前記第１のトランジスタの前記出力端子と前記第２のトランジスタの前記入力端子とは整合回路を介して互いに接続されていることを特徴とする高周波電力増幅器モジュール。
  13. 請求項１１において、
    前記第１および第２のトランジスタの各々は、ゲート、ソース、およびドレインを有する電界効果トランジスタを含んで成り、
    前記第１のトランジスタの前記入力端子は、前記第１のトランジスタの前記電界効果トランジスタの前記ゲートであり、
    前記第２のトランジスタの前記出力端子は、前記第２のトランジスタの前記電界効果トランジスタの前記ドレインであることを特徴とする高周波電力増幅器モジュール。
  14. 請求項１１において、
    前記第１および第２のトランジスタの各々は、バイポーラトランジスタであることを特徴とする高周波電力増幅器モジュール。
  15. 請求項１１において、
    前記第１のトランジスタの前記入力端子と前記第２のトランジスタの前記出力端子とのボンディング部間の距離は０．３ｍｍ以上であり、前記第１および第２のトランジスタの安定係数は１以上であることを特徴とする高周波電力増幅器モジュール。
  16. 請求項１において、
    前記第１の方向と前記第２の方向との成す角は、前記基板の前記１つの面を平面図として見た場合に略９０度であることを特徴とする高周波電力増幅器モジュール。
  17. 請求項１６において、
    前記第１のトランジスタの前記出力端子と前記第２のトランジスタの前記入力端子とは整合回路を介して互いに接続されていることを特徴とする高周波電力増幅器モジュール。
  18. 請求項１６において、
    前記第１および第２のトランジスタの各々は、ゲート、ソース、およびドレインを有する電界効果トランジスタを含んで成り、
    前記第１のトランジスタの前記入力端子は、前記第１のトランジスタの前記電界効果トランジスタの前記ゲートであり、
    前記第２のトランジスタの前記出力端子は、前記第２のトランジスタの前記電界効果トランジスタの前記ドレインであることを特徴とする高周波電力増幅器モジュール。
  19. 請求項１６において、
    前記第１および第２のトランジスタの各々は、バイポーラトランジスタであることを特徴とする高周波電力増幅器モジュール。
  20. 請求項１６において、
    前記第１のトランジスタの前記入力端子と前記第２のトランジスタの前記出力端子とのボンディング部間の距離は０．３ｍｍ以上であり、前記第１および第２のトランジスタの安定係数は１以上であることを特徴とする高周波電力増幅器モジュール。
  21. 基板と、
    前記基板の１つの面に配置される第１および第２の電極と、
    前記基板に搭載され、入力端子および出力端子を有する第１および第２のトランジスタを有して成る四辺形状の半導体チップと、
    前記第１の電極と前記第１のトランジスタの前記入力端子とを電気的に接続する第１の接続導体と、
    前記第２の電極と前記第２のトランジスタの前記出力端子とを電気的に接続する第２の接続導体とを具備して成り、
    前記半導体チップは、前記第１のトランジスタの前記入力端子と前記第１の電極とが対向し、前記第２のトランジスタの前記出力端子と前記第２の電極とが対向するように配置され、
    前記第２のトランジスタは電界効果トランジスタであり、
    前記第２のトランジスタの前記出力端子は、前記第１のトランジスタの前記入力端子に入力された信号を出力する前記第２のトランジスタのドレイン端子であり、
    前記第１の接続導体は第１の方向に延在し、前記第２の接続導体は前記第１の方向とは異なる第２の方向に延在し、
    前記第１の方向と前記第２の方向との成す角は、前記基板の前記１つの面を平面図として見た場合に７２〜１８０度の範囲内であることを特徴とする高周波電力増幅器モジュール。
  22. 請求項２１において、
    前記第１のトランジスタの前記出力端子と前記第２のトランジスタの前記入力端子とは整合回路を介して互いに接続されていることを特徴とする高周波電力増幅器モジュール。
  23. 請求項２１において、
    前記第１のトランジスタの前記入力端子と前記第２のトランジスタの前記出力端子とのボンディング部間の距離は０．３ｍｍであり、前記第１および第２のトランジスタの安定係数は１以上であることを特徴とする高周波電力増幅器モジュール。
JP04104599A 1998-07-06 1999-02-19 高周波電力増幅器モジュール Expired - Fee Related JP3667136B2 (ja)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP04104599A JP3667136B2 (ja) 1999-02-19 1999-02-19 高周波電力増幅器モジュール
TW088110698A TW473882B (en) 1998-07-06 1999-06-25 Semiconductor device
EP99112588A EP0971411B1 (en) 1998-07-06 1999-07-01 Semiconductor device
DE69935182T DE69935182T2 (de) 1998-07-06 1999-07-01 Halbleiteranordnung
EP06027122A EP1770777A3 (en) 1998-07-06 1999-07-01 Semiconductor device with a shielding bond wire
US09/345,505 US6330165B1 (en) 1998-07-06 1999-07-01 Semiconductor device
US09/970,668 US6489680B2 (en) 1998-07-06 2001-10-05 Semiconductor device
US10/291,840 US6943441B2 (en) 1998-07-06 2002-11-12 Semiconductor device
US11/194,701 US7068521B2 (en) 1998-07-06 2005-08-02 Semiconductor device
US11/451,579 US20070001300A1 (en) 1998-07-06 2006-06-13 Semiconductor device
US11/905,421 US7525813B2 (en) 1998-07-06 2007-10-01 Semiconductor device
US12/394,421 US7817437B2 (en) 1998-07-06 2009-02-27 Semiconductor device
US12/787,154 US8295057B2 (en) 1998-07-06 2010-05-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04104599A JP3667136B2 (ja) 1999-02-19 1999-02-19 高周波電力増幅器モジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004150427A Division JP4153898B2 (ja) 2004-05-20 2004-05-20 高周波電力増幅器モジュール

Publications (3)

Publication Number Publication Date
JP2000243779A JP2000243779A (ja) 2000-09-08
JP2000243779A5 JP2000243779A5 (ja) 2005-04-07
JP3667136B2 true JP3667136B2 (ja) 2005-07-06

Family

ID=12597443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04104599A Expired - Fee Related JP3667136B2 (ja) 1998-07-06 1999-02-19 高周波電力増幅器モジュール

Country Status (1)

Country Link
JP (1) JP3667136B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093419A (ja) * 2004-09-24 2006-04-06 Oki Electric Ind Co Ltd 半導体装置及びその実装方法

Also Published As

Publication number Publication date
JP2000243779A (ja) 2000-09-08

Similar Documents

Publication Publication Date Title
US6489680B2 (en) Semiconductor device
US8295057B2 (en) Semiconductor device
US7952434B2 (en) Semiconductor device
JP5589428B2 (ja) 伝送線路、インピーダンス変換器、集積回路搭載装置および通信機モジュール
CN210246699U (zh) 功率放大模块
US6414387B1 (en) Semiconductor device including a chip having high-frequency circuit blocks
JP5812158B2 (ja) 伝送線路、インピーダンス変換器、集積回路搭載装置および通信機モジュール
JPH11238851A (ja) 集積回路装置およびそれを用いた通信機
JP2755250B2 (ja) 半導体集積回路
JP3667136B2 (ja) 高周波電力増幅器モジュール
JP2006528854A (ja) 小型インピーダンス変換回路
JP4153898B2 (ja) 高周波電力増幅器モジュール
JP2008228347A (ja) 高周波電力増幅器モジュール
JPH11204728A (ja) 高周波半導体装置
JPH07321130A (ja) 半導体装置
JP2002171144A (ja) 高周波増幅器
JPH04261206A (ja) 増幅器
JP2005051062A (ja) 半導体装置
KR20000011461A (ko) 반도체장치
JPH08125198A (ja) 半導体装置
JPH10125796A (ja) ヘテロ接合バイポーラトランジスタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040520

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20040520

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040520

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20040623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050405

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080415

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110415

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110415

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110415

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees