JPH11238851A - 集積回路装置およびそれを用いた通信機 - Google Patents

集積回路装置およびそれを用いた通信機

Info

Publication number
JPH11238851A
JPH11238851A JP3947598A JP3947598A JPH11238851A JP H11238851 A JPH11238851 A JP H11238851A JP 3947598 A JP3947598 A JP 3947598A JP 3947598 A JP3947598 A JP 3947598A JP H11238851 A JPH11238851 A JP H11238851A
Authority
JP
Japan
Prior art keywords
wiring
amplifier
input
output
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3947598A
Other languages
English (en)
Inventor
Ippei Doi
一平 土井
Hidetoshi Matsumoto
秀俊 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3947598A priority Critical patent/JPH11238851A/ja
Publication of JPH11238851A publication Critical patent/JPH11238851A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Microwave Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 入出力端子と半導体増幅素子の入出力電極を
複数の配線で接続するマイクロ波増幅器の利得，電力付
加効率，歪み特性の向上。 【解決手段】 入出力端子と半導体増幅素子の入出力電
極を複数の配線で接続するマイクロ波増幅器であって、
複数の配線による配線列における各配線のインピーダン
ス値を中央列の配線で最も小さくし、配線列の端に向か
う程各配線のインピーダンス値を大きくし、各配線にお
ける伝送電力の均一化を図り、マイクロ波増幅器の利
得，電力付加効率，歪み特性の向上を図る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マイクロ波からミ
リ波におよぶ周波数帯（動作周波数１００ｃｍから１ｍ
ｍ）で用いられる高周波パワーモジュール等の集積回路
装置およびそれを用いた通信機に係わり、特に、マイク
ロ波からミリ波におよぶ周波数帯において半導体増幅器
を高効率、低歪みで動作させることを可能とする電力分
配回路および電力合成回路に適用して有効な技術に関す
る。
【０００２】
【従来の技術】近年、移動体通信用途などを中心とし
て、マイクロ波以上の周波数帯で動作する化合物半導体
素子の需要が拡大している。特に、ヒ化ガリウム等を材
料とする電界効果トランジスタにより構成される増幅器
（電力増幅器）は、上記用途においてキーデバイスとな
っており、高周波領域での高い付加電力効率と低歪みの
増幅性能が要求されると同時に、特に携帯端末等の民生
用小型機器に応用される場合には高い集積度が要求され
る。
【０００３】このため前記増幅器は、高周波特性と集積
度において優れた、ハイブリッド・マイクロ波集積回路
あるいはモノリシック・マイクロ波集積回路（ＭＭＩ
Ｃ）の形で提供されることが多い。
【０００４】このような集積回路装置については、たと
えば、日立評論社発行「日立評論」VOL.75 No.4(1994-
4) 、Ｐ21〜Ｐ26〔高周波電力増幅用ＭＯＳ・パワーモ
ジュール〕や、工業調査会発行「電子材料」1995年４月
号、Ｐ59〜Ｐ63〔ＰＨＳ送信用ＧａＡｓパワーアンプモ
ジュール〕に記載されている。
【０００５】また、無線通信機を構成する発振器や混合
器にも増幅器が組み込まれている。マイクロ波・ミリ波
回路部品としてのトランジスタ発振器については、株式
会社オーム社発行、「電子情報通信ハンドブック第１分
冊」、P539およびP540に記載されている。
【０００６】混合器については、IEEE TRANSACTIONS ON
MICROWAVE THEORY AND TECHNIQUES,Vol.MTT-33,No.2,F
ebruary,1985,pp105-pp110に記載されている。
【０００７】
【発明が解決しようとする課題】従来技術により構成さ
れるこのような集積回路装置の一例を図９に示す。図９
は１段型の増幅器（電力増幅器）２００を模式的に示す
ものである。
【０００８】増幅器２００を構成する回路基板２１０の
金属からなるチップ支持台２０３上には、長方形板のヒ
化ガリウム（ＧａＡｓ）からなる半導体チップ（化合物
半導体チップ）２０１が固定されている。
【０００９】前記半導体チップ２０１の表層部分には、
ハッチングで示すように電界効果トランジスタ（半導体
増幅素子）２０２が設けられている。この電界効果トラ
ンジスタ２０２が形成された領域は細長の矩形形状にな
っている。
【００１０】前記電界効果トランジスタ２０２の両側縁
の一方（図９で左側）には入力電極２１１が、他方（図
９で右側）には出力電極２１２がそれぞれ一列に並んで
設けられている。特に限定はされないが、図９では、入
力電極２１１および出力電極２１２はそれぞれ６個一列
に配列されている。
【００１１】また、前記半導体チップ２０１の一側には
入力配線２０４に連なる入力端子２１３が、他側には出
力配線２０８に連なる出力端子２１４が近接して配置さ
れている。これら入力端子２１３および出力端子２１４
は、前記入力電極２１１および出力電極２１２に一端が
接続されるワイヤ２０６，２０９の他端がそれぞれ接続
されるため、その幅が前記電界効果トランジスタ２０２
の領域の長さに近似して広くなっている。
【００１２】前記入力電極２１１と入力端子２１３を接
続するワイヤ２０６、および出力電極２１２と出力端子
２１４を接続するワイヤ２０９は、それぞれ並列配線と
なり、入力側および出力側でそれぞれ配線列を構成して
いる。前記ワイヤ２０６，２０９は、たとえば金線で形
成されている。
【００１３】また、前記入力配線２０４の途中には入力
側インピーダンス整合回路２０５が設けられ、前記出力
配線２０８の途中には出力側インピーダンス整合回路２
０７が設けられている。
【００１４】前記入力配線２０４や入力端子２１３およ
び出力配線２０８や出力端子２１４は、回路基板２１０
の表面に設けた導体層によって形成されている。
【００１５】図１０は電界効果トランジスタ２０２の電
極パターンを模式的に示す拡大平面図であり、図１１は
図１０のＡ−Ａ線に沿う断面図である。
【００１６】図１１に示すように、半導体チップ２０１
を構成する半絶縁性のＧａＡｓ基板８１０の表面には、
チャネル層（領域）８１１が形成され、このチャネル層
８１１上には、電界効果トランジスタ（ＦＥＴ）を構成
するゲート（Ｇ）電極７０１，ソース（Ｓ）電極７０
３，ドレイン（Ｄ）電極７０２が形成されている。ゲー
ト電極７０１はショットキーバリヤー接合構造となる。
【００１７】ＦＥＴの動作時には、チャネル領域８１１
を通して、ソース電極７０３からドレイン電極７０２へ
流れる電流量を、ゲート電極７０１に印加する電位によ
って制御する。
【００１８】また、図１０に示すように、ゲート電極７
０１，ドレイン電極７０２，ソース電極７０３の各電極
パターンは、電流を各部で均一に流すように、また高出
力化を図るために、図１１の破線で囲んだ部分で示すＦ
ＥＴを構成する基本単位（ＦＥＴ単位構造８０１）を多
数並列状に配置した所謂櫛歯状パターンになっている。
【００１９】また、各電極には複数のボンディングパッ
ドが設けられ、このボンディングパッドにはワイヤ２０
６，２０９が接続される。このボンディングパッドは給
電点になる。
【００２０】前記ワイヤ２０６，２０９の長さは、電界
効果トランジスタ２０２を各部で均一に動作させるべく
略同一の長さになるようにワイヤボンディングされる。
また、当然にしてワイヤの直径も同じとなっている。
【００２１】また、給電点（ボンディングパッド）の数
が少ないと、各ＦＥＴ単位構造８０１の入出力信号に位
相のずれが生じ、電界効果トランジスタ２０２全体とし
ての出力が低下するので、図１０に示すように、通常、
ＦＥＴ単位構造８０１の数個につき１つの給電点（ボン
ディングパッド）が配置される。
【００２２】図９および図１０では前述のように各電極
の給電点は６個となっている。すなわち、図１０に示す
ようにゲート電極７０１の給電点はＧ１〜Ｇ６であり、
ドレイン電極７０２の給電点はＤ１〜Ｄ６であり、ソー
ス電極７０３の給電点はＳ１〜Ｓ６である。
【００２３】給電点はＧ１〜Ｇ６が入力電極２１１にな
り、給電点はＤ１〜Ｄ６が出力電極２１２になる。ま
た、給電点はＳ１〜Ｓ６はグランド配線に接続される。
グランド配線に電極を電気的に接続する手段としては、
（１）ワイヤで接続する場合と、（２）半導体チップ２
０１の裏面にまで電極を延在させ、半導体チップ２０１
をチップ支持台２０３に接続した際、グランド電位にさ
れるチップ支持台２０３に裏面の電極を接続する手段と
がある。
【００２４】本例ではワイヤを用いず半導体チップ２０
１の裏面からの接続でソース電極７０３をグランド配線
に接続する構造を示してある。
【００２５】このような電力増幅器２００では、入力端
子２１３から供給される入力電力は、入力側インピーダ
ンス整合回路２０５を経て、複数のワイヤ２０６に分岐
されて電界効果トランジスタ２０２に分配入力される。
電界効果トランジスタ２０２で増幅された出力電力は、
複数のワイヤ２０９により合成され、出力側インピーダ
ンス整合回路２０７を経て出力配線２０８へ送電され
る。
【００２６】
【発明が解決しようとする課題】電力増幅器２００で
は、特に民生用途の場合、装置の小型化のため１段当た
りの出力電力が大きいことが要求されるので、並列に配
置するＦＥＴ単位構造８０１の数が多いことが望まし
い。ところがＦＥＴ単位構造８０１の数を増やすにつれ
て全体としての増幅利得や電力付加効率などが低下する
という現象が、たとえば、電子情報通信学会、1992年発
行「ＧａＡｓ電界効果トランジスタの基礎」、P195〜P1
98に報告されている。
【００２７】そこで、たとえば、電力利得の低下のため
所望の電力利得を得られない場合には、半導体チップ２
０１のサイズを大きくしてＦＥＴ単位構造８０１の数を
更に増やしたり、あるいは電力増幅器２００を多段に組
むなどの必要が生ずる。
【００２８】しかし、このような手段の採用は集積回路
装置の小型化，低コスト化を阻む大きな要因になるとと
もに、電力付加効率が低下するので、消費電力が増大
し、特に省電力が要求される携帯機器用途において問題
が生ずる。
【００２９】また、従来では、電界効果トランジスタ全
体として理想的な特性を得るために、各ボンディングパ
ッドと入出力端子とを接続するワイヤ２０６，２０９を
同一構造としている。すなわち、ワイヤは同一ロットで
生産された組成や太さが同一であるものを使用して略同
一長さになるようにワイヤボンディングを行っている。
これにより、各ＦＥＴ単位構造を均一に動作させて電界
効果トランジスタの入出力電力を均等になるようにして
いる。
【００３０】ところで、本発明者はマイクロ波以上の領
域で使用される増幅器における特性向上の検討におい
て、複数のワイヤ（配線列）による入力電力の分配およ
び出力電力の合成における高周波電力の伝送の様態につ
いて、詳細に調べた結果、均等な形状に各ワイヤ（ボン
ディングワイヤ）を形成しても、伝送電力がワイヤ毎に
異なることを知見した。
【００３１】具体的には、図１２に示すように、中央列
のワイヤの伝送電力が最も少なく、端に向かう程ワイヤ
の伝送電力が大きくなり、特に両端のワイヤでの伝送電
力が際立って高いことを見いだした。図１２は従来の電
力増幅器の入出力側の配線列（ワイヤ列）における伝送
電力の分布を示すグラフである。このグラフは、ワイヤ
２０６，２０９をそれぞれ７本にした例である。
【００３２】さらに、上記の如き伝送電力の偏りは、一
般に高周波になる程、また電界効果トランジスタの幅が
広い程〔すなわち、ワイヤの本数（配線列数）が多い
程〕甚だしいことも確認した。前記伝送電力の偏りは、
およそ０．５ＧHz前後から発生することも確認してい
る。
【００３３】このように、従来は均等であると考えられ
てきた各ワイヤの伝送電力に、実際には偏りがあること
から、各ＦＥＴ単位構造の動作状態が不均一となり、電
界効果トランジスタ全体としての特性の低下が生ずるこ
とが判明した。
【００３４】すなわち、電界効果トランジスタの端部に
は大きな入力信号（ゲート信号）電力が供給されるのに
対し、他の大部分には不十分な入力信号電力しか供給さ
れないので、電界効果トランジスタ全体としての出力が
低下する。
【００３５】一方、電源（電池）より供給される直流バ
イアス電流は各部に均等に流れるので、ＦＥＴ端部領域
以外は入力信号電力に比して過剰にバイアス電力が消費
されることとなり、全体としての電力効率が低下する。
【００３６】さらに、入力信号電力のレンジを上げてい
った時、ＦＥＴ領域の端部への供給電力が過大となり、
端部の出力の飽和が早く現われるので、ＦＥＴ領域全体
としては、無歪みで増幅できる入力電力のレンジが狭ま
る。
【００３７】本発明の目的は、複数の配線による入力電
力の分配および出力電力の合成において各配線に均等に
伝送電力を流すことができるマイクロ波以上の領域で使
用される増幅器（高周波用増幅器）を有する集積回路装
置，混合器,発振器および通信機を提供することにあ
る。
【００３８】本発明の他の目的は、利得が高い高周波用
増幅器を有する集積回路装置，混合器,発振器および通
信機を提供することにある。
【００３９】本発明の他の目的は、電力付加効率が高い
高周波用増幅器を有する集積回路装置，混合器,発振器
および通信機を提供することにある。
【００４０】本発明の他の目的は、歪み特性の良好な高
周波用増幅器を有する集積回路装置，混合器,発振器お
よび通信機を提供することにある。
【００４１】本発明の他の目的は、小型化、低コスト化
が達成できる高周波用増幅器を有する集積回路装置，混
合器,発振器および通信機を提供することにある。
【００４２】本発明の他の目的は、低消費電力で小型低
価格のセルラー電話機を提供することにある。
【００４３】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【００４４】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【００４５】（１）半導体増幅素子の入出力電極と入出
力配線の入出力端子とが並列に延在する複数の配線で接
続されてなる増幅器を有するマイクロ波以上の領域で使
用される集積回路装置であって、入力側および出力側の
各配線列において所定の配線のインピーダンスが他の配
線のインピーダンスと異なるように構成され、かつ入力
側および出力側の少なくとも一方の配線列でインピーダ
ンス分布が存在している。前記配線列において最外側列
の配線のインピーダンスが他より大きくなっている。前
記インピーダンスは前記配線列のいずれか一方の最外側
列の配線から順次配線列内方に向かうにつれて徐々に小
さくなり途中から順次増大している。インピーダンスの
大小は配線長の長短または／および配線の断面積の小大
で構成されている。前記配線は導電性のワイヤまたはマ
イクロストリップ線路で形成されている。たとえば、配
線はワイヤで形成され、インピーダンスの大小は配線長
の長短で構成されている。
【００４６】（２）前記手段（１）の構成において、前
記配線列において一方の最外側列の配線のインピーダン
スと他方の最外側列の配線のインピーダンスが相互に異
なっている。たとえば、前記端の両列（最外側列）の配
線において回路構成上受ける熱の影響に違いがある場
合、熱の影響を受ける端の列の配線のインピーダンス
は、熱の影響を受けない反対側の端の列の配線のインピ
ーダンスよりも大きくなっている。
【００４７】（３）前記増幅器を複数段接続した高出力
増幅器を有する集積回路装置であって、前記増幅器の一
つ以上は前記手段（１）または手段（２）の構成になっ
ている。
【００４８】（４）増幅器と、増幅器を構成部品の一つ
とする混合器および発振器を有する通信機であって、前
記増幅器のうちの一つ以上の増幅器は前記手段（１）乃
至手段（３）の構成になっている。
【００４９】（５）増幅器を組み込んだ混合器であっ
て、前記増幅器は前記手段（１）乃至手段（３）の構成
になっている。
【００５０】（６）増幅器を組み込んだ発振器であっ
て、前記増幅器は前記手段（１）乃至手段（３）の構成
になっている。
【００５１】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【００５２】（実施形態１）図１および図２は本実施形
態１のマイクロ波以上の領域で使用される高周波用増幅
器に係わる図であり、図１は模式的平面図、図２は断面
図である。
【００５３】図１に示す電力増幅器２００は１段型の増
幅器であり、従来の増幅器である図９に対応し、入力側
および出力側のワイヤ列の構造の他は図９と同様のもの
である。
【００５４】すなわち、電力増幅器２００の回路基板２
１０の金属からなるチップ支持台２０３上には、半導体
チップ（化合物半導体チップ）２０１が固定されてい
る。この半導体チップ２０１の表層部分には、ハッチン
グで示すように矩形状に半導体増幅素子（電界効果トラ
ンジスタ：ＧａＡｓ−ＭＥＳＦＥＴ）２０２が形成され
ている。
【００５５】前記半導体増幅素子２０２の両側縁の一方
（図１で左側）には入力電極２１１が、他方（図１で右
側）には出力電極２１２がそれぞれ一列に並んで設けら
れている。特に限定はされないが、図１では、入力電極
２１１および出力電極２１２はそれぞれ７個一列に配列
されている。また、入力電極２１１はゲート電極であ
り、出力電極２１２はドレイン電極である。ソース電極
は半導体チップ２０１の裏面でグランド電位になるチッ
プ支持台２０３に電気的に接続される。
【００５６】また、前記半導体チップ２０１の一側には
入力配線２０４に連なる幅広の入力端子２１３が、他側
には出力配線２０８に連なる幅広の出力端子２１４が近
接して配置されている。
【００５７】前記入力端子２１３と入力電極２１１は７
本のワイヤ１０１で接続され、前記出力端子２１４と出
力電極２１２は７本のワイヤ１０２で接続されている。
入力側の７本のワイヤ１０１はそれぞれ並列に接続され
てワイヤ列を構成している。このワイヤ列において中央
列のワイヤが最も短く、ワイヤ列の端に向かうワイヤ程
ワイヤ長が長くなっている。ワイヤは、たとえば金線か
らなっている。
【００５８】また、出力側の７本のワイヤ１０２はそれ
ぞれ並列に接続されてワイヤ列を構成している。そし
て、このワイヤ列においても中央列のワイヤが最も短
く、ワイヤ列の端に向かう程ワイヤ長が長くなってい
る。
【００５９】これにより、ワイヤ列の最外側列のワイヤ
（端の列のワイヤ）程ワイヤの自己インダクタンスが大
きくなり、より電流が流れ難くなる。
【００６０】すなわち、この構成は、各ワイヤ（配線）
のインピーダンスをそれぞれ変化させて、全てのワイヤ
で略均一の伝送電力を得るためであり、本発明者によっ
て得た図１２のグラフで示す同一の長さのワイヤにおけ
る伝送電力の分布の違いを解消させるためのものであ
る。
【００６１】本実施形態１では、中央列のワイヤのワイ
ヤ長が最も短くなり、ワイヤ列の端に向かうに連れてワ
イヤ長を等差級数的に増大させたものである。これによ
り、各ワイヤ１０１において、また各ワイヤ１０２にお
いて伝送電力が均一化されることになる。
【００６２】各ワイヤは組成が同じであり、電気伝導率
が同一である。また、ワイヤの太さも同一である。これ
によって、ワイヤ長を選択することによって適宜所定の
インピーダンスを得ることができる。
【００６３】以下、本発明の原理を詳細に説明しつつ、
各ワイヤの長さを決定する方法について説明する。
【００６４】説明を具体的にするため、従来技術例であ
る図９において、ワイヤの直径を０．０３ｍｍ、その長
さを１ｍｍとする。このボンディングワイヤは円弧を成
すような形状で張られているとする。ボンディングワイ
ヤの間隔は０．３ｍｍとする。これらの寸法は、実用に
供されている、ＧａＡｓ−ＭＥＳＦＥＴによる電力増幅
装置における典型的な値である。
【００６５】本発明者は、この寸法の下で、ワイヤ（ボ
ンディングワイヤ）が７本平行に張られている場合に、
入力側端子より２ＧHzの交流電力を給電した時、各ボン
ディングワイヤを流れる電力量を、電磁界シミュレーシ
ョンにより算出した。その結果、図１２に示すように電
力量に著しい不均一性が見られた。特に、ワイヤ列（配
線列）の端のボンディングワイヤ（最外側列のワイヤ）
に沿う伝送電力は、中央列のボンディングワイヤと比較
しておよそ１．７倍に及んでいる。
【００６６】最外側列のボンディングワイヤに沿って大
きな電力が伝わる理由は、複数のボンディングワイヤが
近接して走っていることにより、ボンディングワイヤ間
に電磁気的な結合が生ずるためである。すなわち、ボン
ディングワイヤを横切る方向に結合電磁界のモードが発
生し、最外側列のボンディングワイヤが、このモードの
電位的な開放端となり、電荷が集積する部位となるので
ある。
【００６７】このように各ボンディングワイヤが供給す
る電力量が異なるので、ＦＥＴ単位構造が不均一動作
し、半導体増幅素子全体としての出力，歪特性および効
率が低下するという問題が発生する。
【００６８】上記説明の通り電力伝送の不均一分布は、
ボンディングワイヤが近接して設置されることに起因す
るので、図１０に示す如く、素子の集積度を高めるため
にＦＥＴ単位構造を近接して並列配置してあるような従
来の半導体増幅素子構成では避けられない現象であっ
た。
【００６９】そこで、本発明ではこのような不均一な電
力分布を補償するため、端部に近いほどインピーダンス
が大きくなるように各ボンディングワイヤのインピーダ
ンスを調整してあるような装置を提供する。
【００７０】具体的には、前述の計算で得られた各ボン
ディングワイヤの伝送電力にほぼ比例するような大きさ
のインピーダンスを有するよう、各ボンディングワイヤ
の形状を調節する。
【００７１】そこで、本実施形態１では、図１に示すよ
うに図１２に示された伝送電力量にほぼ比例するよう
に、各ワイヤ（ボンディングワイヤ）の相対的な長さを
設定したものである。
【００７２】本実施形態１では、ワイヤ長を等差級数的
に変化させたが、図１２のグラフによる伝送電力の大き
さの違いを解消するようにワイヤ長を設定してもよい。
そして、この場合がワイヤ列の各ワイヤの伝送電力が均
一化する。
【００７３】また、入力側および出力側のワイヤ列のワ
イヤ本数は同一である必要もなく、かつその数も実施形
態に限定されない。
【００７４】一方、前記入力配線２０４の途中には入力
側インピーダンス整合回路２０５が設けられ、前記出力
配線２０８の途中には出力側インピーダンス整合回路２
０７が設けられている。前記入力配線２０４や入力端子
２１３および出力配線２０８や出力端子２１４は、回路
基板２１０の表面に設けた導体層によって形成されてい
る。
【００７５】半導体チップ２０１が固定されるチップ支
持台２０３は、半導体増幅素子２０２で発生される熱を
パッケージの外部に伝達する部材となる。このため、図
２に示すように、前記チップ支持台２０３は回路基板２
１０に穿たれた穴に入れられ、回路基板２１０が固定さ
れるパッケージのフランジ（パッケージ本体）４に直接
固定される。フランジ４は金属からなり、前記半導体増
幅素子２０２で発生した熱をチップ支持台２０３を介し
てフランジ４に伝達し、電力増幅器２００が実装される
実装基板等に放散するようになっている。チップ支持台
２０３は前記穴に固定される場合もある。
【００７６】このような電力増幅器２００では、入力端
子２１３から供給される入力電力は、入力側インピーダ
ンス整合回路２０５を経て、複数のワイヤ１０１に分岐
されて電界効果トランジスタ２０２に分配入力される。
また、電界効果トランジスタ２０２で増幅された出力電
力は、複数のワイヤ１０２により合成され、出力側イン
ピーダンス整合回路２０７を経て出力配線２０８へ送電
される。
【００７７】入力側の複数のワイヤ１０１による配線列
において、それぞれインピーダンスを変化させあること
から、各ワイヤ１０１で均一に電流が流れる。また、出
力側の複数のワイヤ１０２による配線列において、それ
ぞれインピーダンスを変化させあることから、各ワイヤ
１０２で均一に電流が流れる。
【００７８】この結果、電力増幅器２００の利得および
電力付加効率が向上し、歪み特性が良好になる。
【００７９】以上述べてきたように、本発明が提供する
電力増幅器を用いる場合、半導体増幅素子の各部を均一
に動作させることができるので、本発明を適用しない場
合に比べて、半導体増幅素子全体としての特性（増幅利
得、増幅歪み特性、効率など）を向上させることができ
る。
【００８０】したがって、本発明が提供する集積回路装
置は、マイクロ波帯の無線通信システムに用いられる部
品やモジュール全般、たとえば高出力増幅器（高周波パ
ワーモジュール），発振器および混合器などに適用可能
である。
【００８１】以下では、本実施形態１の電力増幅器を多
段に組み込んだ集積回路装置（高周波パワーモジュー
ル）およびその高周波パワーモジュールを組み込んだ通
信機、たとえば、セルラー電話機について説明する。
【００８２】携帯電話のなかで、本発明と関わる送受信
装置１０００の構成を図５に示す。マイクロフォン等に
より入力されベースバンド信号に変換された音声は、変
調器１００１により、決められた無線通信プロトコルに
従い所定の形式の信号に変換される。この信号は、発振
器１００２により発振されるマイクロ波と、混合器１０
０３により混合されてマイクロ波帯の信号に変換され
る。この信号はマイクロ波増幅装置１００４により、所
定の強度まで増幅され、アンテナ共用器１００５を経
て、アンテナ１００６より送信される。
【００８３】一方、前記アンテナ１００６で受信した信
号は、混合器１００７により、前記発振器１００２で発
振されるマイクロ波と混合されて、中間周波数帯ＩＦの
信号に変換される。この信号はＩＦ増幅器１００８によ
り所定のレベルに増幅された後、復調器１００９により
前記無線通信プロトコルに従ってベースバンド信号に変
換され、音声として復元された後、スピーカー等に出力
される。
【００８４】上記装置のうち、マイクロ波増幅装置１０
０４、ＩＦ増幅器１００８に本発明の増幅器（増幅装
置）を適用すれば、その低歪みの増幅特性により、音声
歪みの少ない携帯電話が提供される。
【００８５】また、マイクロ波増幅装置１００４は送受
信装置１０００のなかでも特に消費電力の大きい部分で
あり、本発明の増幅装置の高効率性により省電力化を図
ることができる。
【００８６】さらに、ＩＦ増幅器１００８を本発明によ
る増幅装置を用いて構成する場合、従来に比べてより高
周波側でも良好な増幅特性を有するので、中間周波数帯
ＩＦを従来より高周波側に設定できる。これにより、信
号の伝送量を増加させることができるので、上記送受信
機１０００をデジタルデータ転送に利用する場合、有利
な構成となる。
【００８７】なお、上記通信機の構成のうち、発振器１
００２および混合器１００７にトランジスタを用いる場
合には、そのトランジスタとして、本発明による増幅器
を用いることも勿論可能である。
【００８８】つぎに、前記マイクロ波増幅装置１００４
およびＩＦ増幅器１００８等に使用できる高周波パワー
モジュール（集積回路装置）について説明する。
【００８９】高周波パワーモジュール１は、外観的に
は、図３に示すように、ケース構造のパッケージ２の両
端下縁から表面実装用フィン１０を横方向に突出させる
とともに、パッケージ２の一側面側に面付け形状のリー
ド３を突出させた構造となっている。
【００９０】前記パッケージ２は、フランジ４と、この
フランジ４に係止部を介して着脱自在に嵌合されるキャ
ップ５とで形成されている。前記フランジ４およびキャ
ップ５は金属で作製されている。
【００９１】フランジ４は、その上面に図４に示すよう
な回路基板２１０を載置固定する長方形板となるととも
に、両端に前記表面実装用フィン１０を有する構造にな
っている。また、フランジ４は、前記回路基板２１０に
固定された半導体増幅素子等の能動素子から発生される
熱を前記表面実装用フィン１０を介して実装基板に伝達
するように熱伝導性の良好な金属で形成されている。
【００９２】キャップ５は、下側が開口した箱型構造と
なり、フランジ４上の回路基板２１０やこの回路基板２
１０上に搭載される能動部品、チップ抵抗やチップコン
デンサ等の受動部品等を覆い保護する構造になってい
る。
【００９３】図示はしないが前記回路基板２１０は半田
等の導電性接合材を介して電気・機械的にフランジ４上
に固定されている。また、回路基板２１０の下面の接合
面にはグランド配線が形成され、フランジ４は電気的に
は接地電位となる。
【００９４】前記リード３は前記回路基板２１０の一縁
に固定され、かつ所定の配線部分に電気的に接続されて
いる。
【００９５】高周波パワーモジュール１は、たとえば、
本実施形態１の構成の増幅器を電気的に２段に組み込ん
だ高出力高周波パワーモジュールとなっている。
【００９６】図４はパッケージ２を構成するフランジ４
の上面に固定される回路基板２１０の平面図であり、す
でに所定の電子部品が搭載されかつワイヤボンディング
されている図である。
【００９７】回路基板２１０は、常用のセラミック基板
やガラスエポキシ基板等で形成されている。回路基板２
１０の主面には、導体層によって配線２０や厚膜抵抗２
１ａ〜２１ｃが形成されている。また、導体層によって
リード３を接続するためのリード接続パッド２２ａ〜２
２ｄや、チップコンデンサやチップ抵抗のようなチップ
部品２３の電極を固定するための接続パッドが形成され
ている。
【００９８】また、配線２０は所定部分でマイクロスト
リップ線路構成になっている。
【００９９】増幅器は、図４の上部の左右にそれぞれ増
幅器２００ａ，２００ｂとして配置されている。増幅器
２００ａ，２００ｂの各部の名称は、図１に示すものの
名称をそのまま使用し、符号もそのまま使用する。
【０１００】すなわち、増幅器２００ａ，２００ｂにお
いて、電界効果トランジスタが形成された半導体チップ
２０１の左側には入力用の配線２０に連なる幅広の入力
端子２１３が位置し、右側には出力用の配線２０に連な
る幅広の出力端子２１４が位置する。
【０１０１】入力側では半導体チップ２０１の図示しな
い入力電極と入力端子２１３が７本のワイヤ１０１で接
続され、出力側では半導体チップ２０１の図示しない出
力電極と出力端子２１４が７本のワイヤ１０２で接続さ
れている。７本のワイヤによるワイヤ列において、中央
列のワイヤの長さが最も短く、端の列（最外側列）に向
かうに連れて順次長くなる（図１参照）。これらのワイ
ヤは、たとえば、金線で形成されている。
【０１０２】本実施形態では、リード３は４本となり、
図４に示すように左から右に向かって入力端子
（Ｐin），ゲインコントロール端子（Ｖapc），電源端
子（Ｖdd），出力端子（Ｐout）となっている。
【０１０３】このような高周波パワーモジュール１は、
携帯電話の配線基板に表面実装用フィン１０を利用して
ビス等によって取り付けられる。また、表面実装用フィ
ン１０は配線基板のグランド配線に接続され、フランジ
４とキャップ５とからなるケース（パッケージ）２は、
電気的シールド作用を果たすようになっている。
【０１０４】このような高周波パワーモジュール１で
は、各増幅器での特性（利得，電力付加効率，歪み特
性）が向上するとともに、多段（２段）になっているこ
とから、さらに特性が向上する。
【０１０５】本実施形態１によれば、以下の効果を奏す
る。
【０１０６】（１）複数のワイヤ（配線）を用いて半導
体増幅素子の入出力電極と入出力端子を接続する構成の
増幅器においては、各ワイヤの長さを変えて各配線のイ
ンピーダンスを所定の値とし、これによって各ワイヤの
伝送電力を均一化することから、高周波増幅器の特性
（利得，電力付加効率，歪み特性）を向上させることが
できる。
【０１０７】（２）増幅器は高い効率性を得ることがで
きるため、省電力化が達成できる。
【０１０８】（３）増幅器を組み込む発振器や混合器に
おいても特性（利得，電力付加効率，歪み特性）の向上
を図ることができる。
【０１０９】（４）増幅器を多段に組み込んだ高周波パ
ワーモジュール（集積回路装置）では、各増幅器の特性
（利得，電力付加効率，歪み特性）の向上が図れること
から、さらに高出力が達成できる。
【０１１０】（５）本実施形態１の増幅器構成を携帯電
話等の通信機のマイクロ波増幅装置１００４やＩＦ増幅
器１００８に適用した場合、その低歪みの増幅特性によ
り、音声歪みの少ない携帯電話の提供が達成できる。
【０１１１】（６）本実施形態１の増幅器構成を携帯電
話等の通信機のマイクロ波増幅装置１００４に適用した
場合、消費電力の低下を達成でき、携帯電話の省電力化
を達成することができる。
【０１１２】（７）本実施形態１の増幅器構成を携帯電
話等の通信機のＩＦ増幅器１００８に適用した場合、従
来に比べてより高周波側でも良好な増幅特性を有するの
で、中間周波数帯ＩＦを従来より高周波側に設定でき
る。これにより、信号の伝送量を増加させることができ
るので、通信機をデジタルデータ転送に利用する場合、
有利な構成となる。
【０１１３】（８）本実施形態１の増幅器構成を携帯電
話等の通信機の発振器１００２や混合器１００７に適用
した場合、発振器や混合器の特性（利得，電力付加効
率，歪み特性）の向上を達成することができる。したが
って、マイクロ波増幅装置１００４やＩＦ増幅器１００
８にも適用した際には、増幅器，発振器，混合器の特性
向上から特性（利得，電力付加効率，歪み特性）の優れ
た通信機を提供することができる。
【０１１４】（実施形態２）図６は本発明の他の実施形
態（実施形態２）である集積回路装置の増幅器における
入力側および出力側のワイヤ列を示す模式的平面図であ
り、前記実施形態１における図１に対応するものであ
る。
【０１１５】図６に示すように、半導体チップ２０１に
おいて入力側および出力側では、それぞれワイヤが張ら
れるている。入力側および出力側のワイヤ１０１，１０
２は共に７本になっている。
【０１１６】入力側の７本のワイヤ１０１は同一長さに
なっているが、ワイヤ列の両端（両最外側列）のワイヤ
は細いワイヤとなりインピーダンスが大きくなってい
る。
【０１１７】出力側の７本のワイヤ１０２は同一長さに
なっているが、ワイヤ列の両最外側列のワイヤは細いワ
イヤとなり、インピーダンスが大きくなっている。
【０１１８】本実施形態２では、各ワイヤ（配線）のイ
ンピーダンスをワイヤ長ではなくワイヤの直径（断面
積）で変える例である。
【０１１９】また、実際の電力増幅器２００の製造にお
いては、一つ一つのボンディングワイヤの太さを変えて
ワイヤボンディングすることは、ワイヤボンディング方
法が複雑となり、製造コストが高くなってしまうので、
本実施形態２では、製造方法を簡易にするために、一番
端（最外側列）のボンディングワイヤのみ細くした構成
になっている。
【０１２０】これは、図１２に示すように、最外側列の
ワイヤを流れる電力量が際立って多いので、最外側列の
ワイヤのインピーダンスのみを他と比較して大きくする
ような構成でも、電力分布の均一化には十分な効果があ
るからである。
【０１２１】この思想は、前記実施形態１の場合にも適
用できるものである。すなわち、ワイヤボンディング方
法を簡便なものとするために、ワイヤボンディング装置
におけるワイヤの張る長さの設定を、ワイヤ列の両端の
ワイヤのみの場合他の場合に比較して長くしてワイヤボ
ンディングを行い、両端のワイヤのみを他のワイヤより
も長くしてインピーダンスを大きくし、他のワイヤの長
さは一定とするようにしてもよい。
【０１２２】（実施形態３）図７は本発明の他の実施形
態（実施形態３）である集積回路装置の増幅器における
入力側および出力側のマイクロストリップ線路列（スト
リップ線路列）を示す模式的平面図である。
【０１２３】本実施形態３は、半導体増幅素子の入出力
電極と入出力端子を接続する配線としてストリップ線路
を使用した例である。すなわち、モノリシック・マイク
ロ波集積回路の増幅器において、ストリップ線路を用い
て電力分配および合成を行う例である。
【０１２４】図７に示すように、電力増幅回路（電力増
幅器）６００が、ＧａＡｓ基板６１０の主面に形成され
ている。
【０１２５】外部回路との接続用のストリップ線路６０
１は、インピーダンス整合用のスタッブ６０２を経て、
複数の電力分配・合成用ストリップ線路６０３に分岐し
て、ＦＥＴ領域６０４に接続されている。
【０１２６】通常、ＦＥＴ領域６０４の各部に到達する
信号の位相を揃えるため、図７に示すように、この分岐
は、数段階にわけて二股に分岐しながら行われる。そこ
で、前述したような電力分配の不均一を防ぐために、図
では、最後の線路の分岐部６０５とＦＥＴ領域６０４の
間をつなぐ部分の線路幅を不均一に構成してある。即
ち、ストリップ線路列の両端のストリップ線路６０６の
幅を、他のストリップ線路６０７に比べて狭くした構成
としてある。
【０１２７】本実施形態３では、ストリップ線路列の両
端の列（最外側列）の線路（配線）のインピーダンスが
高くなり、各ストリップ線路の電力量が略均一になる。
【０１２８】本実施形態３では、ストリップ線路列の両
端の列の線路のみを細くしたが、各線路幅を、図１２の
グラフを参考にして、各線路での伝送電力が均一になる
ように線路幅を設定してもよい。この場合、線路幅の設
定はエッチング処理等によって形成できるため高精度な
寸法にすることができる。
【０１２９】ストリップ線路のインピーダンスは線路の
断面積で決定することができる。したがって、線路の厚
さを変化させることも考えられる。
【０１３０】（実施形態４）図８は本発明の他の実施形
態（実施形態４）である集積回路装置の増幅器における
入力側および出力側のマイクロストリップ線路列を示す
模式的平面図である。
【０１３１】これまでは、本発明の基本思想を明快に説
明するため、ＦＥＴ領域内の各ＦＥＴ単位構造は、それ
自体としては均一の性能をもつものとしてきた。
【０１３２】しかし、本発明の原理は、ＦＥＴ領域６０
４に接続されている複数の配線のインピーダンスを個々
に調節して、ＦＥＴ領域６０４内の各ＦＥＴ単位構造の
出力を均一化しようとするものであり、なんらかの理由
によりＦＥＴ単位構造の特性が不均一となっている場合
にも適用可能である。
【０１３３】実際、モノリシック・マイクロ波集積回路
においては、回路の集積度を高めるため、増幅用のＦＥ
Ｔ領域６０４以外に、多数の回路ブロックが同一のＧａ
Ａｓチップ上に密集して形成されるため、しばしば、Ｆ
ＥＴ領域６０４の動作状態が、近接する他のブロックの
影響、たとえば、そのブロックより発生する熱の影響を
受け、このブロックに距離が近いＦＥＴ単位構造は、他
のＦＥＴ単位構造に比べて出力が低下するといった問題
が生ずる。
【０１３４】このような場合に適用した例が本実施形態
４である。本実施形態４を、図８を用いて説明する。
【０１３５】図８では、図７と同様に、ＧａＡｓ基板６
１０上にＦＥＴ領域６０４が形成されているが、それに
近接して他の回路ブロック９０１が形成されている。
【０１３６】このような配置では、回路ブロック９０１
から発生してＧａＡｓ基板６１０を通して流入する熱に
より、図中の領域Ａに含まれるＦＥＴ単位構造は、他の
領域のＦＥＴ単位構造に比して出力が劣化する。
【０１３７】このような場合には、領域Ａに隣接する最
外側列の線路９０２の幅は、反対側の領域Ｂに接続され
ているストリップ線路６０６に比べて幅広の構成として
やればよい。これにより領域Ａには、他の領域と比べて
大きな入力電力が供給されるので、上記の熱効果による
出力劣化を補償して、ＦＥＴ領域６０４全体から均一な
電力を取り出すことができる。
【０１３８】本実施形態４ではストリップ線路の線路幅
を２種類としたが、各線路での均一な伝送電力化のため
に、さらに複数種類の線路幅を設定するようにしてよい
ことは勿論である。
【０１３９】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【０１４０】すなわち、本発明の思想は、回路構成上配
線列の各配線の伝送電力が乱れる場合、各配線で均一な
伝送電力となるように、各配線のインピーダンスを選択
設定することにある。
【０１４１】以上の実施形態では、ＧａＡｓ−ＭＥＳＦ
ＥＴによる半導体増幅素子を用いた例について説明した
が、シリコンによる電界効果トランジスタの場合でも同
様に適用できる。
【０１４２】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【０１４３】（１）半導体増幅素子の入出力電極と入出
力端子とを複数の配線で接続する構成の増幅器におい
て、各配線のインピーダンスを所望値に設定できるた
め、各配線の伝送電力を均一化でき、半導体増幅素子全
体を均一に動作させることができる。この結果、同一サ
イズの集積回路において、本発明を適用しない場合と比
較すれば、高利得、高効率、低歪みの増幅装置を提供す
ることが可能となる。
【０１４４】（２）本発明によれば、マイクロ波集積回
路装置の装置特性を改善するための回路構成、特に高出
力化を図るためトランジスタを並列に配置して動作させ
るような電力増幅器に適用した場合に、電力増幅利得，
電力付加効率，増幅歪み特性を改善せしめるような回路
構成を提供できる。特にセルラー電話機においては前記
効果の他に低消費電力化が達成できる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である集積
回路装置の増幅器における入力側および出力側のワイヤ
列を示す模式的平面図である。
【図２】本実施形態１の集積回路装置の一部を示す模式
的断面図である。
【図３】本実施形態１の集積回路装置の外観を示す斜視
図である。
【図４】本実施形態１の集積回路装置の製造に用いる回
路基板を示す平面図である。
【図５】本実施形態１の集積回路装置を組み込んだ携帯
電話における送受信装置（通信機）の構成を示すブロッ
ク図である。
【図６】本発明の他の実施形態（実施形態２）である集
積回路装置の増幅器における入力側および出力側のワイ
ヤ列を示す模式的平面図である。
【図７】本発明の他の実施形態（実施形態３）である集
積回路装置の増幅器における入力側および出力側のマイ
クロストリップ線路列を示す模式的平面図である。
【図８】本発明の他の実施形態（実施形態４）である集
積回路装置の増幅器における入力側および出力側のマイ
クロストリップ線路列を示す模式的平面図である。
【図９】従来の集積回路装置の増幅器における入力側お
よび出力側のワイヤ列を示す模式的平面図である。
【図１０】従来の電界効果トランジスタの電極パターン
を模式的に示す拡大平面図である。
【図１１】図１０のＡ−Ａ線に沿う断面図である。
【図１２】従来の電力増幅器の入出力側の配線列（ワイ
ヤ列）における伝送電力の分布を示すグラフである。
【符号の説明】
１…高周波パワーモジュール、２…パッケージ、３…リ
ード、４…フランジ、５…キャップ、１０…表面実装用
フィン、２０…配線、２１ａ〜２１ｃ…厚膜抵抗、２２
ａ〜２２ｄ…リード接続パッド、２３…チップ部品、１
０１，１０２…ワイヤ、２００…増幅器（電力増幅
器）、２０１…半導体チップ（化合物半導体チップ）、
２０２…電界効果トランジスタ（半導体増幅素子）、２
０３…チップ支持台、２０４…入力配線、２０５…入力
側インピーダンス整合回路、２０６，２０９…ワイヤ、
２０７…出力側インピーダンス整合回路、２０８…出力
配線、２１０…回路基板、２１１…入力電極、２１２…
出力電極、２１３…入力端子、２１４…出力端子、６０
０…電力増幅回路、６０１…ストリップ線路、６０２…
スタッブ、６０３…電力分配・合成用ストリップ線路、
６０４…ＦＥＴ領域、６０５…分岐部、６０６…ストリ
ップ線路、６０７…他のストリップ線路、６１０…Ｇａ
Ａｓ基板、７０１…ゲート電極、７０２…ドレイン電
極、７０３…ソース電極、８０１…ＦＥＴ単位構造、９
０１…回路ブロック、９０２…最外側の線路、１０００
…送受信装置、１００１…変調器、１００２…発振器、
１００３…混合器、１００４…マイクロ波増幅装置、１
００５…アンテナ共用器、１００６…アンテナ、１００
７…混合器、１００８…ＩＦ増幅器、１００９…復調
器。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体増幅素子の入出力電極と入出力配
    線の入出力端子とが並列に延在する複数の配線で接続さ
    れてなる増幅器を有するマイクロ波以上の領域で使用さ
    れる集積回路装置であって、入力側および出力側の各配
    線列において所定の配線のインピーダンスが他の配線の
    インピーダンスと異なるように構成され、かつ入力側お
    よび出力側の少なくとも一方の配線列でインピーダンス
    分布が存在していることを特徴とする集積回路装置。
  2. 【請求項２】 前記配線列において最外側列の配線のイ
    ンピーダンスが他より大きくなっていることを特徴とす
    る請求項１に記載の集積回路装置。
  3. 【請求項３】 前記インピーダンスは前記配線列のいず
    れか一方の最外側列の配線から順次配線列内方に向かう
    につれて徐々に小さくなり途中から順次増大しているこ
    とを特徴とする請求項２に記載の集積回路装置。
  4. 【請求項４】 前記配線列において一方の最外側列の配
    線のインピーダンスと他方の最外側列の配線のインピー
    ダンスが相互に異なっていることを特徴とする請求項１
    乃至請求項３のいずれか１項に記載の集積回路装置。
  5. 【請求項５】 インピーダンスの大小は配線長の長短ま
    たは／および配線の断面積の小大で構成されていること
    を特徴とする請求項１乃至請求項４のいずれか１項に記
    載の集積回路装置。
  6. 【請求項６】 前記配線は導電性のワイヤまたはマイク
    ロストリップ線路で形成されていることを特徴とする請
    求項１乃至請求項５のいずれか１項に記載の集積回路装
    置。
  7. 【請求項７】 前記増幅器を複数段接続した高出力増幅
    器を有する集積回路装置であって、前記増幅器の一つ以
    上は前記請求項１乃至請求項６による構成になっている
    ことを特徴とする集積回路装置。
  8. 【請求項８】 増幅器を組み込んだ混合器であって、前
    記増幅器は前記請求項１乃至請求項６による構成になっ
    ていることを特徴とする混合器。
  9. 【請求項９】 増幅器を組み込んだ発振器であって、前
    記増幅器は前記請求項１乃至請求項６による構成になっ
    ていることを特徴とする発振器。
  10. 【請求項１０】 増幅器と、増幅器を構成部品の一つと
    する混合器および発振器を有する通信機であって、前記
    増幅器のうちの一つ以上の増幅器は、前記請求項１乃至
    請求項６による構成になっていることを特徴とする通信
    機。
JP3947598A 1998-02-23 1998-02-23 集積回路装置およびそれを用いた通信機 Pending JPH11238851A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3947598A JPH11238851A (ja) 1998-02-23 1998-02-23 集積回路装置およびそれを用いた通信機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3947598A JPH11238851A (ja) 1998-02-23 1998-02-23 集積回路装置およびそれを用いた通信機

Publications (1)

Publication Number Publication Date
JPH11238851A true JPH11238851A (ja) 1999-08-31

Family

ID=12554099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3947598A Pending JPH11238851A (ja) 1998-02-23 1998-02-23 集積回路装置およびそれを用いた通信機

Country Status (1)

Country Link
JP (1) JPH11238851A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800934B2 (en) 2001-08-08 2004-10-05 Mitsubishi Denki Kabushiki Kaisha Power module
JP2008193544A (ja) * 2007-02-07 2008-08-21 Fujitsu Ltd 信号特性に応じて内部整合をとる増幅器
EP2197030A2 (en) 2008-12-10 2010-06-16 Kabushiki Kaisha Toshiba A high frequency semiconductor device
KR101330853B1 (ko) * 2011-01-27 2013-11-18 후지쯔 가부시끼가이샤 전송 선로, 집적 회로 탑재 장치 및 통신기 모듈
JP2014057304A (ja) * 2012-09-12 2014-03-27 Freescale Semiconductor Inc インピーダンス整合回路を有する半導体デバイス、およびその製造方法
JP2015037132A (ja) * 2013-08-14 2015-02-23 住友電工デバイス・イノベーション株式会社 半導体装置
US9576737B2 (en) 2014-04-14 2017-02-21 Kabushiki Kaisha Toshiba Parallel capacitor and high frequency semiconductor device
US9627300B2 (en) 2015-09-16 2017-04-18 Mitsubishi Electric Corporation Amplifier package with multiple drain bonding wires
KR20170063775A (ko) * 2014-09-23 2017-06-08 후아웨이 테크놀러지 컴퍼니 리미티드 무선 주파수 전력 어셈블리 및 송수신기 디바이스
DE102017213154A1 (de) 2016-09-27 2018-03-29 Mitsubishi Electric Corporation Halbleitervorrichtung
JP2018078487A (ja) * 2016-11-10 2018-05-17 三菱電機株式会社 高周波回路
US11164828B2 (en) 2017-05-17 2021-11-02 Mitsubishi Electric Corporation Amplifier
US11303254B2 (en) 2018-05-28 2022-04-12 Mitsubishi Electric Corporation Amplifier

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800934B2 (en) 2001-08-08 2004-10-05 Mitsubishi Denki Kabushiki Kaisha Power module
JP2008193544A (ja) * 2007-02-07 2008-08-21 Fujitsu Ltd 信号特性に応じて内部整合をとる増幅器
EP2197030A2 (en) 2008-12-10 2010-06-16 Kabushiki Kaisha Toshiba A high frequency semiconductor device
JP2010161348A (ja) * 2008-12-10 2010-07-22 Toshiba Corp 高周波半導体装置
EP2197030A3 (en) * 2008-12-10 2010-08-04 Kabushiki Kaisha Toshiba A high frequency semiconductor device
US8431973B2 (en) 2008-12-10 2013-04-30 Kabushiki Kaisha Toshiba High frequency semiconductor device
JP2015015496A (ja) * 2008-12-10 2015-01-22 株式会社東芝 高周波半導体装置
KR101330853B1 (ko) * 2011-01-27 2013-11-18 후지쯔 가부시끼가이샤 전송 선로, 집적 회로 탑재 장치 및 통신기 모듈
JP2014057304A (ja) * 2012-09-12 2014-03-27 Freescale Semiconductor Inc インピーダンス整合回路を有する半導体デバイス、およびその製造方法
JP2015037132A (ja) * 2013-08-14 2015-02-23 住友電工デバイス・イノベーション株式会社 半導体装置
US9576737B2 (en) 2014-04-14 2017-02-21 Kabushiki Kaisha Toshiba Parallel capacitor and high frequency semiconductor device
KR20170063775A (ko) * 2014-09-23 2017-06-08 후아웨이 테크놀러지 컴퍼니 리미티드 무선 주파수 전력 어셈블리 및 송수신기 디바이스
CN109065517A (zh) * 2014-09-23 2018-12-21 华为技术有限公司 射频功率组件及射频信号收发设备
US10347596B2 (en) 2014-09-23 2019-07-09 Huawei Technologies Co., Ltd. Radio frequency power component and radio frequency signal transceiving device
US9627300B2 (en) 2015-09-16 2017-04-18 Mitsubishi Electric Corporation Amplifier package with multiple drain bonding wires
CN107068623A (zh) * 2015-09-16 2017-08-18 三菱电机株式会社 放大器
KR101878557B1 (ko) * 2015-09-16 2018-07-13 미쓰비시덴키 가부시키가이샤 증폭기
DE102017213154A1 (de) 2016-09-27 2018-03-29 Mitsubishi Electric Corporation Halbleitervorrichtung
JP2018056690A (ja) * 2016-09-27 2018-04-05 三菱電機株式会社 半導体装置
US9972588B2 (en) 2016-09-27 2018-05-15 Mitsubishi Electric Corporation Semiconductor device
DE102017213154B4 (de) 2016-09-27 2021-08-12 Mitsubishi Electric Corporation Halbleitervorrichtung
JP2018078487A (ja) * 2016-11-10 2018-05-17 三菱電機株式会社 高周波回路
US11164828B2 (en) 2017-05-17 2021-11-02 Mitsubishi Electric Corporation Amplifier
US11303254B2 (en) 2018-05-28 2022-04-12 Mitsubishi Electric Corporation Amplifier

Similar Documents

Publication Publication Date Title
US7952434B2 (en) Semiconductor device
US7372334B2 (en) Output match transistor
US6330165B1 (en) Semiconductor device
US6177834B1 (en) Output matched LDMOS power transistor device
JP2004228989A (ja) 半導体装置
JP3735270B2 (ja) 高周波半導体装置
CN111048487A (zh) 具有双朝向非圆形通孔连接件的晶体管
JPH11238851A (ja) 集積回路装置およびそれを用いた通信機
US11108361B2 (en) Integrated multiple-path power amplifier with interdigitated transistors
US6825548B2 (en) Semiconductor device
US6777791B2 (en) Multiple ground signal path LDMOS power package
US6414387B1 (en) Semiconductor device including a chip having high-frequency circuit blocks
JP2006528854A (ja) 小型インピーダンス変換回路
EP4024448A1 (en) Circuit modules with front-side interposer terminals and through-module thermal dissipation structures
JP2006156902A (ja) 高周波用半導体装置
JP4054456B2 (ja) 高周波増幅器
JPH09260412A (ja) 半導体集積回路
US20180254747A1 (en) Doherty amplifier
WO1999027646A1 (en) High-frequency amplifier circuit device and high-frequency transmission system using the same
WO2022208879A1 (ja) ドハティ増幅器
US20240071960A1 (en) Packaged power amplifier device
JP2001044717A (ja) マイクロ波用半導体装置
JP3667136B2 (ja) 高周波電力増幅器モジュール
JPH0774517A (ja) マイクロ波半導体装置
JPH0116026B2 (ja)