KR101878557B1 - 증폭기 - Google Patents

증폭기 Download PDF

Info

Publication number
KR101878557B1
KR101878557B1 KR1020160116086A KR20160116086A KR101878557B1 KR 101878557 B1 KR101878557 B1 KR 101878557B1 KR 1020160116086 A KR1020160116086 A KR 1020160116086A KR 20160116086 A KR20160116086 A KR 20160116086A KR 101878557 B1 KR101878557 B1 KR 101878557B1
Authority
KR
South Korea
Prior art keywords
bonding wire
drain
outermost
package
end portion
Prior art date
Application number
KR1020160116086A
Other languages
English (en)
Other versions
KR20170033239A (ko
Inventor
나오키 고사카
쇼헤이 이마이
아츠시 오카무라
신이치 미와
겐이치로 초메이
요시노부 사사키
겐이치 호리구치
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20170033239A publication Critical patent/KR20170033239A/ko
Application granted granted Critical
Publication of KR101878557B1 publication Critical patent/KR101878557B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H01L2224/49095—Loop shape arrangement parallel in plane
    • H01L2224/49096—Loop shape arrangement parallel in plane horizontal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/543—A transmission line being used as coupling element between two amplifying stages

Abstract

(과제) 본 발명은, 본딩 와이어의 용단을 억제할 수 있는 증폭기를 제공하는 것을 목적으로 한다.
(해결 수단) 패키지와, 게이트 패드와, 가늘고 길게 형성된 드레인 패드를 갖고, 그 패키지의 안에 마련된 트랜지스터 칩과, 그 드레인 패드에 접속된 복수의 드레인 본딩 와이어를 구비하고, 그 복수의 드레인 본딩 와이어는, 그 드레인 패드의 한쪽의 말단 부분에 접속된 제 1 최외측 본딩 와이어와, 그 드레인 패드의 다른 쪽의 말단 부분에 접속된 제 2 최외측 본딩 와이어와, 그 제 1 최외측 본딩 와이어와 그 제 2 최외측 본딩 와이어의 사이에 있는 중간 본딩 와이어를 갖고, 그 복수의 드레인 본딩 와이어는 1㎜보다 길고, 그 제 1 최외측 본딩 와이어와 그 제 2 최외측 본딩 와이어의 루프 높이는 그 중간 본딩 와이어의 루프 높이보다 높다.

Description

증폭기{AMPLIFIER}
본 발명은, 신호를 증폭하는 증폭기에 관한 것이다.
특허 문헌 1에는, 패키지 내에 FET 칩과 정합 기판을 마련하고, 본딩 와이어로 전기적 접속을 실현하는 증폭기가 개시되어 있다.
(선행 기술 문헌)
(특허 문헌)
(특허 문헌 1) 일본 특허 공개 2001-148616호 공보
최근, 증폭기는 고출력화되는 경향이 있다. 트랜지스터를 고출력화하면, 트랜지스터의 드레인 패드에 접속된 본딩 와이어에 큰 전류가 흘러, 그 본딩 와이어가 용단되어 버리는 문제가 있었다.
본 발명은, 상술한 바와 같은 과제를 해결하기 위해 이루어진 것으로, 본딩 와이어의 용단을 억제할 수 있는 증폭기를 제공하는 것을 목적으로 하고 있다.
본원의 발명과 관련되는 증폭기는, 패키지와, 게이트 패드와, 가늘고 길게 형성된 드레인 패드를 갖고, 상기 패키지의 안에 마련된 트랜지스터 칩과, 상기 드레인 패드에 접속된 복수의 드레인 본딩 와이어를 구비하고, 상기 복수의 드레인 본딩 와이어는, 상기 드레인 패드의 한쪽의 말단 부분에 접속된 제 1 최외측 본딩 와이어와, 상기 드레인 패드의 다른 쪽의 말단 부분에 접속된 제 2 최외측 본딩 와이어와, 상기 제 1 최외측 본딩 와이어와 상기 제 2 최외측 본딩 와이어의 사이에 있는 중간 본딩 와이어를 갖고, 상기 복수의 드레인 본딩 와이어는 1㎜보다 길고, 상기 제 1 최외측 본딩 와이어와 상기 제 2 최외측 본딩 와이어의 루프 높이는 상기 중간 본딩 와이어의 루프 높이보다 높다.
본원의 발명과 관련되는 다른 증폭기는, 패키지와, 게이트 패드와, 가늘고 길게 형성된 드레인 패드를 갖고, 상기 패키지의 안에 마련된 트랜지스터 칩과, 상기 드레인 패드에 접속된 복수의 드레인 본딩 와이어를 구비하고, 상기 복수의 드레인 본딩 와이어는, 상기 드레인 패드의 한쪽의 말단 부분에 접속된 제 1 최외측 본딩 와이어와, 상기 드레인 패드의 다른 쪽의 말단 부분에 접속된 제 2 최외측 본딩 와이어와, 상기 제 1 최외측 본딩 와이어와 상기 제 2 최외측 본딩 와이어의 사이에 있는 중간 본딩 와이어를 갖고, 상기 제 1 최외측 본딩 와이어와 상기 제 2 최외측 본딩 와이어는 상기 중간 본딩 와이어보다 굵은 것을 특징으로 한다.
본원의 발명과 관련되는 다른 증폭기는, 패키지와, 게이트 패드와, 가늘고 길게 형성된 드레인 패드를 갖고, 상기 패키지의 안에 마련된 트랜지스터 칩과, 상기 드레인 패드에 접속된 복수의 드레인 본딩 와이어를 구비하고, 상기 복수의 드레인 본딩 와이어는, 착지점이 접하도록 상기 드레인 패드의 한쪽의 말단 부분에 접속된 복수의 제 1 최외측 본딩 와이어와, 착지점이 접하도록 상기 드레인 패드의 다른 쪽의 말단 부분에 접속된 복수의 제 2 최외측 본딩 와이어와, 상기 복수의 제 1 최외측 본딩 와이어와 상기 복수의 제 2 최외측 본딩 와이어의 사이에 있는 중간 본딩 와이어를 갖고, 상기 복수의 제 1 최외측 본딩 와이어의 루프 높이는 상이하고, 상기 복수의 제 2 최외측 본딩 와이어의 루프 높이는 상이한 것을 특징으로 한다.
본원의 발명과 관련되는 다른 증폭기는, 패키지와, 게이트 패드와, 가늘고 길게 형성된 드레인 패드를 갖고, 상기 패키지의 안에 마련된 트랜지스터 칩과, 상기 드레인 패드에 접속된 복수의 드레인 본딩 와이어를 구비하고, 상기 드레인 패드의 한쪽의 말단 부분과 다른 쪽의 말단 부분에서, 상기 드레인 패드의 상기 한쪽의 말단 부분과 상기 다른 쪽의 말단 부분의 사이에 위치하는 중간 부분보다, 드레인 본딩 와이어의 밀도가 높아지도록, 상기 복수의 드레인 본딩 와이어를 마련한 것을 특징으로 한다.
본원의 발명과 관련되는 다른 증폭기는, 패키지와, 게이트 패드와, 가늘고 길게 형성된 드레인 패드를 갖고, 상기 패키지의 안에 마련된 트랜지스터 칩과, 상기 드레인 패드에 접속된 복수의 드레인 본딩 와이어를 구비하고, 상기 복수의 드레인 본딩 와이어는, 상기 드레인 패드의 한쪽의 말단 부분에 접속된 2개의 제 1 최외측 본딩 와이어와, 상기 드레인 패드의 다른 쪽의 말단 부분에 접속된 2개의 제 2 최외측 본딩 와이어와, 상기 2개의 제 1 최외측 본딩 와이어와 상기 2개의 제 2 최외측 본딩 와이어의 사이에 있는 중간 본딩 와이어를 갖고, 상기 2개의 제 1 최외측 본딩 와이어는 평면에서 볼 때 교차하고, 상기 2개의 제 2 최외측 본딩 와이어는 평면에서 볼 때 교차하는 것을 특징으로 한다.
본원의 발명과 관련되는 다른 증폭기는, 패키지와, 게이트 패드와, 가늘고 길게 형성된 드레인 패드를 갖고, 상기 패키지의 안에 마련된 트랜지스터 칩과, 상기 드레인 패드에 접속된 복수의 드레인 본딩 와이어를 구비하고, 상기 복수의 드레인 본딩 와이어는, 상기 드레인 패드의 한쪽의 말단 부분에 접속된 제 1 최외측 본딩 와이어와, 상기 드레인 패드의 다른 쪽의 말단 부분에 접속된 제 2 최외측 본딩 와이어와, 상기 제 1 최외측 본딩 와이어와 상기 제 2 최외측 본딩 와이어의 사이에 있는 중간 본딩 와이어를 갖고, 상기 제 1 최외측 본딩 와이어와 상기 제 2 최외측 본딩 와이어는, 상기 중간 본딩 와이어보다 짧은 것을 특징으로 한다.
본원의 발명과 관련되는 다른 증폭기는, 패키지와, 게이트 패드와, 가늘고 길게 형성된 드레인 패드를 갖고, 상기 패키지의 안에 마련된 트랜지스터 칩과, 상기 드레인 패드에 접속된 복수의 드레인 본딩 와이어와, 상기 패키지의 안에 마련된 기판과, 상기 기판에 형성된 메탈 패턴을 구비하고, 상기 복수의 드레인 본딩 와이어는, 상기 드레인 패드의 한쪽의 말단 부분에 접속된 제 1 최외측 본딩 와이어와, 상기 드레인 패드의 다른 쪽의 말단 부분에 접속된 제 2 최외측 본딩 와이어와, 상기 제 1 최외측 본딩 와이어와 상기 제 2 최외측 본딩 와이어의 사이에 있는 중간 본딩 와이어를 갖고, 상기 메탈 패턴에 슬릿을 형성함으로써, 상기 제 1 최외측 본딩 와이어를 통과하는 전류의 경로 길이와 상기 제 2 최외측 본딩 와이어를 통과하는 전류의 경로 길이를, 상기 중간 본딩 와이어를 통과하는 전류의 경로 길이보다 길게 하고, 상기 메탈 패턴 중 상기 중간 본딩 와이어가 접속된 중앙부는, 상기 메탈 패턴 중 상기 제 1 최외측 본딩 와이어와 상기 제 2 최외측 본딩 와이어가 접속된 양 단부보다, 상기 트랜지스터 칩에 가까운 위치에 있는 것을 특징으로 한다.
본원의 발명과 관련되는 다른 증폭기는, 패키지와, 게이트 패드와, 가늘고 길게 형성된 드레인 패드를 갖고, 상기 패키지의 안에 마련된 트랜지스터 칩과, 상기 드레인 패드에 접속된 복수의 드레인 본딩 와이어를 구비하고, 상기 복수의 드레인 본딩 와이어는, 상기 드레인 패드의 말단의 근처에 접속된 것일수록 루프 높이가 높게 되어 있는 것을 특징으로 한다.
본원의 발명과 관련되는 다른 증폭기는, 패키지와, 게이트 패드와, 가늘고 길게 형성된 드레인 패드를 갖고, 상기 패키지의 안에 마련된 트랜지스터 칩과, 상기 드레인 패드에 접속된 복수의 드레인 본딩 와이어와, 양단이 상기 패키지에 접속된 패키지 본딩 와이어를 구비하고, 상기 복수의 드레인 본딩 와이어는, 상기 드레인 패드의 한쪽의 말단 부분에 접속된 제 1 최외측 본딩 와이어와, 상기 드레인패드의 다른 쪽의 말단 부분에 접속된 제 2 최외측 본딩 와이어와, 상기 제 1 최외측 본딩 와이어와 상기 제 2 최외측 본딩 와이어의 사이에 있는 중간 본딩 와이어를 갖고, 상기 패키지 본딩 와이어는 상기 중간 본딩 와이어와 상기 패키지의 사이에 위치하는 것을 특징으로 한다.
본 발명에 의하면, 예컨대, 드레인 패드에 접속되는 복수의 드레인 본딩 와이어의 길이를 1㎜보다 길게 한 다음, 해당 복수의 드레인 본딩 와이어 중 양단에 위치하는 최외측 본딩 와이어를 다른 본딩 와이어보다 길게 하므로, 본딩 와이어의 용단을 억제할 수 있다.
도 1은 실시의 형태 1과 관련되는 증폭기의 평면도이다.
도 2는 증폭기의 측면도이다.
도 3은 비교예의 증폭기의 평면도이다.
도 4는 비교예의 증폭기의 측면도이다.
도 5는 도 3의 Ⅴ-Ⅴ선에 따른 증폭기의 단면도이다.
도 6은 계산 결과를 나타내는 도면이다.
도 7은 도 1의 Ⅶ-Ⅶ선에 있어서의 단면도이다.
도 8은 계산 결과를 나타내는 도면이다.
도 9는 루프 높이의 차이가 본딩 와이어 전류에 주는 영향을 나타내는 도면이다.
도 10은 본딩 와이어 길이와 본딩 와이어 용단 전류의 관계를 나타내는 도면이다.
도 11은 실시의 형태 2와 관련되는 증폭기의 평면도이다.
도 12는 드레인 본딩 와이어의 본딩 와이어 직경과 본딩 와이어 용단 전류의 관계를 나타내는 도면이다.
도 13은 실시의 형태 3과 관련되는 증폭기의 평면도이다.
도 14는 실시의 형태 4와 관련되는 증폭기의 평면도이다.
도 15는 실시의 형태 5와 관련되는 증폭기의 평면도이다.
도 16은 실시의 형태 6과 관련되는 증폭기의 평면도이다.
도 17은 실시의 형태 7과 관련되는 증폭기의 평면도이다.
도 18은 실시의 형태 8과 관련되는 증폭기의 평면도이다.
도 19는 실시의 형태 9와 관련되는 증폭기의 평면도이다.
도 20은 실시의 형태 10과 관련되는 증폭기의 평면도이다.
도 21은 실시의 형태 11과 관련되는 증폭기의 평면도이다.
도 22는 실시의 형태 12와 관련되는 증폭기의 평면도이다.
도 23은 실시의 형태 13과 관련되는 증폭기의 평면도이다.
도 24는 도 23의 ⅩⅩⅣ-ⅩⅩⅣ선에 있어서의 단면도이다.
도 25는 실시의 형태 14와 관련되는 증폭기의 평면도이다.
도 26은 도 25의 ⅩⅩⅥ-ⅩⅩⅥ선에 있어서의 단면도이다.
도 27은 실시의 형태 15와 관련되는 증폭기의 평면도이다.
본 발명의 실시의 형태와 관련되는 증폭기에 대하여 도면을 참조하여 설명한다. 동일한 또는 대응하는 구성 요소에는 동일한 부호를 붙이고, 설명의 반복을 생략하는 경우가 있다.
실시의 형태 1.
도 1은 실시의 형태 1과 관련되는 증폭기의 평면도이다. 증폭기는 패키지(10)를 구비하고 있다. 패키지(10)는 금속으로 형성된다. 패키지(10)는 내용물을 덮는 것이지만, 도 1 등에서는 설명의 편의상 패키지(10)의 내부 구성을 나타낸다. 패키지(10)에는, 입력 단자(12)와 출력 단자(34)가 고정되어 있다. 패키지(10)의 안에는 입력 정합 기판(16)이 마련되어 있다. 입력 정합 기판(16)에는 메탈 패턴(18)이 형성되어 있다.
패키지(10)의 안에는 트랜지스터 칩(22)이 마련되어 있다. 트랜지스터 칩(22)은 예컨대 FET 칩이다. 트랜지스터 칩(22)은, 게이트 패드(22a)와, 가늘고 길게 형성된 드레인 패드(22b)를 갖고 있다. 트랜지스터 칩(22)은 복수의 트랜지스터 셀을 구비하고 있다. 패키지(10)의 안에는 출력 정합 기판(28)이 마련되어 있다. 출력 정합 기판(28)에는 메탈 패턴(30)이 형성되어 있다. 입력 정합 기판(16), 트랜지스터 칩(22) 및 출력 정합 기판(28)은, 패키지(10)에 대하여 다이본딩 되어 있다.
패키지(10)의 안의 각 부품을 전기적으로 접속하기 위해, 패키지(10)의 안에는 복수의 본딩 와이어가 마련되어 있다. 본딩 와이어(14)는 입력 단자(12)와 메탈 패턴(18)을 접속하고 있다. 본딩 와이어(20)는 메탈 패턴(18)과 게이트 패드(22a)를 접속하고 있다.
드레인 패드(22b)의 한쪽의 말단 부분에 제 1 최외측 본딩 와이어(24a)가 접속되어 있다. 그리고, 드레인 패드(22b)의 다른 쪽의 말단 부분에는 제 2 최외측 본딩 와이어(24b)가 접속되어 있다. 드레인 패드(22b)의 중앙 부분에는, 중간 본딩 와이어(26)가 접속되어 있다. 중간 본딩 와이어(26)는 제 1 최외측 본딩 와이어(24a)와 제 2 최외측 본딩 와이어(24b)의 사이에 있는 위치에 있다. 중간 본딩 와이어(26)의 개수는 특별히 한정되지 않는다. 제 1 최외측 본딩 와이어(24a), 제 2 최외측 본딩 와이어(24b) 및 중간 본딩 와이어(26)는, 드레인 패드(22b)에 접속된 「복수의 드레인 본딩 와이어」를 구성하고 있다. 복수의 드레인 본딩 와이어를 구성하는 본딩 와이어는 모두 1㎜보다 길다. 제 1 최외측 본딩 와이어(24a), 제 2 최외측 본딩 와이어(24b) 및 중간 본딩 와이어(26)는, 드레인 패드(22b)와 메탈 패턴(30)을 접속하는 본딩 와이어이다.
제 1 최외측 본딩 와이어(24a), 제 2 최외측 본딩 와이어(24b) 및 중간 본딩 와이어(26)와, 드레인 패드(22b)의 접속점은 드레인 패드(22b)의 긴 방향을 따라 배열되어 있다. 제 1 최외측 본딩 와이어(24a)와 제 2 최외측 본딩 와이어(24b)의 루프 높이는, 중간 본딩 와이어(26)의 루프 높이보다 높다. 루프 높이란, 만곡하고 있는 본딩 와이어의 가장 높은 위치로부터, 본딩 와이어 접속점까지의 높이이다. 중간 본딩 와이어(26)의 루프 높이는 균일하다.
본딩 와이어(32)는 메탈 패턴(30)과 출력 단자(34)를 접속하고 있다. 모든 본딩 와이어는 본딩 와이어 본딩으로 형성하는 것이 바람직하다. 이와 같은 구성을 갖는 증폭기는, 개별 부품으로서 형성된 디스크리트(discrete)형의 증폭기이다.
도 2는 증폭기의 측면도이다. 도 2에서는 패키지(10)의 내부를 표현할 수 있도록 패키지(10)에 대해서는 일부 생략했다. 제 1 최외측 본딩 와이어(24a)와 제 2 최외측 본딩 와이어(24b)의 루프 높이는 중간 본딩 와이어(26)의 루프 높이보다 높게 되어 있다. 제 1 최외측 본딩 와이어(24a)와 중간 본딩 와이어(26)의 루프 높이의 차이는 0.8㎜ 이하이고, 제 2 최외측 본딩 와이어(24b)와 중간 본딩 와이어(26)의 루프 높이의 차이는 0.8㎜ 이하이다.
여기서, 본 발명의 실시의 형태 1과 관련되는 증폭기의 의의를 이해하기 쉽게 하기 위해 비교예에 대하여 설명한다. 도 3은 비교예의 증폭기의 평면도이다. 복수의 드레인 본딩 와이어는, 최외측 본딩 와이어(35a, 35b) 및 중간 본딩 와이어(36)를 구비하고 있다. 복수의 드레인 본딩 와이어의 길이는 균일하게 되어 있다. 도 4는 비교예의 증폭기의 측면도이다. 복수의 드레인 본딩 와이어의 루프 높이는 균일하게 되어 있다.
비교예의 증폭기는, 예컨대 총 게이트 폭 50㎜ 정도의 GaN 트랜지스터 칩(22)과, 복수의 드레인 본딩 와이어로서 마련된 직경이 25㎛이고 길이가 2㎜ 정도인 금 본딩 와이어를 구비한다. 복수의 드레인 본딩 와이어의 간격은 예컨대 0.1㎜이다. 이와 같은 비교예의 증폭기를 고출력 동작시키면, 양단의 드레인 본딩 와이어가 용단되는 것을 실험적으로 알고 있다.
양단의 드레인 본딩 와이어에 전류가 많이 흐르는 요인에 대하여 설명한다. 도 5는 도 3의 Ⅴ-Ⅴ선에 따른 증폭기의 단면도이다. 복수의 드레인 본딩 와이어로 만들어지는 면과 패키지(10)는 평행 평판이라고 생각된다. 최외측 본딩 와이어(35a, 35b)는 자계를 상쇄하는 본딩 와이어가 한쪽에 밖에 없기 때문에 최외측 본딩 와이어(35a)의 좌측 및 최외측 본딩 와이어(35b)의 우측에 발생한 자계는 상쇄되는 일이 없다. 그 때문에 전계가 집중되어 최외측 본딩 와이어(35a, 35b)에는 중간 본딩 와이어(36)보다 큰 전류가 흐른다. 또, 도 5의 자계와 전계는 설명하기 쉽게 하기 위해 간이적으로 나타낸 것이고, 실제는 본딩 와이어 전체에서의 합성 자계는 직선이 아니고, 또한 자계나 전계는 본딩 와이어 주변을 퍼지도록 분포하고 있다.
도 6은 드레인 본딩 와이어에 흐르는 전류의 출력 전력 의존성의 계산 결과를 나타내는 그래프이다. 증폭기의 출력 전력을 크게 할수록 드레인 본딩 와이어에 흐르는 전류가 커진다. 또한, 도 5를 참조하여 설명한 바와 같이, 최외측 본딩 와이어(35a, 35b)로의 전계 집중에 의해, 최외측 본딩 와이어(35a, 35b)에 흐르는 전류는 중간 본딩 와이어(36)에 흐르는 전류보다 커진다. 이 계산예인 출력 전력 Ps에 있어서 최외측 본딩 와이어(35a, 35b)에 흐르는 전류는 0.7A이고, 중간 본딩 와이어(36)에 흐르는 전류는 0.3A이다. 최외측 본딩 와이어(35a, 35b)에는 중간 본딩 와이어(36)보다 2.3배나 큰 전류가 흐른다.
본 발명의 실시의 형태 1과 관련되는 증폭기에 의하면, 복수의 드레인 본딩 와이어 중 양단에 위치하는 드레인 본딩 와이어로의 전류 집중을 완화할 수 있다. 도 7은 도 1의 Ⅶ-Ⅶ선에 있어서의 단면도이다. 이 Ⅶ-Ⅶ선은, 트랜지스터 칩(22)의 긴 변과 평행하게 연장되는 선이다. 중간 본딩 와이어(26)의 높이는 일정하지만, 제 1 최외측 본딩 와이어(24a)와 제 2 최외측 본딩 와이어(24b)는 중간 본딩 와이어(26)보다 높은 위치에 있다. 중간 본딩 와이어(26)는 중간 본딩 와이어(26a, 26b, 26c, 26d)를 구비하고 있다. 제 1 최외측 본딩 와이어(24a)에 인접하는 중간 본딩 와이어(26a)와, 제 2 최외측 본딩 와이어(24b)에 인접하는 중간 본딩 와이어(26d)를, 인접 본딩 와이어라고 하는 일이 있다.
복수의 드레인 본딩 와이어에 전류가 흐르면 본딩 와이어의 주위에는 자계가 발생하지만, 본딩 와이어 사이의 자계의 방향은 역방향이 되어 상쇄한다. 그 때문에, 복수의 드레인 본딩 와이어 전체에서는 자계는 일점쇄선과 같이 된다. 전계(전기력선)는 도면 중 파선에 나타내는 바와 같이 본딩 와이어와 패키지(10)의 사이에서 자계에 대하여 수직으로 생긴다.
제 1 최외측 본딩 와이어(24a)와 패키지(10)의 사이의 전기력선, 및 제 2 최외측 본딩 와이어(24b)와 패키지(10)의 사이의 전기력선은, 비교예와 비교하면, 높이 방향(위쪽)으로 연장된다. 따라서, 비교예에 비하면 복수의 드레인 본딩 와이어의 양단에 있어서의 전기력선의 밀도가 작아진다. 그 때문에, 제 1 최외측 본딩 와이어(24a)와 제 2 최외측 본딩 와이어(24b) 주변의 전계가 완화되어, 이들 본딩 와이어에 흐르는 전류를 저감할 수 있다.
도 8은 복수의 드레인 본딩 와이어의 본딩 와이어 전류와 출력 전력의 관계의 계산 결과를 나타내는 도면이다. 계산은, 제 1 최외측 본딩 와이어(24a)와 제 2 최외측 본딩 와이어(24b)의 루프 높이가, 중간 본딩 와이어(26)의 루프 높이보다 0.2㎜ 높다는 가정 아래에서 행했다. 임의의 출력 전력 Ps에 있어서 제 1 최외측 본딩 와이어(24a)와 제 2 최외측 본딩 와이어(24b)에 흐르는 전류는 0.55A이다. 한편, 비교예의 증폭기에서는 양단의 드레인 본딩 와이어에 0.7A의 전류가 흐른다(도 6 참조). 따라서, 제 1 최외측 본딩 와이어(24a)와 제 2 최외측 본딩 와이어(24b)의 루프 높이를 중간 본딩 와이어(26)의 루프 높이보다 높게 한 것에 의해, 모든 드레인 본딩 와이어의 높이가 균일한 경우와 비교하여 양단의 본딩 와이어에 흐르는 전류를 20% 정도 저감할 수 있다.
제 1 최외측 본딩 와이어(24a)와 제 2 최외측 본딩 와이어(24b)의 루프 높이를 높게 했으므로, 중간 본딩 와이어(26)의 전류는 균일하지 않게 된다. 전력 Ps에 있어서, 인접 본딩 와이어(중간 본딩 와이어(26a), 중간 본딩 와이어(26d))에는 0.5A의 전류가 흐른다. 한편, 중간 본딩 와이어(26b, 26c)에는 0.3A의 전류가 흐른다. 이와 같이, 복수의 드레인 본딩 와이어의 양단의 본딩 와이어의 루프 높이를 높게 하면, 양단의 본딩 와이어보다 1개 안쪽의 본딩 와이어의 전류가 증가한다.
도 9는 제 1 최외측 본딩 와이어 및 제 2 최외측 본딩 와이어의 루프 높이와, 중간 본딩 와이어의 루프 높이의 차이가, 본딩 와이어 전류에 주는 영향을 나타내는 도면이다. 도 9에는, 제 1 최외측 본딩 와이어(24a)와 제 2 최외측 본딩 와이어(24b)의 전류와, 인접 본딩 와이어(중간 본딩 와이어(26a, 26b))의 본딩 와이어 전류가 나타나 있다. 가로축은 제 1 최외측 본딩 와이어(24a)와 제 2 최외측 본딩 와이어(24b)의 루프 높이와, 중간 본딩 와이어(26)의 루프 높이의 차이로 했다. 또, 복수의 중간 본딩 와이어(26)의 루프 높이는 균일하게 했다. 따라서, 중간 본딩 와이어(26)의 루프 높이와 인접 본딩 와이어의 루프 높이는 동일한 루프 높이를 의미한다.
제 1 최외측 본딩 와이어(24a) 및 제 2 최외측 본딩 와이어(24b)의 루프 높이가 중간 본딩 와이어(26)의 루프 높이와 동일할 때는, 본딩 와이어 높이의 차이는 0이다. 이때, 제 1 최외측 본딩 와이어(24a)와 제 2 최외측 본딩 와이어(24b)에는 0.7A의 전류가 흐른다. 제 1 최외측 본딩 와이어(24a)와 제 2 최외측 본딩 와이어(24b)의 루프 높이를 중간 본딩 와이어(26)의 루프 높이보다 높게 하여 가면, 제 1 최외측 본딩 와이어(24a)와 제 2 최외측 본딩 와이어(24b)의 본딩 와이어 전류가 작아져 간다. 그러나, 인접 본딩 와이어(중간 본딩 와이어(26a, 26d))의 본딩 와이어 전류는 증가 경향이 된다.
본딩 와이어 높이의 차이가 0.8㎜ 정도가 되면, 인접 본딩 와이어의 본딩 와이어 전류가, 본딩 와이어 높이의 차이가 0㎜일 때의 제 1 최외측 본딩 와이어(24a)와 제 2 최외측 본딩 와이어(24b)의 본딩 와이어 전류(0.7A)와 동등하게 된다. 더 이상 본딩 와이어 높이의 차이가 커지면, 인접 본딩 와이어에 과대한 전류가 흘러 버리므로, 본딩 와이어 높이의 차이는 0.8㎜ 이하로 하는 것이 바람직하다.
도 10은 본딩 와이어 길이와 본딩 와이어 용단 전류의 관계를 나타내는 도면이다. 도 10에는, 주파수가 3.0㎓이고 본딩 와이어의 직경이 25㎛인 경우에 있어서의, 본딩 와이어 용단 전류의 본딩 와이어 길이 의존성이 나타나 있다. 본딩 와이어 용단 전류를 넘는 전류가 흐르면 본딩 와이어가 용단된다. 도 10으로부터, 본딩 와이어 길이가 길어질수록 본딩 와이어 용단 전류는 저하하는 것을 알 수 있다. 예컨대, 내부 정합형의 증폭기에서는 패키지의 안에 트랜지스터와 정합 기판을 배치하기 때문에 본딩 와이어 길이는 대략 0.3㎜ 정도이고 본딩 와이어 용단 전류는 6A 정도가 되므로, 본딩 와이어 용단의 우려는 그다지 없다.
한편, 디스크리트형의 증폭기에서는 본딩 와이어 길이가 대략 1㎜보다 길고, 본딩 와이어 용단 전류는 2A 이하가 된다. 본딩 와이어 길이가 1㎜보다 짧은 경우는, 본딩 와이어 길이의 변화가 본딩 와이어 용단 전류를 크게 변화시킨다. 그러나, 본딩 와이어 길이가 1㎜보다 긴 경우는, 본딩 와이어 길이가 변화하더라도 본딩 와이어 용단 전류는 크게 변화하지 않는다.
본 발명의 실시의 형태 1에서는, 복수의 드레인 본딩 와이어는 모두 1㎜보다 길게 했다. 따라서, 제 1 최외측 본딩 와이어(24a)와 제 2 최외측 본딩 와이어(24b)를 중간 본딩 와이어(26)보다 길게 하더라도 본딩 와이어 용단 전류의 저하는 경미하게 되고, 본딩 와이어 용단 전류가 크게 저하하는 것을 방지할 수 있다.
그런데, 각 트랜지스터 셀로부터 회로측을 본 임피던스의 균일성을 확보할 목적으로 제 1 최외측 본딩 와이어와 제 2 최외측 본딩 와이어를 길게 하는 기술이 알려져 있지만, 도 10에 기재된 바와 같이 단지 본딩 와이어를 길게 하는 것만으로는 본딩 와이어의 용단 전류가 저하하여 버려, 본딩 와이어의 용단을 막을 수 없다. 특히, 내부 정합형의 증폭기 등에서 이용되는 길이가 1㎜ 이하인 본딩 와이어에 있어서는, 본딩 와이어를 길게 할수록 본딩 와이어 용단 전류의 저하가 현저하다. 다시 말해, 드레인 본딩 와이어의 길이가 1㎜보다 긴 증폭기에 있어서, 제 1 최외측 본딩 와이어(24a)와 제 2 최외측 본딩 와이어(24b)를 중간 본딩 와이어(26)보다 높게 함으로써 본딩 와이어의 용단을 막는 것이 가능하게 된다.
이와 같이, 본 발명의 실시의 형태 1과 관련되는 증폭기는, 1㎜보다 긴 복수의 드레인 본딩 와이어를 마련하고, 복수의 드레인 본딩 와이어 중, 제 1 최외측 본딩 와이어(24a)와 제 2 최외측 본딩 와이어(24b)의 루프 높이를 중간 본딩 와이어(26)의 루프 높이보다 높게 한다. 이것에 의해, 제 1 최외측 본딩 와이어(24a)와 제 2 최외측 본딩 와이어(24b)의 전류 집중을 완화하면서, 본딩 와이어 용단 전류의 저하를 억제할 수 있다.
본 발명의 실시의 형태 1과 관련되는 증폭기는 그 특징을 잃지 않는 범위에서 다양한 변형을 이룰 수 있는 것이다. 예컨대, 입력 정합 기판(16)과 출력 정합 기판(28)을 이용하지 않고서 트랜지스터 칩(22)과 패키지(10)를 직접 본딩 와이어로 접속하더라도 좋다. 그 경우, 복수의 드레인 본딩 와이어는 드레인 패드와 패키지(단자)를 접속한다. 또, 트랜지스터 칩(22)은 GaN, GaAs, LDMOS 등으로 구성하더라도 좋다.
이들 변형은 이하의 실시의 형태와 관련되는 증폭기에 대해서도 적당히 응용할 수 있다. 또한, 이하의 실시의 형태와 관련되는 증폭기는 실시의 형태 1과의 공통점이 많으므로, 실시의 형태 1과의 차이점을 중심으로 설명한다.
실시의 형태 2.
도 11은 실시의 형태 2와 관련되는 증폭기의 평면도이다. 제 1 최외측 본딩 와이어(40a)와 제 2 최외측 본딩 와이어(40b)는 중간 본딩 와이어(26)보다 굵다. 증폭기에 이용되는 일반적인 본딩 와이어의 본딩 와이어 지름은 25㎛이다. 제 1 최외측 본딩 와이어(40a)와 제 2 최외측 본딩 와이어(40b)의 굵기는 25㎛ 이상으로 했다. 또한, 실시의 형태 1과 마찬가지로, 제 1 최외측 본딩 와이어(40a)와 제 2 최외측 본딩 와이어(40b)의 루프 높이는, 중간 본딩 와이어(26)의 루프 높이보다 높다.
도 12는 드레인 본딩 와이어의 본딩 와이어 직경과 본딩 와이어 용단 전류의 관계를 나타내는 도면이다. 도 12의 그래프는, 주파수가 3.0㎓이고, 본딩 와이어 길이가 2㎜인 것을 전제로 하여 작성했다. 본딩 와이어의 직경을 굵게 하면 본딩 와이어의 용단 전류는 커지는 것을 알 수 있다. 따라서, 용단의 우려가 있는 제 1 최외측 본딩 와이어와 제 2 최외측 본딩 와이어를 굵게 형성함으로써 이들 본딩 와이어의 용단을 회피할 수 있다. 또한, 제 1 최외측 본딩 와이어(40a)와 제 2 최외측 본딩 와이어(40b)의 루프 높이를 중간 본딩 와이어(26)의 루프 높이보다 높게 함으로써 제 1 최외측 본딩 와이어(40a)와 제 2 최외측 본딩 와이어(40b)로의 전류의 집중을 억제할 수 있다. 또, 제 1 최외측 본딩 와이어(40a)와 제 2 최외측 본딩 와이어(40b)는 중간 본딩 와이어(26)보다 굵다면, 반드시 25㎛ 이상의 직경으로 할 필요는 없다.
실시의 형태 3.
도 13은 실시의 형태 3과 관련되는 증폭기의 평면도이다. 제 1 최외측 본딩 와이어(42a)와 제 2 최외측 본딩 와이어(42b)는 중간 본딩 와이어(26)보다 굵다. 복수의 드레인 본딩 와이어의 길이는 동일하다. 제 1 최외측 본딩 와이어(42a)와 제 2 최외측 본딩 와이어(42b)의 직경은 예컨대 25㎛보다 크다. 용단의 우려가 있는 제 1 최외측 본딩 와이어(42a)와 제 2 최외측 본딩 와이어(42b)를 굵게 형성함으로써 이들 본딩 와이어의 용단을 회피할 수 있다.
실시의 형태 4.
도 14는 실시의 형태 4와 관련되는 증폭기의 평면도이다. 복수의 드레인 본딩 와이어는, 제 1 최외측 본딩 와이어(44a, 44b), 제 2 최외측 본딩 와이어(44c, 44d) 및 중간 본딩 와이어(26)를 구비하고 있다. 제 1 최외측 본딩 와이어는 2개 있고, 제 2 최외측 본딩 와이어도 2개 있다. 2개의 제 1 최외측 본딩 와이어(44a, 44b)는, 착지점이 접하도록 드레인 패드(22b)의 한쪽의 말단 부분에 접속되어 있다. 2개의 제 2 최외측 본딩 와이어(44c, 44d)는, 착지점이 접하도록 드레인 패드(22b)의 다른 쪽의 말단 부분에 접속되어 있다.
제 1 최외측 본딩 와이어(44a)와 제 1 최외측 본딩 와이어(44b)의 루프 높이는 상이하다. 다시 말해, 제 1 최외측 본딩 와이어(44a)의 루프 높이는 제 1 최외측 본딩 와이어(44b)의 루프 높이보다 높다. 또한, 제 2 최외측 본딩 와이어(44c)와 제 2 최외측 본딩 와이어(44d)의 루프 높이는 상이하다. 다시 말해, 제 2 최외측 본딩 와이어(44c)의 루프 높이는 제 2 최외측 본딩 와이어(44d)의 루프 높이보다 높다. 복수의 제 1 최외측 본딩 와이어와 복수의 제 2 최외측 본딩 와이어의 사이에 있는 위치에 중간 본딩 와이어(26)가 있다.
전술한 바와 같이, 드레인 패드(22b)의 양단 부분에 접속되는 본딩 와이어에는 큰 전류가 흐르는 경향이 있다. 본 발명의 실시의 형태 4와 관련되는 증폭기에 의하면, 2개의 제 1 최외측 본딩 와이어(44a, 44b)에서 그와 같은 큰 전류를 분담하고, 2개의 제 2 최외측 본딩 와이어(44c, 44d)에서 그와 같은 큰 전류를 분담한다. 따라서, 본딩 와이어 1개당 전류를 저감할 수 있으므로, 본딩 와이어의 용단을 억제할 수 있다.
본 발명의 실시의 형태 4에서는, 2개의 제 1 최외측 본딩 와이어와, 2개의 제 2 최외측 본딩 와이어를 마련했다. 그러나, 제 1 최외측 본딩 와이어가 복수이고, 제 2 최외측 본딩 와이어가 복수인 한, 전류를 분산시키는 효과를 얻을 수 있다. 따라서, 예컨대 3개의 제 1 최외측 본딩 와이어와 3개의 제 2 최외측 본딩 와이어를 마련하더라도 좋다.
실시의 형태 5.
도 15는 실시의 형태 5와 관련되는 증폭기의 평면도이다. 드레인 본딩 와이어(46a, 46b, 46c, 46d, 46e, 46f)가 복수의 드레인 본딩 와이어를 구성하고 있다. 복수의 드레인 본딩 와이어(46a, 46b, 46c, 46d, 46e, 46f)는, 드레인 패드(22b)의 한쪽의 말단 부분과 다른 쪽의 말단 부분에서, 드레인 패드(22b)의 한쪽의 말단 부분과 다른 쪽의 말단 부분의 사이에 위치하는 중간 부분보다, 드레인 본딩 와이어의 밀도가 높아지도록 마련된다. 도 15에서는 중간 본딩 와이어가 없지만, 중간 본딩 와이어를 마련하더라도 좋다. 드레인 패드(22b)의 한쪽의 말단 부분과 다른 쪽의 말단 부분에서는, 드레인 본딩 와이어의 간격이 본딩 와이어의 중심간 거리로 0.03~1㎜가 되도록 했다.
본 발명의 실시의 형태 5와 관련되는 증폭기는, 드레인 패드(22b)의 한쪽의 말단 부분에 접속된 드레인 본딩 와이어(46a)의 근처에 드레인 본딩 와이어(46b, 46c)가 위치하고, 드레인 패드(22b)의 다른 쪽의 말단 부분에 접속된 드레인 본딩 와이어(46d)의 근처에 드레인 본딩 와이어(46e, 46f)가 위치한다. 그 때문에, 3개의 드레인 본딩 와이어(44a, 44b, 44c)에서 큰 전류를 분담하고, 3개의 드레인 본딩 와이어(44d, 44e, 44f)에서 큰 전류를 분담할 수 있다. 따라서, 드레인 본딩 와이어(46a, 46d)에 흐르는 전류를 억제할 수 있다.
도 6을 참조하면서 설명한 바와 같이, 본딩 와이어 직경이 25㎛이고 길이가 2㎜ 정도인 금 본딩 와이어에 있어서, 본딩 와이어 간격을 본딩 와이어의 중심간 거리로 0.1㎜로 설정하여 계산되는 본딩 와이어 전류는 임의의 출력 Ps에 있어서 0.7A이다. 그러나, 본딩 와이어 간격을 본딩 와이어의 중심간 거리로 본딩 와이어가 접촉하지 않는 한계의 0.03㎜로 설정하여 계산되는 본딩 와이어 전류는 임의의 출력 Ps에 있어서 0.5A였다. 다시 말해, 본딩 와이어 전류를 30% 정도 저감시킬 수 있다.
따라서, 드레인 패드(22b)의 한쪽의 말단 부분과 다른 쪽의 말단 부분에서, 드레인 패드(22b)의 한쪽의 말단 부분과 다른 쪽의 말단 부분의 사이에 위치하는 중간 부분보다, 드레인 본딩 와이어의 밀도를 높게 함으로써, 복수의 드레인 본딩 와이어 중 양단에 위치하는 드레인 본딩 와이어의 용단을 회피할 수 있다.
실시의 형태 6.
도 16은 실시의 형태 6과 관련되는 증폭기의 평면도이다. 이 증폭기는, 실시의 형태 5의 증폭기와의 유사점이 많으므로, 실시의 형태 5와의 차이점을 중심으로 설명한다. 드레인 본딩 와이어(46a)는 제 1 최외측 본딩 와이어이고 드레인 본딩 와이어(46d)는 제 2 최외측 본딩 와이어이다. 한쪽의 말단 부분에 접속된 제 1 최외측 본딩 와이어(46a)와, 다른 쪽의 말단 부분에 접속된 제 2 최외측 본딩 와이어(46d)의 루프 높이는, 중간 부분에 접속된 복수의 중간 본딩 와이어의 루프 높이보다 높다. 이것에 의해, 제 1 최외측 본딩 와이어(46a)와 제 2 최외측 본딩 와이어(46d)의 전류를 억제하여 이들 본딩 와이어의 용단을 막을 수 있다.
실시의 형태 7.
도 17은 실시의 형태 7과 관련되는 증폭기의 평면도이다. 이 증폭기는, 실시의 형태 5의 증폭기와의 유사점이 많으므로, 실시의 형태 5와의 차이점을 중심으로 설명한다. 드레인 패드의 한쪽의 말단 부분에 접속된 복수의 제 1 최외측 본딩 와이어(48a, 48b, 48c)와, 드레인 패드(22b)의 다른 쪽의 말단 부분에 접속된 복수의 제 2 최외측 본딩 와이어(48d, 48e, 48f)는, 드레인 패드(22b)에 평면에서 볼 때 엇갈린 형상(지그재그)으로 접속되어 있다.
복수의 드레인 본딩 와이어의 드레인 패드(22b)로의 접속점이 평면에서 볼 때 직선적으로 형성되는 경우, 본딩 와이어 본딩 장치의 제약에 의해 본딩 와이어를 좁은 간격으로 박는 것이 곤란하게 되는 경우가 있다. 그러나, 본 발명의 실시의 형태 7에서는, 복수의 드레인 본딩 와이어의 드레인 패드로의 착지점(접속점)을 엇갈린 형상으로 함으로써, 본딩 와이어 간격을 좁게 할 수 있다. 드레인 패드의 한쪽의 단부 및 다른 쪽의 단부에 있어서, 본딩 와이어 간격을 좁게 함으로써 본딩 와이어의 전류를 저감할 수 있다.
실시의 형태 8.
도 18은 실시의 형태 8과 관련되는 증폭기의 평면도이다. 이 증폭기는, 실시의 형태 7의 증폭기와의 유사점이 많으므로, 실시의 형태 7과의 차이점을 중심으로 설명한다. 복수의 드레인 본딩 와이어 중, 양단에 위치하는 드레인 본딩 와이어(48a, 48d)는, 다른 드레인 본딩 와이어보다 루프 높이가 높다. 게다가, 드레인 본딩 와이어(48a, 48b, 48c, 48d, 48e, 48f)는 드레인 패드(22b)에 평면에서 볼 때 엇갈린 형상으로 접속되어 있다.
따라서, 복수의 드레인 본딩 와이어 중 양단에 위치하는 드레인 본딩 와이어에 대하여, 전계가 집중되는 것을 방지할 수 있다. 또한, 드레인 패드(22b)의 한쪽의 단부 및 다른 쪽의 단부에 있어서, 본딩 와이어 간격을 좁게 함으로써 본딩 와이어의 전류를 저감할 수 있다.
실시의 형태 9.
도 19는 실시의 형태 9와 관련되는 증폭기의 평면도이다. 복수의 드레인 본딩 와이어가, 드레인 패드(22b)와 메탈 패턴(30)을 접속하고 있다. 복수의 드레인 본딩 와이어는, 드레인 패드(22b)의 한쪽의 말단 부분에 접속된 2개의 제 1 최외측 본딩 와이어(50a, 50b)와, 드레인 패드(22b)의 다른 쪽의 말단 부분에 접속된 2개의 제 2 최외측 본딩 와이어(50c, 50d)와, 2개의 제 1 최외측 본딩 와이어(50a, 50b)와 2개의 제 2 최외측 본딩 와이어(50c, 50d)의 사이에 있는 중간 본딩 와이어(26)를 갖고 있다. 그리고, 2개의 제 1 최외측 본딩 와이어(50a, 50b)는 평면에서 볼 때 교차하고, 2개의 제 2 최외측 본딩 와이어(50c, 50d)는 평면에서 볼 때 교차하고 있다.
이와 같이, 드레인 패드(22b)의 양단에 접속되는 본딩 와이어와, 그 본딩 와이어보다 1개 안쪽의 본딩 와이어를 평면에서 볼 때 교차시킨다. 예컨대, 제 1 최외측 본딩 와이어(50a)는 출력 정합 기판(28)측으로 향함에 따라 출력 정합 기판(28)의 안쪽으로 향하고, 제 1 최외측 본딩 와이어(50b)는 출력 정합 기판(28)측으로 향함에 따라 출력 정합 기판(28)의 바깥쪽으로 향한다. 제 1 최외측 본딩 와이어(50a, 50b)와, 드레인 패드(22b)의 한쪽의 단부에 흐르는 전류를 부담할 수 있다. 따라서 1개의 본딩 와이어에 큰 전류가 집중되는 일은 없다.
제 2 최외측 본딩 와이어(50c)는 출력 정합 기판(28)측으로 향함에 따라 출력 정합 기판(28)의 안쪽으로 향하고, 제 2 최외측 본딩 와이어(50d)는 출력 정합 기판(28)측으로 향함에 따라 출력 정합 기판(28)의 바깥쪽으로 향한다. 제 2 최외측 본딩 와이어(50c, 50d)에서, 드레인 패드(22b)의 다른 쪽의 단부에 흐르는 전류를 부담할 수 있다. 따라서 1개의 본딩 와이어에 큰 전류가 집중되는 일은 없다.
실시의 형태 10.
도 20은 실시의 형태 10과 관련되는 증폭기의 평면도이다. 복수의 드레인 본딩 와이어는, 드레인 패드(22b)의 한쪽의 말단 부분에 접속된 제 1 최외측 본딩 와이어(52a)와, 드레인 패드(22b)의 다른 쪽의 말단 부분에 접속된 제 2 최외측 본딩 와이어(52d)와, 제 1 최외측 본딩 와이어(52a)와 제 2 최외측 본딩 와이어(52d)의 사이에 있는 중간 본딩 와이어(52b, 52c)를 갖고 있다. 제 1 최외측 본딩 와이어(52a)와 제 2 최외측 본딩 와이어(52d)는, 중간 본딩 와이어(52b, 52c)보다 짧다. 중간 본딩 와이어(52b, 52c)는, 드레인 패드(22b) 중 한쪽의 말단 부분과 다른 쪽의 말단 부분의 사이에 있는 부분인 중간 부분과, 메탈 패턴(60)을 접속한다.
출력 정합 기판(28)의 위에 형성된 메탈 패턴(60)은, 드레인 패드(22b)의 한쪽의 말단 부분에 대향하는 제 1 부분(60a)과, 드레인 패드(22b)의 중간 부분에 대향하는 제 2 부분(60b)과, 드레인 패드(22b)의 다른 쪽의 말단 부분에 대향하는 제 3 부분(60c)을 갖고 있다. 드레인 패드(22b)의 한쪽의 말단 부분과 제 1 부분(60a)의 거리와, 드레인 패드(22b)의 다른 쪽의 말단 부분과 제 3 부분(60c)의 거리는, 드레인 패드(22b)의 중간 부분과 제 2 부분(60b)의 거리보다 작다. 다시 말해, 제 1 부분(60a)과 제 3 부분(60c)은, 제 2 부분(60b)보다 트랜지스터 칩(22) 쪽으로 길게 연장되어 있다.
제 1 최외측 본딩 와이어(52a)는 제 1 부분(60a)에 접속되고, 중간 본딩 와이어(52b, 52c)는 제 2 부분(60b)에 접속되고, 제 2 최외측 본딩 와이어(52d)는 제 3 부분(60c)에 접속되어 있다.
도 10에 나타나는 바와 같이, 본딩 와이어 길이가 짧을수록 본딩 와이어 용단 전류가 높아지므로, 본딩 와이어가 용단되기 어렵다. 본 발명의 실시의 형태 10에서는, 복수의 드레인 본딩 와이어 중, 제 1 최외측 본딩 와이어(52a)와 제 2 최외측 본딩 와이어(52d)를, 중간 본딩 와이어보다 짧게 했으므로, 이들을 용단되기 어렵게 할 수 있다.
또, 디스크리트형의 증폭기에 있어서 드레인 패드에 접속되는 긴 본딩 와이어를 적극적으로 정합에 사용하고 있다. 그 때문에, 모든 드레인 본딩 와이어를 양단의 드레인 본딩 와이어와 마찬가지로 짧게 하여 버리면 정합을 취할 수 없게 되어 증폭기의 특성이 협대역화하여 버리거나, 출력 또는 효율이 저하하여 버리거나 한다. 그래서, 양단의 드레인 본딩 와이어만 짧게 했다.
실시의 형태 11.
도 21은 실시의 형태 11과 관련되는 증폭기의 평면도이다. 이 증폭기는, 실시의 형태 10의 증폭기와의 유사점이 많으므로, 실시의 형태 10과의 차이점을 중심으로 설명한다. 제 1 최외측 본딩 와이어(52a)와 제 2 최외측 본딩 와이어(52d)의 루프 높이는 중간 본딩 와이어(52b, 52c)의 루프 높이보다 높다. 또한, 제 1 최외측 본딩 와이어(52a)와 제 2 최외측 본딩 와이어(52d)는, 중간 본딩 와이어(52b, 52c)보다 짧다.
본 발명의 실시의 형태 11과 관련되는 증폭기에 의하면, 실시의 형태 1에서 설명한 바와 같이, 제 1 최외측 본딩 와이어와 제 2 최외측 본딩 와이어의 루프 높이를 중간 본딩 와이어의 루프 높이보다 높게 함으로써, 제 1 최외측 본딩 와이어와 제 2 최외측 본딩 와이어에 흐르는 전류를 저감할 수 있다. 또한, 제 1 최외측 본딩 와이어(52a)와 제 2 최외측 본딩 와이어(52d)는, 중간 본딩 와이어(52b, 52c)보다 짧게 했으므로, 제 1 최외측 본딩 와이어(52a)와 제 2 최외측 본딩 와이어(52d)를 용단되기 어렵게 할 수 있다.
실시의 형태 12.
도 22는 실시의 형태 12와 관련되는 증폭기의 평면도이다. 복수의 드레인 본딩 와이어는, 드레인 패드(22b)의 한쪽의 말단 부분에 접속된 제 1 최외측 본딩 와이어(62a)와, 드레인 패드의 다른 쪽의 말단 부분에 접속된 제 2 최외측 본딩 와이어(62b)와, 제 1 최외측 본딩 와이어(62a)와 제 2 최외측 본딩 와이어(62b)의 사이에 있는 중간 본딩 와이어(26)를 갖고 있다. 제 1 최외측 본딩 와이어(62a), 제 2 최외측 본딩 와이어(62b) 및 중간 본딩 와이어(26)는 동일한 길이이다.
출력 정합 기판(28)의 위에는 메탈 패턴(70)이 형성되어 있다. 메탈 패턴(70)은, 트랜지스터 칩(22)측에 마련된 근접부(70a)와, 근접부(70a)에 접하고 슬릿에 의해 폭이 가늘게 되어 있는 중간부(70b)와, 중간부(70b)에 접하고 본딩 와이어(32)가 접속된 후방 부분(70c)을 구비하고 있다. 근접부(70a)는, 양 단부(71, 73)와, 양 단부(71, 73)의 사이에 있는 중앙부(72)를 구비하고 있다. 양 단부(71, 73)에는 각각 제 1 최외측 본딩 와이어(62a)와 제 2 최외측 본딩 와이어(62b)가 접속되어 있다. 중앙부(72)에는 중간 본딩 와이어(26)가 접속되어 있다. 중앙부(72)는, 양 단부(71, 73)보다 트랜지스터 칩(22)에 가까운 위치에 있다.
또한, 메탈 패턴(70)에 슬릿을 형성함으로써, 제 1 최외측 본딩 와이어(62a)와 제 2 최외측 본딩 와이어(62b)의 길이를 변경하는 일 없이, 제 1 최외측 본딩 와이어(62a)를 통과하는 전류의 경로 길이와 제 2 최외측 본딩 와이어(62b)를 통과하는 전류의 경로 길이를, 중간 본딩 와이어(26)를 통과하는 전류의 경로 길이보다 길게 할 수 있다. 슬릿은 드레인 패드(22b)의 긴 방향과 평행하게 마련했다.
중앙부(72)는, 양 단부(71, 73)보다 트랜지스터 칩(22)에 가까운 위치에 있다. 따라서, 중앙부(72)의 면적은, 양 단부(71)의 면적 및 양 단부(73)의 면적보다 크다. 그 때문에, 제 1 최외측 본딩 와이어(62a)의 메탈 패턴(70)으로의 착지점의 패턴 용량, 및 제 2 최외측 본딩 와이어(62b)의 메탈 패턴(70)으로의 착지점의 패턴 용량은, 중간 본딩 와이어(26)의 대응 용량보다 작다. 이것에 의해, 제 1 최외측 본딩 와이어(62a)와 제 2 최외측 본딩 와이어(62b)를 경유하는 신호의 임피던스를 높게 하여, 이들 본딩 와이어에 흐르는 전류를 저감할 수 있다.
실시의 형태 13.
도 23은 실시의 형태 13과 관련되는 증폭기의 평면도이다. 복수의 드레인 본딩 와이어(80a, 80b, 80c, 80d, 80e, 80f)는, 드레인 패드(22b)의 말단의 근처에 접속된 것일수록 루프 높이가 높게 되어 있다. 도 24는 도 23의 ⅩⅩⅣ-ⅩⅩⅣ선에 있어서의 단면도이다. 복수의 드레인 본딩 와이어는, 가장 바깥쪽의 것이 가장 루프 높이가 높고, 안쪽의 드레인 본딩 와이어일수록 루프 높이가 낮아지도록 마련했다.
실시의 형태 1의 증폭기에서는, 복수의 드레인 본딩 와이어 중, 가장 바깥쪽의 드레인 본딩 와이어만 루프 높이를 높게 하고, 그 외의 본딩 와이어인 중간 본딩 와이어의 루프 높이를 균일하게 했다. 이 경우 가장 바깥쪽의 드레인 본딩 와이어에 인접하는 인접 본딩 와이어의 전류가 커져 버린다.
그러나, 실시의 형태 13과 관련되는 증폭기에서는, 복수의 드레인 본딩 와이어의 루프 높이를, 도 24에 나타내는 바와 같이 점점 변화시킴으로써, 인접 본딩 와이어를 포함하는 특정한 본딩 와이어에 전류가 집중되는 것을 방지할 수 있다. 따라서, 복수의 드레인 본딩 와이어에 흐르는 전류를 균등화할 수 있다.
실시의 형태 14.
도 25는 실시의 형태 14와 관련되는 증폭기의 평면도이다. 양단이 패키지(10)에 접속된 패키지 본딩 와이어(90, 92)가 마련되어 있다. 패키지 본딩 와이어(90)는 중간 본딩 와이어(26a)와 패키지(10)의 사이에 위치하고, 패키지 본딩 와이어(92)는 중간 본딩 와이어(26b)와 패키지(10)의 사이에 위치하고 있다. 패키지 본딩 와이어(90, 92)는 그라운드 전위가 된다.
도 26은 도 25의 ⅩⅩⅥ-ⅩⅩⅥ선에 있어서의 단면도이다. 패키지 본딩 와이어(90, 92)는, 중간 본딩 와이어(26a, 26b)의 근처에 위치함으로써, 중간 본딩 와이어(26a, 26b)의 근방에 전계를 집중시킨다. 그 결과, 제 1 최외측 본딩 와이어(24a)와 제 2 최외측 본딩 와이어(24b)의 전류를 저감시킬 수 있다.
그런데, 상술한 패키지 본딩 와이어는, 도 23, 24에서 설명한 루프 높이를 점점 변화시키는 기술과 병용할 수 있다.
실시의 형태 15.
도 27은 실시의 형태 15와 관련되는 증폭기의 평면도이다. 이 증폭기에 대해서는 실시의 형태 1과의 차이점을 중심으로 설명한다. 메탈 패턴(30)에는 신호의 진행 방향에 대하여 직각으로 슬릿이 형성되어 있다. 슬릿은 드레인 패드(22b)의 긴 방향과 평행하게 마련했다.
메탈 패턴(30)은, 트랜지스터 칩(22)측에 마련된 근접부(30a)와, 근접부(30a)에 접하고 슬릿에 의해 폭이 가늘게 되어 있는 중간부(30b)와, 중간부(30b)에 접하고 본딩 와이어(32)가 접속된 후방 부분(30c)을 구비하고 있다.
제 1 최외측 본딩 와이어(24a)와 제 2 최외측 본딩 와이어(24b)의 루프 높이를 중간 본딩 와이어(26)의 루프 높이보다 높게 한 것에 의해, 모든 드레인 본딩 와이어의 높이가 균일한 경우와 비교하여 양단의 본딩 와이어에 흐르는 전류를 저감할 수 있다.
제 1 최외측 본딩 와이어(24a)와 제 2 최외측 본딩 와이어(24b)의 루프 높이를 중간 본딩 와이어(26)의 루프 높이보다 높게 했으므로, 제 1 최외측 본딩 와이어(24a)를 통과하는 전류의 경로 길이와 제 2 최외측 본딩 와이어(24b)를 통과하는 전류의 경로 길이는, 중간 본딩 와이어(26)를 통과하는 전류의 경로 길이보다 길다. 이것에 더하여, 메탈 패턴(30)에 슬릿을 형성함으로써, 제 1 최외측 본딩 와이어(24a)를 통과하는 전류의 메탈 패턴(30)에 있어서의 경로 길이와 제 2 최외측 본딩 와이어(24b)를 통과하는 전류의 메탈 패턴(30)에 있어서의 경로 길이를, 중간 본딩 와이어(26)를 통과하는 전류의 메탈 패턴(30)에 있어서의 경로 길이보다 길게 했다.
따라서, 제 1 최외측 본딩 와이어(24a)와 제 2 최외측 본딩 와이어(24b)를 통과하는 전류 경로가, 중간 본딩 와이어(26)를 통과하는 전류 경로보다 고 임피던스화하고, 제 1 최외측 본딩 와이어(24a)의 전류와 제 2 최외측 본딩 와이어(24b)의 전류를 저감할 수 있다.
실시의 형태 15와 관련되는 증폭기는, 상기한 바와 같이, 제 1 최외측 본딩 와이어(24a)와 제 2 최외측 본딩 와이어(24b)의 루프 높이를 중간 본딩 와이어(26)의 루프 높이보다 높게 하고, 게다가, 메탈 패턴(30)에 슬릿을 마련하므로, 제 1 최외측 본딩 와이어(24a)의 전류와 제 2 최외측 본딩 와이어(24b)의 전류를 충분히 저감할 수 있다.
여기까지의 모든 실시의 형태에 있어서, 드레인 패드(22b)에 접속되는 본딩 와이어의 길이는 6㎜ 이하로 하는 것이 바람직하다. 또, 여기까지에서 설명한 각 실시의 형태와 관련되는 증폭기의 특징은, 적당하게 조합하여 이용하더라도 좋다.
10 : 패키지
18 : 메탈 패턴
22 : 트랜지스터 칩
22b : 드레인 패드
30 : 메탈 패턴
24a : 제 1 최외측 본딩 와이어
24b : 제 2 최외측 본딩 와이어
26 : 중간 본딩 와이어

Claims (23)

  1. 패키지와,
    게이트 패드와, 가늘고 길게 형성된 드레인 패드를 갖고, 상기 패키지의 안에 마련된 트랜지스터 칩과,
    상기 드레인 패드에 접속된 복수의 드레인 본딩 와이어
    를 구비하고,
    상기 복수의 드레인 본딩 와이어는, 상기 드레인 패드의 한쪽의 말단 부분에 접속된 제 1 최외측 본딩 와이어와, 상기 드레인 패드의 다른 쪽의 말단 부분에 접속된 제 2 최외측 본딩 와이어와, 상기 제 1 최외측 본딩 와이어와 상기 제 2 최외측 본딩 와이어의 사이에 있는 중간 본딩 와이어를 갖고,
    상기 복수의 드레인 본딩 와이어는 1㎜보다 길고,
    상기 제 1 최외측 본딩 와이어와 상기 제 2 최외측 본딩 와이어의 루프 높이는 상기 중간 본딩 와이어의 루프 높이보다 높은
    것을 특징으로 하는 증폭기.
  2. 제 1 항에 있어서,
    상기 제 1 최외측 본딩 와이어와 상기 중간 본딩 와이어의 루프 높이의 차이는 0.8㎜ 이하이고,
    상기 제 2 최외측 본딩 와이어와 상기 중간 본딩 와이어의 루프 높이의 차이는 0.8㎜ 이하인
    것을 특징으로 하는 증폭기.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 최외측 본딩 와이어와 상기 제 2 최외측 본딩 와이어는 상기 중간 본딩 와이어보다 굵은 것을 특징으로 하는 증폭기.
  4. 제 3 항에 있어서,
    상기 제 1 최외측 본딩 와이어와 상기 제 2 최외측 본딩 와이어의 굵기는 25㎛ 이상인 것을 특징으로 하는 증폭기.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 패키지의 안에 마련된 기판과,
    상기 기판에 형성된 메탈 패턴
    을 구비하고,
    상기 복수의 드레인 본딩 와이어는, 상기 드레인 패드와 상기 메탈 패턴을 접속하는
    것을 특징으로 하는 증폭기.
  6. 패키지와,
    게이트 패드와, 가늘고 길게 형성된 드레인 패드를 갖고, 상기 패키지의 안에 마련된 트랜지스터 칩과,
    상기 드레인 패드에 접속된 복수의 드레인 본딩 와이어
    를 구비하고,
    상기 복수의 드레인 본딩 와이어는, 상기 드레인 패드의 한쪽의 말단 부분에 접속된 제 1 최외측 본딩 와이어와, 상기 드레인 패드의 다른 쪽의 말단 부분에 접속된 제 2 최외측 본딩 와이어와, 상기 제 1 최외측 본딩 와이어와 상기 제 2 최외측 본딩 와이어의 사이에 있는 중간 본딩 와이어를 갖고,
    상기 제 1 최외측 본딩 와이어와 상기 제 2 최외측 본딩 와이어는 상기 중간 본딩 와이어보다 굵고,
    상기 중간 본딩 와이어와 상기 패키지의 사이에만, 양단이 상기 패키지에 접속된 패키지 와이어를 구비한
    것을 특징으로 하는 증폭기.
  7. 패키지와,
    게이트 패드와, 가늘고 길게 형성된 드레인 패드를 갖고, 상기 패키지의 안에 마련된 트랜지스터 칩과,
    상기 드레인 패드에 접속된 복수의 드레인 본딩 와이어
    를 구비하고,
    상기 복수의 드레인 본딩 와이어는, 착지점이 접하도록 상기 드레인 패드의 한쪽의 말단 부분에 접속된 복수의 제 1 최외측 본딩 와이어와, 착지점이 접하도록 상기 드레인 패드의 다른 쪽의 말단 부분에 접속된 복수의 제 2 최외측 본딩 와이어와, 상기 복수의 제 1 최외측 본딩 와이어와 상기 복수의 제 2 최외측 본딩 와이어의 사이에 있는 중간 본딩 와이어를 갖고,
    상기 복수의 제 1 최외측 본딩 와이어의 루프 높이는 상이하고,
    상기 복수의 제 2 최외측 본딩 와이어의 루프 높이는 상이한
    것을 특징으로 하는 증폭기.
  8. 패키지와,
    게이트 패드와, 가늘고 길게 형성된 드레인 패드를 갖고, 상기 패키지의 안에 마련된 트랜지스터 칩과,
    상기 드레인 패드에 접속된 복수의 드레인 본딩 와이어
    를 구비하고,
    상기 드레인 패드의 한쪽의 말단 부분과 다른 쪽의 말단 부분에서, 상기 드레인 패드의 상기 한쪽의 말단 부분과 상기 다른 쪽의 말단 부분의 사이에 위치하는 중간 부분보다, 드레인 본딩 와이어의 밀도가 높아지도록, 상기 복수의 드레인 본딩 와이어를 마련하고,
    상기 한쪽의 말단 부분에 접속된 제 1 최외측 본딩 와이어와, 상기 다른 쪽의 말단 부분에 접속된 제 2 최외측 본딩 와이어의 루프 높이는, 상기 중간 부분에 접속된 복수의 중간 본딩 와이어의 루프 높이보다 높은
    것을 특징으로 하는 증폭기.
  9. 제 8 항에 있어서,
    상기 한쪽의 말단 부분과 상기 다른 쪽의 말단 부분에서는, 상기 드레인 본딩 와이어의 간격이 본딩 와이어의 중심간 거리로 0.03~1㎜인 것을 특징으로 하는 증폭기.
  10. 삭제
  11. 패키지와,
    게이트 패드와, 가늘고 길게 형성된 드레인 패드를 갖고, 상기 패키지의 안에 마련된 트랜지스터 칩과,
    상기 드레인 패드에 접속된 복수의 드레인 본딩 와이어
    를 구비하고,
    상기 드레인 패드의 한쪽의 말단 부분과 다른 쪽의 말단 부분에서, 상기 드레인 패드의 상기 한쪽의 말단 부분과 상기 다른 쪽의 말단 부분의 사이에 위치하는 중간 부분보다, 드레인 본딩 와이어의 밀도가 높아지도록, 상기 복수의 드레인 본딩 와이어를 마련하고,
    상기 한쪽의 말단 부분에 접속된 복수의 제 1 최외측 본딩 와이어와, 상기 다른 쪽의 말단 부분에 접속된 복수의 제 2 최외측 본딩 와이어는, 상기 드레인 패드에 엇갈린 형상으로 접속된 것을 특징으로 하는 증폭기.
  12. 제 11 항에 있어서,
    상기 복수의 드레인 본딩 와이어 중, 양단에 위치하는 드레인 본딩 와이어는, 다른 드레인 본딩 와이어보다 루프 높이가 높은 것을 특징으로 하는 증폭기.
  13. 패키지와,
    게이트 패드와, 가늘고 길게 형성된 드레인 패드를 갖고, 상기 패키지의 안에 마련된 트랜지스터 칩과,
    상기 드레인 패드에 접속된 복수의 드레인 본딩 와이어
    를 구비하고,
    상기 복수의 드레인 본딩 와이어는, 상기 드레인 패드의 한쪽의 말단 부분에 접속된 2개의 제 1 최외측 본딩 와이어와, 상기 드레인 패드의 다른 쪽의 말단 부분에 접속된 2개의 제 2 최외측 본딩 와이어와, 상기 2개의 제 1 최외측 본딩 와이어와 상기 2개의 제 2 최외측 본딩 와이어의 사이에 있는 중간 본딩 와이어를 갖고,
    상기 2개의 제 1 최외측 본딩 와이어는 평면에서 볼 때 교차하고,
    상기 2개의 제 2 최외측 본딩 와이어는 평면에서 볼 때 교차하는
    것을 특징으로 하는 증폭기.
  14. 제 13 항에 있어서,
    상기 패키지의 안에 마련된 기판과,
    상기 기판에 형성된 메탈 패턴
    을 구비하고,
    상기 복수의 드레인 본딩 와이어는, 상기 드레인 패드와 상기 메탈 패턴을 접속하는
    것을 특징으로 하는 증폭기.
  15. 패키지와,
    게이트 패드와, 가늘고 길게 형성된 드레인 패드를 갖고, 상기 패키지의 안에 마련된 트랜지스터 칩과,
    상기 드레인 패드에 접속된 복수의 드레인 본딩 와이어
    를 구비하고,
    상기 복수의 드레인 본딩 와이어는, 상기 드레인 패드의 한쪽의 말단 부분에 접속된 제 1 최외측 본딩 와이어와, 상기 드레인 패드의 다른 쪽의 말단 부분에 접속된 제 2 최외측 본딩 와이어와, 상기 제 1 최외측 본딩 와이어와 상기 제 2 최외측 본딩 와이어의 사이에 있는 중간 본딩 와이어를 갖고,
    상기 제 1 최외측 본딩 와이어와 상기 제 2 최외측 본딩 와이어는, 상기 중간 본딩 와이어보다 짧은
    것을 특징으로 하는 증폭기.
  16. 제 15 항에 있어서,
    상기 제 1 최외측 본딩 와이어와 상기 제 2 최외측 본딩 와이어의 루프 높이는 상기 중간 본딩 와이어의 루프 높이보다 높은 것을 특징으로 하는 증폭기.
  17. 제 15 항 또는 제 16 항에 있어서,
    상기 패키지의 안에 마련된 기판과,
    상기 기판에 형성된 메탈 패턴
    을 구비하고,
    상기 드레인 패드 중, 상기 한쪽의 말단 부분과 상기 다른 쪽의 말단 부분의 사이에 있는 부분은 중간 부분이고,
    상기 메탈 패턴은, 상기 한쪽의 말단 부분에 대향하는 제 1 부분과, 상기 중간 부분에 대향하는 제 2 부분과, 상기 다른 쪽의 말단 부분에 대향하는 제 3 부분을 갖고,
    상기 한쪽의 말단 부분과 상기 제 1 부분의 거리와, 상기 다른 쪽의 말단 부분과 상기 제 3 부분의 거리는, 상기 중간 부분과 상기 제 2 부분의 거리보다 작고,
    상기 제 1 최외측 본딩 와이어는 상기 제 1 부분에 접속되고,
    상기 중간 본딩 와이어는 상기 제 2 부분에 접속되고,
    상기 제 2 최외측 본딩 와이어는 상기 제 3 부분에 접속된
    것을 특징으로 하는 증폭기.
  18. 패키지와,
    게이트 패드와, 가늘고 길게 형성된 드레인 패드를 갖고, 상기 패키지의 안에 마련된 트랜지스터 칩과,
    상기 드레인 패드에 접속된 복수의 드레인 본딩 와이어와,
    상기 패키지의 안에 마련된 기판과,
    상기 기판에 형성된 메탈 패턴
    을 구비하고,
    상기 복수의 드레인 본딩 와이어는, 상기 드레인 패드의 한쪽의 말단 부분에 접속된 제 1 최외측 본딩 와이어와, 상기 드레인 패드의 다른 쪽의 말단 부분에 접속된 제 2 최외측 본딩 와이어와, 상기 제 1 최외측 본딩 와이어와 상기 제 2 최외측 본딩 와이어의 사이에 있는 중간 본딩 와이어를 갖고,
    상기 메탈 패턴에 슬릿을 형성함으로써, 상기 제 1 최외측 본딩 와이어를 통과하는 전류의 경로 길이와 상기 제 2 최외측 본딩 와이어를 통과하는 전류의 경로 길이를, 상기 중간 본딩 와이어를 통과하는 전류의 경로 길이보다 길게 하고,
    상기 메탈 패턴 중 상기 중간 본딩 와이어가 접속된 중앙부는, 상기 메탈 패턴 중 상기 제 1 최외측 본딩 와이어와 상기 제 2 최외측 본딩 와이어가 접속된 양 단부보다, 상기 트랜지스터 칩에 가까운 위치에 있는
    것을 특징으로 하는 증폭기.
  19. 제 18 항에 있어서,
    상기 슬릿은, 상기 드레인 패드의 긴 방향과 평행하게 마련된 것을 특징으로 하는 증폭기.
  20. 패키지와,
    게이트 패드와, 가늘고 길게 형성된 드레인 패드를 갖고, 상기 패키지의 안에 마련된 트랜지스터 칩과,
    상기 드레인 패드에 접속된 복수의 드레인 본딩 와이어
    를 구비하고,
    상기 복수의 드레인 본딩 와이어는, 상기 드레인 패드의 말단의 근처에 접속된 것일수록 루프 높이가 높게 되어 있는
    것을 특징으로 하는 증폭기.
  21. 제 1, 2, 7 항 중 어느 한 항에 있어서,
    상기 중간 본딩 와이어와 상기 패키지의 사이에, 양단이 상기 패키지에 접속된 패키지 와이어를 구비한 것을 특징으로 하는 증폭기.
  22. 패키지와,
    게이트 패드와, 가늘고 길게 형성된 드레인 패드를 갖고, 상기 패키지의 안에 마련된 트랜지스터 칩과,
    상기 드레인 패드에 접속된 복수의 드레인 본딩 와이어와,
    양단이 상기 패키지에 접속된 패키지 와이어
    를 구비하고,
    상기 복수의 드레인 본딩 와이어는, 상기 드레인 패드의 한쪽의 말단 부분에 접속된 제 1 최외측 본딩 와이어와, 상기 드레인 패드의 다른 쪽의 말단 부분에 접속된 제 2 최외측 본딩 와이어와, 상기 제 1 최외측 본딩 와이어와 상기 제 2 최외측 본딩 와이어의 사이에 있는 중간 본딩 와이어를 갖고,
    상기 패키지 와이어는 상기 중간 본딩 와이어와 상기 패키지의 사이에만 마련되는
    것을 특징으로 하는 증폭기.
  23. 제 5 항에 있어서,
    상기 메탈 패턴에 슬릿을 형성함으로써, 상기 제 1 최외측 본딩 와이어를 통과하는 전류의 상기 메탈 패턴에 있어서의 경로 길이와 상기 제 2 최외측 본딩 와이어를 통과하는 전류의 상기 메탈 패턴에 있어서의 경로 길이를, 상기 중간 본딩 와이어를 통과하는 전류의 상기 메탈 패턴에 있어서의 경로 길이보다 길게 한 것을 특징으로 하는 증폭기.
KR1020160116086A 2015-09-16 2016-09-09 증폭기 KR101878557B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015182446A JP6569417B2 (ja) 2015-09-16 2015-09-16 増幅器
JPJP-P-2015-182446 2015-09-16

Publications (2)

Publication Number Publication Date
KR20170033239A KR20170033239A (ko) 2017-03-24
KR101878557B1 true KR101878557B1 (ko) 2018-07-13

Family

ID=58160677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160116086A KR101878557B1 (ko) 2015-09-16 2016-09-09 증폭기

Country Status (5)

Country Link
US (1) US9627300B2 (ko)
JP (1) JP6569417B2 (ko)
KR (1) KR101878557B1 (ko)
CN (1) CN107068623B (ko)
DE (1) DE102016216702B4 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017157604A (ja) * 2016-02-29 2017-09-07 株式会社三社電機製作所 半導体装置
US11164828B2 (en) 2017-05-17 2021-11-02 Mitsubishi Electric Corporation Amplifier
JP7050487B2 (ja) * 2017-12-28 2022-04-08 新電元工業株式会社 電子デバイス
JP2019169504A (ja) * 2018-03-22 2019-10-03 日本電信電話株式会社 ワイヤボンディング構造
WO2019229796A1 (ja) 2018-05-28 2019-12-05 三菱電機株式会社 増幅器
JP2020004784A (ja) 2018-06-26 2020-01-09 三菱電機株式会社 パワーモジュールおよび電力変換装置
JP6971952B2 (ja) * 2018-11-07 2021-11-24 三菱電機株式会社 半導体装置
US11749578B2 (en) 2019-02-22 2023-09-05 Panasonic Intellectual Property Management Co., Ltd. Semiconductor module, power semiconductor module, and power electronic equipment using the semiconductor module or the power semiconductor module
JP7149886B2 (ja) * 2019-03-22 2022-10-07 三菱電機株式会社 半導体装置
JP7209615B2 (ja) * 2019-11-13 2023-01-20 三菱電機株式会社 半導体装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5357212A (en) * 1992-07-30 1994-10-18 Mitsubishi Denki Kabushiki Kaisha Microwave amplifier
JPH11238851A (ja) * 1998-02-23 1999-08-31 Hitachi Ltd 集積回路装置およびそれを用いた通信機
JP2004039657A (ja) * 2002-06-28 2004-02-05 Renesas Technology Corp 半導体装置
DE10204157B4 (de) * 2002-02-01 2005-03-03 Semikron Elektronik Gmbh Drahtbondverbindung für Leistungshalbleiterbauelemente
JP2005064248A (ja) * 2003-08-12 2005-03-10 Renesas Technology Corp 半導体装置およびその製造方法
JP2008300685A (ja) * 2007-05-31 2008-12-11 Toshiba Corp 半導体装置及び増幅器
US20100140721A1 (en) * 2008-12-10 2010-06-10 Kabushiki Kaisha Toshiba high frequency semiconductor device
JP2010183100A (ja) * 2005-01-06 2010-08-19 Mitsubishi Electric Corp 半導体増幅器
EP2667409A1 (en) * 2012-05-21 2013-11-27 Nxp B.V. Amplifier circuit with a low inductance bond wire arrangement
WO2014073134A1 (ja) * 2012-11-09 2014-05-15 パナソニック株式会社 半導体装置
JP2014096497A (ja) * 2012-11-09 2014-05-22 Sumitomo Electric Device Innovations Inc 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61210646A (ja) * 1985-03-15 1986-09-18 Nec Corp 半導体装置
JPS63203001A (ja) * 1987-02-18 1988-08-22 Mitsubishi Electric Corp 半導体装置
JPH04147635A (ja) * 1990-10-09 1992-05-21 Mitsubishi Electric Corp 高周波高出力トランジスタ
JPH07307626A (ja) 1994-05-12 1995-11-21 Mitsubishi Electric Corp マイクロ波高出力増幅器
JP3364404B2 (ja) * 1997-02-12 2003-01-08 株式会社東芝 半導体の入出力接続構造
JP2001148616A (ja) 1999-11-19 2001-05-29 Nec Corp 高周波増幅器
JP2003110382A (ja) * 2001-09-27 2003-04-11 Mitsubishi Electric Corp マイクロ波半導体増幅器
US7119623B2 (en) * 2002-02-01 2006-10-10 Koninklijke Philips Electronics N.V. Output circuit for a semiconductor amplifier element
KR100586278B1 (ko) * 2004-12-07 2006-06-08 삼성전자주식회사 본딩 와이어 차폐 구조를 가지는 고속 반도체 패키지용인쇄 회로 기판
US7235422B2 (en) * 2005-02-02 2007-06-26 Agere Systems Inc. Device packages
KR20070116115A (ko) * 2005-03-18 2007-12-06 엔엑스피 비 브이 전자 ｒｆ 장치 및 그 제조 방법
CN101292349B (zh) * 2005-10-19 2011-09-28 Nxp股份有限公司 包括具有与接线耦接的电极的元件的器件
US7777353B2 (en) * 2006-08-15 2010-08-17 Yamaha Corporation Semiconductor device and wire bonding method therefor
US8125060B2 (en) * 2006-12-08 2012-02-28 Infineon Technologies Ag Electronic component with layered frame
US20090273074A1 (en) * 2008-04-30 2009-11-05 Xiaoming Li Bond wire loop for high speed noise isolation
DE102009029040A1 (de) * 2009-08-31 2011-03-03 Robert Bosch Gmbh Vorrichtung und Verfahren zur Herstellung einer Vorrichtung
EP2665181B1 (en) * 2012-05-17 2014-12-17 Nxp B.V. Amplifier circuit
JP6164722B2 (ja) * 2012-12-14 2017-07-19 住友電工デバイス・イノベーション株式会社 半導体装置
JP2014138305A (ja) * 2013-01-17 2014-07-28 Mitsubishi Electric Corp 高周波電力増幅器
JP2015146393A (ja) * 2014-02-03 2015-08-13 カルソニックカンセイ株式会社 超音波ウェッジボンディング構造
EP2933835A1 (en) * 2014-04-15 2015-10-21 Nxp B.V. RF power transistor

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5357212A (en) * 1992-07-30 1994-10-18 Mitsubishi Denki Kabushiki Kaisha Microwave amplifier
JPH11238851A (ja) * 1998-02-23 1999-08-31 Hitachi Ltd 集積回路装置およびそれを用いた通信機
DE10204157B4 (de) * 2002-02-01 2005-03-03 Semikron Elektronik Gmbh Drahtbondverbindung für Leistungshalbleiterbauelemente
JP2004039657A (ja) * 2002-06-28 2004-02-05 Renesas Technology Corp 半導体装置
JP2005064248A (ja) * 2003-08-12 2005-03-10 Renesas Technology Corp 半導体装置およびその製造方法
JP2010183100A (ja) * 2005-01-06 2010-08-19 Mitsubishi Electric Corp 半導体増幅器
JP2008300685A (ja) * 2007-05-31 2008-12-11 Toshiba Corp 半導体装置及び増幅器
US20100140721A1 (en) * 2008-12-10 2010-06-10 Kabushiki Kaisha Toshiba high frequency semiconductor device
EP2667409A1 (en) * 2012-05-21 2013-11-27 Nxp B.V. Amplifier circuit with a low inductance bond wire arrangement
WO2014073134A1 (ja) * 2012-11-09 2014-05-15 パナソニック株式会社 半導体装置
JP2014096497A (ja) * 2012-11-09 2014-05-22 Sumitomo Electric Device Innovations Inc 半導体装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
M. Shah 외, "Temperature rise and fusing current in wire bonds for high power RF applications,"IEEE International Society Conference on Thermal Phenomena, pp. 157-164, 2004. 06. 1부. *
M. Shah, et al., "Temperature rise and fusing current in wire bonds for high power RF applications,"IEEE International Society Conference on Thermal Phenomena, pp. 157-164, June 2004. 1부. *
독일 특허공보 DE10204157(2005.03.03.) 1부. *

Also Published As

Publication number Publication date
KR20170033239A (ko) 2017-03-24
CN107068623A (zh) 2017-08-18
DE102016216702A1 (de) 2017-03-16
JP2017059650A (ja) 2017-03-23
DE102016216702B4 (de) 2022-03-03
US20170077012A1 (en) 2017-03-16
US9627300B2 (en) 2017-04-18
CN107068623B (zh) 2019-11-08
JP6569417B2 (ja) 2019-09-04

Similar Documents

Publication Publication Date Title
KR101878557B1 (ko) 증폭기
JP5658874B2 (ja) 高周波半導体装置
US8558398B1 (en) Bond wire arrangement for minimizing crosstalk
US7683480B2 (en) Methods and apparatus for a reduced inductance wirebond array
US5883407A (en) Semiconductor device
US20080079124A1 (en) Interdigitated leadfingers
US20070108628A1 (en) Mounting substrate and semiconductor device
US11038251B2 (en) Resonator
DE112021002909T5 (de) Halbleiterbauteil
TWI417999B (zh) 具分級線接合之電子總成
US9362884B2 (en) Micro-acoustic filter having compensated cross-talk and method for compensation
US5185534A (en) Monolithic parallel connected transistor structure
KR102375544B1 (ko) 플립칩 접합 구조 및 그 회로 기판
US11164828B2 (en) Amplifier
US20080296050A1 (en) Semiconductor chip mounting board with multiple ports
CN111065254A (zh) 一种带有三维屏蔽层的低损耗差分电极
JP2001094035A (ja) 半導体装置
JPH11266105A (ja) 信号伝送基板
US9729242B2 (en) Optical module for reducing crosstalk
US9419411B2 (en) Semiconductor laser diode
US20220131522A1 (en) Resonator and filter
JP2011004218A (ja) マイクロ波電力増幅器
US20210036115A1 (en) Field-effect transistor
US6782026B2 (en) Semiconductor laser structure and method of manufacturing same
JPH065849A (ja) 半導体素子の構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
GRNT Written decision to grant