TWI417999B - 具分級線接合之電子總成 - Google Patents

具分級線接合之電子總成 Download PDF

Info

Publication number
TWI417999B
TWI417999B TW095139043A TW95139043A TWI417999B TW I417999 B TWI417999 B TW I417999B TW 095139043 A TW095139043 A TW 095139043A TW 95139043 A TW95139043 A TW 95139043A TW I417999 B TWI417999 B TW I417999B
Authority
TW
Taiwan
Prior art keywords
conductors
microelectronic
substrate
wires
length
Prior art date
Application number
TW095139043A
Other languages
English (en)
Other versions
TW200729440A (en
Inventor
Pierre-Marie J Piel
Paul R Hart
Jeffrey K Jones
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of TW200729440A publication Critical patent/TW200729440A/zh
Application granted granted Critical
Publication of TWI417999B publication Critical patent/TWI417999B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Microwave Amplifiers (AREA)
  • Wire Bonding (AREA)

Description

具分級線接合之電子總成
本發明大體而言係關於一種電子總成及一種形成該電子總成之方法，且更特定言之係關於具有分級線接合之電子總成。
在無線通信應用中及在計算系統中，射頻(RF)功率電晶體裝置作為信號放大器之用途一般而言係熟知的。近年來，該等裝置之操作頻率已顯著地增加且現在微底地進入千兆赫範圍。隨著頻率繼續增加，電晶體裝置之特定設計特徵變得日益重要。
典型RF功率放大器包含封裝或封裝基板，具有一或多個安裝於該封裝基板上之微電子晶粒(各晶粒具有多個形成於其上之電晶體)連同一或多個分路蓋以修正功率放大器之總阻抗。輸入引線及輸出引線亦連接至封裝基板，且導線接合通常用於在各種組件之間產生電連接。
當RF信號通過RF功率放大器時，與信號相關聯之電流之不同部分行進不同路徑長度。舉例而言，由於"集膚效應(skin effect)"，當電流經由輸出引線離開RF功率放大器時，大部分電流將位於引線外緣附近。結果，電流不均勻地通過RF功率放大器。另外，增加量之電流趨於流過電晶體晶粒之末端。該不均勻電流導致一些導線接合過熱且受損壞。
此外，流過RF功率放大器之電流之不同部分將經歷不同阻抗。該等阻抗失配阻礙放大器之效能。
因此，希望提供具有處理穿過其不同部分之變化量之電流的能力之RF功率放大器。另外，希望提供具有穿過其不同部分之特定受控(例如，更恆定)阻抗之RF功率放大器。此外，本發明之其他理想特性及特徵將結合隨附圖示說明及前述之技術領域及先前技術自後續之實施方式及隨附申請專利範圍而變得明顯。
以下詳細描述本質上僅為例示性的且並非意欲限制本發明或本發明之應用及用途。此外，並非意欲藉由在發明所屬之技術領域、先前技術、發明內容或實施方式中提出之任何所表現或所暗示之理論來約束。亦應注意圖1－7僅為說明性的且不可按比例製圖。
圖1及圖2說明根據本發明之一實施例之電子總成(例如，射頻(RF)功率放大器10)。該射頻(RF)功率放大器10包含一封裝基板12、一輸入引線14、一輸出引線16及一蓋套18。該封裝基板12由諸如鋁或銅之導電材料製成且大體上呈長方形形狀。封裝基板12具有(例如)大致20 mm之長度20、大致10 mm之寬度22及大致1 mm之厚度24。封裝基板12亦包含在其相對末端處之接地引線26。
該輸入引線14(例如，閘極引線)及該輸出引線16(例如，汲極引線)連接至封裝基板12之相對側且(儘管未特定說明)藉由諸如塑料或陶瓷化合物之絕緣材料而自封裝基板12電性分離。輸入引線14及輸出引線16可由與封裝基板12相同之材料製成且如圖2所示，其大體上呈長方形形狀，具有(例如)大致7 mm之長度28、大致4 mm之寬度30及大致0.2 mm之厚度。在所說明之實例中，輸出引線16包含一在一與封裝基板12相對之側上之成角部分。輸入引線及輸出引線可具有與封裝基板12相鄰之內緣32。
該蓋套18(例如，蓋子)大體上呈正方形形狀，具有相似於封裝基板12之寬度22之邊長且可由與封裝基板12相同之材料製成。蓋套18連接至封裝基板12且覆蓋封裝基板12之中央部分及輸入引線14及輸出引線16之內緣32。
圖2說明蓋套18自封裝基板12移除之RF功率放大器10。如所示，RF功率放大器10亦包含在封裝基板12之中央部分上之一第一組微電子組件34及一第二組微電子組件36。在所說明之實例中，各組微電子組件均包含一第一金屬－氧化物－矽電容器(MOSCAP)38、一第二MOSCAP 40、一電晶體42及互連其他微電子組件、輸入引線14及輸出引線16之多個導體44。
應瞭解，儘管以下描述可僅係指在該等微電子組件組之一者中之微電子組件，但是以下描述亦可應用於第一組微電子組件34與第二組微電子組件36。
如圖2所示，第一MOSCAP 38、第二MOSCAP 40及電晶體42大體上呈長方形形狀，具有(例如)介於4 mm與6 mm之間的長度、介於0.2 mm與1 mm之間的寬度及介於4密爾(mil)與6密爾(1密爾＝25.4微米)之間的厚度。第一MOSCAP 38、第二MOSCAP 40及電晶體42連接至封裝基板12且排列成一在輸入引線14與輸出引線16之間延伸的列，其側邊大體上平行於輸入引線14及輸出引線16之內緣32而延伸。
儘管未特定說明，但是如此項技術中通常所瞭解，第一MOSCAP 38及第二MOSCAP 40可各自包含一具有一形成於其上之氧化物材料層及一形成於該氧化物材料之上之金屬層的半導體基板。所使用之該等特定MOSCAP或分路蓋可視電子總成10所要的特定電學特徵而變化。
此外，如熟習此項技術者所應理解，電晶體42可包含一半導體基板或微電子晶粒，如圖3中所示，其具有形成於其上且排列成"指狀物"46之多個個別電晶體。在所說明之實施例中，指狀物46經排列以大體上垂直於電晶體42之側邊而延伸。提前參考圖6，電晶體42亦可包含一第一部分48、一第二部分50及一第三部分52。該第二部分50可大體上處於電晶體42之中央且該第一部分48及該第三部分52可處於在電晶體42之各別末端處之第二部分50之相對側上。
如圖3中所說明，在一實施例中，導體44(例如，導線)包含一第一導線組54、一第二導線組56、一第三導線組58及一第四導線組60。第一導線組54將輸入引線14與第一MOSCAP 38互連。在所展示之實例中，第一導線組54包含十六根具有大致75密爾之長度之導線。如圖4中所說明，在第一導線組54中之各導線具有如在電晶體42之頂面上方所量測之大致28密爾的線環高度62。第一導線組54可使用環線接合處理來形成。儘管未特定說明，但是應瞭解所有微電子組件以及輸入引線及輸出引線之頂面均可包含各種導線44所連接之複數個接觸焊墊。此外，當自諸如圖3中之垂直於封裝基板12之方向觀察時，所有導體44均在RF功率放大器10之各種組件之間大體上彼此平行地延伸。
如圖3及圖4中所示，第二導線組56將第一MOSCAP 38與電晶體42互連。在所說明之實施例中，第二導線組56包含八根導線，各導線在來自第一導線組54之各別成對導線之間連接至第一MOSCAP 38且具有(例如)70密爾之長度。第二導線組56中之各導線具有(例如)大致21密爾之線環高度64。第二導線組56亦可使用環線接合處理來形成。
現結合圖4參考圖5及圖6，第三導線組58將電晶體42與第二MOSCAP 40互連。如所示，第三導線組58包含十二根排列成4個3－導線群66之導線。在例示性實施例中，如圖4中所特定展示，第三導線組58中之各導線具有大致48密爾之長度及大致40密爾之線環高度68。
第四導線組60將電晶體42與輸出引線16互連。如圖6及圖7中所示，第四導線組60包含十二根排列成包含3個2－導線群94及2個3－導線群96之5個群的導線70－92。來自第四導線組60之3－導線群96與交替於其間之來自第三導線組58之群及第四導線組60中之導線之剩餘群一起接觸電晶體42之相對末端。如所示，導線之群經排列以便來自第三導線組58或第四導線組60之導線無一者直接處在來自其他組導線之兩根導線之間。儘管未特定說明，但是應瞭解在第二導線組56、第三導線組58及第四導線組60內之各導線可分別電性連接至電晶體42內之特定指狀物46或指狀物46之群。
仍參考圖6，與第四導線組60之各群中之導線一樣，第三導線組58之各群中之導線藉由大致7密爾之間距98而分離。第三導線組58之群藉由大致8密爾之間距100而與第四導線組60之群分離。
圖7說明相似於圖6之電晶體42及輸出引線16。然而，出於清晰之目的，第三導線組58未在圖7中展示。如所示，第四導線組60中之3－導線群96在第一部分48及第三部分52上接觸電晶體42，且2－導線群94在第二部分50上接觸電晶體42。因此，由於在導線之各群內之導線間的分離(例如，7密爾)，對電晶體42之特定長度102而言，在電晶體42之第一部分48及第三部分52上存在比在電晶體42之第二部分50上更高的第四導線組60中之導線44的導線密度。舉例而言，在接觸電晶體42之第一部分48之3－導線群96中，三根導線在大致14密爾之間隔內接觸電晶體42。因此，在第一部分48上存在每線性密爾大致0.21根導線之導線密度。然而，對於電晶體42之第二部分50上之電晶體42的任何14密爾長度部分而言，第四導線組60中之最高導線數為2。因此，電晶體42之第二部分50上之14密爾長度部分的最高導線密度為每線性密爾大致0.14根導線。
結合圖4及圖5參考圖7，在所展示之例示性實施例中，導線70及92在電晶體42之末端附近之第四導線組60的最外部分處連接。導線72及90分別與導線70及92相鄰，其更接近電晶體42之中央。導線74及88直接位於電晶體42之內側，分別與導線72及90相鄰，諸如此類。因此，導線80及82直接彼此緊接且位於第四導線組60之中央。如圖4及圖5中所示，導線70及92具有大致23密爾之線環高度104。導線72及90具有大致26密爾之線環高度106。導線74及88具有大致28密爾之線環高度108，而導線76及86具有大致30密爾之線環高度110。導線78及84具有大致32密爾之線環高度112，且導線80及82具有大致34密爾之線環高度114。
因此，如圖5中所特定說明，當第四導線組60之導線70－92位於更接近電晶體42之中央安置時，導線之線環高度增加且因而導線之長度增加。結果，接觸電晶體42之第一部分48及第三部分52之第四導線組60的群內之導線比接觸第二部分50之彼等導線具有更高之平均線環高度。圖7中所說明之第四導線組60之變化導線密度及圖4及圖5中所說明之第四導線組60之導線的變化線環高度在電晶體42與輸出引線16之間建立"分級"線接合機制。
在使用中，RF功率放大器10安裝於電子系統或計算系統中，且參考圖2，一RF信號經由輸入引線14發送至RF功率放大器10中。該RF信號可具有(例如)介於400百萬赫與6千兆赫之間的頻率。該信號經過第一導線組54，進入第一MOSCAP 38中且離開第一MOSCAP 38，且經由第二導線組56進入電晶體42中。如此項技術中通常所瞭解，當信號經過電晶體42時，信號之各脈衝啟動電晶體42上之個別電晶體之閘極，其容許放大脈衝經由接地引線26來發送至電晶體42中且經由第四導線組60離開電晶體42且進入輸出引線16中。
仍參考圖2，如前文所述，當信號經過輸入引線14，穿過RF功率放大器10且離開輸出引線16時，電流不均勻分佈地穿過引線14及引線16及電晶體42。詳言之，增加量之電流流過引線14及引線16之側邊及中央部分及如圖7中所示之電晶體42之各者的相應末端或第一部分48及第三部分52。由於在電晶體42之末端處之第四導線組60之導線密度增加，因此藉由流過電晶體42之第一部分48及第三部分52之電流而經歷之總電阻降低。
另外，由於圖4及圖5中所示之第四導線組60之個別導線的變化長度及高度，因此各導線之電感不同，且結果，流過RF功率放大器10之各部分之電流將經歷相對相似的阻抗。
上文所述之電子總成之一優點為，由於導線密度分佈，在微電子組件之間的導線之操作溫度降低。因此，經過該總成之電流量可增加而不損壞導線。另一優點為，由於在微電子組件之間的導線的變化電感，穿過該總成之各部分之阻抗變得更恆定。因此，該總成之效能得到改良。
電子總成之其他實施例可使用不同數量及類型之微電子組件。所使用之導線可具有不同於上文在例示性實施例中所述之彼等導線的線環高度且因此長度不同於上文在例示性實施例中所述之彼等導線。上文所述之分級線機制可用在除電晶體及輸出引線外之電子總成之其他組件之間。舉例而言，分級線機制亦可用以將第一MOSCAP與電晶體互連。此外，穿過電晶體或總成之其他組件之阻抗可不恆定，因為分級線機制可用以建立穿過總成之不同部分之特定阻抗梯度。
本發明提供一種電子總成。該電子總成可包含一基板、一連接至該基板之引線、一在基板上之具有第一部分及第二部分之第一微電子組件、一在基板上之第二微電子組件及將第一微電子組件與引線或第二微電子組件互連之複數個導體，導體之第一者接觸第一微電子組件之第一部分且具有一第一電感且導體之第二者接觸該微電子組件之第二部分且具有一第二電感，該第二電感大於該第一電感。
導體之第一者可具有第一長度，且導體之第二者可具有大於該第一長度之第二長度。導體之第一者可在基板上方延伸至第一高度，且導體之第二者可在基板上方延伸至大於該第一高度之第二高度。
導體可為導線。複數個導體可包含一第一群導體及一第二群導體。該第一群導體可以第一導線密度接觸微電子組件之第一部分，且該第二群導體可以第二導線密度接觸該微電子組件之第二部分。該第一導線密度可高於該第二導線密度。
第一微電子組件亦可包含一第三部分。第一部分及第三部分可在第二部分之相對側上。
複數個導體亦可包含以第三導線密度接觸該微電子組件之第三部分的第三群。該第三導線密度可高於第二導線密度。
本發明亦提供一種RF功率放大器。該RF功率放大器可包含一基板；一連接至該基板之引線；一在該基板上之具有第一部分、第二部分及第三部分之第一微電子組件，該第一部分及該第三部分係在該第二部分之相對側上；一在該基板上之第二微電子組件；及將第一微電子組件與引線或第二微電子組件互連之複數個導體，每單位長度之第一微電子組件上接觸第一微電子組件之第一部分及第三部分之導體數量比接觸該微電子組件之第二部分之導體數量大。
複數個導體可將第一微電子組件與引線互連。RF功率放大器亦可包含將第一微電子組件及第二微電子組件互連之第二複數個導體。導體之至少一者可接觸第一微電子組件之第一部分及第三部分之至少一者且具有第一電感，且導體之至少一者可接觸第一微電子組件之第二部分且具有第二電感。該第二電感可大於該第一電感。
接觸第一微電子組件之第一部分及第三部分之至少一者的該至少一個導體可具有第一長度，且接觸第一微電子組件之第二部分之該至少一個導體可具有第二長度。該第二長度可大於該第一長度。接觸第一微電子組件之第一部分及第三部分之至少一者的該至少一個導體可在基板上方延伸至第一高度，且接觸第一微電子組件之第二部分之該至少一個導體可在基板上方延伸至第二高度。該第二高度可大於該第一高度。
導體可為導線且當自大體上垂直於基板之方向上觀察時，複數個導線可大體上彼此平行地自第一微電子組件延伸。第一微電子組件可為具有複數個形成於其上之電晶體之微電子晶粒。
本發明另外提供一種RF功率放大器。該RF功率放大器可包含一封裝基板；一連接至封裝基板之引線；一在封裝基板上之微電子晶粒，該微電子晶粒具有分別形成於其第一部分、第二部分及第三部分上之第一電晶體、第二電晶體及第三電晶體，該第一部分及該第三部分係在該第二部分之相對側上；一在基板上之微電子組件；及將微電子晶粒之第一部分與引線或微電子組件之一受選者互連的第一複數個導體，每單位長度之微電子晶粒上第一數量之第一複數個導體接觸微電子晶粒之第一部分且第一複數個導體具有第一平均長度；將微電子晶粒之第二部分與引線或微電子組件之該受選者互連之第二複數個導體，每單位長度之微電子晶粒上第二數量之第二複數個導體接觸微電子晶粒之第二部分且第二複數個導體具有第二平均長度；及將微電子晶粒之第三部分與引線或微電子組件之該受選者互連之第三複數個導體，每單位長度之微電子晶粒上第三數量之第三複數個導體接觸微電子晶粒之第三部分且第三複數個導體具有第三平均長度，其中每單位長度之微電子晶粒上接觸微電子晶粒之第一部分之第一複數個導體的第一數量及每單位長度之微電子晶粒上接觸微電子晶粒之第二部分之第二複數個導體的第二數量大於每單位長度之微電子晶粒上接觸微電子晶粒之第三部分之第三複數個導體之第三數量，且第一平均長度及第三平均長度小於第二平均長度。
第一複數個導體可在微電子晶粒上方延伸至第一平均高度，第二複數個導體可在微電子晶粒上方延伸至第二平均高度，且第三複數個導體可在該晶粒上方延伸至第三平均高度。第二平均高度可大於第一平均高度及第三平均高度。第一複數個導體、第二複數個導體及第三複數個導體可為導線。
RF功率放大器亦可包含一連接至封裝基板之第二引線；一在封裝基板上之第二微電子組件；及將微電子晶粒、第二微電子組件及第二引線互連之第四複數個導線。微電子組件及第二微電子組件可為金屬－氧化物－矽電容器。
微電子晶粒、微電子組件、第二微電子組件、第一複數個導線、第二複數個導線、第三複數個導線及第四複數個導線可共同形成第一組微電子組件。RF功率放大器亦可包含大體上與第一微電子組件相同之第二組微電子組件。
雖然在前述實施方式中已給出至少一個例示性實施例，但是應理解存在若干變化。亦應理解該或該等例示性實施例僅為實例且並非意欲以任何方式限制本發明之範疇、適用性或組態。然而，前述實施方式將為熟習此項技術者提供用於實施該或該等例示性實施例的方便路圖。應瞭解可在不脫離如陳述於隨附申請專利範圍及其合法等價物中之本發明之範疇的情況下進行元件功能及配置之各種改變。
10．．．射頻(RF)功率放大器/電子總成
12．．．封裝基板/基板
14．．．輸入引線/引線
16．．．輸出引線/引線
18．．．蓋套
20、28．．．長度
22、30．．．寬度
24．．．厚度
26．．．接地引線
32．．．內緣
34．．．第一微電子組件/第一組微電子組件
36．．．第二微電子組件/第二組微電子組件
38．．．第一金屬－氧化物－矽電容器/第一MOSCAP
40．．．第二金屬－氧化物－矽電容器/第二MOSCAP
42．．．電晶體
44．．．導體/導線
46．．．指狀物
48．．．第一部分
50．．．第二部分
52．．．第三部分
54．．．第一導線組
56．．．第二導線組
58．．．第三導線組
60．．．第四導線組
62、64、68、104、106、108、110、112、114．．．線環高度
66、96．．．3－導線群
70、72、74、76、78、80、82、84、86、88、90、92．．．導線
94．．．2－導線群
98、100．．．間距
102．．．特定長度
圖1為根據本發明之一實施例之一具有一封裝基板及一蓋套之RF功率放大器的透視圖；圖2為移除蓋套之圖1之RF功率放大器的俯視平面圖；圖3為封裝基板之俯視平面圖；圖4為展示於圖3中且沿線4－4截取之封裝基板之橫截面側視圖；圖5為展示於圖3中且沿線5－5截取之封裝基板之橫截面側視圖；圖6為在圖3之封裝基板上之一電晶體及一電容器的俯視平面圖；且圖7為相似於圖6中所展示者之電晶體及電容器之俯視平面圖。
10．．．RF功率放大器/電子總成
14．．．輸入引線/引線
16．．．輸出引線/引線
28．．．長度
30．．．寬度
32．．．內緣
34．．．第一微電子組件/第一組微電子組件
36．．．第二微電子組件/第二組微電子組件
38．．．第一金屬－氧化物－矽電容器/第一MOSCAP
40．．．第二金屬－氧化物－矽電容器/第二MOSCAP
42．．．電晶體
44．．．導體/導線

Claims (20)

  1. 一種電子總成，其包括：一基板；一連接至該基板之引線；一在該基板上之具有第一部分及第二部分之第一微電子組件；一在該基板上之第二微電子組件；及將一第一接觸區域與一第二接觸區域互連之複數個導體，該第一接觸區域係在該第一微電子組件上且該第二接觸區域係在該引線及該第二微電子組件之一經選定者上，該等導體之一第一者具有一第一電感且該等導體之一第二者具有一第二電感，該第二電感大於該第一電感，其中該等導體之每一者接觸第一及第二接觸點之一個別對，該第一接觸點係在該第一接觸區域中且該第二接觸點係在該第二接觸區域中，及介於由該等導體之該第一者接觸之該第一及第二接觸點之間的一距離係實質相同於介於由該等導體之該第二者接觸之該第一及第二接觸點之間的一距離。
  2. 如請求項1之電子總成，其中該等導體之該第一者具有一第一長度且該等導體之該第二者具有一第二長度，該第二長度大於該第一長度。
  3. 如請求項2之電子總成，其中該等導體之該第一者在該基板上方延伸至一第一高度且該等導體之該第二者在該 基板上方延伸至一第二高度，該第二高度大於該第一高度。
  4. 如請求項3之電子總成，其中該等導體為導線且介於該個別第一及第二接觸點之間的距離之每一者係沿著該基板之一上表面而測量。
  5. 如請求項4之電子總成，其中該複數個導體包括一第一群導體及一第二群導體，該第一群導體以一第一導線密度接觸該微電子組件之該第一部分且該第二群導體以一第二導線密度接觸該微電子組件之該第二部分，該第一導線密度高於該第二導線密度。
  6. 如請求項5之電子總成，其中該第一微電子組件另外包括一第三部分，該第一部分及該第三部分係在該第二部分之相對側上，且其中該複數個導體另外包括一以一第三導線密度接觸該微電子組件之該第三部分之第三群，該第三導線密度高於該第二導線密度。
  7. 如請求項2之電子總成，其中該複數個導體之每一者包含相對之第一及第二端，及其中該等導體之該第一者及第二者係配置使得介於該等導體之第一者的該第一及第二端之間的一距離係實質相同於介於該等導體之第二者的該第一及第二端之間的一距離。
  8. 一種RF功率放大器，其包括：一基板；一連接至該基板之引線；一在該基板上之具有第一部分、第二部分及第三部分 之第一微電子組件，該第一部分及該第三部分係在該第二部分之相對側上；一在該基板上之第二微電子組件；及將一第一接觸區域及一第二接觸區域互連之複數個導體，該第一接觸區域係在該第一微電子組件上且該第二接觸區域係在該引線及該第二微電子組件之一經選定者上，其中該等導體之每一者接觸該第一及第二接觸點之一個別對，該第一接觸點係在該第一接觸區域中且該第二接觸點係在該第二接觸區域中，及每單位長度之該第一微電子組件在該第一微電子組件之該第一部分及該第三部分上的該第一接觸點的數量比該微電子組件之該第二部分上的數量大，且介於該第一與第二接觸點之間的一距離係實質相同於每一對的該第一與第二接觸點之距離。
  9. 如請求項8之RF功率放大器，其中該複數個導體將該第一微電子組件與該引線互連，且另外包括將該第一微電子組件與該第二微電子組件互連之一第二複數個導體。
  10. 如請求項8之RF功率放大器，其中該等導體的一第一者具有一第一電感，且該等導體的一第二者具有一第二電感，該第二電感大於該第一電感。
  11. 如請求項10之RF功率放大器，其中該等導體的該第一者具有一第一長度，且該等導體的該第二者具有一第二長度，該第二長度大於該第一長度。
  12. 如請求項11之RF功率放大器，其中該等導體的該第一者在該基板上方延伸至一第一高度，且該等導體的該第二者在該基板上方延伸至一第二高度，該第二高度大於該第一高度。
  13. 如請求項12之RF功率放大器，其中該等導體為導線且當自大體上垂直於該基板之一方向上觀察時，該複數個導線大體上彼此平行地自該第一微電子組件延伸，及其中介於該個別第一及第二接觸點之距離的每一者係沿著該基板之一上表面而測量。
  14. 如請求項13之RF功率放大器，其中第一微電子組件為一具有複數個形成於其上之電晶體之微電子晶粒。
  15. 一種RF功率放大器，其包括：一封裝基板；一連接至該封裝基板之引線；一在該封裝基板上之微電子晶粒，該微電子晶粒具有分別形成於其第一部分、第二部分及第三部分上之第一電晶體、第二電晶體及第三電晶體，該第一部分及該第三部分係在該第二部分之相對側上；一在該基板上之微電子組件；及第一及第二接觸區域，該第一接觸區域係在該微電子晶粒上且該第二接觸區域係在該引線及該微電子組件之一經選定者上；及將該第一及第二接觸區域互連之一第一複數個導體，每單位長度之該微電子晶粒上一第一數量之該第一複數 個導體接觸該微電子晶粒之該第一部分且該第一複數個導體具有一第一平均長度；將該第一及第二接觸區域互連之一第二複數個導體，每單位長度之該微電子晶粒上一第二數量之該第二複數個導體接觸該微電子晶粒之該第二部分且該第二複數個導體具有一第二平均長度；及將該第一及第二接觸區域互連之一第三複數個導體，每單位長度之該微電子晶粒上一第三數量之該第三複數個導體接觸該微電子晶粒之該第三部分且該第三複數個導體具有一第三平均長度，其中每單位長度之該微電子晶粒上接觸該微電子晶粒之該第一部分之該第一複數個導體的該第一數量及每單位長度之該微電子晶粒上接觸該微電子晶粒之該第二部分之該第二複數個導體的該第二數量大於每單位長度之該微電子晶粒上接觸該微電子晶粒之該第三部分之該第三複數個導體的該第三數量，且該第一平均長度及該第三平均長度小於該第二平均長度，及其中該第一複數個導體、該第二複數個導體及該第三複數個導體之每一導體包含相對之第一及第二端，且該第一複數個導體、該第二複數個導體及該第三複數個導體係配置使得介於該第一複數個導體、該第二複數個導體及該第三複數個導體之每一導體的該第一及第二端之一距離係實質相同。
  16. 如請求項15之RF功率放大器，其中該第一複數個導體在 該微電子晶粒上方延伸至一第一平均高度，該第二複數個導體在該微電子晶粒上方延伸至一第二平均高度，且該第三複數個導體在該微電子晶粒上方延伸至一第三平均高度，該第二平均高度大於該第一平均高度及該第三平均高度。
  17. 如請求項15之RF功率放大器，其中該第一複數個導體、該第二複數個導體及該第三複數個導體為導線且介於該第一複數個導體、該第二複數個導體及該第三複數個導體之每一導體的該第一及第二端之該距離係沿著該封裝基板之一上表面而測量。
  18. 如請求項17之RF功率放大器，其另外包括一連接至該封裝基板之第二引線、一在該封裝基板上之第二微電子組件及將該微電子晶粒、該第二微電子組件及該第二引線互連之一第四複數個導線。
  19. 如請求項15之RF功率放大器，其中該引線及該微電子組件之該經選定者為該微電子組件。
  20. 如請求項19之RF功率放大器，其中該微電子晶粒、該微電子組件、該第二微電子組件、該第一複數個導線、該第二複數個導線、該第三複數個導線及該第四複數個導線共同形成一第一組微電子組件，且另外包括大體上與該第一微電子組件相同之一第二組微電子組件。
TW095139043A 2005-10-28 2006-10-23 具分級線接合之電子總成 TWI417999B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/262,057 US7786603B2 (en) 2005-10-28 2005-10-28 Electronic assembly having graded wire bonding

Publications (2)

Publication Number Publication Date
TW200729440A TW200729440A (en) 2007-08-01
TWI417999B true TWI417999B (zh) 2013-12-01

Family

ID=37995213

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095139043A TWI417999B (zh) 2005-10-28 2006-10-23 具分級線接合之電子總成

Country Status (4)

Country Link
US (1) US7786603B2 (zh)
CN (1) CN101496160B (zh)
TW (1) TWI417999B (zh)
WO (1) WO2007102886A2 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8431973B2 (en) * 2008-12-10 2013-04-30 Kabushiki Kaisha Toshiba High frequency semiconductor device
US9209116B1 (en) * 2014-05-23 2015-12-08 Infineon Technologies Ag Semiconductor device package having asymmetric chip mounting area and lead widths
CN109065517B (zh) * 2014-09-23 2020-12-01 华为技术有限公司 射频功率组件及射频信号收发设备
EP3288183B1 (en) * 2016-08-24 2021-01-13 NXP USA, Inc. Power transistor with harmonic control
CN110622286A (zh) * 2017-05-17 2019-12-27 三菱电机株式会社 放大器
US11049837B2 (en) 2019-07-31 2021-06-29 Nxp Usa, Inc. Bond wire array for packaged semiconductor device
US11522504B2 (en) * 2020-06-26 2022-12-06 Wolfspeed, Inc. Wideband RF short/DC block circuit for RF devices and applications

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576661A (en) * 1994-04-28 1996-11-19 Nec Corporation Frequency characteristic of semiconductor device in ultra-high frequency band
US6331931B1 (en) * 1999-04-09 2001-12-18 Integra Technologies, Inc. Radio frequency power device improvement
US20040145034A1 (en) * 2003-01-23 2004-07-29 Toru Fujioka Semiconductor device
US6930381B1 (en) * 2002-04-12 2005-08-16 Apple Computer, Inc. Wire bonding method and apparatus for integrated circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027082A (en) * 1990-05-01 1991-06-25 Microwave Modules & Devices, Inc. Solid state RF power amplifier having improved efficiency and reduced distortion
CN1173399C (zh) * 2001-01-04 2004-10-27 矽品精密工业股份有限公司 具溢胶防止装置的半导体封装件
US6466094B2 (en) * 2001-01-10 2002-10-15 Ericsson Inc. Gain and bandwidth enhancement for RF power amplifier package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576661A (en) * 1994-04-28 1996-11-19 Nec Corporation Frequency characteristic of semiconductor device in ultra-high frequency band
US6331931B1 (en) * 1999-04-09 2001-12-18 Integra Technologies, Inc. Radio frequency power device improvement
US6930381B1 (en) * 2002-04-12 2005-08-16 Apple Computer, Inc. Wire bonding method and apparatus for integrated circuit
US20040145034A1 (en) * 2003-01-23 2004-07-29 Toru Fujioka Semiconductor device

Also Published As

Publication number Publication date
CN101496160A (zh) 2009-07-29
US20070096340A1 (en) 2007-05-03
WO2007102886A2 (en) 2007-09-13
US7786603B2 (en) 2010-08-31
CN101496160B (zh) 2010-12-22
TW200729440A (en) 2007-08-01
WO2007102886A3 (en) 2008-08-28

Similar Documents

Publication Publication Date Title
TWI417999B (zh) 具分級線接合之電子總成
US9589927B2 (en) Packaged RF amplifier devices with grounded isolation structures and methods of manufacture thereof
DE102010050315C5 (de) Verfahren zur Herstellung von gesinterten, elektrischen Baugruppen und damit hergestellte Leistungshalbleitermodule
US7683480B2 (en) Methods and apparatus for a reduced inductance wirebond array
US7973391B2 (en) Tapered dielectric and conductor structures and applications thereof
KR100935854B1 (ko) 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
KR102288588B1 (ko) 차폐된 마이크로파 전송 라인
US9337774B2 (en) Packaged RF amplifier devices and methods of manufacture thereof
JPH04250641A (ja) 金属被膜による半導体パッケージ
US8723337B2 (en) Structure for high-speed signal integrity in semiconductor package with single-metal-layer substrate
EP3462481A1 (en) Transistor die with drain and gate interconnect arrangement, and method of manufacture thereof
US20160086881A1 (en) Electronic Component
JP2014512135A (ja) ワイドバンドギャップパワートランジスタ用の改良されたマッチング技術
US6777791B2 (en) Multiple ground signal path LDMOS power package
US6762367B2 (en) Electronic package having high density signal wires with low resistance
KR100397079B1 (ko) 전계효과에의해제어가능한반도체소자
US10574198B2 (en) Integrated circuit devices with selectively arranged through substrate vias and method of manufacture thereof
US9484321B2 (en) High frequency device
US6841736B2 (en) Current-carrying electronic component and method of manufacturing same
CN107731925B (zh) 晶体管装置
US8963658B2 (en) Micropstrip transmission line/coplanar waveguide (CPW) transistor structure
US8044514B2 (en) Semiconductor integrated circuit
CN209515661U (zh) 集成电路及晶片
US20040089949A1 (en) Semiconductor device with an improved transmission line
US9824939B2 (en) Semiconductor assembly and method to form the same