JPH04250641A - 金属被膜による半導体パッケージ - Google Patents

金属被膜による半導体パッケージ

Info

Publication number
JPH04250641A
JPH04250641A JP3150065A JP15006591A JPH04250641A JP H04250641 A JPH04250641 A JP H04250641A JP 3150065 A JP3150065 A JP 3150065A JP 15006591 A JP15006591 A JP 15006591A JP H04250641 A JPH04250641 A JP H04250641A
Authority
JP
Japan
Prior art keywords
shelf
chip
bonding
cavity
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3150065A
Other languages
English (en)
Other versions
JP2504636B2 (ja
Inventor
William Riis Hamburgen
ウィリアム　リス　ハンバーゲン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Publication of JPH04250641A publication Critical patent/JPH04250641A/ja
Application granted granted Critical
Publication of JP2504636B2 publication Critical patent/JP2504636B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に半導体デハイス、
特に半導体チップまたはダイに関する。
【０００２】
【従来の技術】今まで提供された一般タイプのプラスチ
ック・ピン・グリッド・アレイ（ＰＰＧＡ）パッケージ
はプリント回線板の構造に類似しているが、主な相違は
、パッケージが中央に各種のパッケージ層を支える一連
のシェルフを伴う空洞を有すると共にチップにワイヤ・
ボンディングをトレースする点である。低インダクタン
ス電力または下地のワイヤボンド・シェルフに対して、
ボンディング・シェルフの全層は、一般に特殊な電力に
当てられてきた。このタイプのパッケージの一例が図１
に示されている。
【０００３】図１に例示されているパッケージは一連の
３段ボンディング・シェルフ、またはダイあるいはチッ
プ１４を取り囲む参照数字１１、１２および１３で示さ
れたタイヤを有する。３段シェルフの各々は、その表面
にチップからの１本以上のリード１６が取り付けられた
金属層を有する。中間シェルフ１２の金属層は、供給電
圧Ｖｃｃを搬送し、また全シェルフはこの特殊電力に当
てられる。このシェルフには他のボンディング・パッド
およびリードはない。
【０００４】ボンディング・シェルフの全層が単一下地
または電力供給電圧に当てられるための別法は、下地の
連続したワイヤボンディング・パッドを接続するかパッ
ケージの他の層にバイアスのアレイを用いて電圧を供給
することである。これは、電力または接地経路にインダ
クタンスを付加し、また同様なインダクタンスの付加に
よっても、連続したシェルフのボンディング・リードを
事実上長くさせる。この技術の一例は図２に示されてい
る。
【０００５】図２に例示されているパッケージでは、供
給電圧Ｖｃｃはボンディング・シェルフ１８の下側部上
の金属層１７により搬送され、さらにシェルフから一連
のバイアス１９を経てこの層に接続される。シェルフの
他のボンディング・パッド接続されたリード２１は、バ
イアスにわたって広がると共に一般に所望されるより事
実上多くのインダクタンスを有する。
【０００６】
【発明が解決しようとする課題】今まで提供された他の
パッケージでは、ダイが置かれる開口部の縁における上
・下側部間に広がる１個以上の導通フィンガーまたはト
レースによってボンディング・シェルフの下側部の金属
層と共に接続される。従来技術の半導体パッケージに伴
う他の問題は、使用され得るボンディング・パッドまた
はリードがパッドの幅のような物理パラメータおよびそ
れらを一定の最小間隔に保たせることによって制限され
る。これは、相互にオフセットあるいはスタッガされる
隣接する行にあるパッドと共に、パッドの多重行の使用
を導入した。しかし、スタッガされたパッドを伴うボン
ディング・リードは相互に一段と接近し、またチップの
配列ミスは２つの行内のリードと共に交差させかつショ
ートさせ得る。
【０００７】また、ボンディング・シェルフがダイより
一段と高い位置にあるならば、パッドの外側の行に接続
されたボンディング・リードは内側の行またはシェルフ
自体をたるませかつショートすることがある。この問題
は２つの行の間に絶縁体を備えることで若干の範囲で克
服することができるが、これは幾分厄介な手順を踏む。
【０００８】
【課題を解決するための手段】本発明は改良された半導
体パッケージおよび製法を提供し、チップまたはダイ用
の空洞が供給され、ボンディング・シェルフが空洞の外
周に広がり、また金属層はシェルフの下側部に沿って広
がり、シェルフの内周縁を被膜しかつチップからのリー
ドが接着される導通リングを形成するためにシェルフの
上部表面の内部縁に沿って広がる。追加のボンディング
・パッドはシェルフの上部表面に形成され、さらにチッ
プからの追加のリードはそのパッドに取り付けされる。 １つの実施例では、位置決めするフィンガーは空洞内に
チップを正確に配列する。
【０００９】
【実施例】図３に例示される通り、パッケージは一般に
第１プレーナ・ボデーまたは上・下表面に金属層２７、
２８を伴う誘電材料層２６を含む。このボデーは一般に
、ダイまたはチップとボデーの下側部の金属層２７に形
成されたボンディング・パッドとの間に渡るリード３１
と共に置かれた半導体ダイおよびチップ３０を含む方形
の中央開口部を有する。
【００１０】ヒートシンク３２はチップと熱接触するボ
デー２６の下側部に接着されると共に開口部２９内に空
洞の床を形成する。ヒートシンクは、銅、タングステン
、モリブデン、セラミック、タングステン−銅合金、ま
たはモリブデン−銅合金のような熱伝導材料で組み立て
られ、またエポキシまたはハンダのように適した接着剤
３３によりボデー２６に接着される。
【００１１】第２ボデーまたは誘電材料層３６は第１ボ
デー上にその上・下表面に金属層３７、３８と共に置か
れる。ボデー３６は一般に開口部２９より横方向に大き
な方形の中央開口部３９を有し、ボデー３６の下部表面
の金属層３８は参照数字４０で示す通り、ボデーの内周
縁を被覆し、またダイまたはチップからのリード４２を
接着する導通リング４１を形成するためにボデーの上部
表面の内部縁に沿って広がる。追加のボンディング・パ
ッドと導通トレース４３はボデー３６の上部表面にある
導通リングの外側の金属層３７に形成され、またダイま
たはチップからのリード４４はそれらのパッドおよびト
レースに接着される。ダイまたはチップからの追加のリ
ード４６はパッド４３の外側の金属層３７に接着される
。
【００１２】第３ボデーまたは誘電材料層４７はその上
・下表面の金属層４８、４９と共に、第２ボデーの上に
置かれる。ボデー４７は一般に開口部３９より横方向に
大きな方形の中央開口部５１を有し、かつダイまたはチ
ップが置かれた空洞を閉じるためにリッド５２はボデー
の上側部に置かれる。ボデー２６、３６、および４７は
電気絶縁性接着剤の層５３、５４で共に接着される。
【００１３】ボデー２６、３６とその上部表面の金属層
２７、３７はダイまたはチップからのリードを取り付け
るためにボンディング・シェルフあるいはタイヤを形成
し、また被膜用金属４０と導通リング４１はボデー３６
の下側部の金属層３８に接続する手段を提供する。例示
された実施例では、供給電圧Ｖｃｃは層３８に印加され
、さらにこの電圧は導通リングを経て接続される。他の
供給電圧は例示した他の金属層により運ぶことができ、
さらに２つのシェルフのボンディング・パッドを経てそ
れらの層と接続される。
【００１４】パッケージの異なる層は参照数字５６−５
８で示されるバイアスにより接続される。望まれるなら
ば、シェルフにある開口部の周囲を被膜する金属は追加
の金属層をも被覆することができる。破線５９で示す１
つ以上の追加層はボデー３６に埋め込むことができ、ま
たシェルフの周囲を被膜する金属に対して接続したり、
電気絶縁することができる。
【００１５】図４−５の実施例は一般に図３の実施例と
類似しており、かつ同様な参照数字が２つの実施例内に
相当する素子を示している。しかし、図４−５の実施例
では、ボデー２６にある中央開口部２９はダイを置いた
り位置決めするように供給するフィンガーと共にスカラ
ップされた輪郭によって形成され、またフィンガーの間
の区域６２は取り除かれる。６３で示すフィンガーの下
側部は、ダイが定位置に圧着されるときにダイとヒート
シンクとの間から押し出される接着剤６４を受けるため
に切り落とされ、またダイが取り付けられるときに取り
除かれた区域ではクリーニングおよび接着剤６４の可視
検査を要さない。ボデー２６は、マッチングや他の適し
た方法で切り落とされるフィンガーの下側部を伴う単一
層またはボデーとして、あるいはフィンガーおよびフィ
ンガーのしたの取り除かれた区域に対して所望の輪郭を
有する２つの層としてのいずれかを形成することができ
る。ダイの正しい配列を確認する手引書通りに図版の基
準点または標識点を用いて、図版を完成してからフィン
ガーを縦に切り取ることもできる。
【００１６】定置されるフィンガーは特にダイを正確に
配列する重要性を持つスタッガされたボンディング・パ
ッドと共にパッケージを組み立てる際に役立つ。ヒート
シンクにダイを接着する接着剤が硬化するまでフィンガ
ーはダイを正しい位置に保ちかつヒートシンクに向けて
圧縮される際にダイの横方向への移動を防止する。図３
の構造と図１および図２の構造を比較すると、本発明の
利点は容易に明らかとなる。金属被膜により、図１の３
段階構造の代わりに２段のボンディング・シェルフだけ
が必要とされるので、ボンディング・シェルフの１段を
取り除くことによりパッケージ５０％程度薄くすること
ができる。さらに、金属被膜はシェルフ上の全金属層を
単一電圧レベルまたは下地の導電体だけに注がれる必要
を取り除くと共に、あらかじめ電力および最終電圧に対
してパッドを割り当てる必要を取り除く。図３のパッケ
ージは、図２の構造のようにバイアスがシェルフの下側
の金属との接続に使用されるときに要求される高インダ
クタンスを伴うボンディング・リードを延長する必要も
回避できる。リードをさらに延長する必要を取り除くこ
とで、本発明は従来技術で生じることがある、たるみお
よびショートの問題を回避する。結局、連続被覆された
シェルフは電源および最終電圧に連続接続させると共に
従来技術のパッケージに比べてダイの配置ミスをあまり
厳正しない。
【００１７】新規かつ改良された半導体パッケージおよ
び製法が提供されたことは上記明細書から明白である。 いま１つの好適な実施例を詳細に説明したが、当業者に
とって明らかなように、別記特許請求の範囲で限定され
た本発明の範囲から逸脱せずにある種の変更や変形をす
ることができる。
【図面の簡単な説明】
【図１】従来技術の手段によって構築された半導体パッ
ケージの部分的な断面図である。
【図２】従来技術の手段によって構築された半導体パッ
ケージの部分的な断面図である。
【図３】本発明を取り入れた半導体デバイス用パッケー
ジの１実施例の部分的な断面図である。
【図４】本発明による半導体デバイス用パッケージの他
の実施例の部分的な上部平面図である。
【図５】図４のライン５−５で切った部分的な断面図で
ある。
【符号の説明】
１１　　ボンディング・シェルフまたはタイヤ１２　　
ボンディング・シェルフまたはタイヤ１３　　ボンディ
ング・シェルフまたはタイヤ１４　　ダイまたはチップ １６　　リード １７　　金属層 １８　　ボンディング・シェルフ １９　　バイアス ２１　　リード ２６　　第１プレーナ・ボデーおよび誘電材料層２７　
　金属層 ２８　　金属層 ２９　　中央開口部 ３０　　ダイまたはチップ ３１　　リード ３２　　ヒートシンク ３３　　接着剤 ３６　　第２ボデーおよび誘電材料層 ３７　　金属層 ３８　　金属層 ３９　　開口部 ４０　　ボデーの内周縁 ４１　　導通リング ４２　　リード ４３　　トレースまたはパッド ４４　　リード ４６　　リード ４７　　第３ボデーおよび誘電材料層 ４８　　金属層 ４９　　金属層 ５１　　中央開口部 ５２　　リッド ５３　　接着剤層 ５４　　接着剤層 ５６　　金属層 ５７　　金属層 ５８　　金属層 ５９　　（追加の）層 ６１　　フィンガー ６２　　区域 ６３　　フィンガーの切り落とされる部分６４　　接着
剤

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】　　半導体チップ用パッケージにおいて、
    内部にチップを置くのに適する空洞と、空洞の周囲に広
    がりかつ空洞に面する内周縁を有するボンディング・シ
    ェルフと、金属層から成り、金属層はシェルフの下部側
    に広がり、シェルフの内周縁を被膜し、またチップから
    のリードを接着する導通リングを形成するシェルフの上
    部表面の内部縁に沿って連続して広がることを特徴とす
    る半導体チップ用パッケージ。
  2. 【請求項２】　　半導体パッケージにおいて、チップと
    、そのチップを囲みかつ上部表面上に導電性ボンディン
    グ・パッドを有する下部ボンディング・シェルフと、チ
    ップとボンディング・パッドとの間に広がるボンディン
    グ・ワイヤと、上方かつ一般に共中心形に位置決めされ
    ると共にチップに面する内周縁を有する下部ボンディン
    グ・シェルフと、上部シェルフの下側部に沿って広がり
    、上部シェルフの内周縁を囲んで被膜しかつ導通リング
    を形成する上部シェルフの下部表面の内部縁に沿って連
    続して広がる金属層と、上部シェルフ上の複数のボンデ
    ィング・パッドと、上部シェルフの導通リングおよびボ
    ンディング・パッドによってチップを相互接続する複数
    のボンディング・ワイヤと、から成ることを特徴とする
    半導体パッケージ。
  3. 【請求項３】　　半導体パッケージにおいて、一般にそ
    の上・下部表面の導電性金属による中央開口部を有する
    誘電材料の第１プレーナ・ボデーと、第１ボデーの下に
    位置決めされかつヒートシンクと熱移転の関係に半導体
    チップを受ける空洞の床を形成するために開口部を越え
    て広がるヒートシンクと、一般に第１のボデーの上に位
    置決めされると共に第１ボデーの開口部より一段と大き
    な側面の中央開口部を定める内周縁を有する誘電材料の
    第２プレーナと、第２ボデーの下側部に沿って広がり、
    第２ボデーの開口部の内周縁を被膜しかつチップに接続
    する導通リングを形成する第２ボデーの上部表面の内部
    縁に沿って連続して広がる金属層と、チップに接続され
    たボンディング・ワイヤを受けるために導通リングの外
    に隔置された第２ボデーの上部表面上の複数のボンディ
    ング・パッドから成ることを特徴とする半導体パッケー
    ジ。
JP3150065A 1990-06-22 1991-06-21 金属被膜による半導体パッケ―ジ Expired - Lifetime JP2504636B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US542179 1990-06-22
US07/542,179 US5235211A (en) 1990-06-22 1990-06-22 Semiconductor package having wraparound metallization

Publications (2)

Publication Number Publication Date
JPH04250641A true JPH04250641A (ja) 1992-09-07
JP2504636B2 JP2504636B2 (ja) 1996-06-05

Family

ID=24162675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3150065A Expired - Lifetime JP2504636B2 (ja) 1990-06-22 1991-06-21 金属被膜による半導体パッケ―ジ

Country Status (4)

Country Link
US (1) US5235211A (ja)
EP (1) EP0463763A3 (ja)
JP (1) JP2504636B2 (ja)
KR (1) KR950008238B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0497548A (ja) * 1990-08-14 1992-03-30 Matsushita Electric Works Ltd 半導体チップキャリア
JPH04133341A (ja) * 1990-09-25 1992-05-07 Matsushita Electric Works Ltd 半導体チップキャリア
JP2014515876A (ja) * 2011-03-16 2014-07-03 モーメンティブ・パフォーマンス・マテリアルズ・インク 高熱伝導率／低熱膨張率を有する複合材

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595212A (ja) * 1991-10-01 1993-04-16 Mitsubishi Electric Corp 高周波半導体混成集積回路装置
US5777265A (en) * 1993-01-21 1998-07-07 Intel Corporation Multilayer molded plastic package design
US5397917A (en) * 1993-04-26 1995-03-14 Motorola, Inc. Semiconductor package capable of spreading heat
US5701034A (en) * 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
US5530287A (en) * 1994-09-14 1996-06-25 Unisys Corporation High density wire bond pattern for integratd circuit package
GB2293918A (en) * 1994-10-06 1996-04-10 Ibm Electronic circuit packaging
US5625227A (en) * 1995-01-18 1997-04-29 Dell Usa, L.P. Circuit board-mounted IC package cooling apparatus
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
US5705174A (en) * 1995-06-07 1998-01-06 American Cyanamid Company Process for the preparation of microcapsule compositions
JP4000609B2 (ja) * 1995-12-22 2007-10-31 イビデン株式会社 電子部品搭載用基板及びその製造方法
US5723906A (en) * 1996-06-07 1998-03-03 Hewlett-Packard Company High-density wirebond chip interconnect for multi-chip modules
US6031283A (en) * 1996-09-09 2000-02-29 Intel Corporation Integrated circuit package
US6043559A (en) * 1996-09-09 2000-03-28 Intel Corporation Integrated circuit package which contains two in plane voltage busses and a wrap around conductive strip that connects a bond finger to one of the busses
KR19980024134A (ko) * 1996-09-18 1998-07-06 모기 쥰이찌 반도체 패키지
US6081426A (en) * 1996-09-18 2000-06-27 Shinko Electric Industries Co., Ltd. Semiconductor package having a heat slug
WO1999026458A1 (fr) * 1997-11-19 1999-05-27 Ibiden Co., Ltd. Carte de cablage imprime multicouche et son procede de fabrication
JP3453318B2 (ja) * 1998-12-24 2003-10-06 新光電気工業株式会社 半導体装置用基板の製造方法
US6271060B1 (en) * 1999-09-13 2001-08-07 Vishay Intertechnology, Inc. Process of fabricating a chip scale surface mount package for semiconductor device
US6794581B2 (en) * 2000-10-30 2004-09-21 Sun Microsystems, Inc. Method and apparatus for distributing power to integrated circuits
US20040183167A1 (en) * 2003-03-21 2004-09-23 Texas Instruments Incorporated Recessed-bond semiconductor package substrate
EP1480264A1 (en) * 2003-05-21 2004-11-24 Alps Electric Technology Centre (UK) Ltd. Electrical circuit device
US7019394B2 (en) * 2003-09-30 2006-03-28 Intel Corporation Circuit package and method of plating the same
US20070000686A1 (en) * 2005-06-29 2007-01-04 Martinez Peter J System, method and apparatus for routing signals from an integrated circuit using thickfilm and printed circuit interconnects
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
US20090283889A1 (en) * 2008-05-16 2009-11-19 Byoung Wook Jang Integrated circuit package system
US8354743B2 (en) * 2010-01-27 2013-01-15 Honeywell International Inc. Multi-tiered integrated circuit package
US9741644B2 (en) 2015-05-04 2017-08-22 Honeywell International Inc. Stacking arrangement for integration of multiple integrated circuits
US20220230944A1 (en) * 2020-12-31 2022-07-21 Texas Instruments Incorporated Configurable leaded package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5914652A (ja) * 1982-07-16 1984-01-25 Nec Corp 半導体容器
JPS63250845A (ja) * 1987-04-08 1988-10-18 Hitachi Ltd 半導体パツケ−ジ構造体
JPS6484698A (en) * 1987-09-26 1989-03-29 Matsushita Electric Works Ltd Manufacture of multilayer circuit board

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3908185A (en) * 1974-03-06 1975-09-23 Rca Corp High frequency semiconductor device having improved metallized patterns
US4420767A (en) * 1978-11-09 1983-12-13 Zilog, Inc. Thermally balanced leadless microelectronic circuit chip carrier
JPS5875859A (ja) * 1981-10-30 1983-05-07 Fujitsu Ltd 半導体装置
US4608592A (en) * 1982-07-09 1986-08-26 Nec Corporation Semiconductor device provided with a package for a semiconductor element having a plurality of electrodes to be applied with substantially same voltage
JPS60116191A (ja) * 1983-11-29 1985-06-22 イビデン株式会社 電子部品搭載用基板の製造方法
US4922324A (en) * 1987-01-20 1990-05-01 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
US4926240A (en) * 1989-03-28 1990-05-15 Motorola, Inc. Semiconductor package having recessed die cavity walls

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5914652A (ja) * 1982-07-16 1984-01-25 Nec Corp 半導体容器
JPS63250845A (ja) * 1987-04-08 1988-10-18 Hitachi Ltd 半導体パツケ−ジ構造体
JPS6484698A (en) * 1987-09-26 1989-03-29 Matsushita Electric Works Ltd Manufacture of multilayer circuit board

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0497548A (ja) * 1990-08-14 1992-03-30 Matsushita Electric Works Ltd 半導体チップキャリア
JPH04133341A (ja) * 1990-09-25 1992-05-07 Matsushita Electric Works Ltd 半導体チップキャリア
JP2014515876A (ja) * 2011-03-16 2014-07-03 モーメンティブ・パフォーマンス・マテリアルズ・インク 高熱伝導率／低熱膨張率を有する複合材
JP2018082180A (ja) * 2011-03-16 2018-05-24 モーメンティブ・パフォーマンス・マテリアルズ・インク 高熱伝導率／低熱膨張率を有する複合材
US10347559B2 (en) 2011-03-16 2019-07-09 Momentive Performance Materials Inc. High thermal conductivity/low coefficient of thermal expansion composites

Also Published As

Publication number Publication date
EP0463763A2 (en) 1992-01-02
US5235211A (en) 1993-08-10
EP0463763A3 (en) 1992-02-26
KR950008238B1 (ko) 1995-07-26
KR920001693A (ko) 1992-01-30
JP2504636B2 (ja) 1996-06-05

Similar Documents

Publication Publication Date Title
JPH04250641A (ja) 金属被膜による半導体パッケージ
US3591839A (en) Micro-electronic circuit with novel hermetic sealing structure and method of manufacture
US5638596A (en) Method of employing multi-layer tab tape in semiconductor device assembly by selecting, breaking, downwardly bending and bonding tab tape trace free ends to a ground or power plane
KR100328143B1 (ko) 계층화된 도전 평면을 갖는 리드 프레임
US5073817A (en) Resin encapsulated semiconductor device with heat radiator
US4763409A (en) Method of manufacturing semiconductor device
US5751554A (en) Testable chip carrier
JPH09507344A (ja) ワイヤ・ボンディングの技術に基づくボール・グリッド・アレイの下に浅い空洞を持つパッケージ
JPH09321073A (ja) 半導体装置用パッケージ及び半導体装置
JP2001015679A (ja) 半導体装置及びその製造方法
JPH04233262A (ja) 脱熱体及び多重取付パッド・レードフレームのパッケージ及び半導体ダイの電気的絶縁方法
KR950704838A (ko) 영역 어레이 상호접속칩의 tab시험(tab testing of area array interconnected chips)
US5309322A (en) Leadframe strip for semiconductor packages and method
JPH1174442A (ja) リードフレーム及びこれを用いた半導体パッケージ
GB2307336A (en) Integrated circuit package
US20080123299A1 (en) Circuit Device and Manufacturing Method of the Same
US6975025B2 (en) Semiconductor chip package and method of manufacturing same
JPH0613436A (ja) キャリアのない集積回路パッケージ
KR970077584A (ko) 반도체장치와 그 제조방법
JPH0239097B2 (ja)
US3560808A (en) Plastic encapsulated semiconductor assemblies
US4536825A (en) Leadframe having severable fingers for aligning one or more electronic circuit device components
JPH03132101A (ja) 表面実装型半導体デバイスおよび方法
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JPH02211643A (ja) 半導体装置