JPH09507344A - ワイヤ・ボンディングの技術に基づくボール・グリッド・アレイの下に浅い空洞を持つパッケージ - Google Patents

ワイヤ・ボンディングの技術に基づくボール・グリッド・アレイの下に浅い空洞を持つパッケージ

Info

Publication number
JPH09507344A
JPH09507344A JP8513180A JP51318096A JPH09507344A JP H09507344 A JPH09507344 A JP H09507344A JP 8513180 A JP8513180 A JP 8513180A JP 51318096 A JP51318096 A JP 51318096A JP H09507344 A JPH09507344 A JP H09507344A
Authority
JP
Japan
Prior art keywords
package
grid array
ball grid
integrated circuit
circuit chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP8513180A
Other languages
English (en)
Inventor
マシンジル、トマス、ジェイ
Original Assignee
ヴィ エル エス アイ テクノロジー インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヴィ エル エス アイ テクノロジー インコーポレイテッド filed Critical ヴィ エル エス アイ テクノロジー インコーポレイテッド
Publication of JPH09507344A publication Critical patent/JPH09507344A/ja
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 高度なボール・グリッド・アレイであって、ボール・グリッド・アレイはくぼみで作られた中央の空洞を持っている本体を含む。中央の空洞は、パッケージの半田・ボールが配列される面と同じ側にダイの搭載を許容する。ダイが半田・ボールと同一の側に設けられているので、ダイを半田・ボールと接続するために１組のリードのみが必要となり、かくして、従来の２層の金属を必要とするボール・グリッド・アレイ・パッケージに比較して、パッケージ内に一層の導電材料層のみを必要とする。これに加えて、一層の金属層のみが必要であるから、本発明は電気的な導電経路の使用なしで動作させることができる。前記ダイは前記パッケージ上に位置するボンディング領域に配線経路で接続される。ボンディング領域の各々は実質的に同一平面にあり、それぞれのボンディング領域は、前記中心の空洞の１つの端縁から異なる距離に位置させられ、千鳥配列を形成する。千鳥配列によるボンディング領域の配列の利点は、隣接するボンディング配線の間の空間を保持することができることであり、ボンディング・ワイヤのファンアウトを避けることにより、前記パッケージにおける多重のボンディング領域を避けることができる。

Description

【発明の詳細な説明】 発明の名称 ワイヤ・ボンディング技術に基づくボール・ グリッド・アレイの下に浅い空洞を持つ パッケージ発明の背景： 本発明は一般的にはボール・グリッド・アレイ・パッケージ、そしてさらに詳 しく言えば、ワイヤ・ボンディング技術に基づく、ボール・グリッド・アレイの 下に浅い空洞を持つパッケージに関するものである。 集積回路で、多数の能動半導体装置はシリコン・チップ上に形成され、完全な 回路を作るためにリードにより適切に相互接続される。集積回路技術が年を通じ て進歩するにつれ、電子回路の大きいアレイを１つの半導体スライス上に製造す ることが可能になり、これにより歩留りが、向上している。第２および第３レベ ルの相互接続は、個々の望ましい回路を相互接続し、そしてスライス端にボンデ ィング・パッドをつけるために使用される。しかしながら、これらの回路アレイ は通常多数の外部接続を必要とする。典型的な３００ピンを超える端子数が、現 在ゲート・アレイ，マイクロ・プロセッサ，および超高速集積回路（ＶＨＳＩＣ ） 装置に必要とされている。 昔から、集積回路チップは、種々の方法でパッケージされてきた。最も一般的 なパッケージは、フラット・パッケージ，ＤＩＬ，ハーメチックおよびプラスチ ック・チップ・キャリア，そしてグリッド・アレイ・パッケージであり、その全 ては当業者に既知のものである。 集積回路チップ・パッケージの組立てに使われる従来の技術は、電気的に半導 体ダイをパッケージの外側のピンに接続するリード・フレームを用いることであ った。しかしながら、集積回路がより小さく、そして複雑になってきているので 、そのパッケージの大きさが同じか、もしくは小さくなっても、パッケージから のリード数は増え続けていた。リード・フレームの処理技術に限界があるため、 従来のリード・フレームはもはや比較的多いピン数、例えば３００ピン以上を必 要とするパッケージには使用できない。ＩＣパッケージの新しい組立て技術は、 多くの新しく製造された半導体機器に必要なピン数の多いものに順応できるよう に、その後発展してきた。 集積回路チップ・パッケージを組み立てるための１つの技術として、テープ・ オートメーティッド・ボンディング設計、いわゆるＴＡＢがある。ＴＡＢ技術は 当業者に既知のものであり、種々のパターン設計種類 をもつ優れた多重リード・パターンを得ることができる。ＴＡＢ技術を使うこと で、従来のリード・フレームよりも、非常に多いリード数に順応することができ る。 今日の多くのリード数の多いＩＣパッケージには、ＴＡＢ技術を使用すること が共通に行われている。そのようなリード数を多くもつパッケージの１つとして 、ボール・グリッド・アレイがある。ボール・グリッド・アレイ・パッケージは 、典型的に端子をもつ正方形のパッケージであり、その端子は、パッケージの底 面からのみ突起する、通常半田・ボールの形をしているものである。これらの端 子は、プリント配線板（ＰＷＢ）、もしくは他の適当な基板上に位置する、多数 のボンディング・パッド上に載せられるよう設計されている。２つのボール・グ リッド・アレイの従来の形は、ＴＡＢボール・グリッド・アレイ（ＴＢＧＡ）、 およびプラスチック・ボール・グリッド・アレイ（ＰＢＧＡ）である。 図１は従来のＴＡＢボール・グリッド・アレイの横断面図である。ダイ１０２ はＴＡＢテープ１１０に面する能動表面に位置する。伝導リード１０８および１ １２は、電気的にＴＡＢテープの両面上に積載される。ダイ１０２はＴＡＢテー プのインナ・リード１１８、つまり上リード１０８の部分であるインナ・リード １１８ に電気的に接続されている。電気的な伝導経路（図示せず）は、順々にそれぞれ の（もしくは対応する）半田・ボール１１４に接続されている下リード１１２に 、上リード１０８を接続している。これによりダイ１０２のそれぞれの端子は半 田・ボール１１４のそれぞれに電気的に接続されることになる。そのダイ１０２ の能動表面はカプセル封じ材料１１６で覆われ、それによりダイの能動表面は環 境に対しておよびスクラッチの発生に対して保護されている。さらに、補強剤１ ０４は補強粘着物１０６を通ってパッケージ構造を保持するために、ＴＡＢテー プの方へ接着される。その補強材１０４は典型的に電気的に非導電性の材料から 作られる。 第２のボール・グリッド・アレイの形はプラスチック・ボール・グリッド・ア レイ（ＰＢＧＡ）として知られている。ＰＢＧＡは当業者に既知のものであり、 そしてＰＢＧＡはＴＢＧＡのような比較的同数のリード数の多いものに順応でき るが、従来のＰＢＧＡは従来のＴＢＧＡよりも薄く、またダイが完全にカプセル 封じされているので、ダイからの熱を消散するための手段をもたない。この不利 な点があるにもかかわらず、ＴＡＢボール・グリッド・アレイとプラスチック・ ボール・グリッド・アレイの両方は、従来のパッケージの最大リード数に順応で きるという点で他の従来のパ ッケージよりも利点がある。しかしながら、これらのボール・グリッド・アレイ ・パッケージにも欠点はある。 一般的に、従来のボール・グリッド・アレイ・パッケージの１つの欠点は、基 板（ＴＡＢテープもしくはＰＣＢ材料）がその上に積層される（図１の伝導パタ ーン１０８および１１２である）２つの金属層を必要とすることである。これは 、半田・ボールよりも大きな厚さを持つものは、半田・ボールが設置されている パッケージの同じ面上には載せることができないという半田・ボールによる高さ 制限のせいである。ダイが典型的には半田・ボールと同等か、もしくはより大き な厚さをもつため、パッケージの半田・ボール面にダイをとりつけることによっ て、半田・ボールがプリント配線板（もしくはＰＣボード）に接触できなくなる 。 さらに、パッケージの半田・ボール面により厚いダイをつけることで、典型的に 多くのボール・グリッド・アレイ・パッケージのユーザにとって望ましくない、 より厚いパッケージになる。それ故に、これらの高さ制限は、ダイがパッケージ の片面に載せられ、そして電気的に接続されることを必要とするが、一方で、半 田・ボールはそのパッケージの反対に載せられ、そして電気的に接続され、それ によりパッケージの片面上に１つの金属層が必要となる。その必要な２つの金属 層をとりつけることで、パッケージの製造工程でのコストが上がってしまうので ある。さらに、従来のボール・グリッド・アレイは、金属リードの片面をもう１ つの面に接続するために電気的な伝導経路を必要としており、その結果、さらに 製造工程のコストがあがるのである。 別のそのような従来のボール・グリッド・アレイ・パッケージの欠点は、その パッケージ自体のコストである。特に従来のＴＢＧＡパッケージに関して言えば 、ウェーハから形成された各々のダイを、それぞれのＴＡＢテープをつけるため のボンディング・バンプを作る費用は、１つのウェーハにつき約１００ドルかか るのである。約１０から２０個のダイが１つのウェーハから製造されるので、こ れによりＴＡＢ技術を使用することで、ダイにつき約５〜１０ドルのコストがか かってしまうことになる。さらに、従来、ＴＢＧＡの原型見本を製造するのに必 要な時間は極端に長いものであった。ＴＡＢ原型見本は、典型的には、設計から 部品が実際に製造されるまでの時間は、およそ１６週間であった。 それ故に、これらの欠点に照らしてみれば、本発明の目的は、従来のＴＡＢボ ール・グリッド・アレイと同様に薄いもので、ダイから熱を伝導し取り去るもの であるが、同時に、従来のＴＢＧＡよりも製造コスト が低く、原型見本を製造するのにあまり時間がかからないボール・グリッド・ア レイ・パッケージを供給することにある。本発明の付加的な目的はボール・グリ ッド・アレイ・パッケージの電気的および熱特性を向上させることである。発明の要約： これらの付加的な目的は本発明の種々の特徴により達成され、ここにおいて、 簡潔的に、１つの特徴によれば、ボール・グリッド・アレイ・パッケージは中央 のくぼみである空洞を形成するように変形される。その中央の空洞は、パッケー ジの同一の面に位置させられており、その面に複数の半田・ボール空洞（および 半田・ボール）が設けられている。中央の空洞は、空洞の壁および半導体ダイが 設置されている空洞の天井を持っている。中央の空洞と同じ本体面に、電気的に 非伝導な基板の層がとりつけられる。電気的に伝導な材料の平面パターンが基板 層に積層され、それは多数のボンディング領域および多数のリードを持つもので あり、また、電気的に伝導経路を使用しないで、それらは電気的にそれぞれのボ ンディング領域を対応する半田・ボール空洞（および対応する半田・ボール）に 接続する。複数の伝導配線（配線接着）は電気的に半導体ダイを直接複数のボン ディング領域に接続する。 参考のために、本発明は「高性能グリッド・アレイ（ＨＢＧＡ）」と名付けられ ている。 本発明のこの原理は、従来のボール・グリッド・アレイ・パッケージ以上のい くつかの利点を持つ。第１に、中央に空洞を設けることによって、ダイを半田・ ボールが設置されているパッケージと同じ面に載せることができるということで ある。前述したように、従来のボール・グリッド・アレイ・パッケージでの半田 ・ボールの高さ制限によって、半田・ボールが設置されているパッケージと同面 にダイを載せることは不可能であった。このように、従来のボール・グリッド・ アレイ（図１参照）では、ダイは半田・ボールが設置されている面とは反対側の パッケージに載せられており、電気的伝導経路を通して半田・ボールに接続され ている。 第２に、ダイが半田・ボールと同面に載せられているので、一組のリードのみ で電気的にダイを半田・ボールに接続することが可能となる。それ故に、従来の ボール・グリッド・アレイ・パッケージは二つの金属層が必要であるのに対し、 電気的に非伝導基板の層が、電気的に伝導な材料の一層を含むだけでよくなる。 さらに、１つの金属層のみでよいため、本発明は電気的な伝導経路を使わずとも 、作動可能となる。 さらに、本発明が第２の金属層もしくは電気的な伝導 経路を必要としないので、本発明の製造コストは従来のボール・グリッド・アレ イよりも低くなり、そして本発明はまた、ほとんどの従来のボール・グリッド・ アレイよりも薄くなる。 第３に、半導体ダイが基盤に配線接続されているため、半導体ダイ（配線接続 を含む）のウェーハあたりの処理コストはおよそダイあたり８０セントで、それ はＴＡＢ技術を用いたダイあたりの処理コストである５〜１０ドルよりもかなり 安価になる。 最後に、本発明の原型見本製造にかかる時間の長さは従来のＴＢＧＡよりもず っと短いものである。これは、配線接続技術の融通性のためであり、そして本発 明の原型見本はおよそ１３〜１４週で製造され、それはＴＢＧＡ原型見本を製造 するのに典型的に必要な１６週よりも２〜３週間短いものである、と予想される 。 本発明の第２の特徴は、基板表面上に設置された複数のボンディング領域の１ つの領域内での、複数のボンディング領域の位置を決めることである。複数のボ ンディング領域は、配線接続をパッケージ表面に位置するそれぞれの半田ボール の空洞に、電気的に相互接続するように機能する。複数のボンディング領域は本 質的に共通平面にあり、そこではそれぞれの領域でボンディング領域は中央の空 洞の端から離れた位置に置かれ、それによって千鳥配列を形成する。ボンディン グ領域を千鳥配列に位置させるという利点は、それぞれの隣接するボンディング 配線間に間隔を取ることができるということであり、それによりボンディング配 線のファンアウトを回避し、多重基板ボンディング領域の必要性がなくなること にある。ボンディング領域を千鳥配列状に共通平面に位置を設定することによっ て、パッケージの厚さは最小化される。ボンディング配列のファンアウトを回避 することによって、パッケージ上の有効な面は半田ボールを設置するために使わ れ、それにより順々に、比較的リード数の多いものに順応するパッケージ機能を もつことが可能になる。 本発明の種々の追加の目的，特徴，そして利点は、以下に記載する好適な実施 例で明らかになり、その記載は添付図面とともになされている。図面の簡単な説明： 図１は、従来のＴＡＢボール・グリッド・アレイ（ＴＢＧＡ）の横断面図であ る。 図２Ａは、本発明の第１の実施例の横断面図である。 図２Ｂは、本発明の第２の実施例の横断面図である。 図２Ｃは、本発明の第３の実施例の横断面図である。 図３は、ヒート・シンクに熱的に接続されている本発明の横断面図である。 図４は、パッケージの電気的性能をあげるために導 電材料４１２の追加層を含む本発明の特別な実施例の横断面図である。 図５は、ダイが取りつけられ、配線接続された後で、カプセル封じされる前の 状態の本発明の平面図である。 図６は、複数のボンディング領域５０４ａ〜ｃの千鳥状態を示す図５の番号６ ００の範囲の拡大図である。 図７は、カプセル封じされた後の電力、接地、および信号用の半田・ボールの 相対数を示す、本発明の平面図である。好適な実施形態の詳細な説明： 図２Ａ，２Ｂおよび２Ｃはそこに示されているように種々の要素を持つ本発明 の異なる実施例を示している。便宜上、図面のそれぞれの図に共通な要素の参照 番号は共通に用いている。 図２Ａは、本発明に従うボール・グリッド・アレイ集積回路チップ・パッケー ジを示す。パッケージは、本体２０４を持ち、前記本体は空洞の壁２０５および 半導体ダイ１０２が設置されている空洞の天井を持つくぼみのある中央空洞を持 っている。ダイ１０２は、エポキシのような接着剤か熱グリースのような熱接着 剤で、本体２０４に接着される。本体２０４は、可撓性もしくは非可撓性のもの であり、好ましくは次の３つの機能をもつ材料で作られる。それらは、（１）パ ッケージに構造的支持を与える支持機能，（２）半導体ダイから生ずる熱を消散 もしくは拡散する熱消散拡散機能，および（３）ダイを電気的雑音から遮蔽する ことによって、パッケージの電気的特性を改善するための遮蔽機能、の３つであ る。そのような本体材料の一例は銅である。上記に記載する特性を持つ材料が好 ましいものであるけれど、前述の特性の全てを持たない他の材料は、それがパッ ケージに構造的支持をする限り、本発明の範囲から外れることなく、本体２０４ に使用されることもあることに、留意されたい。 図２Ａ，２Ｂ，および２Ｃでのそれぞれの本体は、異なる過程で製造されるが 、最終的には同じ目的を持つものである。図２Ａに示されている本体２０４は、 へこみを持つ空洞を有する金属の銅の層を形成するために、鋳造技術が用いられ る。これとは異なり、図２Ａに示されている本体２０４は、型押しの熱スプレッ ダを使って製造することができる。図２Ｂに示されている本体は、圧延による薄 い銅板を用いて製造されている。その理由は、２つの層２０４ａと２０４ｂを持 つことによる。２つの層２０４ａと２０４ｂは、例えばエポキシのような接着剤 を使って接着される。図２Ｃの本体は、型押し技術を使って製造されており、そ の理由は銅材料２０５の押し上げられた部分のためである。図２Ｃの実施例は、 型押し技術を使っており、 ３つの実施例の中では製造コストが最も低いものである。 本体２０４およびダイ１０２の他に、図２Ａのパッケージはまた、電気的に非 伝導基板２１０の層を持つ。それぞれの実施例に示されている基板材料の層は、 ＴＡＢテープもしくはＦＲ４のような薄いプリント配線板（ＰＷＢ）材料のどち らかで構成されている。ＴＡＢテープ自体は、カプトン・フィルム，ポリイミド ・フィルム，もしくは他の高温で強靭な可撓性誘電材料で構成される。 電気的に伝導な材料２１２の平面パターンは、基板２１０の表面に積層される 。図６に詳細に示しているように、導電材料２１２のパターンは、複数の伝導リ ード５０６とそのリードに接続されるている複数のボンディング領域５０４ａ〜 ｃの領域５０４を持つ。 ボンディング領域５０４のそれぞれは、複数のボンディング領域５０４ａ〜ｃを 含む。それぞれのリード５０６は、電気的にそれぞれ個々の共通平面にあるボン ディング領域５０４ａ〜ｃを、パッケージの片側に配置されている複数のボンデ ィング空洞のうち、１つの対応するボンディング空洞５１０に接続する。ボンデ ィング配線として前述した複数の伝導配線２０８は、基板上にあるボンディング 領域５０４ａ〜ｃのそれぞれを、半導体ダイ１０２上にある対応するボンド・パ ッドに接続する。 図２Ａに関して再度説明すると、それぞれのボンディング空洞は、対応する導 電なボール１１４に接続され、それによって、そのパッケージをプリント配線板 （ＰＷＢ）、もしくは他の適切な基板に電気的に接続することが可能となる。導 電なボールは、例えば、半田もしくは金で構成される。参考のために、導電なボ ールはここでは「半田・ボール」として記述されている。下記に詳細に説明され るように、それぞれの半田・ボールは、特定の端子もしくはシリコン・ダイのボ ンド・パッドをＰＷＢ上にある対応するボンディング・パッドに電気的に接続す るために、個々の「ピン」のような役割を果たす。ダイが本体に取りつけられそ して電気的に半田・ボールに接続された後、ダイはカプセル封じもしくは成形技 術を用いて、カプセル封じ材料１１６で封じられる。半導体ダイのカプセル封じ およびボンディング配線については当業者に既知のものであるので、本出願では これ以降記述しない。 留意すべき点は、図２Ａ，２Ｂおよび２Ｃに示されているように、本発明の実 施例は、ダイ１０２が電気的に金属層２１２に接続され、そしてその金属層は半 田・ボールが設置されている基板層と同じ面に置かれているということである。 この新奇な配置は、前述したように従来のボール・グリッド・アレイよりも数々 の利点をもつ。これらの利点のいくつかを簡潔にあげると、（１）２つの金属層 を必要とした従来のボール・グリッド・アレイと異なって、電気的に非伝導な基 板層により電気的に伝導な材料の一層のみでよくなること，（２）本発明が、電 気的な伝導経路を使用しないで作動することができ、そして実際、図２Ａ， ２ Ｂおよび２Ｃのそれぞれの実施例において、電気的な伝導経路がないことが示さ れていること、の２点がある。 図３は、パッケージ本体２０４に熱的に接続されるヒート・シンク２０３をさ らに含む図２Ａに示されているような、本発明の代替実施例である。銅の本体２ ０４は熱伝導性をもち、ダイ１０２からでる熱を伝導することができることに留 意されたい。図２Ａの代替実施例において、ヒート・フィンは本体２０４に直接 に取りつけられる。 図３のヒート・シンク２０３は、銅の本体２０４から出る熱を伝導し、それを より効率的に消散することによって、さらにパッケージを熱的に保護する。ヒー ト・シンク２０３は、熱グリースのような熱接着剤を通して、銅本体２０４に熱 的に接続されている。 示されてはいないが、ヒト・シンク２０３が、図２Ｂおよび２Ｃに説明されてい る他の実施例のそれぞれに熱的に接続されることが考えられる。 図４は、基板層２１０が２つの伝導層を含む、本発 明の代替実施例を示している。第１の金属層２１２は、前述したように、複数の 電気的な伝導リードおよび複数のボンディング領域からなる電気的に伝導な材料 を含んでいる。第２の金属層４１２は、パッケージの本体２０４と基板層２１０ の間にはさまれている。ある特殊な実施例において、金属層４１２は一枚の薄い 金属板で、それは基板上に積層され、そして、基板層が空洞を作るためにすきま を開ける際の短絡を防ぐために、中央空洞の側にのみエッチングされている。銅 の層４１２が、電源（電力用の平面）、もしくは定電位（基準もしくは接地平面 ）に、電気的に接続されることが考えられる。この特殊な実施例の利点は、第２ の金属層４１２がさらに電気的な遮蔽を半導体ダイに与え、それによりパッケー ジの電気特性をあげることである。短絡がおきるのを防ぐために、電気的に絶縁 の接着剤層４０１は、金属層４１２と銅の本体２０４の間に適用される。 代わりに、金属層４１２は電気的な伝導リードのパターンにエッチングされる 。それぞれのリードは電源もしくは定電位のどちらかに接続され、そして基板層 ２１０の反対面に設置されているリード２１２に経路によって接続される。この 特殊な実施例は、多数のリード２１２を電源もしくはアースに接続するのが望ま しい場合に利点をもつ。 図５は、ダイが本体にとりつけられ、そして電気的に半田・ボールに接続され た後でダイがカプセル封じ剤で封をされる前の、本発明のパッケージの底平面図 を示している。半田・ボール５１０をボンディング領域５０４ａ〜ｃに接続する 電気的な伝導リードは示されていない。領域６００はダイ１０２の一部，ボンデ ィング領域２０８の一部，１つのボンディング領域５０４の一部，そして半田・ ボール５１０を含んでいる。この拡大された領域６００については、下記に詳細 に記述されている。 図６は図５の領域６００の拡大図である。図６の領域６００は、図５の領域６ ００の正確な記述ではない。というのも、空洞を簡潔に説明する目的のために、 いくつかのボンディング領域およびリードは、図６には示されていない。図６は 、それぞれボンディング領域５０４内では、それぞれのボンディング領域５０４ ａ〜ｃの千鳥状の配置を示そうとしている。図６に示されているように、個々の ボンディング領域５０４ａ，５０４ｂ，および５０４ｃは、相互に関連して、千 鳥状に設置されている。これらのボンディング領域を千鳥状に配列する論理的説 明は、それぞれの隣接するボンディング配線２０８の間を、実質的に等間隔に位 置させることにあり、同時にパッケージの厚みを最小限におさえるため、ボンデ ィング領域５０４ａ〜ｃを共 通平面に維持することにある。 シリコン・ダイの製造技術によりボンド・パッド５０２は、物理的にかなり密 接した間隔に配置することが可能となり、それは、基板上にボンディング領域５ ０４ａ〜ｃを配置する現在の技術を駆使したものよりも、密接に配置することが できる。例えば、現在のダイ製造技術によって、ボンド・パッド５０２を、隣接 する端から計って（例えば１０ミクロンのボンド・パッドのピッチ）、それぞれ から約１０ミクロンほど離した間隔に置くように、半導体ダイ上にボンド・パッ ドを配置することが可能となる。しかしながら、その基板２１０上のボンディン グ領域５０４ａ〜ｃのピッチは、現在の基板技術では限界がある。基板技術では まだ、１０ミクロンのピッチをもつように基板２１０上にボンディング領域５０ ４ａ〜ｃを配置することは、不可能である。さらに、それぞれのリードもしくは ボンディング領域の間の最小間隔は、現在の技術ではおよそ５０ミクロンである 。それ故に、個々のボンディング領域５０４ａ，５０４ｂ，および５０４ｃは千 鳥状に配置されるのではなく、１つの列（もしくは行）に一直線に配置されると き、それぞれのボンディング領域は、隣接するボンディング領域から少なくとも ５０ミクロンの間隔をとって配置される。最小のダイ・ボンド・パッドのピッチ が１０ミクロンで、最小の基 板ボンディング領域ピッチが５０ミクロンとすると、ダイ・ボンド・パッド５０ ２を基板ボンディング領域５０４ａ〜ｃに接続するボンディング配線２０８は、 ファンアウトしはじめる。その時、その列の不釣り合な組合せ（前述したピッチ 制限によって起こる）によって、個々のボンディング領域５０４ａ〜ｃが、対応 するボンド・パッド５０２からさらに遠くに移動する結果となる。 このダイから基板へのボンディング配線のファンアウトは、多くの理由で望ま しくない。第１に、配線２０８がどんどん長くなるにつれ、パッケージ表面上の 貴重なスペースを使ってしまい、そのパッケージは、もし配線が短ければ、代わ りにパッケージが順応できるリード数を増やすために、半田・ボールの設置に利 用できるという点である。さらに、配線が長くなるにつれ、前述したように、半 田・ボールの高さ制限を防ぐ半円形もしくは輪のわん曲は、より大きくなる。 それ故に、ボンディング配線２０８のピッチは実質的に同じであることが望ま しい。（例えば、隣接するボンディング配線２０８の間の間隔「Ｘ」は、実質的 にボンディング領域５０４ａ〜ｃに密接すると同様に、ボンド・パッド５０２に 密接する位置で同じ間隔を維持する。）この目的を達成するために、ボンディン グ領域５０４ａ〜ｃは、個々のボンディング領域５０４ ａ，５０４ｂ，および５０４ｃで示されているように、お互い千鳥状に配置され る。 留意すべき点は、配線２０８は、ボンディング領域の千鳥状の配置が横に移動 するのにあわせて、その長さも長くなるという点である。ボンディング配線のピ ッチを狭めることとボンディング配線の長さを短く保っという要望には、相関関 係がある。そのピッチが狭いものを望めば望むほど、千鳥配置の数はさらに多く 必要とされ、それ故に、より長いボンディング配線が使用される。しかしながら 、上記に述べられたように、ボンディング配線が長いものよりも、むしろ短く維 持したほうが望ましい。それ故に、千鳥配置の数は制限される。図６において、 ３つの千鳥配置はボンディング領域５０４ａ，５０４ｂ，および５０４ｃをそれ ぞれ表すように示されている。より多数のもしくはより少数の千鳥配置は、ボン ディング配線の長さがある特定の最大の長さ、例えば、６０ミル（１．５２４ミ リ）を超えることが望ましくないことに注意しながら、本発明の範囲からはずれ ることなく、使用されるということが考えられる。 また図６に伝導線５０６が示されるように、そのうちの１つである５０６ａは 、ボンディング空洞５１０に接続するように示されている。通常、ボンディング 空洞５１０は電気的にそれに接続されている半田・ボ ール１１４を含むが、明確にするために、半田・ボールはこの図には示されてい ない。 ダイが空洞セイリングに接着され、ボンディング配線が取りつけられた後、ダ イおよび少なくともボンディング配線の一部は、カプセル封じ材料１１６、例え ば、カプセル封じ過程もしくは成形過程で使用される樹脂のようなもので封をさ れる。その結果として得たパッケージは図７で図示されている。図７は、ダイ， 少なくともボンディング配線の一部，および少なくともボンディング領域５０４ ａ〜ｃの一部を含むボンディング領域５０４の一部に封をするカプセル封じ本体 １１６を示す。カプセル封じ本体を囲むそれぞれの正方形は、接地源，電源，も しくは信号源のどれかに接続される半田・ボールを示している。図７の実施例で は、白い正方形７０２は、信号源に接続されている半田・ボールを示している。 留意すべき点は、それぞれの半田・ボールは、独立してＰＣ板上にある別々の信 号源に接続されるということである。うすい斜線の施されている正方形７０６は 、電源に接続されている半田・ボールを示している。黒い正方形７０４は、接地 もしくは基準電位に接続される半田・ボールを示している。図７の実施例は、４ ３２個のリードもしくは半田・ボールをもつ、２４×２４のボール・グリッド・ アレイを示している。 いくつかの好適な実施形態は添付図面を参照して詳細に記述されてきたが、本 発明はこれらの詳細な実施例に制限されず、さまざまな変化および修正が、本発 明の請求の範囲内で定義されるような特質からはずれることなく、当業者により なされるであろう。
───────────────────────────────────────────────────── 【要約の続き】 り、前記パッケージにおける多重のボンディング領域を 避けることができる。

Claims (1)

  1. 【特許請求の範囲】 １．第１の表面と前記第１の表面の反対の面の実質的に平面な第２の表面を持 っている本体（２０４，２０４ａ，２０４ｂ）と； 第３の表面と前記第３の表面の反対の面に第４の表面を持っており、前記第３ の表面は前記第１の表面に接着されており、前記基板の層は高温、高強度の可撓 性誘電体材料である非導電性の基板（２１０）と； 導電性材料のパターンで前記第４の表面に接合させられており、前記材料のパ ターンは、複数の導電性のリード（５０６，５０６ａ）の複数組と前記リードに 接続する最初のボンデイング領域（５０４，５０４ａ，５０４ｂ，５０４ｃ）の 複数組を形成する導電性材料（２１２）パターンと； 複数の導電性ワイヤで、前記最初のボンデイング領域の各々を半導体のダイ（ １０２）上の対応するボンディング・パッド（５０２）に接続している複数の導 電性ワイヤ（２０８）と； を含むボール・グリッド・アレイ集積回路チップ・パッケージにおいて、 前記本体は空洞の壁（２０５）および空洞の天井（２０７）を持っているくぼ みを持ち、そこに前記半導体のダイ（１０２）が設けられ、前記中央の空洞は前 記本体の第１の側に位置しており、前記最初の側は前記第１の表面を含み、そこ において、前記空洞の壁が前記第１の表面に複数の端縁を規定し； ここにおいて、前記リード（２０８）はそれぞれの前記最初のボンディング領域 （５０４ａ，５０４ｂ，５０４ｃ）を、前記本体の前記第１の側の回りに分配配 置されている外部接続ボンディング・パッドの複数の内の対応する１つの外部接 続ボンディング・パッド（５１０）に接続し； 前記最初のボンデイング領域（５０４，５０４ａ，５０４ｂ，５０４ｃ）およ びボンディング・パッド（５１０）は実質的に同一平面であり、前記領域の各々 は、前記複数の端縁の１つに隣接して位置しており、ここにおいて、前記各領域 の各々の最初のボンディング領域は千鳥配列を形成するために前記１つの端縁か ら異なった距離を保って位置させられている； ことを特徴とするボール・グリッド・アレイ集積回路チップ・パッケージ。 ２．請求項１記載の前記パッケージにおいて、前記本体は可撓性でないボール ・グリッド・アレイ集積回路チップ・パッケージ。 ３．請求項１記載のパッケージにおいて、前記本体 は導電性であるボール・グリッド・アレイ集積回路チップ・パッケージ。 ４．請求項３記載のパッケージにおいて、前記本体が銅により構成されている ボール・グリッド・アレイ集積回路チッブ・パッケージ。 ５．請求項１記載のパッケージにおいて、前記本体は熱導伝性であるボール・ グリッド・アレイ集積回路チップ・パッケージ。 ６．請求項５記載のパッケージにおいて、さらに前記パッケージは前記第１の 本体に熱的に接続して熱を発散させるための第２の本体（２０３）を備えること を特徴とするボール・グリッド・アレイ集積回路チップ・パッケージ。 ７．請求項１記載のパッケージにおいて、さらに前記パッケージは電気的導通 経路またはスルーホールのための欠落をもち、それらが前記複数のボンディング ・パッド（５１０）を対応する複数の外部接続端子（１１４，７０２，７０４， ７０６）に電気的に接続するために使用されることを特徴とするボール・グリッ ド・アレイ集積回路チップ・パッケージ。 ８．請求項１記載のパッケージにおいて、前記パッケージは、 前記ダイ（１０２）を複数の外部接続端子（１１４，７０２，７０４，７０６） に電気的に連結させるための１つの接続層を含み、前記接続層は、基盤（２１０ ）の層と、前記導電性の材料（２１２）の層を含むボール・グリッド・アレイ集 積回路チップ・パッケージ。 ９．請求項１記載のパッケージにおいて、さらに、前記パッケージが前記第３ の表面に重ねて接合されている導電性の材料（４１２）の第２の層、および前記 第１の表面と前記第２の層の間に挟まれている非導電性の接合材料（４０１）の 層を含むことを特徴とするボール・グリッド・アレイ集積回路チップ・パッケー ジ。 １０．請求項９記載のパッケージにおいて、さらに前記第２の材料層（４１２ ）は電源に接続されていることを特徴とするボール・グリッド・アレイ集積回路 チップ・パッケージ。 １１．請求項９記載のパッケージにおいて、さらに前記第２の材料層（４１２ ）は基準電圧に接続されて いることを特徴とするボール・グリッド・アレイ集積回路チップ・パッケージ。 １２．請求項１記載のパッケージにおいて、さらに前記千鳥配列は最初のボン デイング領域（５０４ａ，５０４ｂ，５０４ｃ）の少なくとも３行を形成し、前 記少なくとも３行の各々は前記１つの端縁から異なった距離離れて位置させられ ているボール・グリッド・アレイ集積回路チップ・パッケージ。 １３．請求項１記載のパッケージにおいて、前記基板の層はプリント回路基板 材料を含むことを特徴とするボール・グリッド・アレイ集積回路チップ・パッケ ージ。 １４．請求項１記載のパッケージにおいて、さらに、前記パッケージは、前記 半導体のダイと少なくとも前記複数の導電性のワイヤを囲み込むカプセル化物質 （１１６）の本体を含むボール・グリッド・アレイ集積回路チップ・パッケージ 。 １５．第１の表面および前記第１の表面の反対の面にある実質的に平面の第２ の表面を持つ本体（２０４，２０４ａ，２０４ｂ）と； 非導電性の基盤（２１０）の層であり、第３の表面および前記第３の表面の反 対の面の第４の表面を含み、前記第３の表面が前記第１の面に接合されている基 盤（２１０）の層と；および 前記第４の表面に接合された導電性物質（２１２）のパターンは、前記材料の パターンは複数の導電性リード（５０６，５０６ａ）および前記リードに接続さ れる複数の最初のボンデイング領域（５０４，５０４ａ，５０４ｂ，５０４ｃ） を形成しており； 前記最初のボンデイング領域（５０４，５０４ａ，５０４ｂ，５０４ｃ）を半 導体のダイ（１０２）の上の一致する結合のパッド（５０２）に複数の導電性の ワイヤ（２０８）で接続するボール・グリッド・アレイ集積回路チップ・パッケ ージにおいて、 前記本体は、空洞の壁（２０５）および空洞の天井（２０７）を持っているく ぼみからなる中央の空洞を持ち、前記空洞の天井に半導体のダイ（１０２）が設 けられており、前記中央空洞は、前記本体の第１の側に位置しており、前記第１ の側は前記第１の面を含み、ここにおいて、前記空洞の壁（２０５）は、前記第 １の表面の上の複数の端縁を定義し； ここにおいて、 前記リード（５０６）の各々は、前記最初のボンディング領域（５０４，５０４ ａ，５０４ｂ，５０４ｃ） を、前記本体の前記最初の側について分配された複数の外部接続端子のパッド（ ５１０）に連結させ； ここにおいて、前記パッケージは、導電性の経路またはスルーホールをもち、 それらは、前記複数の第２のボンディング領域を外部の接続端子の対応する複数 の外部接続端子（１１４，７０２，７０４，７０６）に接続することを特徴とす るボール・グリッド・アレイ集積回路チップ・パッケージ。 １６．請求項１５記載のパッケージにおいて、前記複数の第１のボンディング 領域（５０４，５０４ａ，５０４ｂ，５０４ｃ）は実質的に平面であり、前記領 域の各々は、前記複数の端縁の内の１つに対応して位置させられており、ここに おいて、前記領域の各々の第１のボンディング領域（５０４ａ，５０４ｂ，５０ ４ｃ）は、千鳥配列を形成するために前記１つの端縁から異なる距離に位置させ られていることを特徴とするボール・グリッド・アレイ集積回路チップ・パッケ ージ。 １７．ボール・グリッド・アレイ集積回路チップ・パッケージにおいて： 前記第１の表面とおよび前記第１の表面の反対の面にある実質的に平面である 第２の表面を持っている本 体（２０４，２０４ａ，２０４ｂ）とを含み； 前記本体は、空洞の壁（２０５）および空洞の天井（２０７）を持っているく ぼみをもつ中央の空洞を持ち、前記空洞の天井に半導体のダイ（１０２）が設置 されている前記本体と前記中央の空洞は前記本体の最初の側に位置しており、前 記１番目の側は前記第１の表面を含み、ここにおいて前記空洞の壁（２０５）が 前記第１の表面の上の複数の端縁を規定しており； そして、 前記パッケージは、さらに、前記ダイ（１０２）を複数の外部接続端子（１１ ４，７０２，７０４，７０６）に電気的に接続するための接続層をもち、前記接 続層は： 第３の表面および前記第３の表面と反対側にある第４の表面を持っている非導 電性の基板（２１０）の層で、前記第３の表面は前記第１の表面に接合されてお り；そして、 導電性の物質（２１２）のパターンは前記第４の表面に接合させられており、 前記材料のパターンは導電性のリード（５０６，５０６ａ）および前記リード に接続されている第１のボンディング領域（５０４，５０４ａ，５０４ｂ，５０ ４ｃ）を形成し、ここにおいて、 前記リードの各々は、前記第１のボンディング領域 の各々を前記本体の前記最初の側について分配された複数の外部ボンディング・ パッドの対応する前記外部ボンディング・パッド（５１０）の１つに接続され； そして、ここにおいて、 前記パッケージはさらに複数の導電性のワイヤ（２０８）を含み、前記ワイヤ は前記第１のボンディング領域（５０４，５０４ａ，５０４ｂ，５０４ｃ）の各 々を一致する前記半導体のダイ（１０２）上の結合のパッド（５０２）の１つに 連結させられていることを特徴とするボール・グリッド・アレイ集積回路チップ ・パッケージ。 １８．請求項１７記載のパッケージにおいて、さらに前記第１のボンディング 領域（５０４，５０４ａ，５０４ｂ，５０４ｃ）の各々は、実質的に同一平面で あり、前記領域の各々は、前記複数の端縁の１つに近接して配置されており、こ こにおいて、前記領域の各々の第１のボンディング領域（５０４ａ，５０４ｂ， ５０４ｃ）は千鳥の配列を形成するために前記１つの端縁から異なる距離に位置 させられていることを特徴とするボール・グリッド・アレイ集積回路チップ・パ ッケージ。 １９．請求項１７記載のパッケージにおいて、さら に、前記複数の第１のボンデイング領域（５０４，５０４ａ，５０４ｂ，５０４ ｃ）と前記複数の接続パッド（５１０）は実質的に同一の平面であることを特徴 とするボール・グリッド・アレイ集積回路チップ・パッケージ。 ２０．請求項１７記載のパッケージにおいて、さらに、前記接続層は導電性の 経路またはスルーホールの空間であることを特徴とするボール・グリット・アレ イ集積回路チップ・パッケージ。 ２１．請求項１記載のパッケージにおいて、さらに、前記複数のボンディング 領域（５０４，５０４ａ，５０４ｂ，５０４ｃ）のピッチは実質的に前記ボンデ ィング・パッド（５１０）のピッチと等しいことを特徴とするボール・グリッド ・アレイ集積回路チップ・パッケージ。 ２２．請求項１６記載のパッケージにおいて、さらに、前記複数の第１ボンデ ィング領域（５０４，５０４ａ，５０４ｂ，５０４ｃ）および前記複数のボンデ ィング・パッドは各々実質的に共通の平面に存在することを特徴とするボール・ グリッド・アレイ集積回路チップ・パッケージ。 ２３．請求項１６記載のパッケージにおいて、 前記千鳥配列は、前記第１のボンディング領域（５０４ａ，５０４ｂ，５０４ ｃ）は少なくとも３行を形成し、 前記少なくとも３行の各々は前記１つの端縁から異なる距離にあることを特徴 とするボール・グリッド・アレイ集積回路チップ・パッケージ。 ２４．請求項１８記載のパッケージにおいて、 前記千鳥配列は第１のボンディング領域（５０４ａ，５０４ｂ，５０４ｃ）の ３行の各々を形成し、前記少なくとも３行の各々は、前記１つの端縁から異なる 距離に配置されていることを特徴とするボール・グリッド・アレイ集積回路チッ プ・パッケージ。
JP8513180A 1993-08-05 1994-10-17 ワイヤ・ボンディングの技術に基づくボール・グリッド・アレイの下に浅い空洞を持つパッケージ Ceased JPH09507344A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/102,638 US5420460A (en) 1993-08-05 1993-08-05 Thin cavity down ball grid array package based on wirebond technology
PCT/US1994/011812 WO1996012298A1 (en) 1993-08-05 1994-10-17 Thin cavity down ball grid array package based on wirebond technology

Publications (1)

Publication Number Publication Date
JPH09507344A true JPH09507344A (ja) 1997-07-22

Family

ID=22290890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8513180A Ceased JPH09507344A (ja) 1993-08-05 1994-10-17 ワイヤ・ボンディングの技術に基づくボール・グリッド・アレイの下に浅い空洞を持つパッケージ

Country Status (4)

Country Link
US (1) US5420460A (ja)
EP (1) EP0734587A1 (ja)
JP (1) JPH09507344A (ja)
WO (1) WO1996012298A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6379996B1 (en) 1998-04-17 2002-04-30 Nec Corporation Package for semiconductor chip having thin recess portion and thick plane portion
JP2002541641A (ja) * 1999-04-09 2002-12-03 サステイナブル テクノロジーズ インターナショナル ピー ティー ワイ リミテッド 単数セル及びマルチセル再生光電化学装置の封止及び電気接続を実施する方法

Families Citing this family (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW272311B (ja) * 1994-01-12 1996-03-11 At & T Corp
US5808351A (en) 1994-02-08 1998-09-15 Prolinx Labs Corporation Programmable/reprogramable structure using fuses and antifuses
US5834824A (en) 1994-02-08 1998-11-10 Prolinx Labs Corporation Use of conductive particles in a nonconductive body as an integrated circuit antifuse
US5917229A (en) 1994-02-08 1999-06-29 Prolinx Labs Corporation Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect
US5813881A (en) 1994-02-08 1998-09-29 Prolinx Labs Corporation Programmable cable and cable adapter using fuses and antifuses
US5726482A (en) 1994-02-08 1998-03-10 Prolinx Labs Corporation Device-under-test card for a burn-in board
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
JPH0878574A (ja) * 1994-09-08 1996-03-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
DE69530037T2 (de) * 1994-09-22 2003-10-16 Nec Electronics Corp., Kawasaki Automatische Bandmontage für Halbleiteranordnung
EP0709883B1 (en) * 1994-10-04 2001-10-04 Nec Corporation Semiconductor package fabricated by using tape automated bonding
US5962815A (en) 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
US5602422A (en) * 1995-06-16 1997-02-11 Minnesota Mining And Manufacturing Company Flexible leads for tape ball grid array circuit
JP3093960B2 (ja) * 1995-07-06 2000-10-03 株式会社三井ハイテック 半導体回路素子搭載基板フレームの製造方法
EP0882384A4 (en) * 1995-07-14 1999-03-24 Olin Corp WELDED GRID ELECTRONIC BOX
AU6762196A (en) * 1995-07-20 1997-02-18 Dallas Semiconductor Corporation Secure module with microprocessor and co-processor
GB9515651D0 (en) * 1995-07-31 1995-09-27 Sgs Thomson Microelectronics A method of manufacturing a ball grid array package
JP2970491B2 (ja) * 1995-09-20 1999-11-02 ソニー株式会社 半導体パッケージ及びその製造方法
US5906042A (en) 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US5767575A (en) 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US5764484A (en) * 1996-11-15 1998-06-09 Olin Corporation Ground ring for a metal electronic package
US6861290B1 (en) * 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
DE19600306C1 (de) * 1996-01-05 1997-04-10 Siemens Ag Halbleiter-Bauelement, insb. mit einer optoelektronischen Schaltung bzw. Anordnung
US5843808A (en) * 1996-01-11 1998-12-01 Asat, Limited Structure and method for automated assembly of a tab grid array package
JP3080579B2 (ja) * 1996-03-06 2000-08-28 富士機工電子株式会社 エアリア・グリッド・アレイ・パッケージの製造方法
US5872338A (en) 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
TW327247B (en) * 1996-05-31 1998-02-21 Ibm Ball grid array having no through holes or via interconnections
US5723906A (en) * 1996-06-07 1998-03-03 Hewlett-Packard Company High-density wirebond chip interconnect for multi-chip modules
US5796171A (en) * 1996-06-07 1998-08-18 Lsi Logic Corporation Progressive staggered bonding pads
US5783857A (en) * 1996-07-25 1998-07-21 The Whitaker Corporation Integrated circuit package
US6074898A (en) * 1996-09-18 2000-06-13 Sony Corporation Lead frame and integrated circuit package
JPH1098072A (ja) * 1996-09-20 1998-04-14 Hitachi Ltd 半導体装置及びその製造方法
US5821602A (en) * 1996-11-25 1998-10-13 Spectrian, Inc. RF power transistor having improved stability and gain
US5990545A (en) * 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
US6020221A (en) * 1996-12-12 2000-02-01 Lsi Logic Corporation Process for manufacturing a semiconductor device having a stiffener member
CN1072394C (zh) * 1997-02-12 2001-10-03 华通电脑股份有限公司 集成电路的封装方法
US5869889A (en) * 1997-04-21 1999-02-09 Lsi Logic Corporation Thin power tape ball grid array package
US6323065B1 (en) 1997-05-07 2001-11-27 Signetics Methods for manufacturing ball grid array assembly semiconductor packages
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
US6160705A (en) * 1997-05-09 2000-12-12 Texas Instruments Incorporated Ball grid array package and method using enhanced power and ground distribution circuitry
US6337522B1 (en) 1997-07-10 2002-01-08 International Business Machines Corporation Structure employing electrically conductive adhesives
US6297559B1 (en) 1997-07-10 2001-10-02 International Business Machines Corporation Structure, materials, and applications of ball grid array interconnections
US6120885A (en) 1997-07-10 2000-09-19 International Business Machines Corporation Structure, materials, and methods for socketable ball grid
US6395582B1 (en) 1997-07-14 2002-05-28 Signetics Methods for forming ground vias in semiconductor packages
US5972734A (en) * 1997-09-17 1999-10-26 Lsi Logic Corporation Interposer for ball grid array (BGA) package
JP3031323B2 (ja) * 1997-12-26 2000-04-10 日本電気株式会社 半導体装置とその製造方法
US6034427A (en) 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US6552264B2 (en) * 1998-03-11 2003-04-22 International Business Machines Corporation High performance chip packaging and method
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6064286A (en) * 1998-07-31 2000-05-16 The Whitaker Corporation Millimeter wave module with an interconnect from an interior cavity
JP2000077563A (ja) 1998-08-31 2000-03-14 Sharp Corp 半導体装置およびその製造方法
US6048755A (en) 1998-11-12 2000-04-11 Micron Technology, Inc. Method for fabricating BGA package using substrate with patterned solder mask open in die attach area
US6184465B1 (en) 1998-11-12 2001-02-06 Micron Technology, Inc. Semiconductor package
JP2000174399A (ja) 1998-12-01 2000-06-23 Nhk Spring Co Ltd 立体配線基板とその製造方法および基板用絶縁材料
US6232666B1 (en) 1998-12-04 2001-05-15 Mciron Technology, Inc. Interconnect for packaging semiconductor dice and fabricating BGA packages
US6310390B1 (en) 1999-04-08 2001-10-30 Micron Technology, Inc. BGA package and method of fabrication
US6384471B1 (en) * 1999-05-10 2002-05-07 Bull S.A. Pbga package with integrated ball grid
US6628136B2 (en) * 1999-09-02 2003-09-30 Micron Technology, Inc. Method and apparatus for testing a semiconductor package
US6867499B1 (en) 1999-09-30 2005-03-15 Skyworks Solutions, Inc. Semiconductor packaging
EP1243025A2 (en) * 1999-09-30 2002-09-25 Alpha Industries, Inc. Semiconductor packaging
JP3269815B2 (ja) 1999-12-13 2002-04-02 富士通株式会社 半導体装置及びその製造方法
US6331453B1 (en) 1999-12-16 2001-12-18 Micron Technology, Inc. Method for fabricating semiconductor packages using mold tooling fixture with flash control cavities
TW518733B (en) * 2000-04-08 2003-01-21 Advanced Semiconductor Eng Attaching method of heat sink for chip package
TW445558B (en) * 2000-04-14 2001-07-11 Via Tech Inc Manufacturing method for cavity-down plastic ball grid array package substrate
US6548764B1 (en) * 2000-06-07 2003-04-15 Micron Technology, Inc. Semiconductor packages and methods for making the same
US6246312B1 (en) 2000-07-20 2001-06-12 Cts Corporation Ball grid array resistor terminator network
US6487083B1 (en) * 2000-08-10 2002-11-26 Nortel Networks Ltd. Multilayer circuit board
US6476472B1 (en) 2000-08-18 2002-11-05 Agere Systems Inc. Integrated circuit package with improved ESD protection for no-connect pins
US6979595B1 (en) * 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
TW457663B (en) 2000-11-08 2001-10-01 Advanced Semiconductor Eng Substrate structure of heat spreader and its package
KR20020039572A (ko) * 2000-11-22 2002-05-27 이중구 칩스케일패키지
TW483134B (en) * 2001-06-13 2002-04-11 Walsin Advanced Electronics Micro BGA package
US6668449B2 (en) * 2001-06-25 2003-12-30 Micron Technology, Inc. Method of making a semiconductor device having an opening in a solder mask
US7015072B2 (en) 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
US6734552B2 (en) 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
US6790710B2 (en) * 2002-01-31 2004-09-14 Asat Limited Method of manufacturing an integrated circuit package
US6551112B1 (en) 2002-03-18 2003-04-22 High Connection Density, Inc. Test and burn-in connector
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
SG109495A1 (en) * 2002-04-16 2005-03-30 Micron Technology Inc Semiconductor packages with leadfame grid arrays and components and methods for making the same
US6940154B2 (en) * 2002-06-24 2005-09-06 Asat Limited Integrated circuit package and method of manufacturing the integrated circuit package
TW554500B (en) * 2002-07-09 2003-09-21 Via Tech Inc Flip-chip package structure and the processing method thereof
JP3915630B2 (ja) * 2002-08-26 2007-05-16 日立電線株式会社 Ｔａｂテープ及びその製造方法並びにそれを用いた半導体装置
US7239024B2 (en) * 2003-04-04 2007-07-03 Thomas Joel Massingill Semiconductor package with recess for die
US7180186B2 (en) * 2003-07-31 2007-02-20 Cts Corporation Ball grid array package
US6903449B2 (en) * 2003-08-01 2005-06-07 Micron Technology, Inc. Semiconductor component having chip on board leadframe
US6946733B2 (en) * 2003-08-13 2005-09-20 Cts Corporation Ball grid array package having testing capability after mounting
US7489517B2 (en) * 2004-04-05 2009-02-10 Thomas Joel Massingill Die down semiconductor package
US20060060379A1 (en) * 2004-09-20 2006-03-23 Mao Tseng F Printed circuit board structure
TWI245377B (en) * 2004-11-05 2005-12-11 Advanced Semiconductor Eng Staggered wirebonding configuration
US7205656B2 (en) * 2005-02-22 2007-04-17 Micron Technology, Inc. Stacked device package for peripheral and center device pad layout device
US6979782B1 (en) * 2005-05-09 2005-12-27 International Business Machines Corporation Apparatus and method for mechanical coupling of land grid array applications
TW200737506A (en) 2006-03-07 2007-10-01 Sanyo Electric Co Semiconductor device and manufacturing method of the same
US7999383B2 (en) 2006-07-21 2011-08-16 Bae Systems Information And Electronic Systems Integration Inc. High speed, high density, low power die interconnect system
US7339268B1 (en) * 2006-08-08 2008-03-04 Western Digital Technologies, Inc. Thermal dissipation from a flip chip through an aperture in a flex cable
TWI367557B (en) * 2006-08-11 2012-07-01 Sanyo Electric Co Semiconductor device and manufaturing method thereof
JP5010247B2 (ja) * 2006-11-20 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US20080142946A1 (en) * 2006-12-13 2008-06-19 Advanced Chip Engineering Technology Inc. Wafer level package with good cte performance
TWM472946U (zh) * 2013-01-16 2014-02-21 Standard Technology Service Inc 晶粒封裝結構
US11211315B2 (en) * 2017-10-13 2021-12-28 Texas Instruments Incorporated Semiconductor package with terminal pattern for increased channel density

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868166A (en) * 1973-07-16 1975-02-25 Elfab Corp Printed circuit board connector having contacts arranged in a staggered grid array
US4338621A (en) * 1980-02-04 1982-07-06 Burroughs Corporation Hermetic integrated circuit package for high density high power applications
US4946733A (en) * 1984-10-25 1990-08-07 Amoco Corporation Electric carrier devices and methods of manufacture
EP0218796B1 (en) * 1985-08-16 1990-10-31 Dai-Ichi Seiko Co. Ltd. Semiconductor device comprising a plug-in-type package
JPH0756887B2 (ja) * 1988-04-04 1995-06-14 株式会社日立製作所 半導体パッケージ及びそれを用いたコンピュータ
JPH01312866A (ja) * 1988-06-10 1989-12-18 Nec Kyushu Ltd 半導体装置用リードフレーム
NL8802678A (nl) * 1988-11-01 1990-06-01 Du Pont Nederland Contactelement en contactelementsamenstel van elektrisch geleidend materiaal, in het bijzonder voor oppervlaktemontagetechniek.
US4940181A (en) * 1989-04-06 1990-07-10 Motorola, Inc. Pad grid array for receiving a solder bumped chip carrier
US5027191A (en) * 1989-05-11 1991-06-25 Westinghouse Electric Corp. Cavity-down chip carrier with pad grid array
JPH04123441A (ja) * 1990-09-14 1992-04-23 Hitachi Ltd 半導体集積回路装置
JPH04243156A (ja) * 1991-01-17 1992-08-31 Nec Corp プラスチックｐｇａパッケージ
JPH04256342A (ja) * 1991-02-08 1992-09-11 Toshiba Corp 半導体パッケージ
US5639990A (en) * 1992-06-05 1997-06-17 Mitsui Toatsu Chemicals, Inc. Solid printed substrate and electronic circuit package using the same
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6379996B1 (en) 1998-04-17 2002-04-30 Nec Corporation Package for semiconductor chip having thin recess portion and thick plane portion
JP2002541641A (ja) * 1999-04-09 2002-12-03 サステイナブル テクノロジーズ インターナショナル ピー ティー ワイ リミテッド 単数セル及びマルチセル再生光電化学装置の封止及び電気接続を実施する方法
JP4817500B2 (ja) * 1999-04-09 2011-11-16 ダイソル リミテッド 単数セル及びマルチセル再生光電化学装置の封止及び電気接続を実施する方法

Also Published As

Publication number Publication date
US5420460A (en) 1995-05-30
EP0734587A1 (en) 1996-10-02
WO1996012298A1 (en) 1996-04-25

Similar Documents

Publication Publication Date Title
JPH09507344A (ja) ワイヤ・ボンディングの技術に基づくボール・グリッド・アレイの下に浅い空洞を持つパッケージ
US5376588A (en) Method for making high pin count package for semiconductor device
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
KR960004562B1 (ko) 반도체 장치 패키지
US5986340A (en) Ball grid array package with enhanced thermal and electrical characteristics and electronic device incorporating same
US5583377A (en) Pad array semiconductor device having a heat sink with die receiving cavity
US8269326B2 (en) Semiconductor device assemblies
US5311060A (en) Heat sink for semiconductor device assembly
US5800958A (en) Electrically enhanced power quad flat pack arrangement
US6566164B1 (en) Exposed copper strap in a semiconductor package
US5489059A (en) Semiconductor device having an universal die size inner lead layout
US6002169A (en) Thermally enhanced tape ball grid array package
US20100193922A1 (en) Semiconductor chip package
JPH113957A (ja) 薄型パワーテープボールグリッドアレイパッケージ
US5939781A (en) Thermally enhanced integrated circuit packaging system
US20020063331A1 (en) Film carrier semiconductor device
US6057594A (en) High power dissipating tape ball grid array package
EP0436126A2 (en) Resin-encapsulated semiconductor device
US7235889B2 (en) Integrated heatspreader for use in wire bonded ball grid array semiconductor packages
KR100474193B1 (ko) 비지에이패키지및그제조방법
US20030080418A1 (en) Semiconductor device having power supply pads arranged between signal pads and substrate edge
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JPH0533535B2 (ja)
JP3632883B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A313 Final decision of rejection without a dissenting response from the applicant

Free format text: JAPANESE INTERMEDIATE CODE: A313

Effective date: 20040628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040727