JPH113957A - 薄型パワーテープボールグリッドアレイパッケージ - Google Patents

薄型パワーテープボールグリッドアレイパッケージ

Info

Publication number
JPH113957A
JPH113957A JP10963298A JP10963298A JPH113957A JP H113957 A JPH113957 A JP H113957A JP 10963298 A JP10963298 A JP 10963298A JP 10963298 A JP10963298 A JP 10963298A JP H113957 A JPH113957 A JP H113957A
Authority
JP
Japan
Prior art keywords
integrated circuit
flexible tape
interconnect pattern
chip
metal interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10963298A
Other languages
English (en)
Inventor
Chok J Chia
ジェイ チア チョーク
Patrick Variot
ヴァリオ パトリック
Maniam Alagaratnam
アラガラートナム マニアム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JPH113957A publication Critical patent/JPH113957A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 より経済的で且つより高い密度のボールグリ
ッドアレイパッケージを提供すること。 【解決手段】 集積回路パッケージは、平坦面の間に中
央凹所部を有するように成形されたヒートスプレッダ
と、その平坦面からその中央凹所面へと延びる可撓性テ
ープとを備える。半導体チップは、可撓性テープの間で
中央凹所面に取り付けられ、ワイヤボンディングによ
り、チップのボンディングパッドを可撓性テープの金属
相互接続パターンへ相互接続する。それから、プラスチ
ックモールディングまたはエポキシが付与され、ヒート
スプレッダの中央凹所平坦面にチップおよびワイヤボン
ディングを封止する。これにより、パッケージは、半田
ボールを使用してマザーボード上に容易に取り付けられ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的には、半導
体集積回路パッケージに関するものであり、特に、本発
明は、可撓性テープおよび成形されたヒートスプレッダ
によりパッケージ基体が与えられているような可撓性テ
ープボールグリッドアレイパッケージに関するものであ
る。
【０００２】
【従来の技術】半導体集積回路チップは、集積回路へ、
または、集積回路からの電気信号および電圧を伝えるた
めの相互接続電気リードを備えた支持基体上に取り付け
られ、封止されなければならない。現在においては、大
規模集積回路を収容し相互接続するためにボールグリッ
ドアレイパッケージが使用されている。ここに引用によ
り組み込まれる１９９６年３月２９日出願の米国特許出
願第０８／６２５６４１号明細書参照。典型的には、基
体は、例えば、堅固なセラミックであり、チップコンタ
クトがワイヤボンディングされる金属リードパターンを
有している。多重金属層を有する積層基体も、堅固なテ
ープ基体と同様に使用されている。典型的には、堅固な
テープ基体には、テープ自動ボンディング（ＴＡＢ）が
使用されている。その基体がより大きな回路またはシス
テムの一部品として取り付けられるマザーボード上の電
気コンタクトへその基体のリードを相互接続するには、
半田ボールが使用される。
【０００３】ボールグリッドアレイパッケージの一般的
構造としては、２種類あり、すなわち、ダイアップ構造
とダイダウン構造とがある。ダイアップ構造において
は、チップは、基体の上面に取り付けられ、ボールは、
底面に取り付けられる。ダイダウン構造においては、チ
ップおよびボールは、基体の同じ面にある。ダイアップ
構造においては、一般的に、基体は、その各面に１つず
つ２つの金属層を有している。これら２つの金属層を相
互接続するために、基体には、貫通路が形成されてい
る。
【０００４】
【発明が解決しようとする課題】セラミックおよび積層
基体は、製造コストの高いものである。大抵の基体に
は、基体に穴あけされた貫通路によって接続される２つ
またはそれ以上の金属層があり、これもまた、コストを
増加させるものである。さらにまた、積層およびセラミ
ック基体は、ルーティング密度に限界があり、パッケー
ジの半田ボールの分離に制約がある。
【０００５】本発明の目的は、成形されたヒートスプレ
ッダに対して積層されるフレックステープがパッケージ
基体からなるようなより経済的で且つより高い密度のボ
ールグリッドアレイパッケージを提供することである。
【０００６】
【発明の概要】本発明によれば、ヒートスプレッダは、
銅、アルミニウムまたはその他の適当な熱伝導性金属の
打ち抜きまたは断裁金属シートから成形され、こうして
成形されたヒートスプレッダの凹所の対向側面には、可
撓性テープが取り付けられる。その可撓性テープには、
アレイパッケージのための相互接続パターンを形成する
ように選択的にエッチングされる１つまたは２つの金属
層が設けられる。この可撓性テープは、このテープのボ
ンディング箇所がヒートスプレッダの下面に位置するよ
うにして、接着剤を使用してヒートスプレッダの表面に
積層される。半導体チップは、可撓性テープの間でヒー
トスプレッダ上に取り付けられ、ワイヤボンディングに
より、チップのボンディングパッドがフレックステープ
の相互接続パターンに相互接続される。それから、チッ
プおよびワイヤボンディングは、ヒートスプレッダ内に
適当なエポキシにより封止される。
【０００７】テープのボンディング箇所は、半田ボール
によってマザーボードに取り付けられる。ヒートスプレ
ッダの成形領域に取り付けられる集積回路チップは、ボ
ールの平面より下に位置し、チップはボールの平面より
下にあるので、ヒートスプレッダは、マザーボードに直
接に取り付けることができる。チップは、熱消散を最大
とするために、ヒートスプレッダ上に直接に取り付けら
れる。
【０００８】
【発明の実施の形態】次に、添付図面に基づいて、本発
明の実施の形態について、本発明をより詳細に説明す
る。
【０００９】図１および図２は、成形されたヒートスプ
レッダ基体４および成形された凹所に取り付けられた封
止集積回路６を含むボールグリッドアレイ集積回路パッ
ケージ２の上方から見た斜視図および下方から見た斜視
図である。集積回路６のボンディングパッドは、ワイヤ
ボンディングによって、基体４の底面の半田ボールコン
タクト８に相互接続されている。基体４上または基体４
中の相互接続リードパターン（図示していない）も、半
田ボールに接続される。
【００１０】図３は、本発明によるＡ−Ａ線とＢ−Ｂ線
との間での図１のテープボールグリッドアレイパッケー
ジの構成部分の分解部品配列斜視図であり、図４は、組
立て完了したアレイパッケージの断面図である。銅、ア
ルミニウム、またはその他の適当な熱伝導性金属で形成
された熱伝導性支持体１０は、対向する平坦面１２、１
４を有し且つこれら平坦面１２、１４の間に中央凹所面
１６を有するように、打ち抜きまたは断裁されている。
可撓性テープ移動対向側面部１８、２０は、少なくとも
１つの金属相互接続パターン２２をその露出面に有して
おり、適当な接着剤によって平坦面１２、１４に取り付
けられ、中央凹所面１６内へと延びる。可撓性テープ側
面部１８、２０は、可撓性テープ１８、２０の間で中央
凹所面１６に取り付けられる半導体集積回路チップ２４
を収容するように、中央凹所面１６にて間隔を置いて配
置される。可撓性テープは、成形されたヒートスプレッ
ダの中央凹所面１６の四辺のすべてに取り付けられる。
その後、図４に示されるように、ワイヤボンディング３
０により、チップ２４のボンディングパッド２６と可撓
性テープの相互接続パターン２２のボンディングパッド
とが相互接続される。それから、チップおよびワイヤボ
ンディングは、液体プラスチック材料またはエポキシで
封止され、固い保護コーティング３２を形成すべく固化
される。
【００１１】図４にさらに示されるように、グリッドア
レイパッケージは、相互接続パターンのボンディングパ
ッドおよびマザーボードの対応するボンディングパッド
に係合する半田ボール３４によって、マザーボードに取
り付けられる。もし、可撓性テープが２つの対向面に金
属層を有する場合には、半田ボールは、参照符号３６で
示すようなテープの貫通穴を通して内側導体パターン３
５に接触しうる。テープボールグリッドアレイパッケー
ジのこのようなダイダウン構造においては、チップは、
半田ボールの面より上にあり、チップは、熱消散を最大
とするために、ヒートスプレッダ１０に直接に取り付け
られる。
【００１２】
【発明の効果】基体に対してテープを使用することによ
り、チップからボールへの相互接続の密度をより大きく
することができ、これにより、半田ボールの間隔をより
密とすることができ、より高い密度のパッケージとする
ことができる。ヒートスプレッダにチップを直接に取り
付けたことにより、熱消散をより高くすることができ、
したがって、より高いパワーのパッケージとすることが
できる。基体に対して可撓性テープを使用することによ
り、積層体やセラミックに比べて、製造コストをより安
価なものとすることができ、チップと基体との相互接続
をワイヤボンディングとしたことにより、コストをより
下げることができ、ＴＡＢボンディングの如き他の相互
接続よりも融通性の高いものとすることができる。ま
た、チップをヒートスプレッダに取り付けるための凹所
または空所を設けることにより、チップに対する保護性
が高まり、また、薄くて軽いパッケージの組立てをより
容易とすることができる。
【００１３】特定の実施例について本発明を説明してき
たのであるが、これらの説明は、本発明の単なる例示で
あり、本発明をこれに限定しようとするものではない。
本特許請求の範囲の各請求項によって限定されるような
本発明の真の精神および範囲から逸脱することなく、種
々な変形態様が当業者には考えつくことである。
【図面の簡単な説明】
【図１】ボールグリッドアレイ集積回路パッケージの上
方から見た斜視図である。
【図２】図１のパッケージの下方から見た斜視図であ
る。
【図３】本発明によるパワーテープボールグリッドアレ
イパッケージの構成部分を示す分解部品配列斜視図であ
る。
【図４】図１のテープボールグリッドアレイパッケージ
の組立て完了後の状態の断面図である。
【符号の説明】
２ ボールグリッドアレイ集積回路パッケージ ４ 成形されたヒートスプレッド基体 ６ 封止された集積回路 ８ 半田ボールコンタクト １０ 熱伝導性支持体 １２ 対向平坦面 １４ 対向平坦面 １６ 中央凹所面 １８ 可撓性テープ移動対向側面部 ２０ 可撓性テープ移動対向側面部 ２２ 金属相互接続パターン ２４ 半導体集積回路チップ ２６ ボンディングパッド ３０ ワイヤボンディング ３２ 固い保護コーティング ３４ 半田ボール ３５ 内側導体パターン ３６ 穴
───────────────────────────────────────────────────── フロントページの続き (72)発明者 パトリック ヴァリオ アメリカ合衆国 カリフォルニア州 95125 サン ホセ ウェストゲート ア ベニュー 2445 (72)発明者 マニアム アラガラートナム アメリカ合衆国 カリフォルニア州 95014 クーパーティノ デンプスター アベニュー 10424

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 対向平坦面を有する凹所および該対向平
    坦面の間の中央凹所面を有するように成形された熱伝導
    性支持体と、前記平坦面に取り付けられ前記中央凹所面
    へと延び且つ少なくとも１つの金属相互接続パターンを
    露出面に含む可撓性テープと、該可撓性テープから離間
    され前記中央凹所面に取り付けられ且つ複数のボンディ
    ングパッドを有する半導体集積回路チップと、該チップ
    のボンディングパッドを前記相互接続パターンへ相互接
    続する複数のワイヤボンディングとを備えることを特徴
    とする集積回路パッケージ。
  2. 【請求項２】 前記熱伝導性支持体上の前記集積回路チ
    ップおよびワイヤボンディングを封止するための封止手
    段を備える請求項１記載の集積回路パッケージ。
  3. 【請求項３】 前記封止手段は、プラスチックモールデ
    ィングからなる請求項２記載の集積回路パッケージ。
  4. 【請求項４】 前記封止手段は、エポキシからなる請求
    項２記載の集積回路パッケージ。
  5. 【請求項５】 前記可撓性テープの前記金属相互接続パ
    ターンをマザーボードに相互接続するための複数の半田
    ボールを備える請求項２記載の集積回路パッケージ。
  6. 【請求項６】 前記可撓性テープは、前記熱伝導性支持
    体へ取り付けられる表面に第２の金属相互接続パターン
    を備え、前記可撓性テープには、前記第２の金属相互接
    続パターンへの半田ボール接触を可能とする穴が設けら
    れている請求項５記載の集積回路パッケージ。
  7. 【請求項７】 前記可撓性テープは、前記熱伝導性支持
    体に取り付けられる面に第２の金属相互接続パターンを
    備え、前記可撓性テープには、前記第２の金属相互接続
    パターンへの半田ボール接触を可能とする穴が設けられ
    ている請求項１記載の集積回路パッケージ。
  8. 【請求項８】 前記可撓性テープの前記金属相互接続パ
    ターンをマザーボードに相互接続するための複数の半田
    ボールを備える請求項７記載の集積回路パッケージ。
JP10963298A 1997-04-21 1998-04-20 薄型パワーテープボールグリッドアレイパッケージ Pending JPH113957A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/840614 1997-04-21
US08/840,614 US5869889A (en) 1997-04-21 1997-04-21 Thin power tape ball grid array package

Publications (1)

Publication Number Publication Date
JPH113957A true JPH113957A (ja) 1999-01-06

Family

ID=25282807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10963298A Pending JPH113957A (ja) 1997-04-21 1998-04-20 薄型パワーテープボールグリッドアレイパッケージ

Country Status (3)

Country Link
US (1) US5869889A (ja)
EP (1) EP0880175A3 (ja)
JP (1) JPH113957A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52125927A (en) * 1976-02-24 1977-10-22 Skarblacka Bil & Motor Method and apparatus for increase of mean efficiency in otto cycle engine
JPS54106724A (en) * 1978-02-10 1979-08-22 Nissan Motor Co Ltd Compression ratio variable internal combustion engine
KR200448519Y1 (ko) * 2009-04-28 2010-04-21 남동진 돌출형 ⅰｃ 패키지용 방열판

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19639025C2 (de) * 1996-09-23 1999-10-28 Siemens Ag Chipmodul und Verfahren zur Herstellung eines Chipmoduls
US6057594A (en) * 1997-04-23 2000-05-02 Lsi Logic Corporation High power dissipating tape ball grid array package
US6861735B2 (en) * 1997-06-27 2005-03-01 Matsushita Electric Industrial Co., Ltd. Resin molded type semiconductor device and a method of manufacturing the same
JP2915892B2 (ja) * 1997-06-27 1999-07-05 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
JP3003638B2 (ja) * 1997-08-05 2000-01-31 日本電気株式会社 半導体装置、その製造方法
JP3460559B2 (ja) * 1997-12-12 2003-10-27 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JPH11289023A (ja) * 1998-04-02 1999-10-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2000150730A (ja) * 1998-11-17 2000-05-30 Fujitsu Ltd 半導体装置及びその製造方法
US6300670B1 (en) 1999-07-26 2001-10-09 Stmicroelectronics, Inc. Backside bus vias
US6326689B1 (en) * 1999-07-26 2001-12-04 Stmicroelectronics, Inc. Backside contact for touchchip
JP3485507B2 (ja) * 1999-10-25 2004-01-13 沖電気工業株式会社 半導体装置
US6329220B1 (en) * 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
US20040007508A1 (en) * 1999-12-04 2004-01-15 Schulte David L. Screen assembly for vibratory separator
DE10014304B4 (de) * 2000-03-23 2007-08-02 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
KR20030054588A (ko) * 2001-12-26 2003-07-02 동부전자 주식회사 Ｔｂｇａ 반도체 패키지
KR100444164B1 (ko) * 2001-12-27 2004-08-11 동부전자 주식회사 멀티칩탑재의 반도체패키지
US20040217471A1 (en) * 2003-02-27 2004-11-04 Tessera, Inc. Component and assemblies with ends offset downwardly
US7239024B2 (en) * 2003-04-04 2007-07-03 Thomas Joel Massingill Semiconductor package with recess for die
US7468548B2 (en) * 2005-12-09 2008-12-23 Fairchild Semiconductor Corporation Thermal enhanced upper and dual heat sink exposed molded leadless package
US8159830B2 (en) * 2009-04-17 2012-04-17 Atmel Corporation Surface mounting chip carrier module
US20220328394A1 (en) * 2021-04-07 2022-10-13 Mediatek Inc. Three-dimensional pad structure and interconnection structure for electronic devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3930115A (en) * 1971-05-19 1975-12-30 Philips Corp Electric component assembly comprising insulating foil bearing conductor tracks
JPS5721845A (en) * 1980-07-15 1982-02-04 Nec Corp Mounting structure for miniaturized electronic parts
US5352925A (en) * 1991-03-27 1994-10-04 Kokusai Electric Co., Ltd. Semiconductor device with electromagnetic shield
US5639990A (en) * 1992-06-05 1997-06-17 Mitsui Toatsu Chemicals, Inc. Solid printed substrate and electronic circuit package using the same
US5420460A (en) * 1993-08-05 1995-05-30 Vlsi Technology, Inc. Thin cavity down ball grid array package based on wirebond technology
TW258829B (ja) * 1994-01-28 1995-10-01 Ibm
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52125927A (en) * 1976-02-24 1977-10-22 Skarblacka Bil & Motor Method and apparatus for increase of mean efficiency in otto cycle engine
JPS54106724A (en) * 1978-02-10 1979-08-22 Nissan Motor Co Ltd Compression ratio variable internal combustion engine
JPS587816B2 (ja) * 1978-02-10 1983-02-12 日産自動車株式会社 可変圧縮比内燃機関
KR200448519Y1 (ko) * 2009-04-28 2010-04-21 남동진 돌출형 ⅰｃ 패키지용 방열판
WO2010126255A3 (ko) * 2009-04-28 2011-01-20 이경순 돌출형 ｉｃ 패키지용 방열판

Also Published As

Publication number Publication date
US5869889A (en) 1999-02-09
EP0880175A2 (en) 1998-11-25
EP0880175A3 (en) 1999-05-12

Similar Documents

Publication Publication Date Title
JPH113957A (ja) 薄型パワーテープボールグリッドアレイパッケージ
US5175612A (en) Heat sink for semiconductor device assembly
US6002169A (en) Thermally enhanced tape ball grid array package
US5800958A (en) Electrically enhanced power quad flat pack arrangement
US6330158B1 (en) Semiconductor package having heat sinks and method of fabrication
US4618739A (en) Plastic chip carrier package
US7211900B2 (en) Thin semiconductor package including stacked dies
JP3526788B2 (ja) 半導体装置の製造方法
US6664617B2 (en) Semiconductor package
US6614660B1 (en) Thermally enhanced IC chip package
JPS6042620B2 (ja) 半導体装置の封止体
JPH0789576B2 (ja) ヒートシンク機能を有する集積回路用パッケージ及びその製造方法
US6057594A (en) High power dissipating tape ball grid array package
US20020063331A1 (en) Film carrier semiconductor device
KR100474193B1 (ko) 비지에이패키지및그제조방법
JPH1093013A (ja) 半導体装置
KR100401018B1 (ko) 반도체패키지를 위한 웨이퍼의 상호 접착 방법
JP3418759B2 (ja) 半導体パッケージ
JP3466354B2 (ja) 半導体装置
JPH10321670A (ja) 半導体装置
JP3136274B2 (ja) 半導体装置
US6285077B1 (en) Multiple layer tape ball grid array package
JPH10326810A (ja) 可撓性テープボールグリッドアレイパッケージ
JPH0533535B2 (ja)
JP2504262Y2 (ja) 半導体モジュ―ル