KR100444164B1 - 멀티칩탑재의 반도체패키지 - Google Patents

멀티칩탑재의 반도체패키지 Download PDF

Info

Publication number
KR100444164B1
KR100444164B1 KR10-2001-0086395A KR20010086395A KR100444164B1 KR 100444164 B1 KR100444164 B1 KR 100444164B1 KR 20010086395 A KR20010086395 A KR 20010086395A KR 100444164 B1 KR100444164 B1 KR 100444164B1
Authority
KR
South Korea
Prior art keywords
semiconductor
semiconductor chip
heat sink
chip
semiconductor package
Prior art date
Application number
KR10-2001-0086395A
Other languages
English (en)
Other versions
KR20030056221A (ko
Inventor
손영호
박계찬
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR10-2001-0086395A priority Critical patent/KR100444164B1/ko
Publication of KR20030056221A publication Critical patent/KR20030056221A/ko
Application granted granted Critical
Publication of KR100444164B1 publication Critical patent/KR100444164B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 복수개의 반도체 칩을 하나의 반도체 패키지에 탑재할 수 있도록 방열판에 연결된 하나의 반도체 칩의 상부에 다른 반도체 칩을 탑재시키고 하나의 반도체 칩은 범프를 매개로 리드와 전기적인 신호가 상호 장달 될 수 있도록 하고 다른 반도체 칩은 와이어를 리드와 연결하여 상호 전기적인 신호를 전달할 수 있도록 함으로서, 반도체 패키지의 멀티 칩 실장이 가능하므로 소형화와 고집적화를 동시에 실행할 수 있으며 전자기기 및 가전제품의 성능을 향상시킬 수 있는 효과를 제공하게 된다.

Description

멀티칩탑재의 반도체패키지{multi chip semiconductor package}
본 발명은 멀티칩탑재의 반도체 패키지에 관한 것으로서, 더 자세하게는 복수개의 반도체 칩을 하나의 반도체 패키지에 탑재할 수 있도록 방열판에 연결된 하나의 반도체 칩의 상부에 다른 반도체 칩을 탑재시키고 하나의 반도체 칩은 범프를 매개로 리드와 전기적인 신호가 상호 전달 될 수 있도록 하고 다른 반도체 칩은 와이어를 리드와 연결하여 상호 전기적인 신호를 전달할 수 있도록 함으로서, 반도체패키지의 멀티 칩 실장이 가능하므로 소형화와 고집적화를 동시에 실행할 수 있으며 전자기기 및 가전제품의 성능을 향상시킬 수 있는 멀티칩탑재의 반도체 패키지에 관한 것이다.
최근 반도체칩의 급속한 고집적화 및 소형화 추세에 따라 전자기기나 가전제품들도 소형화되고 있고, 이러한 추세에 따라 반도체패키지의 크기도 반도체칩의 크기로 축소되고 있다. 이와 같이 반도체칩의 크기로 축소된 반도체패키지로서는 여러 종류가 있으나 대표적으로 칩싸이즈(Chip size) 반도체패키지, 마이크로 볼그리드어레이(Micro ball grid array) 반도체패키지 등이 있으며, 이중에서도 상기 마이크로 볼그리드어레이 반도체패키지는 초소형의 반도체칩에 역시 초소형의 가요성회로기판을 접착하고 봉지재로 감싼 반도체패키지로서 초소형의 전자기기나 부품 등에 많이 사용되고 있다.
이러한 마이크로 볼그리드어레이 반도체패키지의 통상적인 구조 및 그 반도체패키지에 사용되는 가요성회로기판의 구조를 간단히 설명하면 다음과 같다.
도 1에서 보듯이 통상적인 종래의 가요성 회로기판의 반도체 패키지는 먼저, 반도체 칩(4)을 중심으로, 상기 반도체 칩(4)의 상면에는 아래부분에 미세한 회로패턴이 형성된 가요성회로기판(1)이 형성되어 있다. 상기 가요성회로기판(1)의 회로패턴은 통상적인 구리(cu)박막이다.
상기 가요성회로기판(1)은 미세한 회로패턴의 전기적인 신호를 외부와 상호 전달될 수 있도록 다수의 솔더볼(3)이 연결되어 있다.
또한, 상기 가요성회로기판(1)은 회로패턴과 반도체 칩(4)간에 전기적인 신호를 상호 전달할 수 있도록 와이어(6)가 연결되어 있으며, 특히 가요성회로기판(1)은 반도체 칩(4)이 원할하게 탑재될 수 있도록 반도체 칩(4)과 가요성회로기판(1)간에는 얇은 막의 엑폭시(7)를 형성시키고 반도체 칩(4)이 외부에 들어나지 않도록 봉지재(5)를 충진시켜 덮어 씌워져 있다.
그러나, 이러한 종래의 가요성회로기판의 반도체 패키지는 단일 반도체 칩을 실장하게 되므로 전자기기나 가전제품의 고집적화 및 소형화 추세에 따라가지 못하게 되므로 제품의 품질을 향상시킬 수 없는 등의 문제점을 가지고 있다.
본 발명은 이와 같은 종래의 제반 문제점을 해결하기 위기 위한 것으로서 그 목적은 복수개의 반도체 칩을 하나의 반도체 패키지에 탑재할 수 있도록 방열판에 연결된 하나의 반도체 칩의 상부에 다른 반도체 칩을 탑재시키고 하나의 반도체 칩은 범프를 매개로 리드와 전기적인 신호가 상호 전달 될 수 있도록 하고 다른 반도체 칩은 와이어를 리드와 연결하여 상호 전기적인 신호를 전달할 수 있도록 함으로서, 반도체 패키지의 멀티 칩 실장이 가능하므로 소형화와 고집적화를 동시에 실행할 수 있으며 전자기기 및 가전제품의 성능을 향상시킬 수 있도록 하는 데 있다.
도 1은 종래의 반도체 패키지의 단면구성도이다.
도 2는 본 발명의 실시예에 따른 멀티칩탑재의 반도체패키지 단면 구성도이다.
-도면의 주요부분에 대한 부호설명-
1;가요성회로기판 3,31;솔더볼
4,21,22;반도체 칩 5,30;봉지재
6,26;와이어 7,25;엑폭시
10;방열판 11;리드
12;범프 13;테이프
이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명하기로 한다. 이 발명의 목적, 작용, 효과를 포함하여 기타 다른 목적들, 특징점들, 그리고 동작상의 이점들이 바람직한 실시예의 설명에 의해 보다 명확해질 것이다.
참고로, 여기에서 개시되는 실시예는 여러가지 실시가능한 예중에서 당업자의 이해를 돕기 위하여 가장 바람직한 예를 선정하여 제시한 것일 뿐, 이 발명의 기술적 사상이 반드시 이 실시예에만 의해서 한정되거나 제한되는 것은 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양한 변화와 변경이 가능함은 물론, 균등한 타의 실시예가 가능함을 밝혀 둔다.
도 2는 본 발명의 실시예에 따른 멀티칩탑재의 반도체패키지 단면 구성도이다.
도시된 바와 같이 반도체 패키지에 복수의 반도체 칩을 실장시킬 수 있도록 하기 위해 먼저 열을 외부로 방출시킬 수 있도록 하는 금속재질의 방열판(10)의 상부 표면에는 일면에 미세한 회로패턴이 형성되는 리드(11)가 연결되어 있다. 상기 방열판(10)은 중앙에 반도체 칩을 탑재할 수 있도록 요부가 형성되어 있다. 또한 상기 리드(11)는 미세한 회로기판에 다수의 솔더볼(31)이 연결되어 있다. 상기 방열판(10)과 리드(11) 사이에는 상호 전기적인 간섭을 방지하기 위해 비 전도체의 테이프(13)가 연결되어 있다.
또한, 방열판(10)에는 제 1반도체 칩(21)과 제 1반도체 칩(22)이 상하로 적층되게 연결되어 있다.
여기서, 상기 제 1반도체 칩(21)과 제 1반도체 칩(22)은 외부와 전기적인 신호를 상호 전달할 수 있도록 상부의 제 1반도체 칩(21)은 리드(11)와 와이어(26)를 연결하며, 하부의 제 1반도체 칩(22)은 저면에 리드(11)와 전기적인 신호를 상호전달할 수 있도록 범프(12)가 연결되는 구성을 갖는다.
또한, 상기 제 1 반도체 칩(21)과 제 1반도체 칩(22)은 상호 연결이 원할하게 이루어질 수 있도록 엑폭시(25)가 충진되며 제 1반도체 칩(21)의 상부에는 외부의 이물질 유입을 방지하기 위해 봉지재(30)가 에워싸는 구성을 갖는다.
이와 같이 구성되는 본 발명의 작용효과를 상세히 설명하면 다음과 같다.
본 발명은 복수의 반도체 칩을 하나의 방열판에 적재할 수 있는 반도체 패키지에 관한 것으로서, 도 2에서 보는 바와 같이 복수의 반도체 칩을 동시에 방열판(10)에 적층시킬 수 있도록 먼저, 방열판(10)의 중앙에 형성된 반도체 칩을 탑재하기 전에 리드(11)를 먼저 연결한 후 그 위에 제 1반도체 칩(22)을 탑재하게 된다. 이때 제 1반도체 칩(22)이 방열판(10)에 원할하게 탑재될 수 있도록 엑폭시(25)를 충진시키게 된다.
상기 방열판(10)은 리드(11)간에 테이프(13)를 연결하여 상호 전기적인 신호 전달에 의한 간섭을 제거할 수 있도록 하며, 상기 리드(11)는 상부 표면에 다수의 솔더볼(31)을 연결하여 외부와 전기적인 신호를 상호 전달할 수 있도록 한다.
또한, 제 1반도체 칩(22)은 저면에 범프(12)가 형성되어 리드(11)와 전기적인 신호를 상호 전달하게 된다.
한편, 제 1반도체 칩(22)은 상부표면에 제 1반도체 칩(21)을 탑재하고 이 제 1반도체 칩(21)은 와이어(26)를 리드(11)와 연결하여 외부의 전기적인 신호를 상호 전달할 수 있도록 하게 된다.
이때 제 1반도체 칩(21)은 제 1반도체 칩(22)간에 엑포시를 충진시키고 상부표면이 외부로 들어나지 않도록 봉지재(30)를 에워싸게 되는 것이다.
이와 같이 작용하는 본 발명은 복수개의 반도체 칩을 하나의 반도체 패키지에 탑재할 수 있도록 방열판에 연결된 하나의 반도체 칩의 상부에 다른 반도체 칩을 탑재시키고 하나의 반도체 칩은 범프를 매개로 리드와 전기적인 신호가 상호 장달 될 수 있도록 하고 다른 반도체 칩은 와이어를 리드와 연결하여 상호 전기적인 신호를 전달할 수 있도록 함으로서, 반도체 패키지의 멀티 칩 실장이 가능하므로 소형화와 고집적화를 동시에 실행할 수 있으며 전자기기 및 가전제품의 성능을 향상시킬 수 있는 효과를 제공하게 된다.

Claims (2)

  1. 반도체 칩을 탑재할 수 있는 방열판(10)과, 상기 방열판(10)에 탑재된 반도체 칩이 원할하게 탑재될 수 있도록 하는 에폭시와, 상기 방열판(10)에 탑재된 반도체 칩이 외부로 들어나지 않도록 에워 싸는 봉지재(30)와, 상기 반도체 칩의 전기적인 신호를 외부와 상호 전달할 수 있도록 하는 와이어(26)와 솔더볼(31)이 연결되는 반도체 패키지에 있어서,
    상기 방열판(10)에 복수개의 반도체 칩을 상기 엑폭시(25)를 통해 원할하게 적층될 수 있도록 하며 상기의 복수개의 반도체 칩이 외부와 전기적인 신호를 상호 전달할 수 있도록 방열판(10) 상부에 연결되는 리드(11)와, 상기 복수개의 반도체 칩중 아래측의 반도체 칩(21)의 저면에 형성되어 리드(11)와 전기적인 신호를 상호 전달할 수 있도록 하는 범프(12)와, 상기 복수개의 반도체 칩중 위측의 반도체 칩(21)의 상면에 연결되어 리드(11)와 전기적인신호를 상호 교환할 수 있도록 하는 와이어(26)가 연결되어 이루어진 멀티칩탑재의 반도체 패키지.
  2. 제 1항에 있어서, 상기 방열판(10)은 상부면에 연결되는 리드(11)간에 발생하는 전기적인 간섭을 제거하기 위해 연결되는 비 전도체인 테이프(13)가 더 연결되는 멀티칩탑재의 반도체 패키지.
KR10-2001-0086395A 2001-12-27 2001-12-27 멀티칩탑재의 반도체패키지 KR100444164B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0086395A KR100444164B1 (ko) 2001-12-27 2001-12-27 멀티칩탑재의 반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0086395A KR100444164B1 (ko) 2001-12-27 2001-12-27 멀티칩탑재의 반도체패키지

Publications (2)

Publication Number Publication Date
KR20030056221A KR20030056221A (ko) 2003-07-04
KR100444164B1 true KR100444164B1 (ko) 2004-08-11

Family

ID=32214434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0086395A KR100444164B1 (ko) 2001-12-27 2001-12-27 멀티칩탑재의 반도체패키지

Country Status (1)

Country Link
KR (1) KR100444164B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150003318U (ko) 2014-02-27 2015-09-04 유한책임회사 쿡인페이퍼 종이로 만든 조립식 음식용기

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101040311B1 (ko) * 2008-12-24 2011-06-10 에스티에스반도체통신 주식회사 반도체 패키지 및 그 형성 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945839A (ja) * 1995-08-03 1997-02-14 Shinko Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置
US5869889A (en) * 1997-04-21 1999-02-09 Lsi Logic Corporation Thin power tape ball grid array package
KR100195504B1 (ko) * 1996-09-13 1999-06-15 윤종용 열 방출형 볼 그리드 어레이(bga) 패키지
KR20010064913A (ko) * 1999-12-20 2001-07-11 마이클 디. 오브라이언 반도체 패키지 및 이것의 제조방법
KR100345164B1 (ko) * 2000-08-05 2002-07-24 주식회사 칩팩코리아 스택 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945839A (ja) * 1995-08-03 1997-02-14 Shinko Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置
KR100195504B1 (ko) * 1996-09-13 1999-06-15 윤종용 열 방출형 볼 그리드 어레이(bga) 패키지
US5869889A (en) * 1997-04-21 1999-02-09 Lsi Logic Corporation Thin power tape ball grid array package
KR20010064913A (ko) * 1999-12-20 2001-07-11 마이클 디. 오브라이언 반도체 패키지 및 이것의 제조방법
KR100345164B1 (ko) * 2000-08-05 2002-07-24 주식회사 칩팩코리아 스택 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150003318U (ko) 2014-02-27 2015-09-04 유한책임회사 쿡인페이퍼 종이로 만든 조립식 음식용기

Also Published As

Publication number Publication date
KR20030056221A (ko) 2003-07-04

Similar Documents

Publication Publication Date Title
US6239366B1 (en) Face-to-face multi-chip package
US6781242B1 (en) Thin ball grid array package
US7193306B2 (en) Semiconductor structure having stacked semiconductor devices
US8704349B2 (en) Integrated circuit package system with exposed interconnects
US5684330A (en) Chip-sized package having metal circuit substrate
US6768190B2 (en) Stack type flip-chip package
KR20050064144A (ko) 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈
US6501164B1 (en) Multi-chip semiconductor package with heat dissipating structure
US7291924B2 (en) Flip chip stacked package
US20040188818A1 (en) Multi-chips module package
US6650015B2 (en) Cavity-down ball grid array package with semiconductor chip solder ball
KR20010049663A (ko) 반도체장치
US6858932B2 (en) Packaged semiconductor device and method of formation
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
KR20060039044A (ko) 스택형 반도체 멀티칩 패키지
KR20020043395A (ko) 반도체 패키지
KR100444164B1 (ko) 멀티칩탑재의 반도체패키지
KR20000052097A (ko) 멀티-칩 칩 스케일 집적회로 패키지
CN112447621A (zh) 半导体封装件
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
TWI805164B (zh) 垂直式多晶片裝置
US20240153880A1 (en) Qfn package comprising two electronic chips with different substrates
KR100444175B1 (ko) 볼그리드 어레이 적층칩 패키지
KR100478202B1 (ko) 초 경량 반도체 패키지
KR940010541B1 (ko) 모듈 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20120726

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee