KR20010049663A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR20010049663A
KR20010049663A KR1020000036344A KR20000036344A KR20010049663A KR 20010049663 A KR20010049663 A KR 20010049663A KR 1020000036344 A KR1020000036344 A KR 1020000036344A KR 20000036344 A KR20000036344 A KR 20000036344A KR 20010049663 A KR20010049663 A KR 20010049663A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
semiconductor
wiring board
semiconductor device
Prior art date
Application number
KR1020000036344A
Other languages
English (en)
Inventor
니시하라타쓰토
야스나가마사토시
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR20010049663A publication Critical patent/KR20010049663A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

외형 치수를 작게 할 수 있고, 복수개의 반도체 칩을 내포시킬 수 있는 반도체장치를 얻는 것을 목적으로 한다. 배선 기판(1) 위에, 제 1 반도체 칩(2a)과 이 제 1 반도체 칩(2a)을 둘러싸는 제 1 둘러싸는 기판(6a)을 탑재하고, 또한 이 제 1 둘러싸는 기판(6a)을 개재하여 제 2 반도체 칩(2b)을 탑재한다.

Description

반도체장치{SEMICONDUCTOR DEVICE}
본 발명은, 반도체장치의 패키지 구조에서, 외형 치수를 작게 할 수 있고, 복수개의 반도체 칩을 내포하는 반도체장치에 관한 것이다.
종래의 반도체장치의 패키지 구조는, 배선 기판 위에 반도체 칩을 다이본딩하고, 반도체 칩과 배선 기판을 와이어 본드 접속한 후, 반도체 칩과 와이어를 몰드 수지로 덮은 구조이다.
이와 같은 종래의 패키지 구조에서는, 복수개의 반도체 칩을 내포시키면, 외형 치수가 커진다고 하는 문제가 있었다.
본 발명은 이와 같은 문제점을 해결하기 위해 이루어진 것으로, 본 발명의 목적은, 외형 치수를 작게 할 수 있고, 복수개의 반도체 칩을 내포할 수 있는 반도체장치를 제공함에 있다.
도 1은 본 발명의 실시예 1에 있어서 반도체장치를 나타낸 단면도이고,
도 2는 본 발명의 실시예 2에 있어서 반도체장치를 나타낸 단면도이며,
도 3은 본 발명의 실시예 3에 있어서 반도체장치를 나타낸 단면도이고,
도 4는 본 발명의 실시예 4에 있어서 반도체장치를 나타낸 단면도이며,
도 5는 본 발명의 실시예 5에 있어서 반도체장치를 나타낸 단면도이고,
도 6은 본 발명의 실시예 6에 있어서 반도체장치를 나타낸 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1: 배선 기판 2a: 제 1 반도체 칩
2b: 제 2 반도체 칩 6a: 제 1 둘러싸는 기판
6b: 제 2 둘러싸는 기판
본 발명의 일면에 관한 반도체장치는, 제 1 반도체 칩과, 상기 제 1 반도체 칩과 접속된 배선 기판과, 상기 제 1 반도체 칩을 피하도록 구멍을 설치하고, 상기 배선 기판 상에 플립칩 본딩된 제 1 둘러싸는 기판과, 상기 제 1 둘러싸는 기판 위에 플립칩 본딩된 제 2 반도체 칩을 구비한 것이다.
또한, 또 다른 일면에 관한 반도체장치는, 제 1 반도체 칩과, 상기 제 1 반도체 칩과 접속된 배선 기판과, 상기 제 1 반도체 칩의 주위에 2개 이상 배치되고, 상기 배선 기판 상에 플립칩 본딩된 제 2 둘러싸는 기판과, 상기 제 2 둘러싸는 기판 위에 플립칩 본딩된 제 2 반도체 칩을 구비한 것이다.
더구나, 또 다른 일면에 관한 반도체장치는, 제 1 반도체 칩이 플립칩 본딩에 의해 배선 기판과 전기적으로 접속되어 있는 것이다.
또한, 또 다른 일면에 관한 반도체장치는, 제 1 반도체 칩이 배선 기판에 다이본딩되고, 와이어에 의해 배선 기판과 전기적으로 접속되어 있는 것이다.
더구나, 또 다른 일면에 관한 반도체장치는, 제 1 반도체 칩이 배선 기판에 다이본딩되고, 와이어에 의해 제 1 둘러싸는 기판과 접속되어 있는 것이다.
또한, 또 다른 일면에 관한 반도체장치는, 제 1 반도체 칩이 배선 기판에 다이본딩되고, 와이어에 의해 제 2 둘러싸는 기판과 접속되어 있는 것이다.
(실시예)
이하, 도 1 내지 도 6을 사용하여, 본 발명의 실시예에 대해 설명한다.
실시예 1:
먼저, 도 1을 사용하여, 본 발명의 실시예 1에 대해 설명한다.
도 1은, 본 발명의 실시예 1에 있어서 반도체장치를 나타낸 단면도이다. 도 1에 있어서, 회로 패턴을 갖는 배선 기판(1)에, 그것의 표면에 범프(3)를 배치한 반도체 칩(2a)을 플립칩 본딩하여, 배선 기판(1)의 회로 패턴과 접속한다. 또한, 중앙에 반도체 칩(2a)보다 큰 구멍을 갖는 동시에 회로 패턴을 갖고, 그것의 표면에 범프(3)를 배치한 제 1 둘러싸는 기판(6a)을, 배선 기판(1)에 탑재된 반도체 칩(2a)이 제 1 둘러싸는 기판(6a)에 설치된 구멍의 중심에 들어가도록 플립칩 본딩하여, 배선 기판(1)의 회로 패턴과 전기적으로 접속한다.
그후, 제 1 둘러싸는 기판(6a)에, 그것의 표면에 범프(3)를 배치한 제 2 반도체 칩(2b)을 플립칩 본딩하여, 제 1 둘러싸는 기판(6a)의 회로 패턴과 접속한다. 이 제 2 반도체 칩(2b)은, 제 1 둘러싸는 기판(6a)의 회로 패턴을 개재하여 배선 기판(1)의 회로 패턴과 전기적으로 접속을 행하는 구조로 되어 있다. 그후, 배선 기판(1)의 표면에 외부 접속을 행하는 땜납 볼 등의 외부 단자(7)를 부착한다.
이상에서 설명한 것과 같이, 본 실시예 1에 있어서의 반도체장치에 따르면, 배선 기판(1) 위에 제 1 반도체 칩(2a)과 이 제 1 반도체 칩(2a)을 둘러싸는 제 1 둘러싸는 기판(6a)을 탑재하고, 또한 이 제 1 둘러싸는 기판(6a)을 개재하여 제 2 반도체 칩(2b)을 탑재하는 것에 의해, 예를 들면 기억용량이 다른 메모리 칩을 동일한 패키지에 내포할 수 있어, 용이하게 다양한 기억용량을 갖는 반도체장치를 실현할 수 있다. 이것은, 제 1 둘러싸는 기판(6a)을 사용하는 것에 의해, 각각의 반도체 칩(2a, 2b)과 배선 기판(1)을 자유롭게 접속할 수 있기 때문이다.
또한, 상기한 실시예 1에서는, 제 2 반도체 칩(2b)을, 제 1 둘러싸는 기판(6a)의 회로 패턴을 개재하여 배선 기판(1)의 회로 패턴과 전기적인 접속을 행하는 경우에 대해 설명하였지만, 제 1 둘러싸는 기판(6a)의 회로 패턴을 개재하여, 반도체 칩 2a와 반도체 칩 2b를 접속하여도 좋으며, 상기한 실시예와 동일한 효과를 나타낸다.
더구나, 상기한 실시예 1에서는, 제 1 둘러싸는 기판(6a)의 내측에 탑재된 반도체 칩이 1개인 경우에 대해 설명하였지만, 제 1 둘러싸는 기판(6a)의 내측에 탑재된 반도체 칩은 복수개라도 좋으며, 상기한 실시예와 동일한 효과를 나타낸다.
또한, 상기한 실시예 1에서는, 반도체 칩이 2개인 경우에 대해 설명하였지만, 제 1 둘러싸는 기판(6a)을 더 탑재하는 것에 의해 내포시킬 반도체 칩 수를 증가시켜도 좋으며, 상기한 실시예와 동일한 효과를 나타낸다.
실시예 2:
도 2는, 본 발명의 실시예 2에 있어서의 반도체장치를 나타낸 단면도이다. 도 2에 있어서, 회로 패턴을 갖는 배선 기판(1)에, 제 1 반도체 칩(2a)을 땜납이나 수지 등의 다이본드재(4)에 의해 다이본딩하고, 제 1 반도체 칩(2a)의 전극과, 배선 기판(1)의 회로 패턴을 와이어(5)에 의해 접속한다. 그후, 상기한 실시예 1과 마찬가지로, 제 1 둘러싸는 기판(6a)을 배선 기판(1)에 플립칩 본딩하고, 다시 제 2 반도체 칩(2b)을 둘러싸는 기판(6a)에 플립칩 본딩하여, 접속한다.
이상에서 설명한 것과 같이, 본 실시예 2에 있어서의 반도체장치에 따르면, 배선 기판(1) 위에 제 1 반도체 칩(2a)과 이 제 1 반도체 칩(2a)을 둘러싸는 제 1 둘러싸는 기판(6a)을 탑재하고, 또한 이 제 1 둘러싸는 기판(6a)을 개재하여 제 2 반도체 칩(2b)을 탑재하는 것에 의해, 예를 들면 기억용량이 다른 메모리 칩을 동일한 패키지에 내포시킬 수 있어, 용이하게 다양한 기억용량을 갖는 반도체장치를 실현할 수 있다. 이것은, 제 1 둘러싸는 기판(6a)을 사용하는 것에 의해, 각각의 반도체 칩(2a, 2b)과 배선 기판(1)을 자유롭게 접속할 수 있기 때문이다.
또한, 상기한 실시예 2에서는, 제 2 반도체 칩(2b)을, 제 1 둘러싸는 기판(6a)의 회로 패턴을 개재하여 배선 기판(1)의 회로 패턴과 전기적으로 접속을 행하는 경우에 대해 설명하였지만, 제 1 둘러싸는 기판(6a)의 회로 패턴을 개재하여, 반도체 칩 2a와 반도체 칩 2b를 접속하여도 좋으며, 상기한 실시예와 동일한 효과를 나타낸다.
더구나, 상기한 실시예 2에서는, 제 1 둘러싸는 기판(6a)의 내측에 탑재된 반도체 칩이 1개인 경우에 대해 설명하였지만, 제 1 둘러싸는 기판(6a)의 내측에 탑재된 반도체 칩은 복수개라도 좋으며, 상기한 실시예와 동일한 효과를 나타낸다.
또한, 상기한 실시예 2에서는, 반도체 칩이 2개인 경우에 대해 설명하였지만, 제 1 둘러싸는 기판(6a)을 더 탑재하는 것에 의해 내포시킬 반도체 칩 수를 증가시켜도 좋으며, 상기한 실시예와 동일한 효과를 나타낸다.
실시예 3:
도 3은, 본 발명의 실시예 3에 있어서의 반도체장치를 나타낸 단면도이다. 도 3에 있어서, 회로 패턴을 갖는 배선 기판(1)에, 제 1 반도체 칩(2a)을 땜납이나 수지 등의 다이본드재(4)에 의해 다이본딩한다. 또한, 중앙에 제 1 반도체 칩(2a)보다 큰 구멍을 갖는 동시에 회로 패턴을 갖고, 그것의 표면에 범프(3)를 배치한 제 1 둘러싸는 기판(6a)을, 배선 기판(1)에 탑재된 반도체 칩(2a)이 제 1 둘러싸는 기판(6a)에 설치된 구멍의 가운데에 들어가도록 플립칩 본딩하여, 배선 기판(1)의 회로 패턴과 접속한다. 그후, 반도체 칩(2a)의 전극과, 둘러싸는 기판(6a)의 회로 패턴을 와이어(5)에 의해 접속하고, 상기한 실시예 1과 동일하게, 제 2 반도체 칩(2b)을 둘러싸는 기판(6a)에 플립칩 본딩하여, 접속한다.
이상에서 설명한 것과 같이, 본 실시예 3에 있어서의 반도체장치에 따르면, 배선 기판(1) 위에 제 1 반도체 칩(2a)과 이 제 1 반도체 칩(2a)을 둘러싸는 제 1 둘러싸는 기판(6a)을 탑재하고, 또한 이 제 1 둘러싸는 기판(6a)을 개재하여 제 2 반도체 칩(2b)을 탑재하는 것에 의해, 예를 들면 기억용량이 다른 메모리 칩을 동일한 패키지에 내포시킬 수 있어, 용이하게 다양한 기억용량을 갖는 반도체장치를 실현할 수 있다. 이것은, 제 1 둘러싸는 기판(6a)을 사용하는 것에 의해, 각각의 반도체 칩(2a, 2b)과 배선 기판(1)을 자유롭게 접속할 수 있기 때문이다.
또한, 상기한 실시예 3에서는, 제 2 반도체 칩(2b)을, 제 1 둘러싸는 기판(6a)의 회로 패턴을 개재하여 배선 기판(1)의 회로 패턴과 전기적으로 접속을 행하는 경우에 대해 설명하였지만, 제 1 둘러싸는 기판(6a)의 회로 패턴을 개재하여, 반도체 칩 2a와 반도체 칩 2b를 접속하여도 좋으며, 상기한 실시예와 동일한 효과를 나타낸다.
더구나, 상기한 실시예 3에서는, 제 1 둘러싸는 기판(6a)의 내측에 탑재된 반도체 칩이 1개인 경우에 대해 설명하였지만, 제 1 둘러싸는 기판(6a)의 내측에 탑재된 반도체 칩은 복수개라도 좋으며, 상기한 실시예와 동일한 효과를 나타낸다.
또한, 상기한 실시예 3에서는, 반도체 칩이 2개인 경우에 대해 설명하였지만, 제 1 둘러싸는 기판(6a)을 더 탑재하는 것에 의해 내포시킬 반도체 칩 수를 증가시켜도 좋으며, 상기한 실시예와 동일한 효과를 나타낸다.
실시예 4:
도 4는, 본 발명의 실시예 4에 있어서의 반도체장치를 나타낸 단면도이다.
상기한 실시예 1에서는, 중앙에 반도체 칩(2a)보다 큰 구멍을 갖는 제 1 둘러싸는 기판(6a)을 사용하였지만, 본 실시예 4에서는, 그것보다도 치수가 작은, 사각형의 제 2 둘러싸는 기판(6b)으로 하고, 제 1 반도체 칩(2a)의 주위에 2개 이상 배치하였다. 그 이외의 구성은, 상기한 실시예 1과 동일하다. 이 경우에도, 상기한 실시예 1과 동일한 효과와 이점을 얻을 수 있다.
실시예 5:
도 5는, 본 발명의 실시예 5에 있어서의 반도체장치를 나타낸 단면도이다.
상기한 실시예 2에서는, 중앙에 반도체 칩(2a)보다 큰 구멍을 갖는 제 1 둘러싸는 기판(6a)을 사용하였지만, 본 실시예 5에서는, 그것보다도 치수가 작은, 사각형의 제 2 둘러싸는 기판(6b)으로 하고, 제 1 반도체 칩(2a)의 주위에 2개 이상 배치하였다. 그 이외의 구성은, 상기한 실시예 2와 동일하다. 이 경우에도, 상기한 실시예 2와 동일한 효과와 이점을 얻을 수 있다.
실시예 6:
도 6은, 본 발명의 실시예 6에 있어서의 반도체장치를 나타낸 단면도이다.
상기한 실시예 3에서는, 중앙에 반도체 칩(2a)보다 큰 구멍을 갖는 제 1 둘러싸는 기판(6a)을 사용하였지만, 본 실시예 6에서는, 그것보다도 치수가 작은, 사각형의 제 2 둘러싸는 기판(6b)으로 하고, 제 1 반도체 칩(2a)의 주위에 2개 이상 배치하였다. 그 이외의 구성은, 상기한 실시예 3과 동일하다. 이 경우에도, 상기한 실시예 3과 동일한 효과와 이점을 얻을 수 있다.
본 발명은, 이상 설명한 것과 같이 구성되어 있기 때문에, 이하에 나타낸 것과 같은 효과를 나타낸다.
전술한 본 발명에 따르면, 배선 기판 위에 제 1 반도체 칩과, 이 제 1 반도체 칩을 둘러싸는 제 1 또는 제 2 둘러싸는 기판을 탑재하고, 또한 이 제 1 또는 제 2 둘러싸는 기판을 개재하여 제 2 반도체 칩을 탑재하였기 때문에, 예를 들면 기억용량이 다른 메모리 칩을 동일한 패키지에 내포할 수 있어, 용이하게 다양한 기억용량을 갖는 반도체장치를 실현할 수 있다.

Claims (2)

  1. 제 1 반도체 칩과,
    상기 제 1 반도체 칩과 접속된 배선 기판과,
    상기 제 1 반도체 칩을 피하도록 구멍을 설치하고, 상기 배선 기판 상에 플립칩 본딩된 제 1 둘러싸는 기판과,
    상기 제 1 둘러싸는 기판 위에 플립칩 본딩된 제 2 반도체 칩을 구비한 것을 특징으로 하는 반도체장치.
  2. 제 1 반도체 칩과,
    상기 제 1 반도체 칩과 접속된 배선 기판과,
    상기 제 1 반도체 칩의 주위에 2개 이상 배치되고, 상기 배선 기판 상에 플립칩 본딩된 제 2 둘러싸는 기판과,
    상기 제 2 둘러싸는 기판 위에 플립칩 본딩된 제 2 반도체 칩을 구비한 것을 특징으로 하는 반도체장치.
KR1020000036344A 1999-11-25 2000-06-29 반도체장치 KR20010049663A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-334190 1999-11-25
JP33419099A JP2001156251A (ja) 1999-11-25 1999-11-25 半導体装置

Publications (1)

Publication Number Publication Date
KR20010049663A true KR20010049663A (ko) 2001-06-15

Family

ID=18274558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000036344A KR20010049663A (ko) 1999-11-25 2000-06-29 반도체장치

Country Status (3)

Country Link
US (1) US6469395B1 (ko)
JP (1) JP2001156251A (ko)
KR (1) KR20010049663A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652397B1 (ko) * 2005-01-17 2006-12-01 삼성전자주식회사 매개 인쇄회로기판을 사용하는 적층형 반도체 패키지
KR101013617B1 (ko) * 2009-02-06 2011-02-10 송현석 버스 요금 자동 정산 시스템

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG108245A1 (en) * 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
DE10142114C1 (de) * 2001-08-30 2003-02-13 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens zwei Halbleiterchips sowie Verfahren zu seiner Herstellung
US7573136B2 (en) * 2002-06-27 2009-08-11 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor device components
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
TWI229434B (en) * 2003-08-25 2005-03-11 Advanced Semiconductor Eng Flip chip stacked package
CN100350608C (zh) * 2004-01-09 2007-11-21 日月光半导体制造股份有限公司 多芯片封装体
US7317250B2 (en) * 2004-09-30 2008-01-08 Kingston Technology Corporation High density memory card assembly
JP2007081108A (ja) * 2005-09-14 2007-03-29 Yaskawa Electric Corp 半導体チップの積層構造とそれを用いた半導体装置
US20070216008A1 (en) * 2006-03-20 2007-09-20 Gerber Mark A Low profile semiconductor package-on-package
JP2008166527A (ja) * 2006-12-28 2008-07-17 Spansion Llc 半導体装置およびその製造方法
US20120001339A1 (en) * 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US20130082383A1 (en) * 2011-10-03 2013-04-04 Texas Instruments Incorporated Electronic assembly having mixed interface including tsv die
US9087765B2 (en) 2013-03-15 2015-07-21 Qualcomm Incorporated System-in-package with interposer pitch adapter

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2823029B2 (ja) 1992-03-30 1998-11-11 日本電気株式会社 マルチチップモジュール
JPH05326834A (ja) 1992-05-20 1993-12-10 Sumitomo Electric Ind Ltd 集積回路チップの高密度実装方法
JPH07169872A (ja) * 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法
US5783870A (en) * 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
EP0732107A3 (en) * 1995-03-16 1997-05-07 Toshiba Kk Screen device for circuit substrate
US5739581A (en) * 1995-11-17 1998-04-14 National Semiconductor Corporation High density integrated circuit package assembly with a heatsink between stacked dies
US5869894A (en) 1997-07-18 1999-02-09 Lucent Technologies Inc. RF IC package
US6028365A (en) * 1998-03-30 2000-02-22 Micron Technology, Inc. Integrated circuit package and method of fabrication
US6140707A (en) * 1998-05-07 2000-10-31 3M Innovative Properties Co. Laminated integrated circuit package
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652397B1 (ko) * 2005-01-17 2006-12-01 삼성전자주식회사 매개 인쇄회로기판을 사용하는 적층형 반도체 패키지
KR101013617B1 (ko) * 2009-02-06 2011-02-10 송현석 버스 요금 자동 정산 시스템

Also Published As

Publication number Publication date
US6469395B1 (en) 2002-10-22
JP2001156251A (ja) 2001-06-08

Similar Documents

Publication Publication Date Title
US6768190B2 (en) Stack type flip-chip package
US5615089A (en) BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate
US7268418B2 (en) Multi-chips stacked package
US7215016B2 (en) Multi-chips stacked package
US20070048903A1 (en) Multi-chip package type semiconductor device
KR20020062820A (ko) 적층된 다수개의 칩모듈 구조를 가진 반도체장치
KR20040011348A (ko) 반도체장치
KR20010049663A (ko) 반도체장치
US6320757B1 (en) Electronic package
US6340839B1 (en) Hybrid integrated circuit
US20040188818A1 (en) Multi-chips module package
US6650015B2 (en) Cavity-down ball grid array package with semiconductor chip solder ball
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
KR100664796B1 (ko) 사이드 브레이즈 패키지
US20040212066A1 (en) Multi-chips stacked package
KR100351922B1 (ko) 반도체 패키지 및 그의 제조 방법
KR20000052097A (ko) 멀티-칩 칩 스케일 집적회로 패키지
KR20010062929A (ko) 적층 칩 패키지
KR100444164B1 (ko) 멀티칩탑재의 반도체패키지
KR100325450B1 (ko) 볼그리드어레이패키지
KR100337451B1 (ko) 반도체패키지
KR100400827B1 (ko) 반도체패키지
KR20000076859A (ko) 반도체 장치
KR100708050B1 (ko) 반도체패키지
KR19990001864U (ko) 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030226

Effective date: 20041231