CN100350608C - 多芯片封装体 - Google Patents
多芯片封装体 Download PDFInfo
- Publication number
- CN100350608C CN100350608C CNB2004100016557A CN200410001655A CN100350608C CN 100350608 C CN100350608 C CN 100350608C CN B2004100016557 A CNB2004100016557 A CN B2004100016557A CN 200410001655 A CN200410001655 A CN 200410001655A CN 100350608 C CN100350608 C CN 100350608C
- Authority
- CN
- China
- Prior art keywords
- chip
- support plate
- encapsulation body
- expansion
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004806 packaging method and process Methods 0.000 title abstract description 10
- 238000005538 encapsulation Methods 0.000 claims description 39
- 230000002787 reinforcement Effects 0.000 claims description 29
- 238000000576 coating method Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 13
- 239000011248 coating agent Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 239000003292 glue Substances 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 2
- 229910052802 copper Inorganic materials 0.000 claims 2
- 239000010949 copper Substances 0.000 claims 2
- 230000003014 reinforcing effect Effects 0.000 abstract 4
- 239000013078 crystal Substances 0.000 abstract 2
- 229910000906 Bronze Inorganic materials 0.000 description 3
- 239000010974 bronze Substances 0.000 description 3
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Abstract
一种多芯片封装体，至少包含一载板、一第一芯片、一第二芯片、一加强件与多个导电凸块。第一芯片通过多个导电凸块倒装接合于载板的上表面，而第二芯片容置于载板的开口中，且与第一芯片倒装接合。再者，利用导热胶将加强件同时粘着于第二芯片的背面及载板的下表面。其中，由于加强件的热膨胀系数介于载板与芯片的热膨胀系数之间，故能通过加强件同时对载板与第二芯片的热形变进行限制，以避免连接第一芯片与载板的导电凸块受到破坏。
Description
技术领域
本发明是有关于一种多芯片封装体，特别是有关于一种能够防止连接芯片与载板间的凸块受到破坏的多芯片封装体。
背景技术
随着微小化以及高运作速度需求的增加，多芯片封装体在许多电子装置中越来越吸引人。多芯片封装体可通过将两个或两个以上的芯片组合在单一封装体中，来提升系统的运作速度。此外，多芯片封装体可减少芯片间连接线路的长度而降低讯号延迟以及存取时间。
最常见的多芯片封装体为并排式(side-by-side)多芯片封装体，其将两个以上的芯片彼此并排地安装于一共同载板的主要安装面。芯片与共同载板上导电线路间的连接一般通过打线法(wire bonding)达成。然而该并排式多芯片封装体的缺点为封装效率太低，因为该共同载板的面积会随着芯片数目的增加而增加。
因此半导体业界开发出一多芯片封装体的设计(参照图1)，其特征在于提供一第一芯片110倒装接合于一具有一开口122的载板120上表面124，再将一第二芯片130容置于载板120的开口122中，并与上述的第一芯片110倒装接合。一般而言，第一芯片110与第二芯片130可分别为记忆芯片及逻辑芯片，如此可将第一芯片110与第二芯片130的讯号于封装体内先行整合后，再经由载板120下表面126的焊球128与外界电性连接。如此的封装体设计不仅能减少封装体的厚度，更可提升芯片的运算及传输效能。然而，由于第一芯片110与载板120间以导电凸块160电性连接，而载板120的热膨胀系数(约为16×10-6ppm/℃)远大于第一芯片110的热膨胀系数(约为4×10-6ppm/℃)，故封装体进行相关测试或进行运作时，常因为热膨胀系数的差异，造成连接第一芯片110与载板120间导电凸块160的受到破坏。
有鉴于此，为避免前述多芯片封装体的缺点，以提升多芯片封装体中的芯片效能，实为一重要的课题。
发明内容
有鉴于上述课题，本发明的目的是提供一种多芯片封装体，用以避免连接设置于载板上方的芯片与载板间的导电凸块受到破坏。
为了达成上述目的，本发明提供的多芯片封装体，其技术手段主要包含一载板、一第一芯片、一第二芯片、一加强件与多个导电凸块。第一芯片通过多个导电凸块倒装接合于载板的上表面，而第二芯片容置于载板的开口中，且与第一芯片倒装接合。同时，利用一导热胶将加强件同时粘着于第二芯片的背面及载板的下表面。其中加强件的热膨胀系数介于载板与芯片的热膨胀系数之间，故能通过加强件同时对载板与第二芯片的热形变进行限制，以避免连接第一芯片与载板的导电凸块受到破坏。
综上所述，本发明的多芯片封装体主要利用设置于载板下表面与第二芯片背面的加强件，以提供对载板与第二芯片的热形变进行限制的能力，以避免连接第一芯片与载板的导电凸块的受到破坏。另外，当第一芯片的厚度较大或其尺寸较大时，加强件可选择其热膨胀系数较接近载板热膨胀系数的材质。反之，当第一芯片的厚度较薄或尺寸较小时，加强件可选择其热膨胀系数较接近芯片热膨胀系数的材质。
附图说明
图1为现有技术的一多芯片封装体的剖面示意图。
图2为本发明第一较佳实施例的多芯片封装体的剖面示意图。
图3为本发明第二较佳实施例的多芯片封装体的剖面示意图。
图4为本发明第三较佳实施例的多芯片封装体的剖面示意图。
图中符号说明：
110、210 第一芯片
120、220 载板
122、222 开口
124、224 载板上表面
126、226 载板下表面
128、228 焊球
130、230 第二芯片
160 导电凸块
240 加强件
250 第一导电凸块
260 第二导电凸块
270、272、274、276 粘着层(导热胶)
280 底胶
290 散热片
290’ 散热片
291’ 芯片连接部
292’ 支撑部
具体实施方式
图2显示本发明第一较佳实施例的多芯片封装体。本发明的多芯片封装体至少包含一第一芯片210、载板220、一第二芯片230、一加强件240与多个第一导电凸块250及第二导电凸块260。其中，第一芯片210通过多个第一导电凸块250倒装接合于载板220的上表面224，而第二芯片230容置于载板220的开口222中，且通过多个第二导电凸块260与第一芯片210倒装接合。同时，利用一导热胶270将加强件240同时粘着于第二芯片230的背面232及载板220的下表面226。再者，可于载板220的开口222中填充一底胶280用以包覆多个第一导电凸块250及第二导电凸块260，如此可进一步避免连接载板220与第一芯片210间的第一导电凸块250，因载板220与第一芯片210的热膨胀系数不匹配效应而受到破坏。此外，该载板220的下表面226可设置有多个焊球228，用以与外界电性导通。
承上所述，当第一芯片210的厚度较大或其尺寸较大时，加强件240可选择其热膨胀系数较接近载板220热膨胀系数的材质。反之，当第一芯片210的厚度较薄或尺寸较小时，加强件240可选择其热膨胀系数较接近芯片热膨胀系数的材质。故加强件240的热膨胀系数介于芯片的热膨胀系数与载板220的热膨胀系数之间。一般而言，芯片的热膨胀系数约4×10-6ppm/℃，而载板的热膨胀系数约16×10-6ppm/℃。由于加强件240的热膨胀系数介于载板220与芯片的热膨胀系数之间，故能通过加强件240同时对载板220与第二芯片230的热形变进行限制，以避免连接第一芯片210与载板220的第一导电凸块250受到破坏。故加强件240可为一虚芯片，或者该加强件240的材质可包含一铜金属或一铝金属。
接着，请参考图3，其显示本发明第二较佳实施例的多芯片封装体。与上述不同的是，可通过一粘着层(导热胶)272将一散热片290设置于载板220上表面224，由于散热片290与载板220的热膨胀系数不同，故可通过散热片290与载板220间的热形变进行限制，可避免连接第一芯片210与载板220的第一导电凸块250的受到破坏。
承上所述，当第一芯片210的厚度较大或其尺寸较大时，散热片290可选择其热膨胀系数较接近载板220热膨胀系数的材质。反之，当第一芯片210的厚度较薄或尺寸较小时，散热片290可选择其热膨胀系数较接近芯片热膨胀系数的材质。故散热片290的热膨胀系数亦是介于芯片的热膨胀系数与载板220的热膨胀系数之间。由于散热片290的热膨胀系数亦是介于载板220与芯片的热膨胀系数之间，故除能通过加强件240同时对载板220与第二芯片230的热形变进行限制外，更能通过散热片290与载板220相互间的热形变进行限制，以进一步避免连接第一芯片210与载板220的第一导电凸块250的受到破坏。故该散热片290不仅可用以提升封装体的散热效能外，更可用以辅助原有的加强件240，以增加加强件240的加强效果。值得注意的是，该散热片290可为一环状金属(未显示于图中)环绕于第一芯片210的外围设置，或为一条状金属设置于第一芯片的外围(未显示于图中)。其中，该散热片290的材质可包含一铜金属或一铝金属。此外，该散热片290亦可为一虚芯片。
另外，如图4所述，散热片290’的剖视图亦可为一盖状，该散热片290’具有一芯片连接部291’及支撑部292’，该芯片连接部291’通过粘着层(导热胶)274与第一芯片210相接合，而支撑部292’亦通过粘着层(导热胶)276连接于载板220上，以将第一芯片210容置于盖状散热片290’中。当第一芯片210的厚度较大或其尺寸较大时，散热片290’可选择其热膨胀系数较接近载板220热膨胀系数的材质。反之，当第一芯片210的厚度较薄或尺寸较小时，散热片290’可选择其热膨胀系数较接近芯片热膨胀系数的材质。故散热片290’的热膨胀系数较佳的亦是介于芯片的热膨胀系数与载板220的热膨胀系数之间。由于散热片290’的热膨胀系数亦是介于载板220与芯片的热膨胀系数之间，故除能通过加强件240同时对载板220与第二芯片230的热形变进行限制外，更能通过散热片290’与载板220相互间的热形变进行限制，以进一步避免连接第一芯片210与载板220的第一导电凸块250的受到破坏。故该散热片290’不仅可用以提升封装体的散热效能外，更可用以辅助原有的加强件240，以增强加强件240的加强效果。值得注意的是，该散热片290的材质可包含一铜金属或一铝金属。
本实施例的详细说明中所提出的具体的实施例仅为了易于说明本发明的技术内容，而并非将本发明狭义地限制于该实施例，因此，在不超出本发明的精神及申请专利范围的情况，可作种种变化实施。
Claims (17)
1.一种多芯片封装体，包含：
一载板，具有一上表面、一下表面及一开口；
一第一芯片，具有一第一有源表面及一第一背面，其中该第一芯片通过多个第一导电凸块与该载板的该上表面倒装接合，且该第一芯片覆盖该开口；
一第二芯片，具有一第二有源表面及一第二背面，其中该第二芯片通过多个第二导电凸块与该第一芯片的该第一有源表面倒装接合；
一加强件，设置于第二芯片的背面及该载板的该下表面，其中该加强件的热膨胀系数介于该芯片的热膨胀系数与该载板的热膨胀系数之间。
2.如权利要求1所述的多芯片封装体，其中该芯片的热膨胀系数为4×10-6ppm/℃，而该载板的热膨胀系数为16×10-6ppm/℃。
3.如权利要求1所述的多芯片封装体，还包含一粘着层，该粘着层设置于该加强件与该第二芯片的该背面间。
4.如权利要求1所述的多芯片封装体，还包含一粘着层，该粘着层设置于该加强件与该载板的该下表面间。
5.如权利要求3所述的多芯片封装体，其中该粘着层为一导热胶。
6.如权利要求1所述的多芯片封装体，其中该加强件为一虚芯片。
7.如权利要求1所述的多芯片封装体，其中该加强件的材质包含铜金属或铝金属。
8.如权利要求1所述的多芯片封装体，其中还包含一底胶，该底胶至少包覆该第一导电凸块。
9.如权利要求1所述的多芯片封装体，其中还包含一底胶，该底胶至少包覆该第二导电凸块。
10.如权利要求1所述的多芯片封装体，其中还包含一散热片设置于载板上。
11.如权利要求10所述的多芯片封装体，其中该散热片为一环状金属，并环绕于第一芯片的外围设置。
12.如权利要求10所述的多芯片封装体，其中该散热片为一条状金属并设置于第一芯片的外围。
13.如权利要求10所述的多芯片封装体，其中该散热片的材质包含铜金属、或铝金属。
14.如权利要求10所述的多芯片封装体，其中该散热片为一虚芯片。
15.如权利要求10所述的多芯片封装体，其中该散热片具有一芯片连接部及一支撑部，该支撑部与该载板上表面相连接，且该芯片连接部与该第一芯片相接合。
16.如权利要求15所述的多芯片封装体，还包含一粘着层，该粘着层设置于该散热片的该芯片连接部与该第一芯片的该背面间。
17.如权利要求15所述的多芯片封装体，还包含一粘着层，该粘着层设置于该支撑部与该载板上表面间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100016557A CN100350608C (zh) | 2004-01-09 | 2004-01-09 | 多芯片封装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100016557A CN100350608C (zh) | 2004-01-09 | 2004-01-09 | 多芯片封装体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1641875A CN1641875A (zh) | 2005-07-20 |
| CN100350608C true CN100350608C (zh) | 2007-11-21 |
Family
ID=34867173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100016557A Expired - Lifetime CN100350608C (zh) | 2004-01-09 | 2004-01-09 | 多芯片封装体 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100350608C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610580A (zh) * | 2011-01-21 | 2012-07-25 | Nxp股份有限公司 | 用于fcbga的非金属加强圈 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101266966B (zh) * | 2007-03-16 | 2010-09-01 | 日月光半导体制造股份有限公司 | 多芯片封装模块及其制造方法 |
| CN102163558B (zh) * | 2010-02-23 | 2012-12-19 | 日月光半导体制造股份有限公司 | 芯片封装结构的制造方法 |
| KR101719636B1 (ko) * | 2011-01-28 | 2017-04-05 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
| CN103531549A (zh) * | 2013-10-24 | 2014-01-22 | 桂林微网半导体有限责任公司 | 半导体芯片封装结构和封装方法 |
| US9196586B2 (en) * | 2014-02-13 | 2015-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package including an embedded surface mount device and method of forming the same |
| TWI560815B (en) * | 2014-05-09 | 2016-12-01 | Siliconware Precision Industries Co Ltd | Semiconductor packages, methods for fabricating the same and carrier structures |
| WO2018119782A1 (en) * | 2016-12-28 | 2018-07-05 | Intel Corporation | Techniques for windowed substrate integrated circuit packages |
| CN107527554B (zh) | 2017-08-23 | 2020-12-11 | 京东方科技集团股份有限公司 | 柔性显示面板及其制备方法、柔性显示装置 |
| WO2020147084A1 (zh) * | 2019-01-17 | 2020-07-23 | 华为技术有限公司 | 芯片封装结构、电子设备 |
| WO2020232725A1 (zh) * | 2019-05-23 | 2020-11-26 | 华为技术有限公司 | 一种电路板组件、电子设备 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5006963A (en) * | 1989-12-18 | 1991-04-09 | Mcdonnell Douglas Corporation | Selectable chip carrier |
| JP2002083893A (ja) * | 2000-06-30 | 2002-03-22 | Nec Corp | 半導体パッケージ基板及び半導体装置並びにそれらの製造方法 |
| CN1357911A (zh) * | 2000-11-16 | 2002-07-10 | 德克萨斯仪器股份有限公司 | 用于球栅阵列封装的薄膜组合上的倒装芯片 |
| US6469395B1 (en) * | 1999-11-25 | 2002-10-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US20030230801A1 (en) * | 2002-06-18 | 2003-12-18 | Tongbi Jiang | Semiconductor device assemblies and packages including multiple semiconductor devices and methods |
-
2004
- 2004-01-09 CN CNB2004100016557A patent/CN100350608C/zh not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5006963A (en) * | 1989-12-18 | 1991-04-09 | Mcdonnell Douglas Corporation | Selectable chip carrier |
| US6469395B1 (en) * | 1999-11-25 | 2002-10-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2002083893A (ja) * | 2000-06-30 | 2002-03-22 | Nec Corp | 半導体パッケージ基板及び半導体装置並びにそれらの製造方法 |
| CN1357911A (zh) * | 2000-11-16 | 2002-07-10 | 德克萨斯仪器股份有限公司 | 用于球栅阵列封装的薄膜组合上的倒装芯片 |
| US20030230801A1 (en) * | 2002-06-18 | 2003-12-18 | Tongbi Jiang | Semiconductor device assemblies and packages including multiple semiconductor devices and methods |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610580A (zh) * | 2011-01-21 | 2012-07-25 | Nxp股份有限公司 | 用于fcbga的非金属加强圈 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1641875A (zh) | 2005-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7385378B2 (ja) | 半導体パッケージ及びその製造方法 | |
| CN1188906C (zh) | 层叠芯片封装件的制造方法 | |
| KR101893318B1 (ko) | 적층형 메모리 패키지, 그의 제조 방법, 및 ic 패키지 기판의 핀아웃 설계 | |
| CN100350608C (zh) | 多芯片封装体 | |
| US7242081B1 (en) | Stacked package structure | |
| CN203521398U (zh) | 低剖面传感器和接合增强层 | |
| US9899347B1 (en) | Wire bonded wide I/O semiconductor device | |
| US7705468B2 (en) | Stacked semiconductor package that prevents damage to semiconductor chip when wire-bonding and method for manufacturing the same | |
| US7923292B2 (en) | Semiconductor device | |
| TWI379366B (en) | Integrated circuit package system with interconnect lock | |
| CN1396657A (zh) | 减小尺寸的堆叠式芯片大小的组件型半导体器件 | |
| US8729689B2 (en) | Stacked semiconductor package | |
| CN1180927A (zh) | 高性能低成本的多芯片组件封装件 | |
| CN101060117A (zh) | 芯片堆叠结构以及可制成芯片堆叠结构的晶圆结构 | |
| US11676900B2 (en) | Electronic assembly that includes a bridge | |
| CN1531088A (zh) | 半导体装置、电子设备及它们的制造方法，以及电子仪器 | |
| CN1134839C (zh) | 引线框架及涂敷引线框架的方法 | |
| CN100420004C (zh) | 倒装芯片封装体 | |
| CN1941364A (zh) | 半导体器件 | |
| US20080265432A1 (en) | Multi-chip package and method of manufacturing the multi-chip package | |
| CN1206729C (zh) | 半导体装置及其制造方法、电路板和电子仪器 | |
| CN100483703C (zh) | 堆叠式半导体封装结构及其制造方法 | |
| CN101118901A (zh) | 堆叠式芯片封装结构、芯片封装结构及其制程 | |
| CN1211847C (zh) | 在有源的电路之上敷金属焊盘 | |
| CN101303985B (zh) | 堆叠式封装结构的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20071121 |
|
| CX01 | Expiry of patent term |