CN102163558B - 芯片封装结构的制造方法 - Google Patents

芯片封装结构的制造方法 Download PDF

Info

Publication number
CN102163558B
CN102163558B CN2010101264225A CN201010126422A CN102163558B CN 102163558 B CN102163558 B CN 102163558B CN 2010101264225 A CN2010101264225 A CN 2010101264225A CN 201010126422 A CN201010126422 A CN 201010126422A CN 102163558 B CN102163558 B CN 102163558B
Authority
CN
China
Prior art keywords
base material
projection
chip
remove
coating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010101264225A
Other languages
English (en)
Other versions
CN102163558A (zh
Inventor
王盟仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2010101264225A priority Critical patent/CN102163558B/zh
Publication of CN102163558A publication Critical patent/CN102163558A/zh
Application granted granted Critical
Publication of CN102163558B publication Critical patent/CN102163558B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明关于一种芯片封装结构的制造方法。该制造方法包括以下步骤：(a)提供一基材，该基材具有至少一导电孔；(b)设置该基材于一载体上；(c)移除部分该基材，以显露该导电孔，并形成至少一穿导孔；(d)设置数个芯片于该基材的表面，这些芯片电性连接至该基材的穿导孔；(e)形成一包覆材；(f)移除该载体；(g)进行覆晶接合工艺；(h)移除该包覆材；及(i)形成一保护材。藉此，该载体及该包覆材可使该基材于工艺中不易产生翘曲的情况。

Description

芯片封装结构的制造方法
技术领域
本发明关于一种封装结构的制造方法，详言之，关于一种芯片封装结构的制造方法。
背景技术
半导体产业致力于形成轻薄短小的产品，因此产品中基材(例如一晶圆或一硅基材)的厚度越薄越好，同时为了达到大量制造的目的，生产时倾向于先取用较大面积的基材进行主要工艺，最后再切割该基材。然而，当基材的面积愈大、厚度愈薄时，其翘曲(Warpage)程度愈严重，而不利于工艺进行，导致良率降低。
因此，有必要提供一种芯片封装结构的制造方法，以解决上述问题。
发明内容
本发明提供一种芯片封装结构的制造方法，其包括以下步骤：(a)提供一基材，该基材具有一第一表面、一第二表面、至少一导电孔及至少一第一凸块，该导电孔位于该基材内，该第一凸块位于该第二表面，且电性连接至该导电孔的一第一端部；(b)设置该基材于一载体上，其中该基材的第二表面面对该载体；(c)从该基材的第一表面移除部分该基材，以显露该穿导孔的一第二端部于该基材的一第三表面，并形成至少一穿导孔于该基材；(d)设置数个芯片于该基材的第三表面，这些芯片电性连接至该基材的穿导孔；(e)形成一包覆材(Encapsulation)于该基材的部分第三表面，并包覆这些芯片；(f)移除该载体；(g)进行覆晶接合工艺，使得该基材的第一凸块接触一承载组件；(h)移除该包覆材；及(i)形成一保护材于该承载组件上，并至少包覆该基材的第一凸块。
藉此，该载体及该包覆材用以做为该基材的支撑，使该基材于工艺中不易产生翘曲的情况，且该载体及该包覆材于工艺完成前移除，故可提升产品的良率并减少产品的厚度。
附图说明
图1显示本发明芯片封装结构的制造方法的流程图；及
图2至图16显示本发明芯片封装结构的制造方法的示意图。
具体实施方式
参考图1，显示本发明芯片封装结构的制造方法的流程图。配合参考图2及步骤S 11，提供一基材1。该基材1具有一第一表面11、一第二表面12、至少一导电孔24及至少一第一凸块14。该导电孔24位于该基材1内。该第一凸块14位于该第二表面12，且电性连接至该导电孔24的一第一端部136。
在本实施例中，如图3所示，该基材1为一硅基材，该导电孔24的第一端部136显露于该第二表面12。该基材1更包括至少一孔洞15及一第一重布层16。该导电孔24包括一第一阻绝层131及一导体132，该第一阻绝层131位于该孔洞15的侧壁，且定义出一第一沟槽133，该导体132填满该第一沟槽133。该第一重布层16位于该基材1的第二表面12，且该第一凸块14通过该第一重布层16电性连接至该导电孔24的第一端部136。
然而，在其它应用中，如图4所示，该基材1为一晶圆，具有一硅基材19及一主动线路层20，该硅基材19具有该第一表面11、一底面191及该孔洞15，该底面191相对于该第一表面11，该孔洞15贯穿该硅基材19，且该导电孔24位于该硅基材19内，该主动线路层20位于该硅基材19的底面191，电性连接该导电孔24及该第一凸块14，且具有该第二表面12。该导电孔24更包括一第二阻绝层134，该导体132位于该第一沟槽133的侧壁，且定义出一第二沟槽135，该第二阻绝层134填满该第二沟槽135。
配合参考图5及步骤S12，设置该基材1于一载体2上，其中该基材1的第二表面12面对该载体2。在本实施例中，利用一黏胶3将该基材1黏附于该载体2上。该载体2用以做为该基材1的支撑，以利进行后续工艺。
配合参考图6及步骤S13，从该基材1的第一表面11移除部分该基材1，以显露该导电孔24(图5)的一第二端部137于该基材1的一第三表面18，并形成至少一穿导孔13于该基材1。在本实施例中，先利用研磨方法移除部分该基材1，再利用化学机械抛光(Chemical-Mechanical Polishing，CMP)方法进行整修。然而，在其它应用中，可仅利用化学机械抛光方法移除部分该基材1。移除部分该基材1之后，该基材1的厚度小于50微米(μm)，而形成一超薄基材，此时，该基材1设置于该载体2上，因此不会产生翘曲的情况。接着，更形成一第二重布层17于该基材1的第三表面18，该第二重布层17电性连接至该穿导孔13。
配合参考图7及步骤S14，设置数个芯片4于该基材1的第三表面18，这些芯片4电性连接至该基材1的穿导孔13，且这些芯片4及该基材1形成一数组封装结构21。在本实施例中，这些芯片4通过该第二重布层17电性连接至该穿导孔13。这些芯片4包括一主动面41及至少一第二凸块42，该第二凸块42位于该主动面41，且这些芯片4通过该第二凸块42电性连接至该基材1的穿导孔13。然而，在其它应用中，可不形成该第二重布层17，且这些芯片4的第二凸块72直接接触该基材1的穿导孔13。参考图8，较佳地，更包括形成一第一底胶(Underfill)43于该基材1的部分第三表面18，以包覆这些芯片4的主动面41及第二凸块42。然而，可以理解的是，在本发明中，这些芯片4的形式不限于本实施例中的覆晶芯片。
配合参考图9及步骤S15，形成一包覆材(Encapsulation)5于该基材1的部分第三表面18，并包覆这些芯片4。在本实施例中，利用旋转涂布(Spin Coating)方法形成该包覆材5，且该包覆材5为一可剥离式黏着剂(Removable Material)，例如玻璃类聚合物(Glass Polymer)，其可利用加热或照射紫外光的方式固化，使该可剥离式黏着剂形成直线接合(Line-linkage)，而不会形成交叉接合(Cross-linkage)。配合参考图10及步骤S16，移除该载体2及该黏胶3。该包覆材5用以增加该基材1的厚度及强度，做为该基材1的支撑，避免在移除该载体2之后，该基材1产生翘曲的情况。
配合参考图11及步骤S17，进行覆晶接合工艺。配合参考图12及步骤S18，移除该包覆材5。在本实施例中，参考图10，先沿至少一切割线L1，切割该数组封装结构21以形成数个次封装单元23(图11)，这些次封装单元23包括这些芯片封装结构22及该包覆材5。配合参考图11及步骤S17，进行覆晶接合工艺，设置这些次封装单元22于该承载组件6上，该承载组件6具有一第一表面61及一第二表面62，使得该基材1的第一凸块14接触该承载组件6的第一表面61。配合参考图12及步骤S18，再移除该包覆材5，形成数个芯片封装单元22，这些芯片封装单元22包括该芯片4及该基材1。此时该承载组件6亦用以做为该基材1的支撑，避免在移除该包覆材5之后，该基材1产生翘曲的情况。
在本实施例中，该包覆材5为一易于剥离的材料，其热塑性较佳，故可加热使该包覆材5软化，以移除该包覆材5。然而，在其它应用中，该包覆材5可为一受紫外线照射即软化的材料，故可提供紫外线使该包覆材5软化，以移除该包覆材5，或者，直接撕除该包覆材5或利用一溶剂蚀刻该包覆材5。藉此，该包覆材5于工艺完成前移除，而不存在于最后制得的产品中，故可减少产品的厚度，且可避免已知封胶体(Molding Compound)加热后即硬化，导致不易移除的问题。
然而，在其它应用中，配合参考图13及步骤S18，该数组封装结构21先设置于一切割胶带(Sawing Tape)(图中未示)上，再移除该包覆材5(图10)，避免在移除该包覆材5之后，该基材1产生翘曲的情况。接着，进行一切割工艺，沿至少一切割线L2，切割该数组封装结构21，以形成这些分离的芯片封装单元22(图14)，这些芯片封装单元22包括该芯片4及该基材1。配合参考图14及步骤S17，进行覆晶接合工艺，设置这些芯片封装单元22于该承载组件6上，使得该基材1的第一凸块14接触该承载组件6的第一表面61。
配合参考图15及步骤S19，形成一保护材7于该承载组件6的部分第一表面61，并至少包覆该基材1的第一凸块14。在本实施例中，该保护材7为一封胶体(MoldingCompound)，该封胶体形成于该承载组件6的第一表面61，并包覆这些芯片封装单元22。然而，在其它应用中，该保护材7可为一第二底胶(Underfill)(图中未示)，该第二底胶形成于该承载组件6的部分第一表面61，以包覆该基材1的第一凸块14，或者，该保护材7更包括一封胶体(图中未示)，该封胶体形成于该承载组件6的部分第一表面61，并包覆这些芯片封装单元22及该第二底胶。参考图16，较佳地，更形成至少一焊球8于该承载组件6的第二表面62，用以电性连接至外部组件，并沿至少一切割线L3(图15)，切割该承载组件6及该保护材7，以形成本发明的芯片封装结构9。
藉此，该载体2及该包覆材5用以做为该基材1的支撑，使该基材1于工艺中不易产生翘曲的情况，且该载体2及该包覆材5于工艺完成前移除，故可提升产品的良率并减少产品的厚度。
惟上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，习于此技术的人士对上述实施例进行修改及变化仍不脱本发明的精神。本发明的权利范围应如权利要求书所列。

Claims (11)

1.一种芯片封装结构的制造方法，包括：
(a)提供一基材，该基材具有一第一表面、一第二表面、至少一导电孔及至少一第一凸块，该导电孔位于该基材内，该第一凸块位于该第二表面，且电性连接至该导电孔的第一端部；
(b)设置该基材于一载体上，其中该基材的第二表面面对该载体；
(c)移除该基材的第一表面，以形成该基材的一第三表面并显露该导电孔的第二端部于该基材的第三表面，并形成至少一穿导孔于该基材；
(d)设置数个芯片于该基材的第三表面，这些芯片电性连接至该基材的穿导孔；
(e)形成一包覆材于该基材的部分第三表面，并包覆这些芯片；
(f)移除该载体；
(g)进行覆晶接合工艺，使得该基材的第一凸块接触一承载组件；
(h)移除该包覆材；及
(i)形成一保护材于该承载组件上，并至少包覆该基材的第一凸块。
2.如权利要求1的方法，其中该步骤(a)中，该基材为一晶圆，具有一硅基材及一主动线路层，该硅基材具有该第一表面、一底面及一孔洞，该底面相对于该第一表面，该孔洞贯穿该硅基材，且该导电孔位于该硅基材内，该主动线路层位于该硅基材的底面，电性连接该导电孔及该第一凸块，且具有该第二表面，该第二表面相对于该底面。
3.如权利要求1的方法，其中该步骤(a)中，该基材为一硅基材，该导电孔的第一端部显露于该第二表面。
4.如权利要求1的方法，其中该步骤(c)中，利用研磨或化学机械抛光方法移除部分该基材。
5.如权利要求1的方法，其中该步骤(c)之后，该基材的厚度小于50微米。
6.如权利要求1的方法，其中该步骤(d)中，这些芯片包括一主动面及至少一第二凸块，该第二凸块位于该主动面，且这些芯片通过该第二凸块电性连接至该基材的穿导孔。
7.如权利要求1的方法，其中该步骤(e)中，该包覆材为一可剥离式黏着剂。
8.如权利要求1的方法，其中该步骤(e)中，利用旋转涂布方法形成该包覆材。
9.如权利要求1的方法，其中该步骤(g)前，先进行一切割工艺，以形成数个次封装单元，再进行该步骤(g)的覆晶接合工艺，设置这些次封装单元于该承载组件上，接着进行该步骤(h)，移除该包覆材，以形成数个芯片封装单元，这些芯片封装单元包括该芯片及该基材。
10.如权利要求1的方法，其中先进行该步骤(h)，移除该包覆材，接着进行一切割工艺，以形成数个分离的芯片封装单元，这些芯片封装单元包括该芯片及该基材，再进行该步骤(g)的覆晶接合工艺，设置这些芯片封装单元于该承载组件上，使得该基材的第一凸块接触一承载组件。
11.如权利要求1的方法，其中该步骤(h)中，直接撕除该包覆材、利用一溶剂蚀刻该包覆材、加热以移除该包覆材或提供紫外线以移除该包覆材。
CN2010101264225A 2010-02-23 2010-02-23 芯片封装结构的制造方法 Active CN102163558B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101264225A CN102163558B (zh) 2010-02-23 2010-02-23 芯片封装结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101264225A CN102163558B (zh) 2010-02-23 2010-02-23 芯片封装结构的制造方法

Publications (2)

Publication Number Publication Date
CN102163558A CN102163558A (zh) 2011-08-24
CN102163558B true CN102163558B (zh) 2012-12-19

Family

ID=44464714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101264225A Active CN102163558B (zh) 2010-02-23 2010-02-23 芯片封装结构的制造方法

Country Status (1)

Country Link
CN (1) CN102163558B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425395A (zh) * 2013-08-20 2015-03-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN108627179A (zh) * 2017-03-17 2018-10-09 南昌欧菲生物识别技术有限公司 传感装置的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1641875A (zh) * 2004-01-09 2005-07-20 日月光半导体制造股份有限公司 多芯片封装体

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4559163B2 (ja) * 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置用パッケージ基板およびその製造方法と半導体装置
JP4183199B2 (ja) * 2005-12-28 2008-11-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1641875A (zh) * 2004-01-09 2005-07-20 日月光半导体制造股份有限公司 多芯片封装体

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2006-73622A 2006.03.16

Also Published As

Publication number Publication date
CN102163558A (zh) 2011-08-24

Similar Documents

Publication Publication Date Title
JP6197422B2 (ja) 半導体装置の製造方法および支持基板付きウェハ
KR102046534B1 (ko) 기판 가공 방법
KR102418412B1 (ko) 반도체 패키지의 제조 방법
US7741151B2 (en) Integrated circuit package formation
CN101026126B (zh) 半导体芯片制造方法
CN103117250B (zh) 用于载具剥离的方法
US8691625B2 (en) Method for making a chip package
TW202029412A (zh) 半導體裝置之製造方法
KR20010049481A (ko) 반도체장치 및 그 제조방법
US10354977B2 (en) Semiconductor device and manufacturing method thereof
KR20050017206A (ko) 반도체 소자 제조 방법
KR20180037238A (ko) 반도체 장치 및 그 제조 방법
CN105190844A (zh) 半导体装置的制造方法
CN102299065A (zh) 晶片的加工方法
KR101700636B1 (ko) 접착제 제거용 조성물 및 이를 이용한 박형 웨이퍼의 제조방법
JP2021535608A (ja) ウェハレベルパッケージ方法及びパッケージ構造
KR102548550B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
CN102163558B (zh) 芯片封装结构的制造方法
CN112447590B (zh) 一种基于水导激光加工技术的晶圆划片方法
CN101752274A (zh) 半导体装置的制造方法
CN102148167B (zh) 可堆栈式封装结构的制造方法
US10163801B2 (en) Structure and formation method of chip package with fan-out structure
TW201911477A (zh) 半導體製程及半導體結構
JP2019068013A (ja) パッケージ基板の加工方法、保護テープ
JPH1174230A (ja) 薄膜半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant