CN1641875A - 多芯片封装体 - Google Patents

多芯片封装体 Download PDF

Info

Publication number
CN1641875A
CN1641875A CN 200410001655 CN200410001655A CN1641875A CN 1641875 A CN1641875 A CN 1641875A CN 200410001655 CN200410001655 CN 200410001655 CN 200410001655 A CN200410001655 A CN 200410001655A CN 1641875 A CN1641875 A CN 1641875A
Authority
CN
China
Prior art keywords
chip
support plate
encapsulation body
expansion
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200410001655
Other languages
English (en)
Other versions
CN100350608C (zh
Inventor
王颂斐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CNB2004100016557A priority Critical patent/CN100350608C/zh
Publication of CN1641875A publication Critical patent/CN1641875A/zh
Application granted granted Critical
Publication of CN100350608C publication Critical patent/CN100350608C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种多芯片封装体，至少包含一载板、一第一芯片、一第二芯片、一加强件与复数个导电凸块。第一芯片通过复数个导电凸块覆晶接合于载板的上表面，而第二芯片容置于载板的开口中，且与第一芯片覆晶接合。再者，利用导热胶将加强件同时黏着于第二芯片的背面及载板的下表面。其中，由于加强件的热膨胀系数介于载板与芯片的热膨胀系数之间，故能通过加强件同时对载板与第二芯片的热形变进行限制，以避免连接第一芯片与载板的导电凸块受到破坏。

Description

多芯片封装体
技术领域
本发明是有关于一种多芯片封装体，特别是有关于一种能够防止连接芯片与载板间的凸块受到破坏的多芯片封装体。
背景技术
随着微小化以及高运作速度需求的增加，多芯片封装体在许多电子装置中越来越吸引人。多芯片封装体可通过将两个或两个以上的芯片组合在单一封装体中，来提升系统的运作速度。此外，多芯片封装体可减少芯片间连接线路的长度而降低讯号延迟以及存取时间。
最常见的多芯片封装体为并排式(side-by-side)多芯片封装体，其将两个以上的芯片彼此并排地安装于一共同载板的主要安装面。芯片与共同载板上导电线路间的连接一般通过打线法(wire bonding)达成。然而该并排式多芯片封装体的缺点为封装效率太低，因为该共同载板的面积会随着芯片数目的增加而增加。
因此半导体业界开发出一多芯片封装体的设计(参照图1)，其特征在于提供一第一芯片110覆晶接合于一具有一开口122的载板120上表面124，再将一第二芯片130容置于载板120的开口122中，并与上述的第一芯片110覆晶接合。一般而言，第一芯片110与第二芯片130可分别为记忆芯片及逻辑芯片，如此可将第一芯片110与第二芯片130的讯号于封装体内先行整合后，再经由载板120下表面126的焊球128与外界电性连接。如此的封装体设计不仅能减少封装体的厚度，更可提升芯片的运算及传输效能。然而，由于第一芯片110与载板120间以导电凸块160电性连接，而载板120的热膨胀系数(约为16×10-6ppm/℃)远大于第一芯片110的热膨胀系数(约为4×10-6ppm/℃)，故封装体进行相关测试或进行运作时，常因为热膨胀系数的差异，造成连接第一芯片110与载板120间导电凸块160的受到破坏。
有鉴于此，为避免前述多芯片封装体的缺点，以提升多芯片封装体中的芯片效能，实为一重要的课题。
发明内容
有鉴于上述课题，本发明的目的是提供一种多芯片封装体，用以避免连接设置于载板上方的芯片与载板间的导电凸块受到破坏。
为了达成上述目的，本发明提供的多芯片封装体，其技术手段主要包含一载板、一第一芯片、一第二芯片、一加强件与复数个导电凸块。第一芯片通过复数个导电凸块覆晶接合于载板的上表面，而第二芯片容置于载板的开口中，且与第一芯片覆晶接合。同时，利用一导热胶将加强件同时黏着于第二芯片的背面及载板的下表面。由于加强件的热膨胀系数介于载板与芯片的热膨胀系数之间，故能通过加强件同时对载板与第二芯片的热形变进行限制，以避免连接第一芯片与载板的导电凸块受到破坏。
综上所述，本发明的多芯片封装体主要利用设置于载板下表面与第二芯片背面的加强件，以提供对载板与第二芯片的热形变进行限制的能力，以避免连接第一芯片与载板的导电凸块的受到破坏。另外，当第一芯片的厚度较大或其尺寸较大时，加强件可选择其热膨胀系数较接近载板热膨胀系数的材质。反之，当第一芯片的厚度较薄或尺寸较小时，加强件可选择其热膨胀系数较接近芯片热膨胀系数的材质。
附图说明
图1为现有技术的一多芯片封装体的剖面示意图。
图2为本发明第一较佳实施例的多芯片封装体的剖面示意图。
图3为本发明第二较佳实施例的多芯片封装体的剖面示意图。
图4为本发明第三较佳实施例的多芯片封装体的剖面示意图。
图中符号说明：
110、210            第一芯片
120、220            载板
122、222            开口
124、224            载板上表面
126、226            载板下表面
128、228            焊球
130、230            第二芯片
160                 导电凸块
240                 加强件
250                 第一导电凸块
260                 第二导电凸块
270、272、274、276  黏着层(导热胶)
280                 底胶
290                 散热片
290’                                 散热片
291’                                 芯片连接部
292’                                 支撑部
具体实施方式
以下将参照相关附图，说明依本发明较佳实施例的多芯片封装体。
图2显示本发明第一较佳实施例的多芯片封装体。本发明的多芯片封装体至少包含一第一芯片210、载板220、一第二芯片230、一加强件240与复数个第一导电凸块250及第二导电凸块260。其中，第一芯片210通过复数个第一导电凸块250覆晶接合于载板220的上表面224，而第二芯片230容置于载板220的开口222中，且通过复数个第二导电凸块260与第一芯片210覆晶接合。同时，利用一导热胶270将加强件240同时黏着于第二芯片230的背面232及载板220的下表面226。再者，可于载板220的开口222中填充一底胶280用以包覆复数个第一导电凸块250及第二导电凸块260，如此可进一步避免连接载板220与第一芯片210间的第一导电凸块250，因载板220与第一芯片210的热膨胀系数不匹配效应而受到破坏。此外，该载板220的下表面226可设置有复数个焊球228，用以与外界电性导通。
承上所述，当第一芯片210的厚度较大或其尺寸较大时，加强件240可选择其热膨胀系数较接近载板220热膨胀系数的材质。反之，当第一芯片210的厚度较薄或尺寸较小时，加强件240可选择其热膨胀系数较接近芯片热膨胀系数的材质。故加强件240的热膨胀系数介于芯片的热膨胀系数与载板220的热膨胀系数之间。一般而言，芯片的热膨胀系数约4×10-6ppm/℃，而载板的热膨胀系数约16×10-6ppm/℃。由于加强件240的热膨胀系数介于载板220与芯片的热膨胀系数之间，故能通过加强件240同时对载板220与第二芯片230的热形变进行限制，以避免连接第一芯片210与载板220的第一导电凸块250受到破坏。故加强件240可为一虚芯片，或者该加强件240的材质可包含一铜金属或一铝金属。
接着，请参考图3，其显示本发明第二较佳实施例的多芯片封装体。与上述不同的是，可通过一黏着层(导热胶)272将一散热片290设置于载板220上表面224，由于散热片290与载板220的热膨胀系数不同，故可通过散热片290与载板220间的热形变进行限制，可避免连接第一芯片210与载板220的第一导电凸块250的受到破坏。
承上所述，当第一芯片210的厚度较大或其尺寸较大时，散热片290可选择其热膨胀系数较接近载板220热膨胀系数的材质。反之，当第一芯片210的厚度较薄或尺寸较小时，散热片290可选择其热膨胀系数较接近芯片热膨胀系数的材质。故散热片290的热膨胀系数亦是介于芯片的热膨胀系数与载板220的热膨胀系数之间。由于散热片290的热膨胀系数亦是介于载板220与芯片的热膨胀系数之间，故除能通过加强件240同时对载板220与第二芯片230的热形变进行限制外，更能通过散热片290与载板220相互间的热形变进行限制，以进一步避免连接第一芯片210与载板220的第一导电凸块250的受到破坏。故该散热片290不仅可用以提升封装体的散热效能外，更可用以辅助原有的加强件240，以加强加强件240的加强效果。值得注意的是，该散热片290可为一环状金属(未显示于图中)环绕于第一芯片210的外围设置，或为一条状金属设置于第一芯片的外围(未显示于图中)。其中，该散热片290的材质可包含一铜金属或一铝金属。此外，该散热片290亦可为一虚芯片。
另外，如图4所述，散热片290’的剖视图亦可为一盖状，该散热片290’具有一芯片连接部291′及支撑部292’，该芯片连接部291’通过黏着层(导热胶)274与第一芯片210相接合，而支撑部292’亦通过黏着层(导热胶)276连接于载板220上，以将第一芯片210容置于盖状散热片290’中。当第一芯片210的厚度较大或其尺寸较大时，散热片290’可选择其热膨胀系数较接近载板220热膨胀系数的材质。反之，当第一芯片210的厚度较薄或尺寸较小时，散热片290’可选择其热膨胀系数较接近芯片热膨胀系数的材质。故散热片290’的热膨胀系数较佳的亦是介于芯片的热膨胀系数与载板220的热膨胀系数之间。由于散热片290’的热膨胀系数亦是介于载板220与芯片的热膨胀系数之间，故除能通过加强件240同时对载板220与第二芯片230的热形变进行限制外，更能通过散热片290’与载板220相互间的热形变进行限制，以进一步避免连接第一芯片210与载板220的第一导电凸块250的受到破坏。故该散热片290’不仅可用以提升封装体的散热效能外，更可用以辅助原有的加强件240，以增强加强件240的加强效果。值得注意的是，该散热片290的材质可包含一铜金属或一铝金属。
于本实施例的详细说明中所提出的具体的实施例仅为了易于说明本发明的技术内容，而并非将本发明狭义地限制于该实施例，因此，在不超出本发明的精神及以下申请专利范围的情况，可作种种变化实施。

Claims (18)

1.一种多芯片封装体，包含：
一载板，具有一上表面、一下表面及一开口；
一第一芯片，具有一第一主动表面及一第一背面，其中该第一芯片通过复数个第一导电凸块与该载板的该上表面覆晶接合，且该第一芯片覆盖该开口；
一第二芯片，具有一第二主动表面及一第二背面，其中该第二芯片通过复数个第二导电凸块与该第一芯片的该第一主动表面覆晶接合；以及
一加强件，设置于第二芯片的背面及该载板的该下表面。
2.如权利要求1所述的多芯片封装体，其中该加强件的热膨胀系数介于该芯片的热膨胀系数与该载板的热膨胀系数之间。
3.如权利要求2所述的多芯片封装体，其中该芯片的热膨胀系数为约4×10-6ppm/℃，而该载板的热膨胀系数为约16×10-6ppm/℃。
4.如权利要求1所述的多芯片封装体，更包含一黏着层，该黏着层设置于该加强件与该第二芯片的该背面间。
5.如权利要求1所述的多芯片封装体，更包含一黏着层，该黏着层设置于该加强件与该载板的该下表面间。
6.如权利要求4所述的多芯片封装体，其中该黏着层为一导热胶。
7.如权利要求1所述的多芯片封装体，其中该加强件为一虚芯片。
8.如权利要求1所述的多芯片封装体，其中该加强件的材质包含铜金属、或铝金属。
9.如权利要求1所述的多芯片封装体，其中更包含一底胶，该底胶至少包覆该第一导电凸块。
10.如权利要求1所述的多芯片封装体，其中更包含一底胶，该底胶至少包覆该第二导电凸块。
11.如权利要求1所述的多芯片封装体，其中更包含一散热片设置于载板上。
12.如权利要求11所述的多芯片封装体，其中该散热片为一环状金属，并环绕于第一芯片的外围设置。
13.如权利要求11所述的多芯片封装体，其中该散热片为一条状金属并设置于第一芯片的外围。
14.如权利要求11所述的多芯片封装体，其中该散热片的材质包含铜金属、或铝金属。
15.如权利要求11所述的多芯片封装体，其中该散热片为一虚芯片。
16.如权利要求11所述的多芯片封装体，其中该散热片具有一芯片连接部及一支撑部，该支撑部与该载板上表面相连接，且该芯片连接部与该第一芯片相接合。
17.如权利要求16所述的多芯片封装体，更包含一黏着层，该黏着层设置于该散热片的该芯片连接部与该第一芯片的该背面间。
18.如权利要求16所述的多芯片封装体，更包含一黏着层，该黏着层设置于该支撑部与该载板上表面间。
CNB2004100016557A 2004-01-09 2004-01-09 多芯片封装体 Expired - Lifetime CN100350608C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100016557A CN100350608C (zh) 2004-01-09 2004-01-09 多芯片封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100016557A CN100350608C (zh) 2004-01-09 2004-01-09 多芯片封装体

Publications (2)

Publication Number Publication Date
CN1641875A true CN1641875A (zh) 2005-07-20
CN100350608C CN100350608C (zh) 2007-11-21

Family

ID=34867173

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100016557A Expired - Lifetime CN100350608C (zh) 2004-01-09 2004-01-09 多芯片封装体

Country Status (1)

Country Link
CN (1) CN100350608C (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266966B (zh) * 2007-03-16 2010-09-01 日月光半导体制造股份有限公司 多芯片封装模块及其制造方法
CN102163558A (zh) * 2010-02-23 2011-08-24 日月光半导体制造股份有限公司 芯片封装结构的制造方法
CN102623441A (zh) * 2011-01-28 2012-08-01 三星电子株式会社 半导体装置及其制造方法
CN103531549A (zh) * 2013-10-24 2014-01-22 桂林微网半导体有限责任公司 半导体芯片封装结构和封装方法
CN104851842A (zh) * 2014-02-13 2015-08-19 台湾积体电路制造股份有限公司 包括嵌入式表面安装器件的半导体器件及其形成方法
CN105097760A (zh) * 2014-05-09 2015-11-25 矽品精密工业股份有限公司 半导体封装件及其制法与承载结构
CN107527554A (zh) * 2017-08-23 2017-12-29 京东方科技集团股份有限公司 柔性显示面板及其制备方法、柔性显示装置
WO2018119782A1 (en) * 2016-12-28 2018-07-05 Intel Corporation Techniques for windowed substrate integrated circuit packages
CN112997305A (zh) * 2019-01-17 2021-06-18 华为技术有限公司 芯片封装结构、电子设备
CN113316842A (zh) * 2019-05-23 2021-08-27 华为技术有限公司 一种电路板组件、电子设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120188721A1 (en) * 2011-01-21 2012-07-26 Nxp B.V. Non-metal stiffener ring for fcbga

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006963A (en) * 1989-12-18 1991-04-09 Mcdonnell Douglas Corporation Selectable chip carrier
JP2001156251A (ja) * 1999-11-25 2001-06-08 Mitsubishi Electric Corp 半導体装置
JP3498732B2 (ja) * 2000-06-30 2004-02-16 日本電気株式会社 半導体パッケージ基板及び半導体装置
EP1207555A1 (en) * 2000-11-16 2002-05-22 Texas Instruments Incorporated Flip-chip on film assembly for ball grid array packages
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266966B (zh) * 2007-03-16 2010-09-01 日月光半导体制造股份有限公司 多芯片封装模块及其制造方法
CN102163558A (zh) * 2010-02-23 2011-08-24 日月光半导体制造股份有限公司 芯片封装结构的制造方法
CN102163558B (zh) * 2010-02-23 2012-12-19 日月光半导体制造股份有限公司 芯片封装结构的制造方法
CN102623441B (zh) * 2011-01-28 2016-06-15 三星电子株式会社 半导体装置及其制造方法
CN102623441A (zh) * 2011-01-28 2012-08-01 三星电子株式会社 半导体装置及其制造方法
CN103531549A (zh) * 2013-10-24 2014-01-22 桂林微网半导体有限责任公司 半导体芯片封装结构和封装方法
CN104851842B (zh) * 2014-02-13 2018-04-10 台湾积体电路制造股份有限公司 包括嵌入式表面安装器件的半导体器件及其形成方法
CN104851842A (zh) * 2014-02-13 2015-08-19 台湾积体电路制造股份有限公司 包括嵌入式表面安装器件的半导体器件及其形成方法
CN105097760A (zh) * 2014-05-09 2015-11-25 矽品精密工业股份有限公司 半导体封装件及其制法与承载结构
WO2018119782A1 (en) * 2016-12-28 2018-07-05 Intel Corporation Techniques for windowed substrate integrated circuit packages
CN107527554A (zh) * 2017-08-23 2017-12-29 京东方科技集团股份有限公司 柔性显示面板及其制备方法、柔性显示装置
US10622330B2 (en) 2017-08-23 2020-04-14 Boe Technology Group Co., Ltd. Flexible display panel and preparation method thereof, flexible display device
CN112997305A (zh) * 2019-01-17 2021-06-18 华为技术有限公司 芯片封装结构、电子设备
CN113316842A (zh) * 2019-05-23 2021-08-27 华为技术有限公司 一种电路板组件、电子设备
CN113316842B (zh) * 2019-05-23 2023-12-29 华为技术有限公司 一种电路板组件、电子设备

Also Published As

Publication number Publication date
CN100350608C (zh) 2007-11-21

Similar Documents

Publication Publication Date Title
CN1188906C (zh) 层叠芯片封装件的制造方法
KR100618892B1 (ko) 와이어 본딩을 통해 팬 아웃 구조를 달성하는 반도체패키지
US10249592B2 (en) Wire bonded wide I/O semiconductor device
KR101893318B1 (ko) 적층형 메모리 패키지, 그의 제조 방법, 및 ic 패키지 기판의 핀아웃 설계
WO2011162504A2 (ko) 적층형 반도체 패키지
CN1092397C (zh) 高性能低成本的多芯片组件封装件
CN100350608C (zh) 多芯片封装体
CN1396657A (zh) 减小尺寸的堆叠式芯片大小的组件型半导体器件
US8492889B2 (en) Semiconductor package
KR20080063097A (ko) 접착성 스페이싱 구조들을 갖는 마운트가능한 집적회로패키지-인-패키지 시스템
CN1832121A (zh) 利用桥层的多芯片模块的信号再分配
CN1836319A (zh) 半导体封装中芯片衬垫布线的引线框
CN101060117A (zh) 芯片堆叠结构以及可制成芯片堆叠结构的晶圆结构
CN103367265B (zh) 多层半导体装置、印刷电路板和多层半导体装置制造方法
TWI730010B (zh) 用以微型化系統級封裝的被動組件之預模鑄主動積體電路
KR20070048952A (ko) 내부 접속 단자를 갖는 멀티 칩 패키지
US7843055B2 (en) Semiconductor device having an adhesion promoting layer and method for producing it
CN1641865A (zh) 覆晶封装体
CN1941364A (zh) 半导体器件
US8072069B2 (en) Semiconductor device and method of manufacturing a semiconductor device
CN115763449A (zh) 一种具有不同厚度小芯片的封装结构及其制造方法
CN1211847C (zh) 在有源的电路之上敷金属焊盘
CN112908984A (zh) 一种带有散热片的ssd堆叠封装结构及其制作方法
US20050194698A1 (en) Integrated circuit package with keep-out zone overlapping undercut zone
CN2672856Y (zh) 芯片封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20071121