JP3498732B2 - 半導体パッケージ基板及び半導体装置 - Google Patents
半導体パッケージ基板及び半導体装置Info
- Publication number
- JP3498732B2 JP3498732B2 JP2001196600A JP2001196600A JP3498732B2 JP 3498732 B2 JP3498732 B2 JP 3498732B2 JP 2001196600 A JP2001196600 A JP 2001196600A JP 2001196600 A JP2001196600 A JP 2001196600A JP 3498732 B2 JP3498732 B2 JP 3498732B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- package substrate
- multilayer wiring
- wiring structure
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は金属基板を使用する
半導体パッケージ基板及びそれを使用する半導体装置に
関し、特に、半導体素子の搭載部の平滑性に優れ半導体
装置の信頼性を向上させる半導体パッケージ基板及び半
導体装置に関する。
半導体パッケージ基板及びそれを使用する半導体装置に
関し、特に、半導体素子の搭載部の平滑性に優れ半導体
装置の信頼性を向上させる半導体パッケージ基板及び半
導体装置に関する。
【０００２】
【従来の技術】従来、多層配線基板、例えば半導体素子
を搭載する多層配線基板として、特開平８−３３０４７
４号公報に開示されているような高密度な配線が可能な
セラミック多層配線基板が多く使用されている。このセ
ラミック多層配線基板は、アルミナ等からなる絶縁基板
と、その表面に形成されたＷ及びＭｏ等の高融点金属か
らなる配線導体とから構成されており、この絶縁基板の
一部分に凹部が形成され、この凹部に半導体素子が収納
され、蓋体により封止されるものである。
を搭載する多層配線基板として、特開平８−３３０４７
４号公報に開示されているような高密度な配線が可能な
セラミック多層配線基板が多く使用されている。このセ
ラミック多層配線基板は、アルミナ等からなる絶縁基板
と、その表面に形成されたＷ及びＭｏ等の高融点金属か
らなる配線導体とから構成されており、この絶縁基板の
一部分に凹部が形成され、この凹部に半導体素子が収納
され、蓋体により封止されるものである。
【０００３】また、最近では特開平１１−１７０５８号
公報及び特許第２６７９６８１号公報に開示されている
ように、絶縁材料には有機樹脂を使用しエッチング法及
びめっき法により銅配線を形成することで微細な回路を
形成して多層化するプリント基板、例えば、ビルドアッ
プ基板が使用されている。絶縁材料に有機樹脂を使用す
る有機樹脂多層配線基板は、多数の半導体素子を搭載し
たマルチチップモジュール（ＭＣＭ）等への適用も提案
されている。このようなプリント基板、特に、プリント
基板上に絶縁層の薄膜を形成してゆくビルドアップ基板
は、表層に微細な回路を形成できるため、回路の高密度
化に有効である。
公報及び特許第２６７９６８１号公報に開示されている
ように、絶縁材料には有機樹脂を使用しエッチング法及
びめっき法により銅配線を形成することで微細な回路を
形成して多層化するプリント基板、例えば、ビルドアッ
プ基板が使用されている。絶縁材料に有機樹脂を使用す
る有機樹脂多層配線基板は、多数の半導体素子を搭載し
たマルチチップモジュール（ＭＣＭ）等への適用も提案
されている。このようなプリント基板、特に、プリント
基板上に絶縁層の薄膜を形成してゆくビルドアップ基板
は、表層に微細な回路を形成できるため、回路の高密度
化に有効である。
【０００４】更に、チップサイズパッケージ（ＣＳＰ）
及びボールグリッドアレイ（ＢＧＡ）の形態として、特
開２０００−５８７０１号公報に示されているポリイミ
ド系等のフィルムに銅配線を形成したテープタイプの基
板が使用されている。
及びボールグリッドアレイ（ＢＧＡ）の形態として、特
開２０００−５８７０１号公報に示されているポリイミ
ド系等のフィルムに銅配線を形成したテープタイプの基
板が使用されている。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
技術には以下に示すような問題点がある。セラミック多
層配線基板において絶縁基板を構成するセラミックは、
硬くて脆い性質を有することから、製造工程及び搬送工
程において欠け及び割れ等の損傷が発生しやすく、損傷
が発生すると半導体素子の気密封止性が損なわれるため
不良品となり、セラミック多層配線基板の歩留まりが低
下するという問題点がある。
技術には以下に示すような問題点がある。セラミック多
層配線基板において絶縁基板を構成するセラミックは、
硬くて脆い性質を有することから、製造工程及び搬送工
程において欠け及び割れ等の損傷が発生しやすく、損傷
が発生すると半導体素子の気密封止性が損なわれるため
不良品となり、セラミック多層配線基板の歩留まりが低
下するという問題点がある。
【０００６】また、セラミック多層配線基板は、焼成前
のグリーンシート上に配線を印刷し、各シートを積層し
て焼成させて製造される。この製造工程において、高温
での焼成により収縮が生じるために、焼成後の基板には
反り、変形及び寸法のばらつき等の形状不良が発生しや
すいという問題点がある。このような形状不良の発生に
より、高密度化された回路基板及びフリップチップ等の
基板に要求される厳しい平坦性に対して、十分に対応で
きない。即ち、このような形状不良により、回路の多ピ
ン化、高密度化及び微細化が阻害されると共に、半導体
素子の搭載部の平坦性が失われるため、半導体素子と基
板との間のフリップチップ接続された部分にクラック及
びはがれ等が発生しやすく、半導体装置の信頼性を低下
させるという問題点がある。
のグリーンシート上に配線を印刷し、各シートを積層し
て焼成させて製造される。この製造工程において、高温
での焼成により収縮が生じるために、焼成後の基板には
反り、変形及び寸法のばらつき等の形状不良が発生しや
すいという問題点がある。このような形状不良の発生に
より、高密度化された回路基板及びフリップチップ等の
基板に要求される厳しい平坦性に対して、十分に対応で
きない。即ち、このような形状不良により、回路の多ピ
ン化、高密度化及び微細化が阻害されると共に、半導体
素子の搭載部の平坦性が失われるため、半導体素子と基
板との間のフリップチップ接続された部分にクラック及
びはがれ等が発生しやすく、半導体装置の信頼性を低下
させるという問題点がある。
【０００７】更に、ビルドアップ基板においては、コア
材に使用しているプリント基板と表層に形成される絶縁
樹脂膜との熱膨張差から基板の反りが発生する。この反
りも多ピン化している半導体素子をフリップチップ接続
する際の障害となり、前述の如く、回路の高密度化を阻
害すると共に、ビルドアップ基板の歩留まりを低下させ
る。
材に使用しているプリント基板と表層に形成される絶縁
樹脂膜との熱膨張差から基板の反りが発生する。この反
りも多ピン化している半導体素子をフリップチップ接続
する際の障害となり、前述の如く、回路の高密度化を阻
害すると共に、ビルドアップ基板の歩留まりを低下させ
る。
【０００８】更にまた、ポリイミド系等のテープを使用
する基板においては、半導体素子を搭載する際のテープ
基材の伸縮による位置ずれが大きく、回路の高密度化へ
対応が十分にできないという問題点がある。
する基板においては、半導体素子を搭載する際のテープ
基材の伸縮による位置ずれが大きく、回路の高密度化へ
対応が十分にできないという問題点がある。
【０００９】更にまた、従来の基板においては、基板上
に多層配線構造膜を形成し、この多層配線構造膜の上に
半導体素子を搭載しているため、半導体素子の搭載部に
は多層化による波打ちが発生し、多層配線構造膜と半導
体素子との接続が不安定になるという問題点もある。
に多層配線構造膜を形成し、この多層配線構造膜の上に
半導体素子を搭載しているため、半導体素子の搭載部に
は多層化による波打ちが発生し、多層配線構造膜と半導
体素子との接続が不安定になるという問題点もある。
【００１０】更にまた、従来の半導体装置において、基
板の剛性を向上させるためにはスティフナを装着する必
要がある。例えば、複数の半導体素子を覆う大きなヒー
トシンクを装着する場合は、基板とヒートシンクの間に
おける半導体素子と半導体素子との隙間にスティフナを
挿入している。この方法により、基板の剛性は向上する
ものの半導体装置の製造工程が煩雑になり、半導体装置
における製造コストの上昇を招いている。
板の剛性を向上させるためにはスティフナを装着する必
要がある。例えば、複数の半導体素子を覆う大きなヒー
トシンクを装着する場合は、基板とヒートシンクの間に
おける半導体素子と半導体素子との隙間にスティフナを
挿入している。この方法により、基板の剛性は向上する
ものの半導体装置の製造工程が煩雑になり、半導体装置
における製造コストの上昇を招いている。
【００１１】 本発明はかかる問題点に鑑みてなされた
ものであって、従来の半導体パッケージ基板を改良し、
多層配線基板の平坦性を向上させることにより、多ピン
化、高密度化及び微細化が容易で信頼性が高く、且つ、
スティフナを装着する必要がない新規な半導体パッケー
ジ基板及び半導体装置を提供することを目的とする。
ものであって、従来の半導体パッケージ基板を改良し、
多層配線基板の平坦性を向上させることにより、多ピン
化、高密度化及び微細化が容易で信頼性が高く、且つ、
スティフナを装着する必要がない新規な半導体パッケー
ジ基板及び半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明に係る半導体パッ
ケージ基板は、金属板からなり開口部を有するメタルベ
ースと、前記メタルベースの表面上に直接積層された多
層配線構造膜と、を有し、前記多層配線構造膜は、前記
メタルベースに接する第１の面における前記開口部内の
領域に形成されその表面が前記第１の面よりも窪んだ位
置にある第１の金属パッドを有することを特徴とする。
ケージ基板は、金属板からなり開口部を有するメタルベ
ースと、前記メタルベースの表面上に直接積層された多
層配線構造膜と、を有し、前記多層配線構造膜は、前記
メタルベースに接する第１の面における前記開口部内の
領域に形成されその表面が前記第１の面よりも窪んだ位
置にある第１の金属パッドを有することを特徴とする。
【００１３】本発明においては、平坦なメタルベース上
に多層配線構造膜が積層されているため多層配線構造膜
の平坦性が向上し、また、メタルベースが多層配線構造
膜の補強材として機能するため多層配線構造膜の変形が
抑制され回路の多ピン化、高密度化及び微細化が可能に
なる。
に多層配線構造膜が積層されているため多層配線構造膜
の平坦性が向上し、また、メタルベースが多層配線構造
膜の補強材として機能するため多層配線構造膜の変形が
抑制され回路の多ピン化、高密度化及び微細化が可能に
なる。
【００１４】また、前記メタルベースにおける前記多層
配線構造膜側の面における前記開口部の縁部に金属膜が
形成されていることが好ましい。これにより、メタルベ
ースから多層配線構造膜に印加される応力を緩和し、多
層配線構造膜にクラックが発生することを抑制すること
ができる。
配線構造膜側の面における前記開口部の縁部に金属膜が
形成されていることが好ましい。これにより、メタルベ
ースから多層配線構造膜に印加される応力を緩和し、多
層配線構造膜にクラックが発生することを抑制すること
ができる。
【００１５】本発明に係る半導体装置は、前記半導体パ
ッケージ基板と、この半導体パッケージ基板における前
記メタルベースの前記開口部内に嵌入され前記第１の金
属パッドに接続された半導体素子と、を有することを特
徴とする。
ッケージ基板と、この半導体パッケージ基板における前
記メタルベースの前記開口部内に嵌入され前記第１の金
属パッドに接続された半導体素子と、を有することを特
徴とする。
【００１６】本発明においては、半導体素子をメタルベ
ースの開口部内に嵌入し、この半導体素子を波打ちがな
く平坦性が良好な多層配線構造膜の最表面に接続するた
め、多層配線構造膜と半導体素子の接続部における信頼
性が向上する。
ースの開口部内に嵌入し、この半導体素子を波打ちがな
く平坦性が良好な多層配線構造膜の最表面に接続するた
め、多層配線構造膜と半導体素子の接続部における信頼
性が向上する。
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
【発明の実施の形態】以下、本発明の実施例について添
付の図面を参照して具体的に説明する。先ず、本発明に
係る半導体パッケージ基板及び半導体装置の実施例につ
いて説明する。
付の図面を参照して具体的に説明する。先ず、本発明に
係る半導体パッケージ基板及び半導体装置の実施例につ
いて説明する。
【００２４】図１は、本発明装置の第１実施例に係る半
導体パッケージ基板及び半導体装置の構成を示す図であ
り、図１（ａ）は表面側からみた半導体装置の斜視図、
図１（ｂ）は裏面側からみた半導体装置の斜視図、図１
（ｃ）は部分断面図である。本実施例は、本発明をフル
グリッドＢＧＡに適用した場合のものである。
導体パッケージ基板及び半導体装置の構成を示す図であ
り、図１（ａ）は表面側からみた半導体装置の斜視図、
図１（ｂ）は裏面側からみた半導体装置の斜視図、図１
（ｃ）は部分断面図である。本実施例は、本発明をフル
グリッドＢＧＡに適用した場合のものである。
【００２５】図１（ａ）乃至（ｃ）に示す半導体装置
は、半導体パッケージ基板３１ａ及びこの半導体パッケ
ージ基板３１ａに実装された半導体素子１６から構成さ
れる。図１（ａ）に示すように、この半導体パッケージ
基板３１ａにおいては、金属板からなるメタルベース１
１上に多層配線構造膜１５が形成されている。このメタ
ルベース１１にはその中央に貫通する開口部が形成され
ており、この開口部内に半導体素子１６が嵌入され、多
層配線構造膜１５上に搭載されている。図１（ｂ）及び
（ｃ）に示すように、多層配線構造膜１５におけるメタ
ルベース１１及び半導体素子１６が配置されていない側
の面（以下、多層配線構造膜１５の裏面という）には第
２の金属パッド２９が設けられており、この第２の金属
パッド２９上にはＢＧＡ用半田ボール１９が搭載されて
いる。
は、半導体パッケージ基板３１ａ及びこの半導体パッケ
ージ基板３１ａに実装された半導体素子１６から構成さ
れる。図１（ａ）に示すように、この半導体パッケージ
基板３１ａにおいては、金属板からなるメタルベース１
１上に多層配線構造膜１５が形成されている。このメタ
ルベース１１にはその中央に貫通する開口部が形成され
ており、この開口部内に半導体素子１６が嵌入され、多
層配線構造膜１５上に搭載されている。図１（ｂ）及び
（ｃ）に示すように、多層配線構造膜１５におけるメタ
ルベース１１及び半導体素子１６が配置されていない側
の面（以下、多層配線構造膜１５の裏面という）には第
２の金属パッド２９が設けられており、この第２の金属
パッド２９上にはＢＧＡ用半田ボール１９が搭載されて
いる。
【００２６】図１（ｃ）に示すように、多層配線構造膜
１５におけるメタルベース１１及び半導体素子１６が配
置されている側の面（以下、多層配線構造膜１５の表面
という）のメタルベース１１の開口部内には半導体素子
１６を搭載するための第１の金属パッド１２が設けられ
ており、第１の金属パッド１２は半導体素子１６の半田
ボール１８に接続されている。また、多層配線構造膜１
５には、所定のパターンを有する配線及びこの配線間に
充填された絶縁性樹脂とから構成される配線層１４と、
有機樹脂からなる絶縁層１３とが交互に積層されてい
る。
１５におけるメタルベース１１及び半導体素子１６が配
置されている側の面（以下、多層配線構造膜１５の表面
という）のメタルベース１１の開口部内には半導体素子
１６を搭載するための第１の金属パッド１２が設けられ
ており、第１の金属パッド１２は半導体素子１６の半田
ボール１８に接続されている。また、多層配線構造膜１
５には、所定のパターンを有する配線及びこの配線間に
充填された絶縁性樹脂とから構成される配線層１４と、
有機樹脂からなる絶縁層１３とが交互に積層されてい
る。
【００２７】多層配線構造膜１５は、ビルドアップ工法
で使用されているサブトラクティブ法、セミアディティ
ブ法又はフルアディティブ法等により積層され、メタル
ベース１１上に形成される。サブトラクティブ法は、例
えば特開平１０−５１１０５号公報に開示されているよ
うに、基板又は樹脂上の銅箔をエッチングして回路パタ
ーンとする方法である。セミアディティブ法は、例えば
特開平９−６４４９３号公報に開示されているように、
給電層を形成した後にレジスト内に電解めっきを析出さ
せ、レジストを除去後に給電層をエッチングして回路パ
ターンとする方法である。フルアディティブ法は、例え
ば特開平６−３３４３３４号公報に開示されているよう
に、基板又は樹脂の表面を活性化させた後にレジストで
パターンを形成し、このレジストを絶縁層として無電解
めっき法により回路パターンを形成する方法である。
で使用されているサブトラクティブ法、セミアディティ
ブ法又はフルアディティブ法等により積層され、メタル
ベース１１上に形成される。サブトラクティブ法は、例
えば特開平１０−５１１０５号公報に開示されているよ
うに、基板又は樹脂上の銅箔をエッチングして回路パタ
ーンとする方法である。セミアディティブ法は、例えば
特開平９−６４４９３号公報に開示されているように、
給電層を形成した後にレジスト内に電解めっきを析出さ
せ、レジストを除去後に給電層をエッチングして回路パ
ターンとする方法である。フルアディティブ法は、例え
ば特開平６−３３４３３４号公報に開示されているよう
に、基板又は樹脂の表面を活性化させた後にレジストで
パターンを形成し、このレジストを絶縁層として無電解
めっき法により回路パターンを形成する方法である。
【００２８】半導体素子１６は、メタルベース１１の開
口部、即ち、多層配線構造膜１５の表面側に嵌入され、
半田ボール１８により多層配線構造膜１５の第１の金属
パッド１２に接続されており、半導体素子１６と多層配
線構造膜１５の間の空間における半田ボール１８間には
アンダーフィル１７が充填されている。
口部、即ち、多層配線構造膜１５の表面側に嵌入され、
半田ボール１８により多層配線構造膜１５の第１の金属
パッド１２に接続されており、半導体素子１６と多層配
線構造膜１５の間の空間における半田ボール１８間には
アンダーフィル１７が充填されている。
【００２９】また、ＢＧＡ用半田ボール１９は第２の金
属パッド２９に接続されており、第２の金属パッド２９
は配線層１４の最上層に接続されており、配線層１４の
各層は絶縁層１３内のビアを介して互いに接続されてお
り、配線層１４の最下層は絶縁層１３内のビアを介して
第１の金属パッド１２に接続されており、第１の金属パ
ッド１２は半田ボール１８を介して半導体素子１６に接
続されている。
属パッド２９に接続されており、第２の金属パッド２９
は配線層１４の最上層に接続されており、配線層１４の
各層は絶縁層１３内のビアを介して互いに接続されてお
り、配線層１４の最下層は絶縁層１３内のビアを介して
第１の金属パッド１２に接続されており、第１の金属パ
ッド１２は半田ボール１８を介して半導体素子１６に接
続されている。
【００３０】メタルベース１１は、ステンレス、鉄、ニ
ッケル、銅及びアルミニウムからなる群から選択された
少なくとも１種の金属又はその合金から構成されること
ができるが、ステンレス及び銅合金が取り扱いの面で最
適である。また、メタルベース１１の厚さは０．１乃至
１．５ｍｍが適している。
ッケル、銅及びアルミニウムからなる群から選択された
少なくとも１種の金属又はその合金から構成されること
ができるが、ステンレス及び銅合金が取り扱いの面で最
適である。また、メタルベース１１の厚さは０．１乃至
１．５ｍｍが適している。
【００３１】半導体素子搭載用の第１の金属パッド１２
における半田ボール１８と接続する表面を構成する材料
は、金、錫若しくは半田のうちいずれかの金属又はその
合金が適している。本実施例においては、金属パッド１
２の表面は金により構成されている。また、図１（ｃ）
において、金属パッド１２と半田ボール１８との接触面
は多層配線構造膜１５の表面と同一面上にあるが、金属
パッド１２の表面を多層配線構造膜１５の表面よりも窪
んでいる形状とし、この窪みに半田ボール１８のダムと
しての機能を持たせることも可能である。
における半田ボール１８と接続する表面を構成する材料
は、金、錫若しくは半田のうちいずれかの金属又はその
合金が適している。本実施例においては、金属パッド１
２の表面は金により構成されている。また、図１（ｃ）
において、金属パッド１２と半田ボール１８との接触面
は多層配線構造膜１５の表面と同一面上にあるが、金属
パッド１２の表面を多層配線構造膜１５の表面よりも窪
んでいる形状とし、この窪みに半田ボール１８のダムと
しての機能を持たせることも可能である。
【００３２】絶縁層１３は、エポキシ樹脂、エポキシア
クリレート樹脂、ウレタンアクリレート樹脂、ポリエス
テル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ
（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）及びＰＢＯ（ｐ
ｏｌｙｂｅｎｚｏｘａｚｏｌｅ）からなる群から選択さ
れた１種又は２種以上の有機樹脂により形成されてい
る。これらの有機樹脂のうちの１種を配線層１４間の全
ての絶縁層１３に使用してもよいし、前記有機樹脂の２
種以上の層を混在させて配線層１４間に配置してもよ
い。本実施例においては、絶縁層１３は例えばポリイミ
ド樹脂により形成するが、例えば、最下層の絶縁層１３
をポリイミド樹脂により形成し、２層目以降をエポキシ
樹脂により形成してもよい。
クリレート樹脂、ウレタンアクリレート樹脂、ポリエス
テル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ
（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）及びＰＢＯ（ｐ
ｏｌｙｂｅｎｚｏｘａｚｏｌｅ）からなる群から選択さ
れた１種又は２種以上の有機樹脂により形成されてい
る。これらの有機樹脂のうちの１種を配線層１４間の全
ての絶縁層１３に使用してもよいし、前記有機樹脂の２
種以上の層を混在させて配線層１４間に配置してもよ
い。本実施例においては、絶縁層１３は例えばポリイミ
ド樹脂により形成するが、例えば、最下層の絶縁層１３
をポリイミド樹脂により形成し、２層目以降をエポキシ
樹脂により形成してもよい。
【００３３】配線層１４における配線を構成する金属
は、コストの観点から銅が最適であるが、金、銀、アル
ミニウム及びニッケルからなる群から選択された少なく
とも１種の金属又はその合金も使用可能である。本実施
例においては、配線層１４における配線は銅から構成さ
れている。
は、コストの観点から銅が最適であるが、金、銀、アル
ミニウム及びニッケルからなる群から選択された少なく
とも１種の金属又はその合金も使用可能である。本実施
例においては、配線層１４における配線は銅から構成さ
れている。
【００３４】本第１実施例に係る半導体装置は半導体パ
ッケージ基板３１ａに半導体素子１６が実装されてい
る。次に、この実装方法について説明する。先ず、半導
体素子１６を半田ボール１８により金属パッド１２にフ
リップチップ接続し、アンダーフィル１７を半導体素子
１６と多層配線構造膜１５との間の空間に流し込み、硬
化させる。次いで、多層配線構造膜１５における金属パ
ッド２９にＢＧＡ用半田ボール１９を装着する。この工
程により図１（ａ）乃至（ｃ）に示す半導体装置が製造
される。図１（ｃ）では、半導体素子１６が金属パッド
１２に半田ボール１８を介してフリップチップ接続され
ている例を示しているが、半導体素子１６をフェイスア
ップの状態で多層配線構造膜１５の表面に取り付け、ワ
イヤーボンディング等の手段により半導体素子１６を多
層配線構造膜１５に電気的に接続してもよい。
ッケージ基板３１ａに半導体素子１６が実装されてい
る。次に、この実装方法について説明する。先ず、半導
体素子１６を半田ボール１８により金属パッド１２にフ
リップチップ接続し、アンダーフィル１７を半導体素子
１６と多層配線構造膜１５との間の空間に流し込み、硬
化させる。次いで、多層配線構造膜１５における金属パ
ッド２９にＢＧＡ用半田ボール１９を装着する。この工
程により図１（ａ）乃至（ｃ）に示す半導体装置が製造
される。図１（ｃ）では、半導体素子１６が金属パッド
１２に半田ボール１８を介してフリップチップ接続され
ている例を示しているが、半導体素子１６をフェイスア
ップの状態で多層配線構造膜１５の表面に取り付け、ワ
イヤーボンディング等の手段により半導体素子１６を多
層配線構造膜１５に電気的に接続してもよい。
【００３５】上述の如く構成された第１実施例の半導体
パッケージ基板においては、平坦なメタルベース１１上
に多層配線構造膜１５を設けているため、多層配線構造
膜１５の平坦性が良好である。また、本実施例の半導体
装置は、半導体素子１６がメタルベース１１の開口部内
に嵌入され、波打ちがなく平坦な多層配線構造膜１５の
最表面に接続されているため、多層配線構造膜１５と半
導体素子１６との接続部が安定し信頼性が高い。更に、
半導体素子１６における多層配線構造膜１５と接続され
ていない側の面（以下、半導体素子１６の表面という）
を、メタルベース１１における多層配線構造膜１５と接
合されていない側の面（以下、メタルベース１１の表面
という）と同一面上に配置することにより、メタルベー
ス１１に、多層配線構造膜１５の垂直方向の変位を拘束
し座屈強度を向上させるスティフナとしての機能を持た
せることができる。また、半導体素子１６の表面とメタ
ルベース１１の表面とを同一面上に配置しない場合は、
メタルベース１１を多層配線構造膜１５の変形を抑える
フレームとして使用できる。更に、メタルベース１１は
金属から構成されているため、最表層のグランドとして
の機能を付加することもできる。
パッケージ基板においては、平坦なメタルベース１１上
に多層配線構造膜１５を設けているため、多層配線構造
膜１５の平坦性が良好である。また、本実施例の半導体
装置は、半導体素子１６がメタルベース１１の開口部内
に嵌入され、波打ちがなく平坦な多層配線構造膜１５の
最表面に接続されているため、多層配線構造膜１５と半
導体素子１６との接続部が安定し信頼性が高い。更に、
半導体素子１６における多層配線構造膜１５と接続され
ていない側の面（以下、半導体素子１６の表面という）
を、メタルベース１１における多層配線構造膜１５と接
合されていない側の面（以下、メタルベース１１の表面
という）と同一面上に配置することにより、メタルベー
ス１１に、多層配線構造膜１５の垂直方向の変位を拘束
し座屈強度を向上させるスティフナとしての機能を持た
せることができる。また、半導体素子１６の表面とメタ
ルベース１１の表面とを同一面上に配置しない場合は、
メタルベース１１を多層配線構造膜１５の変形を抑える
フレームとして使用できる。更に、メタルベース１１は
金属から構成されているため、最表層のグランドとして
の機能を付加することもできる。
【００３６】次に、本発明の半導体パッケージ基板及び
半導体装置の第２実施例について説明する。図２は、本
実施例に係る半導体パッケージ基板を使用した半導体装
置の構成を示す部分断面図である。本実施例に係る半導
体パッケージ基板の特徴は、メタルベース１１の開口部
に金属膜３５が設けられている点である。
半導体装置の第２実施例について説明する。図２は、本
実施例に係る半導体パッケージ基板を使用した半導体装
置の構成を示す部分断面図である。本実施例に係る半導
体パッケージ基板の特徴は、メタルベース１１の開口部
に金属膜３５が設けられている点である。
【００３７】本第２実施例に係る半導体装置は半導体パ
ッケージ基板３１ｂに半導体素子１６が実装されてい
る。また、メタルベース１１における多層配線構造膜１
５側の面における開口部の縁部に金属膜３５が形成され
ている。多層配線構造膜１５には金属膜３５を嵌入する
ための凹部が形成されており、金属膜３５はこの凹部内
に配置されている。本第２実施例に係る半導体装置にお
ける上記以外の構成は、前述の第１実施例に係る半導体
装置の構成と同一である。
ッケージ基板３１ｂに半導体素子１６が実装されてい
る。また、メタルベース１１における多層配線構造膜１
５側の面における開口部の縁部に金属膜３５が形成され
ている。多層配線構造膜１５には金属膜３５を嵌入する
ための凹部が形成されており、金属膜３５はこの凹部内
に配置されている。本第２実施例に係る半導体装置にお
ける上記以外の構成は、前述の第１実施例に係る半導体
装置の構成と同一である。
【００３８】次に、半導体素子１６を半導体パッケージ
基板３１ｂに実装する方法について説明する。先ず、半
導体素子１６をメタルベース１１の開口部内に配置され
た金属パッド１２に半田ボール１８を介してフリップチ
ップ接続する。次に、アンダーフィル１７を半導体素子
１６と多層配線構造膜１５との間の空間に流し込み、硬
化させる。次いで、多層配線構造膜１５における金属パ
ッド２９に、ＢＧＡ用半田ボール１９を装着する。上述
の工程により図２に示す半導体装置が製造される。ま
た、第１実施例と同様に、半導体素子１６と多層配線構
造膜１５との接続は、ワイヤーボンディングにより接続
してもよい。
基板３１ｂに実装する方法について説明する。先ず、半
導体素子１６をメタルベース１１の開口部内に配置され
た金属パッド１２に半田ボール１８を介してフリップチ
ップ接続する。次に、アンダーフィル１７を半導体素子
１６と多層配線構造膜１５との間の空間に流し込み、硬
化させる。次いで、多層配線構造膜１５における金属パ
ッド２９に、ＢＧＡ用半田ボール１９を装着する。上述
の工程により図２に示す半導体装置が製造される。ま
た、第１実施例と同様に、半導体素子１６と多層配線構
造膜１５との接続は、ワイヤーボンディングにより接続
してもよい。
【００３９】本第２実施例の半導体装置においては、金
属膜３５がメタルベース１１における多層配線構造膜１
５側の面における開口部の縁部に形成されているため、
メタルベース１１の存在によりメタルベース１１から多
層配線構造膜１５に印加される応力を緩和し、この応力
が多層配線構造膜１５に直接加わることを防止できる。
これにより、この応力に起因して多層配線構造膜１５に
クラックが発生することを抑えることができる。
属膜３５がメタルベース１１における多層配線構造膜１
５側の面における開口部の縁部に形成されているため、
メタルベース１１の存在によりメタルベース１１から多
層配線構造膜１５に印加される応力を緩和し、この応力
が多層配線構造膜１５に直接加わることを防止できる。
これにより、この応力に起因して多層配線構造膜１５に
クラックが発生することを抑えることができる。
【００４０】次に、本発明の半導体パッケージ基板及び
半導体装置の第３実施例について説明する。図３は、本
実施例に係る半導体パッケージ基板を使用した半導体装
置の構成を示す部分断面図である。本実施例に係る半導
体パッケージ基板の特徴は、金属パッド１２の表面に半
田ボール２０が設けられ、半田ボール２０は多層配線構
造膜１５の表面から突出している点である。本実施例の
半導体装置における半田ボール２０以外の部分の構成
は、第１実施例又は第２実施例の半導体装置と同一であ
る。
半導体装置の第３実施例について説明する。図３は、本
実施例に係る半導体パッケージ基板を使用した半導体装
置の構成を示す部分断面図である。本実施例に係る半導
体パッケージ基板の特徴は、金属パッド１２の表面に半
田ボール２０が設けられ、半田ボール２０は多層配線構
造膜１５の表面から突出している点である。本実施例の
半導体装置における半田ボール２０以外の部分の構成
は、第１実施例又は第２実施例の半導体装置と同一であ
る。
【００４１】本第３実施例に係る半導体装置は半導体パ
ッケージ基板３１ｃに半導体素子１６が実装されてい
る。次に、この実装方法について説明する。先ず、半導
体素子１６をメタルベース１１の開口部内に配置された
金属パッド１２に半田ボール２０を介してフリップチッ
プ接続する。このとき、半導体素子１６は半田ボール１
８を具備していなくてもよいが、もし半田ボール１８を
具備している場合は、半田ボール１８及び半田ボール２
０を介して、半導体素子１６を金属パッド１２に接続す
る。次に、アンダーフィル１７を半導体素子１６と多層
配線構造膜１５との間の空間に流し込み、硬化させる。
次いで、多層配線構造膜１５における金属パッド２９
に、ＢＧＡ用半田ボール１９を装着する。上述の工程に
より図３に示す半導体装置が製造される。また、第１実
施例及び第２実施例と同様に、半導体素子１６と多層配
線構造膜１５との接続は、ワイヤーボンディングにより
接続してもよい。
ッケージ基板３１ｃに半導体素子１６が実装されてい
る。次に、この実装方法について説明する。先ず、半導
体素子１６をメタルベース１１の開口部内に配置された
金属パッド１２に半田ボール２０を介してフリップチッ
プ接続する。このとき、半導体素子１６は半田ボール１
８を具備していなくてもよいが、もし半田ボール１８を
具備している場合は、半田ボール１８及び半田ボール２
０を介して、半導体素子１６を金属パッド１２に接続す
る。次に、アンダーフィル１７を半導体素子１６と多層
配線構造膜１５との間の空間に流し込み、硬化させる。
次いで、多層配線構造膜１５における金属パッド２９
に、ＢＧＡ用半田ボール１９を装着する。上述の工程に
より図３に示す半導体装置が製造される。また、第１実
施例及び第２実施例と同様に、半導体素子１６と多層配
線構造膜１５との接続は、ワイヤーボンディングにより
接続してもよい。
【００４２】本第３実施例の半導体装置においては、半
導体素子１６を多層配線構造膜１５にフリップチップ接
続するときに、半田ボール２０が半田又は予備半田とし
て機能するため、フリップチップパッドの狭ピッチ化を
図ることができる。また、半導体素子１６は半田ボール
１８を具備している必要がなくなる。
導体素子１６を多層配線構造膜１５にフリップチップ接
続するときに、半田ボール２０が半田又は予備半田とし
て機能するため、フリップチップパッドの狭ピッチ化を
図ることができる。また、半導体素子１６は半田ボール
１８を具備している必要がなくなる。
【００４３】次に、本発明の半導体パッケージ基板及び
半導体装置の第４実施例について説明する。図４及び図
５は、本実施例に係る半導体装置の構成を示す部分断面
図である。本実施例の半導体パッケージ基板の特徴は、
金属パッド１２に薄膜コンデンサ２１が取り付けられて
いる点である。本実施例の半導体装置における薄膜コン
デンサ２１以外の部分の構成は、第１実施例、第２実施
例又は第３実施例の半導体装置と同一である。
半導体装置の第４実施例について説明する。図４及び図
５は、本実施例に係る半導体装置の構成を示す部分断面
図である。本実施例の半導体パッケージ基板の特徴は、
金属パッド１２に薄膜コンデンサ２１が取り付けられて
いる点である。本実施例の半導体装置における薄膜コン
デンサ２１以外の部分の構成は、第１実施例、第２実施
例又は第３実施例の半導体装置と同一である。
【００４４】薄膜コンデンサ２１はスパッタ法、蒸着
法、ＣＶＤ又は陽極酸化法等により形成する。この薄膜
コンデンサ２１を構成する材料は、酸化チタン、酸化タ
ンタル、Ａｌ2Ｏ3、ＳｉＯ2、Ｎｂ2Ｏ5、ＢＳＴ（Ｂａx
Ｓｒ1-xＴｉＯ3）、ＰＺＴ（ＰｂＺｒxＴｉ1-xＯ3）、
ＰＬＺＴ（Ｐｂ1-yＬａyＺｒxＴｉ1-xＯ3）又はＳｒＢ
ｉ 2Ｔａ2Ｏ9等のペロブスカイト系材料であることが好
ましい。但し、前記化合物のいずれについても、０≦ｘ
≦１、０＜ｙ＜１である。また、薄膜コンデンサ２１
は、所望の誘電率を実現することができる有機樹脂等に
より構成されてもよい。
法、ＣＶＤ又は陽極酸化法等により形成する。この薄膜
コンデンサ２１を構成する材料は、酸化チタン、酸化タ
ンタル、Ａｌ2Ｏ3、ＳｉＯ2、Ｎｂ2Ｏ5、ＢＳＴ（Ｂａx
Ｓｒ1-xＴｉＯ3）、ＰＺＴ（ＰｂＺｒxＴｉ1-xＯ3）、
ＰＬＺＴ（Ｐｂ1-yＬａyＺｒxＴｉ1-xＯ3）又はＳｒＢ
ｉ 2Ｔａ2Ｏ9等のペロブスカイト系材料であることが好
ましい。但し、前記化合物のいずれについても、０≦ｘ
≦１、０＜ｙ＜１である。また、薄膜コンデンサ２１
は、所望の誘電率を実現することができる有機樹脂等に
より構成されてもよい。
【００４５】本第４実施例の半導体装置は、金属パッド
１２に薄膜コンデンサ２１が取り付けられているため、
半導体素子１６のごく近傍にデカップリングコンデンサ
を設けることができる。また、本実施例の半導体装置に
おいては、図５に示すように、第３実施例と同様に金属
パッド１２の表面に半田ボール２０を設けてもよい。ま
た、第１実施例、第２実施例及び第３実施例と同様に、
半導体素子１６と多層配線構造膜１５との接続はワイヤ
ーボンディングにより接続してもよい。
１２に薄膜コンデンサ２１が取り付けられているため、
半導体素子１６のごく近傍にデカップリングコンデンサ
を設けることができる。また、本実施例の半導体装置に
おいては、図５に示すように、第３実施例と同様に金属
パッド１２の表面に半田ボール２０を設けてもよい。ま
た、第１実施例、第２実施例及び第３実施例と同様に、
半導体素子１６と多層配線構造膜１５との接続はワイヤ
ーボンディングにより接続してもよい。
【００４６】次に、本発明の半導体パッケージ基板及び
半導体装置の第５実施例について説明する。図６（ａ）
乃至（ｃ）は本第５実施例に係る半導体装置の構成を示
す図であり、図６（ａ）は表面側からみた半導体装置の
斜視図、図６（ｂ）は裏面側からみた半導体装置の斜視
図、図６（ｃ）は部分断面図である。図６（ａ）乃至
（ｃ）はプリント基板２４をキャリア基材とした半導体
装置の構成を示す。
半導体装置の第５実施例について説明する。図６（ａ）
乃至（ｃ）は本第５実施例に係る半導体装置の構成を示
す図であり、図６（ａ）は表面側からみた半導体装置の
斜視図、図６（ｂ）は裏面側からみた半導体装置の斜視
図、図６（ｃ）は部分断面図である。図６（ａ）乃至
（ｃ）はプリント基板２４をキャリア基材とした半導体
装置の構成を示す。
【００４７】図６（ａ）乃至（ｃ）に示すように、本第
５実施例に係る半導体パッケージ基板３１ｄの特徴は、
図１乃至５に示した第１実施例乃至第４実施例に係る半
導体パッケージ基板３１ａ、３１ｂ又は３１ｃに、キャ
リア基材としてプリント基板２４を設け、異方導電膜又
は導電性ペースト２３によりプリント基板２４の表裏間
を導通させたことである。なお、キャリア基材には少な
くとも一層以上からなるプリント基板、セラミック基板
又は有機無機複合基板が適している。有機無機複合基板
の例として、日本ガイシ株式会社製のＧＶＰ（Ｇｒｉｄ
Ｖｉａ Ｐｌａｔｅ）等がある。
５実施例に係る半導体パッケージ基板３１ｄの特徴は、
図１乃至５に示した第１実施例乃至第４実施例に係る半
導体パッケージ基板３１ａ、３１ｂ又は３１ｃに、キャ
リア基材としてプリント基板２４を設け、異方導電膜又
は導電性ペースト２３によりプリント基板２４の表裏間
を導通させたことである。なお、キャリア基材には少な
くとも一層以上からなるプリント基板、セラミック基板
又は有機無機複合基板が適している。有機無機複合基板
の例として、日本ガイシ株式会社製のＧＶＰ（Ｇｒｉｄ
Ｖｉａ Ｐｌａｔｅ）等がある。
【００４８】キャリア基材の接合は、接着剤、熱圧着又
は化学反応を利用した接着のいずれかにより行い、所望
のパターンでの導通を異方導電膜又は導電性ペーストに
より行う。図６（ａ）乃至（ｃ）に示した例では、キャ
リア基材にはプリント基板２４を使用し、プリント基板
２４のスルーホール３０を使用して、プリント基板２４
を導電性ペースト２３を介して多層配線構造膜１５の金
属パッド２９に接続している。プリント基板２４を金属
パッド２９に接続する方法は、スルーホール３０を使用
せずにプリント基板２４の表面に接続用のパッドを設け
て接続を行ってもよく、スルーホール３０を絶縁樹脂で
埋め込み、絶縁樹脂の表面に金属パッドを設けて接続を
行ってもよい。また、スルーホール３０を金属粒子を含
んだペーストで埋め込んでもよい。更に、図６（ｃ）に
示す導電性ペースト２３を封止する目的で、スルーホー
ル３０を導電性ペースト２３の上から更に絶縁樹脂等で
埋め込んでもよい。
は化学反応を利用した接着のいずれかにより行い、所望
のパターンでの導通を異方導電膜又は導電性ペーストに
より行う。図６（ａ）乃至（ｃ）に示した例では、キャ
リア基材にはプリント基板２４を使用し、プリント基板
２４のスルーホール３０を使用して、プリント基板２４
を導電性ペースト２３を介して多層配線構造膜１５の金
属パッド２９に接続している。プリント基板２４を金属
パッド２９に接続する方法は、スルーホール３０を使用
せずにプリント基板２４の表面に接続用のパッドを設け
て接続を行ってもよく、スルーホール３０を絶縁樹脂で
埋め込み、絶縁樹脂の表面に金属パッドを設けて接続を
行ってもよい。また、スルーホール３０を金属粒子を含
んだペーストで埋め込んでもよい。更に、図６（ｃ）に
示す導電性ペースト２３を封止する目的で、スルーホー
ル３０を導電性ペースト２３の上から更に絶縁樹脂等で
埋め込んでもよい。
【００４９】本第５実施例に係る半導体装置は半導体パ
ッケージ基板３１ｄに半導体素子１６が実装されて形成
されている。この実装方法について説明する。図６
（ｃ）に示すように、第１実施例乃至第４実施例の半導
体パッケージ基板３１ａ、３１ｂ又は３１ｃに、プリン
ト基板２４を所望の位置で導通がとれるように接着剤２
２により接合し、半導体パッケージ基板３１ｄを形成す
る。この半導体パッケージ基板３１ｄにおける金属パッ
ド１２に半導体素子１６をフリップチップ接続する。こ
のとき、金属パッド１２の表面に半田ボール２０（図５
参照）が具備されている場合は半田ボール２０により接
続し、半田ボール２０が具備されていない場合は半田ボ
ール１８により接続する。また、半田ボール２０及び半
田ボール１８の双方を使用してもよい。次に、半導体素
子１６と多層配線構造膜１５との間の空間にアンダーフ
ィル１７を流し込み硬化させる。次に、プリント基板２
４の表面のパッドにＢＧＡ用半田ボール１９を装着す
る。なお、第１実施例乃至第４実施例と同様に、半導体
素子１６を多層配線構造膜１５にワイヤーボンディング
により接続してもよい。
ッケージ基板３１ｄに半導体素子１６が実装されて形成
されている。この実装方法について説明する。図６
（ｃ）に示すように、第１実施例乃至第４実施例の半導
体パッケージ基板３１ａ、３１ｂ又は３１ｃに、プリン
ト基板２４を所望の位置で導通がとれるように接着剤２
２により接合し、半導体パッケージ基板３１ｄを形成す
る。この半導体パッケージ基板３１ｄにおける金属パッ
ド１２に半導体素子１６をフリップチップ接続する。こ
のとき、金属パッド１２の表面に半田ボール２０（図５
参照）が具備されている場合は半田ボール２０により接
続し、半田ボール２０が具備されていない場合は半田ボ
ール１８により接続する。また、半田ボール２０及び半
田ボール１８の双方を使用してもよい。次に、半導体素
子１６と多層配線構造膜１５との間の空間にアンダーフ
ィル１７を流し込み硬化させる。次に、プリント基板２
４の表面のパッドにＢＧＡ用半田ボール１９を装着す
る。なお、第１実施例乃至第４実施例と同様に、半導体
素子１６を多層配線構造膜１５にワイヤーボンディング
により接続してもよい。
【００５０】このように構成された第５実施例の半導体
装置においては、半導体パッケージ基板３１ｄがキャリ
ア基材としてプリント基板２４を備えることによりグラ
ンド機能の強化を図ることができる。また、プリント基
板２４内に抵抗及びコンデンサ等の受動部品を内蔵する
ことにより半導体パッケージ基板３１ｄに容易に機能を
付加させることができる。更に、プリント基板２４を使
用することにより二次実装時に発生する応力を緩和させ
ることができ、半導体装置の信頼性を向上させることが
できる。
装置においては、半導体パッケージ基板３１ｄがキャリ
ア基材としてプリント基板２４を備えることによりグラ
ンド機能の強化を図ることができる。また、プリント基
板２４内に抵抗及びコンデンサ等の受動部品を内蔵する
ことにより半導体パッケージ基板３１ｄに容易に機能を
付加させることができる。更に、プリント基板２４を使
用することにより二次実装時に発生する応力を緩和させ
ることができ、半導体装置の信頼性を向上させることが
できる。
【００５１】次に、本発明の半導体パッケージ基板及び
半導体装置の第６実施例について説明する。図７は本第
６実施例に係る半導体装置の構成を示す部分断面図であ
る。
半導体装置の第６実施例について説明する。図７は本第
６実施例に係る半導体装置の構成を示す部分断面図であ
る。
【００５２】図７に示すように、本第６実施例に係る半
導体パッケージ基板３１ｅの特徴は、図１乃至５に示し
た第１乃至第４実施例に係る半導体パッケージ基板３１
ａ、３１ｂ及び３１ｃに、キャリア基材としてプリント
基板２４ａを設け、異方導電膜又は導電性ペースト２３
により導通させ、プリント基板２４ａのスルーホール３
０に接続ピン２５を取り付けたことである。
導体パッケージ基板３１ｅの特徴は、図１乃至５に示し
た第１乃至第４実施例に係る半導体パッケージ基板３１
ａ、３１ｂ及び３１ｃに、キャリア基材としてプリント
基板２４ａを設け、異方導電膜又は導電性ペースト２３
により導通させ、プリント基板２４ａのスルーホール３
０に接続ピン２５を取り付けたことである。
【００５３】本実施例においても、前述の第５実施例と
同様に、キャリア基材の接合は、接着剤、熱圧着又は化
学反応を利用した接着のいずれかにより行い、所望のパ
ターンでの導通を異方導電膜又は導電性ペーストにより
行う。また、図７に示した例では、キャリア基材にはプ
リント基板２４ａを使用し、プリント基板２４ａのスル
ーホール３０を使用して接続ピン２５を設け、接続ピン
２５を介して外部との接続を行っている。このとき、こ
のプリント基板２４ａと金属パッド２９との接続位置
は、接続ピン２５の直下でなくてもよい。
同様に、キャリア基材の接合は、接着剤、熱圧着又は化
学反応を利用した接着のいずれかにより行い、所望のパ
ターンでの導通を異方導電膜又は導電性ペーストにより
行う。また、図７に示した例では、キャリア基材にはプ
リント基板２４ａを使用し、プリント基板２４ａのスル
ーホール３０を使用して接続ピン２５を設け、接続ピン
２５を介して外部との接続を行っている。このとき、こ
のプリント基板２４ａと金属パッド２９との接続位置
は、接続ピン２５の直下でなくてもよい。
【００５４】本第６実施例に係る半導体装置は、半導体
パッケージ基板３１ｅに半導体素子１６が実装されて形
成されている。この実装方法について説明する。図７に
示すように、第１乃至第４実施例の半導体パッケージ基
板３１ａ、３１ｂ又は３１ｃに、プリント基板２４ａを
所望の位置で導通がとれるように接着剤２２により接合
し、半導体パッケージ基板３１ｅを形成する。この半導
体パッケージ基板３１ｅにおける金属パッド１２に半導
体素子１６をフリップチップ接続する。次に、半導体素
子１６と多層配線構造膜１５との間の空間にアンダーフ
ィル１７を流し込み硬化させる。次に、プリント基板２
４ａのスルーホール３０に接続ピン２５を装着する。な
お、第１実施例乃至第４実施例と同様に、半導体素子１
６を多層配線構造膜１５にワイヤーボンディングにより
接続してもよい。
パッケージ基板３１ｅに半導体素子１６が実装されて形
成されている。この実装方法について説明する。図７に
示すように、第１乃至第４実施例の半導体パッケージ基
板３１ａ、３１ｂ又は３１ｃに、プリント基板２４ａを
所望の位置で導通がとれるように接着剤２２により接合
し、半導体パッケージ基板３１ｅを形成する。この半導
体パッケージ基板３１ｅにおける金属パッド１２に半導
体素子１６をフリップチップ接続する。次に、半導体素
子１６と多層配線構造膜１５との間の空間にアンダーフ
ィル１７を流し込み硬化させる。次に、プリント基板２
４ａのスルーホール３０に接続ピン２５を装着する。な
お、第１実施例乃至第４実施例と同様に、半導体素子１
６を多層配線構造膜１５にワイヤーボンディングにより
接続してもよい。
【００５５】このように構成された第６実施例の半導体
装置においては、第５実施例の半導体装置と同様に、半
導体パッケージ基板３１ｅがキャリア基材としてプリン
ト基板２４ａを備えることによりグランド機能の強化が
図ることができる。また、プリント基板２４ａ内に抵抗
及びコンデンサ等の受動部品を内蔵することにより半導
体パッケージ基板３１ｅに容易に機能を付加させること
ができる。更に、プリント基板２４ａを使用することに
より二次実装時に発生する応力を緩和させることがで
き、半導体装置の信頼性を向上させることができる。更
に、プリント基板２４ａのスルーホール３０を利用する
ことにより、強固に取り付けられた接続ピン２５を得る
ことができる。
装置においては、第５実施例の半導体装置と同様に、半
導体パッケージ基板３１ｅがキャリア基材としてプリン
ト基板２４ａを備えることによりグランド機能の強化が
図ることができる。また、プリント基板２４ａ内に抵抗
及びコンデンサ等の受動部品を内蔵することにより半導
体パッケージ基板３１ｅに容易に機能を付加させること
ができる。更に、プリント基板２４ａを使用することに
より二次実装時に発生する応力を緩和させることがで
き、半導体装置の信頼性を向上させることができる。更
に、プリント基板２４ａのスルーホール３０を利用する
ことにより、強固に取り付けられた接続ピン２５を得る
ことができる。
【００５６】次に、本発明の半導体パッケージ基板及び
半導体装置の第７実施例について説明する。図８は本第
７実施例に係る半導体装置の構成を示す部分断面図であ
る。
半導体装置の第７実施例について説明する。図８は本第
７実施例に係る半導体装置の構成を示す部分断面図であ
る。
【００５７】図８に示すように、本第７実施例に係る半
導体パッケージ基板３１ｆの特徴は、図１乃至５に示し
た第１乃至第４実施例に係る半導体パッケージ基板３１
ａ、３１ｂ又は３１ｃに、キャリア基材としてセラミッ
ク基板２６を設けたことである。セラミック基板２６の
内部には複数層の配線層が設けられており、セラミック
基板２６の表面にはパッドが形成されている。
導体パッケージ基板３１ｆの特徴は、図１乃至５に示し
た第１乃至第４実施例に係る半導体パッケージ基板３１
ａ、３１ｂ又は３１ｃに、キャリア基材としてセラミッ
ク基板２６を設けたことである。セラミック基板２６の
内部には複数層の配線層が設けられており、セラミック
基板２６の表面にはパッドが形成されている。
【００５８】本第７実施例に係る半導体装置は半導体パ
ッケージ基板３１ｆに半導体素子１６が実装されて形成
されている。この実装方法について説明する。図８に示
すように、第１乃至第４実施例の半導体パッケージ基板
３１ａ、３１ｂ又は３１ｃに、セラミック基板２６を所
望の位置で導通がとれるように接着剤２２により接合
し、半導体パッケージ基板３１ｆを形成する。この半導
体パッケージ基板３１ｆにおける金属パッド１２に半導
体素子１６をフリップチップ接続する。次に、半導体素
子１６と多層配線構造膜１５との間の空間にアンダーフ
ィル１７を流し込み硬化させる。次に、セラミック基板
２６の表面のパッドにＢＧＡ用半田ボール１９を装着す
る。このとき、ＢＧＡ用半田ボール１９の位置はビアの
直上でもよい。なお、第１乃至第４実施例と同様に、半
導体素子１６を多層配線構造膜１５にワイヤーボンディ
ングにより接続してもよい。
ッケージ基板３１ｆに半導体素子１６が実装されて形成
されている。この実装方法について説明する。図８に示
すように、第１乃至第４実施例の半導体パッケージ基板
３１ａ、３１ｂ又は３１ｃに、セラミック基板２６を所
望の位置で導通がとれるように接着剤２２により接合
し、半導体パッケージ基板３１ｆを形成する。この半導
体パッケージ基板３１ｆにおける金属パッド１２に半導
体素子１６をフリップチップ接続する。次に、半導体素
子１６と多層配線構造膜１５との間の空間にアンダーフ
ィル１７を流し込み硬化させる。次に、セラミック基板
２６の表面のパッドにＢＧＡ用半田ボール１９を装着す
る。このとき、ＢＧＡ用半田ボール１９の位置はビアの
直上でもよい。なお、第１乃至第４実施例と同様に、半
導体素子１６を多層配線構造膜１５にワイヤーボンディ
ングにより接続してもよい。
【００５９】このように構成された第７実施例の半導体
装置においては、半導体パッケージ基板３１ｆがキャリ
ア基材としてセラミック基板２６を備えることによりグ
ランド機能の強化を図ることができる。また、セラミッ
ク基板２６内に抵抗及びコンデンサ等の受動部品を内蔵
することにより半導体パッケージ基板３１ｆに容易に機
能を付加させることができる。更に、セラミック基板２
６を使用することにより二次実装時に発生する応力を緩
和させることができ、半導体装置の信頼性を向上させる
ことができる。
装置においては、半導体パッケージ基板３１ｆがキャリ
ア基材としてセラミック基板２６を備えることによりグ
ランド機能の強化を図ることができる。また、セラミッ
ク基板２６内に抵抗及びコンデンサ等の受動部品を内蔵
することにより半導体パッケージ基板３１ｆに容易に機
能を付加させることができる。更に、セラミック基板２
６を使用することにより二次実装時に発生する応力を緩
和させることができ、半導体装置の信頼性を向上させる
ことができる。
【００６０】以下、本発明に係る半導体装置の製造方法
の実施例について説明する。図９（ａ）乃至（ｅ）及び
図１０（ａ）乃至（ｄ）は、本発明方法の第１実施例に
係る半導体装置の製造方法を工程順に示す部分断面図で
ある。本実施例方法は、本発明の半導体装置の第１実施
例（図１参照）に係る半導体装置を製造するためのもの
である。なお、各工程間において適宜洗浄及び熱処理を
行う。
の実施例について説明する。図９（ａ）乃至（ｅ）及び
図１０（ａ）乃至（ｄ）は、本発明方法の第１実施例に
係る半導体装置の製造方法を工程順に示す部分断面図で
ある。本実施例方法は、本発明の半導体装置の第１実施
例（図１参照）に係る半導体装置を製造するためのもの
である。なお、各工程間において適宜洗浄及び熱処理を
行う。
【００６１】先ず、図９（ａ）に示すように、厚さ０．
１乃至１．５ｍｍの金属板であるメタルベース１１の表
面にめっきレジスト２７を形成する。形成する方法は、
めっきレジスト２７が液状ならばスピンコート法、ダイ
コート法、カーテンコート法又は印刷法等で積層し、め
っきレジスト２７がドライフィルムであればラミネート
法等で積層した後、乾燥等の処理を施して固め、めっき
レジスト２７が感光性であればフォトリソプロセス等に
より、また、非感光性であればレーザ加工法等によりパ
ターニングする。
１乃至１．５ｍｍの金属板であるメタルベース１１の表
面にめっきレジスト２７を形成する。形成する方法は、
めっきレジスト２７が液状ならばスピンコート法、ダイ
コート法、カーテンコート法又は印刷法等で積層し、め
っきレジスト２７がドライフィルムであればラミネート
法等で積層した後、乾燥等の処理を施して固め、めっき
レジスト２７が感光性であればフォトリソプロセス等に
より、また、非感光性であればレーザ加工法等によりパ
ターニングする。
【００６２】次に、図９（ｂ）に示すように、めっきレ
ジスト２７の開口部に電解めっき法又は無電解めっき法
により、金、錫及び半田からなる群より選択された少な
くとも１種の金属又はその合金を析出させ、第１の金属
パッド１２の表層部（図示せず）を形成する。次に、バ
リアメタル（図示せず）としてニッケルを析出し、更に
銅を析出させて第１の金属パッド１２を形成する。この
とき、メタルベース１１を構成する金属と金属パッド１
２の表層部を形成する金属との間で金属間化合物が形成
される場合は、金属パッド１２の表層部を形成する前に
ニッケル等のバリアメタルを析出させる。このバリアメ
タルはエッチングにより除去できる金属であることが好
ましい。また、図１０に示す後の工程において金属パッ
ド１２の表面を多層配線構造膜１５（図１０（ａ）参
照）の表面よりも窪ませる場合は、先に、ニッケル等の
エッチング可能な金属を所定の厚さに析出させてから、
金属パッド１２の表層部を構成する金属を析出させ、バ
リアメタルとしてニッケルを析出し、更に銅を析出させ
て金属パッド１２を形成する。
ジスト２７の開口部に電解めっき法又は無電解めっき法
により、金、錫及び半田からなる群より選択された少な
くとも１種の金属又はその合金を析出させ、第１の金属
パッド１２の表層部（図示せず）を形成する。次に、バ
リアメタル（図示せず）としてニッケルを析出し、更に
銅を析出させて第１の金属パッド１２を形成する。この
とき、メタルベース１１を構成する金属と金属パッド１
２の表層部を形成する金属との間で金属間化合物が形成
される場合は、金属パッド１２の表層部を形成する前に
ニッケル等のバリアメタルを析出させる。このバリアメ
タルはエッチングにより除去できる金属であることが好
ましい。また、図１０に示す後の工程において金属パッ
ド１２の表面を多層配線構造膜１５（図１０（ａ）参
照）の表面よりも窪ませる場合は、先に、ニッケル等の
エッチング可能な金属を所定の厚さに析出させてから、
金属パッド１２の表層部を構成する金属を析出させ、バ
リアメタルとしてニッケルを析出し、更に銅を析出させ
て金属パッド１２を形成する。
【００６３】次に、図９（ｃ）に示すように、めっきレ
ジスト２７を除去した後、表面を清浄化する。
ジスト２７を除去した後、表面を清浄化する。
【００６４】次に、図９（ｄ）に示すように、絶縁層１
３を形成する。絶縁層１３を形成する方法は、絶縁層１
３を構成する絶縁樹脂が液状ならば、スピンコート法、
ダイコート法、カーテンコート法又は印刷法等により絶
縁樹脂を積層し、また、絶縁樹脂がドライフィルムであ
ればラミネート法等により絶縁樹脂を積層した後、乾燥
等の処理を施して前記絶縁樹脂を固める。そして、前記
絶縁樹脂が感光性であればフォトリソプロセス等によ
り、また、前記絶縁樹脂が非感光性であればレーザ加工
法等により、前記絶縁樹脂をパターニングしてビアホー
ル３４を形成し、キュアを行って絶縁樹脂を硬化させて
絶縁層１３を形成する。
３を形成する。絶縁層１３を形成する方法は、絶縁層１
３を構成する絶縁樹脂が液状ならば、スピンコート法、
ダイコート法、カーテンコート法又は印刷法等により絶
縁樹脂を積層し、また、絶縁樹脂がドライフィルムであ
ればラミネート法等により絶縁樹脂を積層した後、乾燥
等の処理を施して前記絶縁樹脂を固める。そして、前記
絶縁樹脂が感光性であればフォトリソプロセス等によ
り、また、前記絶縁樹脂が非感光性であればレーザ加工
法等により、前記絶縁樹脂をパターニングしてビアホー
ル３４を形成し、キュアを行って絶縁樹脂を硬化させて
絶縁層１３を形成する。
【００６５】次に、図９（ｅ）に示すように、配線パタ
ーンをサブトラクティブ法、セミアディティブ法又はフ
ルアディティブ法等により形成し、配線層１４を形成す
る。このとき、ビアホール３４を導電物質により埋め込
み、配線層１４を金属パッド１２に接続する。
ーンをサブトラクティブ法、セミアディティブ法又はフ
ルアディティブ法等により形成し、配線層１４を形成す
る。このとき、ビアホール３４を導電物質により埋め込
み、配線層１４を金属パッド１２に接続する。
【００６６】次に、図１０（ａ）に示すように、サブト
ラクティブ法、セミアディティブ法又はフルアディティ
ブ法等による絶縁層１３の形成工程及び配線層１４の形
成工程を繰り返す。そして、その後、絶縁層１３及び配
線層１４からなる積層体上に金属パッド２９を形成す
る。これにより、金属パッド１２、絶縁層１３、配線層
１４及び金属パッド２９から構成される多層配線構造膜
１５を形成する。
ラクティブ法、セミアディティブ法又はフルアディティ
ブ法等による絶縁層１３の形成工程及び配線層１４の形
成工程を繰り返す。そして、その後、絶縁層１３及び配
線層１４からなる積層体上に金属パッド２９を形成す
る。これにより、金属パッド１２、絶縁層１３、配線層
１４及び金属パッド２９から構成される多層配線構造膜
１５を形成する。
【００６７】次に、図１０（ｂ）に示すように、多層配
線構造膜１５の裏面及びメタルベース１１の表面に、エ
ッチングレジスト２８を形成する。エッチングレジスト
２８を形成する方法は、エッチングレジスト２８が液状
ならばスピンコート法、ダイコート法、カーテンコート
法又は印刷法等によりエッチングレジスト２８を積層
し、エッチングレジスト２８がドライフィルムであれば
ラミネート法等でエッチングレジスト２８を積層した
後、乾燥等の処理を施してエッチングレジスト２８を固
め、エッチングレジスト２８が感光性であればフォトリ
ソプロセス等により、エッチングレジスト２８が非感光
性であればレーザ加工法等によりエッチングレジスト２
８をパターニングする。その後、このエッチングレジス
ト２８をマスクとして、メタルベース１１を多層配線構
造膜１５が露出するまでエッチングして凹部３２を形成
する。
線構造膜１５の裏面及びメタルベース１１の表面に、エ
ッチングレジスト２８を形成する。エッチングレジスト
２８を形成する方法は、エッチングレジスト２８が液状
ならばスピンコート法、ダイコート法、カーテンコート
法又は印刷法等によりエッチングレジスト２８を積層
し、エッチングレジスト２８がドライフィルムであれば
ラミネート法等でエッチングレジスト２８を積層した
後、乾燥等の処理を施してエッチングレジスト２８を固
め、エッチングレジスト２８が感光性であればフォトリ
ソプロセス等により、エッチングレジスト２８が非感光
性であればレーザ加工法等によりエッチングレジスト２
８をパターニングする。その後、このエッチングレジス
ト２８をマスクとして、メタルベース１１を多層配線構
造膜１５が露出するまでエッチングして凹部３２を形成
する。
【００６８】次に、図１０（ｃ）に示すように、エッチ
ングレジスト２８を除去し、金属パッド１２の表面及び
金属パッド２９の表面を清浄化し、半導体パッケージ基
板３１ａを形成する。
ングレジスト２８を除去し、金属パッド１２の表面及び
金属パッド２９の表面を清浄化し、半導体パッケージ基
板３１ａを形成する。
【００６９】次に、図１０（ｄ）に示すように、半導体
素子１６を金属パッド１２に半田ボール１８を介してフ
リップチップ接続し、多層配線構造膜１５と半導体素子
１６との間の空間にアンダーフィル１７を流し込んで硬
化させる。次いで、金属パッド２９にＢＧＡ用半田ボー
ル１９を装着し、図１０（ｄ）に示すような半導体装置
を形成する。
素子１６を金属パッド１２に半田ボール１８を介してフ
リップチップ接続し、多層配線構造膜１５と半導体素子
１６との間の空間にアンダーフィル１７を流し込んで硬
化させる。次いで、金属パッド２９にＢＧＡ用半田ボー
ル１９を装着し、図１０（ｄ）に示すような半導体装置
を形成する。
【００７０】この半導体装置は、本発明装置の第１実施
例に係る半導体装置と同じものであり、上述の製造方法
によれば、この半導体装置を効率よく製造することがで
きる。また、本実施例に係る製造方法によれば、平坦な
メタルベース１１を基板として多層配線構造膜１５を積
層するため、多層配線構造膜１５の平坦性を向上させる
ことができる。特に、半導体素子１６を接続する多層配
線構造膜１５の表面の平坦性を向上させることができ
る。
例に係る半導体装置と同じものであり、上述の製造方法
によれば、この半導体装置を効率よく製造することがで
きる。また、本実施例に係る製造方法によれば、平坦な
メタルベース１１を基板として多層配線構造膜１５を積
層するため、多層配線構造膜１５の平坦性を向上させる
ことができる。特に、半導体素子１６を接続する多層配
線構造膜１５の表面の平坦性を向上させることができ
る。
【００７１】次に、本発明方法の第２実施例について説
明する。本第２実施例方法は、本発明装置の第２実施例
に係る半導体装置（図２参照）を製造するためのもので
ある。本実施例方法の特徴は、第１実施例方法に加え
て、金属膜３５を設ける工程を有する点である。図１１
（ａ）乃至（ｄ）、図１２（ａ）乃至（ｃ）及び図１３
（ａ）乃至（ｄ）は、本実施例に係る半導体装置の製造
方法を工程順に示す部分断面図である。なお、各工程間
において適宜洗浄及び熱処理を行う。
明する。本第２実施例方法は、本発明装置の第２実施例
に係る半導体装置（図２参照）を製造するためのもので
ある。本実施例方法の特徴は、第１実施例方法に加え
て、金属膜３５を設ける工程を有する点である。図１１
（ａ）乃至（ｄ）、図１２（ａ）乃至（ｃ）及び図１３
（ａ）乃至（ｄ）は、本実施例に係る半導体装置の製造
方法を工程順に示す部分断面図である。なお、各工程間
において適宜洗浄及び熱処理を行う。
【００７２】先ず、図１１（ａ）に示すように、厚さ
０．１乃至１．５ｍｍの金属板であるメタルベース１１
の表面にめっきレジスト２７を形成する。形成する方法
は、めっきレジスト２７が液状ならばスピンコート法、
ダイコート法、カーテンコート法又は印刷法等で積層
し、めっきレジスト２７がドライフィルムであればラミ
ネート法等で積層した後、乾燥等の処理を施して固め、
めっきレジスト２７が感光性であればフォトリソプロセ
ス等により、また、非感光性であればレーザ加工法等に
よりパターニングする。
０．１乃至１．５ｍｍの金属板であるメタルベース１１
の表面にめっきレジスト２７を形成する。形成する方法
は、めっきレジスト２７が液状ならばスピンコート法、
ダイコート法、カーテンコート法又は印刷法等で積層
し、めっきレジスト２７がドライフィルムであればラミ
ネート法等で積層した後、乾燥等の処理を施して固め、
めっきレジスト２７が感光性であればフォトリソプロセ
ス等により、また、非感光性であればレーザ加工法等に
よりパターニングする。
【００７３】次に、図１１（ｂ）に示すように、めっき
レジスト２７の開口部に電解めっき法又は無電解めっき
法により、金、錫及び半田からなる群より選択された少
なくとも１種の金属又はその合金を析出させ、第１の金
属パッド１２の表層部（図示せず）を形成する。次に、
バリアメタル（図示せず）としてニッケルを析出させ、
更に銅を析出させて第１の金属パッド１２を形成する。
このとき、メタルベース１１を構成する金属と金属パッ
ド１２の表層部を形成する金属との間で金属間化合物が
形成される場合は、金属パッド１２の表層部を形成する
前にニッケル等のバリアメタルを析出させる。このバリ
アメタルはエッチングにより除去できる金属であること
が好ましい。また、図１３（ａ）に示す後の工程におい
て金属パッド１２の表面を多層配線構造膜１５の表面よ
りも窪ませる場合は、先に、ニッケル等のエッチング可
能な金属を所定の厚さに析出させてから、金属パッド１
２の表層部を構成する金属を析出させ、バリアメタルと
してニッケルを析出し、更に銅を析出させて金属パッド
１２を形成する。
レジスト２７の開口部に電解めっき法又は無電解めっき
法により、金、錫及び半田からなる群より選択された少
なくとも１種の金属又はその合金を析出させ、第１の金
属パッド１２の表層部（図示せず）を形成する。次に、
バリアメタル（図示せず）としてニッケルを析出させ、
更に銅を析出させて第１の金属パッド１２を形成する。
このとき、メタルベース１１を構成する金属と金属パッ
ド１２の表層部を形成する金属との間で金属間化合物が
形成される場合は、金属パッド１２の表層部を形成する
前にニッケル等のバリアメタルを析出させる。このバリ
アメタルはエッチングにより除去できる金属であること
が好ましい。また、図１３（ａ）に示す後の工程におい
て金属パッド１２の表面を多層配線構造膜１５の表面よ
りも窪ませる場合は、先に、ニッケル等のエッチング可
能な金属を所定の厚さに析出させてから、金属パッド１
２の表層部を構成する金属を析出させ、バリアメタルと
してニッケルを析出し、更に銅を析出させて金属パッド
１２を形成する。
【００７４】次に、図１１（ｃ）に示すように、めっき
レジスト３６を形成する。めっきレジスト２７を除去し
た後にめっきレジスト３６を形成する方が適している
が、可能であれば、めっきレジスト２７上にめっきレジ
スト３６を形成し、合わせてパターニングしても構わな
い。形成する方法は、めっきレジスト３６が液状ならば
スピンコート法、ダイコート法、カーテンコート法又は
印刷法等で積層し、めっきレジスト３６がドライフィル
ムであればラミネート法等で積層した後、乾燥等の処理
を施して固め、めっきレジスト３６が感光性であればフ
ォトリソプロセス等により、また、非感光性であればレ
ーザ加工法等によりパターニングする。
レジスト３６を形成する。めっきレジスト２７を除去し
た後にめっきレジスト３６を形成する方が適している
が、可能であれば、めっきレジスト２７上にめっきレジ
スト３６を形成し、合わせてパターニングしても構わな
い。形成する方法は、めっきレジスト３６が液状ならば
スピンコート法、ダイコート法、カーテンコート法又は
印刷法等で積層し、めっきレジスト３６がドライフィル
ムであればラミネート法等で積層した後、乾燥等の処理
を施して固め、めっきレジスト３６が感光性であればフ
ォトリソプロセス等により、また、非感光性であればレ
ーザ加工法等によりパターニングする。
【００７５】次に、図１１（ｄ）に示すように、めっき
レジスト３６の開口部に電解めっき法、無電解めっき法
又はスパッタ法により、メタルベース１１をエッチング
する際にエッチング耐性を有する金属、即ち、金、白
金、銀、パラジウム、チタン、クロム、モリブデン、タ
ンタル、ニッケル及びアルミニウムからなる群より選択
された少なくとも１種の金属又はその合金を析出させ、
金属膜３５の表層部（図示せず）を形成する。次に、金
属膜３５に厚みを持たせるために、電解めっき法又は無
電解めっき法により形成可能な銅、ニッケル、金、パラ
ジウム等の金属を析出させて金属膜３５を形成する。ま
た、電気的な性能を付加する場合は、金属膜３５の拡散
を抑えるためにバリアメタル（図示せず）を形成しても
よい。このとき、メタルベース１１を構成する金属と金
属膜３５の表層部を構成する金属との間で金属間化合物
が形成される場合は、金属膜３５の表層部を形成する前
にニッケル等のバリアメタルを析出させる。このバリア
メタルはエッチングにより除去できる金属であることが
好ましい。また、図１３（ａ）に示す後の工程において
金属膜３５の表面を多層配線構造膜１５の表面よりも窪
ませる場合は、先に、ニッケル等のエッチング可能な金
属を所定の厚さに析出させてから、金属膜３５を形成す
る。また、金属膜３５を多層配線構造膜１５より突出さ
せる場合（図示せず）は、めっきレジスト３６をマスク
として、エッチングによりメタルベース１１に凹部を形
成してから、金属膜３５を形成する。
レジスト３６の開口部に電解めっき法、無電解めっき法
又はスパッタ法により、メタルベース１１をエッチング
する際にエッチング耐性を有する金属、即ち、金、白
金、銀、パラジウム、チタン、クロム、モリブデン、タ
ンタル、ニッケル及びアルミニウムからなる群より選択
された少なくとも１種の金属又はその合金を析出させ、
金属膜３５の表層部（図示せず）を形成する。次に、金
属膜３５に厚みを持たせるために、電解めっき法又は無
電解めっき法により形成可能な銅、ニッケル、金、パラ
ジウム等の金属を析出させて金属膜３５を形成する。ま
た、電気的な性能を付加する場合は、金属膜３５の拡散
を抑えるためにバリアメタル（図示せず）を形成しても
よい。このとき、メタルベース１１を構成する金属と金
属膜３５の表層部を構成する金属との間で金属間化合物
が形成される場合は、金属膜３５の表層部を形成する前
にニッケル等のバリアメタルを析出させる。このバリア
メタルはエッチングにより除去できる金属であることが
好ましい。また、図１３（ａ）に示す後の工程において
金属膜３５の表面を多層配線構造膜１５の表面よりも窪
ませる場合は、先に、ニッケル等のエッチング可能な金
属を所定の厚さに析出させてから、金属膜３５を形成す
る。また、金属膜３５を多層配線構造膜１５より突出さ
せる場合（図示せず）は、めっきレジスト３６をマスク
として、エッチングによりメタルベース１１に凹部を形
成してから、金属膜３５を形成する。
【００７６】次に、図１２（ａ）に示すように、めっき
レジスト３６を除去した後、表面を清浄化する。次に、
図１２（ｂ）に示すように、メタルベース１１上に絶縁
層１３を形成する。絶縁層１３を形成する方法は、絶縁
層１３を構成する絶縁樹脂が液状ならば、スピンコート
法、ダイコート法、カーテンコート法又は印刷法等によ
り絶縁樹脂を積層し、また、絶縁樹脂がドライフィルム
であればラミネート法等により絶縁樹脂を積層した後、
乾燥等の処理を施して前記絶縁樹脂を固める。そして、
前記絶縁樹脂が感光性であればフォトリソプロセス等に
より、また、前記絶縁樹脂が非感光性であればレーザ加
工法等により、前記絶縁樹脂をパターニングしてビアホ
ール３４を形成し、キュアを行って絶縁樹脂を硬化させ
て絶縁層１３を形成する。
レジスト３６を除去した後、表面を清浄化する。次に、
図１２（ｂ）に示すように、メタルベース１１上に絶縁
層１３を形成する。絶縁層１３を形成する方法は、絶縁
層１３を構成する絶縁樹脂が液状ならば、スピンコート
法、ダイコート法、カーテンコート法又は印刷法等によ
り絶縁樹脂を積層し、また、絶縁樹脂がドライフィルム
であればラミネート法等により絶縁樹脂を積層した後、
乾燥等の処理を施して前記絶縁樹脂を固める。そして、
前記絶縁樹脂が感光性であればフォトリソプロセス等に
より、また、前記絶縁樹脂が非感光性であればレーザ加
工法等により、前記絶縁樹脂をパターニングしてビアホ
ール３４を形成し、キュアを行って絶縁樹脂を硬化させ
て絶縁層１３を形成する。
【００７７】次に、図１２（ｃ）に示すように、配線パ
ターンをサブトラクティブ法、セミアディティブ法又は
フルアディティブ法等により形成し、配線層１４を形成
する。このとき、ビアホール３４を導電物質により埋め
込み、配線層１４を金属パッド１２に接続する。なお、
金属膜３５を回路の構成要素として使用する場合（図示
せず）は、図１２（ｂ）に示す工程において金属膜３５
に接続されるような位置にビアホール３４を形成し、図
１２（ｃ）に示す工程において配線層１４をビアホール
３４を介して金属膜３５に接続する。
ターンをサブトラクティブ法、セミアディティブ法又は
フルアディティブ法等により形成し、配線層１４を形成
する。このとき、ビアホール３４を導電物質により埋め
込み、配線層１４を金属パッド１２に接続する。なお、
金属膜３５を回路の構成要素として使用する場合（図示
せず）は、図１２（ｂ）に示す工程において金属膜３５
に接続されるような位置にビアホール３４を形成し、図
１２（ｃ）に示す工程において配線層１４をビアホール
３４を介して金属膜３５に接続する。
【００７８】次に、図１３（ａ）に示すように、サブト
ラクティブ法、セミアディティブ法又はフルアディティ
ブ法等による絶縁層１３の形成工程及び配線層１４の形
成工程を繰り返し、更に金属パッド２９を形成して多層
配線構造膜１５を形成する。
ラクティブ法、セミアディティブ法又はフルアディティ
ブ法等による絶縁層１３の形成工程及び配線層１４の形
成工程を繰り返し、更に金属パッド２９を形成して多層
配線構造膜１５を形成する。
【００７９】次に、図１３（ｂ）に示すように、多層配
線構造膜１５の裏面及びメタルベース１１の表面に、エ
ッチングレジスト２８を形成する。エッチングレジスト
２８を形成する方法は、エッチングレジスト２８が液状
ならばスピンコート法、ダイコート法、カーテンコート
法又は印刷法等によりエッチングレジスト２８を積層
し、エッチングレジスト２８がドライフィルムであれば
ラミネート法等でエッチングレジスト２８を積層した
後、乾燥等の処理を施してエッチングレジスト２８を固
め、エッチングレジスト２８が感光性であればフォトリ
ソプロセス等により、エッチングレジスト２８が非感光
性であればレーザ加工法等によりエッチングレジスト２
８をパターニングする。その後、このエッチングレジス
ト２８をマスクとして、メタルベース１１を多層配線構
造膜１５および金属膜３５が露出するまでエッチングし
て凹部３２を形成する。
線構造膜１５の裏面及びメタルベース１１の表面に、エ
ッチングレジスト２８を形成する。エッチングレジスト
２８を形成する方法は、エッチングレジスト２８が液状
ならばスピンコート法、ダイコート法、カーテンコート
法又は印刷法等によりエッチングレジスト２８を積層
し、エッチングレジスト２８がドライフィルムであれば
ラミネート法等でエッチングレジスト２８を積層した
後、乾燥等の処理を施してエッチングレジスト２８を固
め、エッチングレジスト２８が感光性であればフォトリ
ソプロセス等により、エッチングレジスト２８が非感光
性であればレーザ加工法等によりエッチングレジスト２
８をパターニングする。その後、このエッチングレジス
ト２８をマスクとして、メタルベース１１を多層配線構
造膜１５および金属膜３５が露出するまでエッチングし
て凹部３２を形成する。
【００８０】次に、図１３（ｃ）に示すように、エッチ
ングレジスト２８を除去し、金属パッド１２の表面及び
金属パッド２９の表面を清浄化し、半導体パッケージ基
板３１ｂを形成する。
ングレジスト２８を除去し、金属パッド１２の表面及び
金属パッド２９の表面を清浄化し、半導体パッケージ基
板３１ｂを形成する。
【００８１】次に、図１３（ｄ）に示すように、半導体
素子１６を金属パッド１２に半田ボール１８を介してフ
リップチップ接続し、多層配線構造膜１５と半導体素子
１６との間の空間にアンダーフィル１７を流し込んで硬
化させる。次いで、金属パッド２９にＢＧＡ用半田ボー
ル１９を装着し、図１３（ｄ）に示すような半導体装置
を形成する。
素子１６を金属パッド１２に半田ボール１８を介してフ
リップチップ接続し、多層配線構造膜１５と半導体素子
１６との間の空間にアンダーフィル１７を流し込んで硬
化させる。次いで、金属パッド２９にＢＧＡ用半田ボー
ル１９を装着し、図１３（ｄ）に示すような半導体装置
を形成する。
【００８２】本第２実施例方法によれば、本発明装置の
第２実施例に示した金属膜３５を具備した半導体装置を
効率よく製造することができる。この半導体装置におい
ては、金属膜３５をメタルベース１１の開口部に配置す
ることにより、メタルベース１１が多層配線構造膜１５
に加える応力を緩和し、この応力が多層配線構造膜１５
に直接印加されることを防止できる。これにより、多層
配線構造膜１５のクラック発生を抑えることができる。
第２実施例に示した金属膜３５を具備した半導体装置を
効率よく製造することができる。この半導体装置におい
ては、金属膜３５をメタルベース１１の開口部に配置す
ることにより、メタルベース１１が多層配線構造膜１５
に加える応力を緩和し、この応力が多層配線構造膜１５
に直接印加されることを防止できる。これにより、多層
配線構造膜１５のクラック発生を抑えることができる。
【００８３】次に、本実施例の変形例について説明す
る。本変形例においては、金属パッド１２と金属膜３５
とを同時に形成する。図１４（ａ）乃至（ｅ）は、本変
形例に係る半導体装置の製造方法を工程順に示す部分断
面図である。本変形例においては、図１４（ａ）乃至
（ｅ）に示す工程を行った後、図１３（ａ）乃至（ｄ）
に示す工程を行う。
る。本変形例においては、金属パッド１２と金属膜３５
とを同時に形成する。図１４（ａ）乃至（ｅ）は、本変
形例に係る半導体装置の製造方法を工程順に示す部分断
面図である。本変形例においては、図１４（ａ）乃至
（ｅ）に示す工程を行った後、図１３（ａ）乃至（ｄ）
に示す工程を行う。
【００８４】先ず、図１４（ａ）に示すように、厚さ
０．１乃至１．５ｍｍの金属板であるメタルベース１１
の表面上にめっきレジスト２７を形成する。形成する方
法は、めっきレジスト２７が液状ならばスピンコート
法、ダイコート法、カーテンコート法又は印刷法等で積
層し、めっきレジスト２７がドライフィルムであればラ
ミネート法等で積層した後、乾燥等の処理を施して固
め、めっきレジスト２７が感光性であればフォトリソプ
ロセス等により、また、非感光性であればレーザ加工法
等によりパターニングする。
０．１乃至１．５ｍｍの金属板であるメタルベース１１
の表面上にめっきレジスト２７を形成する。形成する方
法は、めっきレジスト２７が液状ならばスピンコート
法、ダイコート法、カーテンコート法又は印刷法等で積
層し、めっきレジスト２７がドライフィルムであればラ
ミネート法等で積層した後、乾燥等の処理を施して固
め、めっきレジスト２７が感光性であればフォトリソプ
ロセス等により、また、非感光性であればレーザ加工法
等によりパターニングする。
【００８５】次に、図１４（ｂ）に示すように、めっき
レジスト２７の開口部に電解めっき法又は無電解めっき
法により、金、錫及び半田からなる群より選択された少
なくとも１種の金属又はその合金を析出させ、第１の金
属パッド１２の表層部（図示せず）及び金属膜３５の表
層部（図示せず）を形成する。次に、バリアメタル（図
示せず）としてニッケルを析出させ、更に銅を析出させ
て第１の金属パッド１２及び金属膜３５を形成する。こ
のとき、メタルベース１１を構成する金属と金属パッド
１２及び金属膜３５の表層部を形成する金属との間で金
属間化合物が形成される場合は、金属パッド１２及び金
属膜３５の表層部を形成する前にニッケル等のバリアメ
タルを析出させる。このバリアメタルはエッチングによ
り除去できる金属であることが好ましい。また、図１３
（ａ）に示す後の工程において金属パッド１２及び金属
膜３５の表面を多層配線構造膜１５の表面よりも窪ませ
る場合は、先に、ニッケル等のエッチング可能な金属を
所定の厚さに析出させてから、金属パッド１２及び金属
膜３５の表層部を構成する金属を析出させ、バリアメタ
ルとしてニッケルを析出し、更に銅を析出させて金属パ
ッド１２及び金属膜３５を形成する。
レジスト２７の開口部に電解めっき法又は無電解めっき
法により、金、錫及び半田からなる群より選択された少
なくとも１種の金属又はその合金を析出させ、第１の金
属パッド１２の表層部（図示せず）及び金属膜３５の表
層部（図示せず）を形成する。次に、バリアメタル（図
示せず）としてニッケルを析出させ、更に銅を析出させ
て第１の金属パッド１２及び金属膜３５を形成する。こ
のとき、メタルベース１１を構成する金属と金属パッド
１２及び金属膜３５の表層部を形成する金属との間で金
属間化合物が形成される場合は、金属パッド１２及び金
属膜３５の表層部を形成する前にニッケル等のバリアメ
タルを析出させる。このバリアメタルはエッチングによ
り除去できる金属であることが好ましい。また、図１３
（ａ）に示す後の工程において金属パッド１２及び金属
膜３５の表面を多層配線構造膜１５の表面よりも窪ませ
る場合は、先に、ニッケル等のエッチング可能な金属を
所定の厚さに析出させてから、金属パッド１２及び金属
膜３５の表層部を構成する金属を析出させ、バリアメタ
ルとしてニッケルを析出し、更に銅を析出させて金属パ
ッド１２及び金属膜３５を形成する。
【００８６】次に、図１４（ｃ）に示すように、めっき
レジスト２７を除去した後、表面を清浄化する。次に、
図１４（ｄ）に示すように、絶縁層１３を形成する。絶
縁層１３を形成する方法は、絶縁層１３を構成する絶縁
樹脂が液状ならば、スピンコート法、ダイコート法、カ
ーテンコート法又は印刷法等により絶縁樹脂を積層し、
また、絶縁樹脂がドライフィルムであればラミネート法
等により絶縁樹脂を積層した後、乾燥等の処理を施して
前記絶縁樹脂を固める。そして、前記絶縁樹脂が感光性
であればフォトリソプロセス等により、また、前記絶縁
樹脂が非感光性であればレーザ加工法等により、前記絶
縁樹脂をパターニングしてビアホール３４を形成し、キ
ュアを行って絶縁樹脂を硬化させて絶縁層１３を形成す
る。
レジスト２７を除去した後、表面を清浄化する。次に、
図１４（ｄ）に示すように、絶縁層１３を形成する。絶
縁層１３を形成する方法は、絶縁層１３を構成する絶縁
樹脂が液状ならば、スピンコート法、ダイコート法、カ
ーテンコート法又は印刷法等により絶縁樹脂を積層し、
また、絶縁樹脂がドライフィルムであればラミネート法
等により絶縁樹脂を積層した後、乾燥等の処理を施して
前記絶縁樹脂を固める。そして、前記絶縁樹脂が感光性
であればフォトリソプロセス等により、また、前記絶縁
樹脂が非感光性であればレーザ加工法等により、前記絶
縁樹脂をパターニングしてビアホール３４を形成し、キ
ュアを行って絶縁樹脂を硬化させて絶縁層１３を形成す
る。
【００８７】次に、図１４（ｅ）に示すように、配線パ
ターンをサブトラクティブ法、セミアディティブ法又は
フルアディティブ法等により形成し、配線層１４を形成
する。このとき、ビアホール３４を導電物質により埋め
込み、配線層１４を金属パッド１２に接続する。なお、
金属膜３５を、回路を構成する要素として使用する場合
（図示せず）は、図１４（ｄ）に示す工程において金属
膜３５に接続されるような位置にビアホール３４を形成
し、図１４（ｅ）に示す工程において配線層１４をビア
ホール３４を介して金属膜３５に接続する。
ターンをサブトラクティブ法、セミアディティブ法又は
フルアディティブ法等により形成し、配線層１４を形成
する。このとき、ビアホール３４を導電物質により埋め
込み、配線層１４を金属パッド１２に接続する。なお、
金属膜３５を、回路を構成する要素として使用する場合
（図示せず）は、図１４（ｄ）に示す工程において金属
膜３５に接続されるような位置にビアホール３４を形成
し、図１４（ｅ）に示す工程において配線層１４をビア
ホール３４を介して金属膜３５に接続する。
【００８８】その後、図１３（ａ）乃至（ｄ）に示す工
程を行い、本発明装置の第２実施例に示した半導体装置
を製造する。本変形例によれば、金属パッド１２及び金
属膜３５を同時に形成することができるため、半導体装
置をより効率よく製造することができる。
程を行い、本発明装置の第２実施例に示した半導体装置
を製造する。本変形例によれば、金属パッド１２及び金
属膜３５を同時に形成することができるため、半導体装
置をより効率よく製造することができる。
【００８９】次に、本発明方法の第３実施例について説
明する。本第３実施例方法は、本発明装置の第３実施例
に係る半導体装置（図３参照）を製造するためのもので
ある。本実施例方法の特徴は、第１実施例方法に加え
て、金属パッド１２の表面に半田ボール２０を形成し、
この半田ボール２０を多層配線構造膜１５の表面より突
出させる工程を有する点である。図１５（ａ）乃至
（ｆ）及び図１６（ａ）乃至（ｄ）は、本実施例に係る
半導体装置の製造方法を工程順に示す部分断面図であ
る。なお、各工程間において適宜洗浄及び熱処理を行
う。
明する。本第３実施例方法は、本発明装置の第３実施例
に係る半導体装置（図３参照）を製造するためのもので
ある。本実施例方法の特徴は、第１実施例方法に加え
て、金属パッド１２の表面に半田ボール２０を形成し、
この半田ボール２０を多層配線構造膜１５の表面より突
出させる工程を有する点である。図１５（ａ）乃至
（ｆ）及び図１６（ａ）乃至（ｄ）は、本実施例に係る
半導体装置の製造方法を工程順に示す部分断面図であ
る。なお、各工程間において適宜洗浄及び熱処理を行
う。
【００９０】先ず、図１５（ａ）に示すように、厚さ
０．１乃至１．５ｍｍの金属板であるメタルベース１１
の表面にめっきレジスト２７を形成する。めっきレジス
ト２７を形成する方法は、めっきレジスト２７が液状な
らばスピンコート法、ダイコート法、カーテンコート法
又は印刷法等によりめっきレジスト２７を積層し、めっ
きレジスト２７がドライフィルムであればラミネート法
等によりめっきレジスト２７を積層した後、乾燥等の処
理を施してめっきレジスト２７を固め、めっきレジスト
２７が感光性であればフォトリソプロセス等により、め
っきレジスト２７が非感光性であればレーザ加工法等に
よりめっきレジスト２７をパターニングする。
０．１乃至１．５ｍｍの金属板であるメタルベース１１
の表面にめっきレジスト２７を形成する。めっきレジス
ト２７を形成する方法は、めっきレジスト２７が液状な
らばスピンコート法、ダイコート法、カーテンコート法
又は印刷法等によりめっきレジスト２７を積層し、めっ
きレジスト２７がドライフィルムであればラミネート法
等によりめっきレジスト２７を積層した後、乾燥等の処
理を施してめっきレジスト２７を固め、めっきレジスト
２７が感光性であればフォトリソプロセス等により、め
っきレジスト２７が非感光性であればレーザ加工法等に
よりめっきレジスト２７をパターニングする。
【００９１】次いで、図１５（ｂ）に示すように、めっ
きレジスト２７をマスクとしてメタルベース１１にハー
フエッチングを施し、半田ボール２０及び金属パッド１
２を形成するための凹部３３を形成する。
きレジスト２７をマスクとしてメタルベース１１にハー
フエッチングを施し、半田ボール２０及び金属パッド１
２を形成するための凹部３３を形成する。
【００９２】次に、図１５（ｃ）に示すように、めっき
レジスト２７の開口部に電解めっき法又は無電解めっき
法により半田ボール２０を形成し、バリアメタル（図示
せず）としてニッケルを析出させ、更に銅を析出させて
金属パッド１２を形成する。このとき、メタルベース１
１を構成する金属と半田ボール２０との間で金属間化合
物が形成される場合は、半田ボール２０を形成するより
も先にニッケル等のバリアメタルを析出させる。このバ
リアメタルはエッチングにより除去できる金属であるこ
とが好ましい。
レジスト２７の開口部に電解めっき法又は無電解めっき
法により半田ボール２０を形成し、バリアメタル（図示
せず）としてニッケルを析出させ、更に銅を析出させて
金属パッド１２を形成する。このとき、メタルベース１
１を構成する金属と半田ボール２０との間で金属間化合
物が形成される場合は、半田ボール２０を形成するより
も先にニッケル等のバリアメタルを析出させる。このバ
リアメタルはエッチングにより除去できる金属であるこ
とが好ましい。
【００９３】次に、図１５（ｄ）に示すように、めっき
レジスト２７を除去した後、メタルベース１１及び金属
パッド１２の表面を清浄化する。
レジスト２７を除去した後、メタルベース１１及び金属
パッド１２の表面を清浄化する。
【００９４】次に、図１５（ｅ）に示すように、絶縁層
１３を形成する。絶縁層１３を形成する方法は、絶縁層
１３を構成する絶縁樹脂が液状ならば、スピンコート
法、ダイコート法、カーテンコート法又は印刷法等によ
り絶縁樹脂を積層し、また、絶縁樹脂がドライフィルム
であればラミネート法等により絶縁樹脂を積層した後、
乾燥等の処理を施して前記絶縁樹脂を固める。そして、
前記絶縁樹脂が感光性であればフォトリソプロセス等に
より、また、前記絶縁樹脂が非感光性であればレーザ加
工法等により、前記絶縁樹脂をパターニングしてビアホ
ール３４を形成し、キュアを行って絶縁樹脂を硬化させ
て絶縁層１３を形成する。このとき、キュア温度は半田
ボール２０の融点以下の温度とする。
１３を形成する。絶縁層１３を形成する方法は、絶縁層
１３を構成する絶縁樹脂が液状ならば、スピンコート
法、ダイコート法、カーテンコート法又は印刷法等によ
り絶縁樹脂を積層し、また、絶縁樹脂がドライフィルム
であればラミネート法等により絶縁樹脂を積層した後、
乾燥等の処理を施して前記絶縁樹脂を固める。そして、
前記絶縁樹脂が感光性であればフォトリソプロセス等に
より、また、前記絶縁樹脂が非感光性であればレーザ加
工法等により、前記絶縁樹脂をパターニングしてビアホ
ール３４を形成し、キュアを行って絶縁樹脂を硬化させ
て絶縁層１３を形成する。このとき、キュア温度は半田
ボール２０の融点以下の温度とする。
【００９５】次に、図１５（ｆ）に示すように、配線パ
ターンをサブトラクティブ法、セミアディティブ法又は
フルアディティブ法等により形成し、配線層１４を形成
する。このとき、ビアホール３４を導電物質により埋め
込み、配線層１４を金属パッド１２に接続する。
ターンをサブトラクティブ法、セミアディティブ法又は
フルアディティブ法等により形成し、配線層１４を形成
する。このとき、ビアホール３４を導電物質により埋め
込み、配線層１４を金属パッド１２に接続する。
【００９６】次に、図１６（ａ）に示すように、サブト
ラクティブ法、セミアディティブ法又はフルアディティ
ブ法等による絶縁層１３の形成工程及び配線層１４の形
成工程を繰り返し、更に金属パッド２９を形成して多層
配線構造膜１５を形成する。
ラクティブ法、セミアディティブ法又はフルアディティ
ブ法等による絶縁層１３の形成工程及び配線層１４の形
成工程を繰り返し、更に金属パッド２９を形成して多層
配線構造膜１５を形成する。
【００９７】次に、図１６（ｂ）に示すように、多層配
線構造膜１５の裏面及びメタルベース１１の表面に、エ
ッチングレジスト２８を形成する。エッチングレジスト
２８を形成する方法は、エッチングレジスト２８が液状
ならばスピンコート法、ダイコート法、カーテンコート
法又は印刷法等によりエッチングレジスト２８を積層
し、エッチングレジスト２８がドライフィルムであれば
ラミネート法等によりエッチングレジスト２８を積層し
た後、乾燥等の処理を施してエッチングレジスト２８を
固め、エッチングレジスト２８が感光性であればフォト
リソプロセス等により、エッチングレジスト２８が非感
光性であればレーザ加工法等によりエッチングレジスト
２８をパターニングする。その後、このエッチングレジ
スト２８をマスクとして、メタルベース１１を多層配線
構造膜１５が露出するまでエッチングし、凹部３２を形
成する。
線構造膜１５の裏面及びメタルベース１１の表面に、エ
ッチングレジスト２８を形成する。エッチングレジスト
２８を形成する方法は、エッチングレジスト２８が液状
ならばスピンコート法、ダイコート法、カーテンコート
法又は印刷法等によりエッチングレジスト２８を積層
し、エッチングレジスト２８がドライフィルムであれば
ラミネート法等によりエッチングレジスト２８を積層し
た後、乾燥等の処理を施してエッチングレジスト２８を
固め、エッチングレジスト２８が感光性であればフォト
リソプロセス等により、エッチングレジスト２８が非感
光性であればレーザ加工法等によりエッチングレジスト
２８をパターニングする。その後、このエッチングレジ
スト２８をマスクとして、メタルベース１１を多層配線
構造膜１５が露出するまでエッチングし、凹部３２を形
成する。
【００９８】次に、図１６（ｃ）に示すように、エッチ
ングレジスト２８を除去し、半田ボール２０の表面及び
金属パッド２９の表面を清浄化して、半導体パッケージ
基板３１ｃを形成する。
ングレジスト２８を除去し、半田ボール２０の表面及び
金属パッド２９の表面を清浄化して、半導体パッケージ
基板３１ｃを形成する。
【００９９】次いで、図１６（ｄ）に示すように、半導
体素子１６を金属パッド１２に、半田ボール２０を介す
か又は半田ボール２０を予備半田として使用し半田ボー
ル１８（図１３（ｄ）参照）を介してフリップチップ接
続し、多層配線構造膜１５と半導体素子１６との間の空
間にアンダーフィル１７を流し込んで硬化させる。次い
で、金属パッド２９にＢＧＡ用半田ボール１９を装着
し、図１６（ｄ）に示すような半導体装置を形成する。
体素子１６を金属パッド１２に、半田ボール２０を介す
か又は半田ボール２０を予備半田として使用し半田ボー
ル１８（図１３（ｄ）参照）を介してフリップチップ接
続し、多層配線構造膜１５と半導体素子１６との間の空
間にアンダーフィル１７を流し込んで硬化させる。次い
で、金属パッド２９にＢＧＡ用半田ボール１９を装着
し、図１６（ｄ）に示すような半導体装置を形成する。
【０１００】本第３実施例方法によれば、本発明装置の
第３実施例に示した金属パッド１２の表面に半田ボール
２０を具備する半導体装置を効率よく製造することがで
きる。この半導体装置においては、半導体素子１６を多
層配線構造膜１５にフリップチップ接続するときに、半
田ボール２０が半田又は予備半田として機能するため、
フリップチップパッドの狭ピッチ化を図ることができ
る。また、半導体素子１６は半田ボール１８を具備する
必要がなくなる。また、多層配線構造膜１５とメタルベ
ース１１との間に、前述の第２実施例方法において示し
た金属膜３５を形成してもよい。この場合、図１１乃至
１３又は図１４及び１３に示す工程によって、金属膜３
５を形成することができる。
第３実施例に示した金属パッド１２の表面に半田ボール
２０を具備する半導体装置を効率よく製造することがで
きる。この半導体装置においては、半導体素子１６を多
層配線構造膜１５にフリップチップ接続するときに、半
田ボール２０が半田又は予備半田として機能するため、
フリップチップパッドの狭ピッチ化を図ることができ
る。また、半導体素子１６は半田ボール１８を具備する
必要がなくなる。また、多層配線構造膜１５とメタルベ
ース１１との間に、前述の第２実施例方法において示し
た金属膜３５を形成してもよい。この場合、図１１乃至
１３又は図１４及び１３に示す工程によって、金属膜３
５を形成することができる。
【０１０１】次に、本発明方法の第４実施例について説
明する。図１７（ａ）乃至（ｆ）及び図１８（ａ）乃至
（ｄ）は、この第４実施例に係る半導体装置の製造方法
を工程順に示す部分断面図である。なお、各工程間にお
いて適宜洗浄及び熱処理を行う。この第４実施例方法
は、本発明装置の第１実施例に係る半導体装置を製造す
るためのものである。本第４実施例方法は、第１実施例
方法と比較して、メタルベース１１に予め半導体搭載用
の凹部を形成する点に特徴がある。
明する。図１７（ａ）乃至（ｆ）及び図１８（ａ）乃至
（ｄ）は、この第４実施例に係る半導体装置の製造方法
を工程順に示す部分断面図である。なお、各工程間にお
いて適宜洗浄及び熱処理を行う。この第４実施例方法
は、本発明装置の第１実施例に係る半導体装置を製造す
るためのものである。本第４実施例方法は、第１実施例
方法と比較して、メタルベース１１に予め半導体搭載用
の凹部を形成する点に特徴がある。
【０１０２】先ず、図１７（ａ）に示すように、厚さ
０．１乃至１．５ｍｍの金属板であるメタルベース１１
の表面に、エッチング又はドリル等による切削加工によ
り半導体素子搭載用凹部３２を形成する。又は、メタル
ベース１１を半導体素子搭載部が開口している金属板と
平滑な金属板を張り合わせることにより形成してもよ
い。
０．１乃至１．５ｍｍの金属板であるメタルベース１１
の表面に、エッチング又はドリル等による切削加工によ
り半導体素子搭載用凹部３２を形成する。又は、メタル
ベース１１を半導体素子搭載部が開口している金属板と
平滑な金属板を張り合わせることにより形成してもよ
い。
【０１０３】次に、図１７（ｂ）に示すように、メタル
ベース１１の裏面にめっきレジスト２７を形成する。め
っきレジスト２７を形成する方法は、めっきレジスト２
７が液状ならばスピンコート法、ダイコート法、カーテ
ンコート法又は印刷法等により積層し、めっきレジスト
２７がドライフィルムであればラミネート法等でめっき
レジスト２７を積層した後、乾燥等の処理を施してめっ
きレジスト２７を固め、めっきレジスト２７が感光性で
あればフォトリソプロセス等により、めっきレジスト２
７が非感光性であればレーザ加工法等によりめっきレジ
スト２７をパターニングする。
ベース１１の裏面にめっきレジスト２７を形成する。め
っきレジスト２７を形成する方法は、めっきレジスト２
７が液状ならばスピンコート法、ダイコート法、カーテ
ンコート法又は印刷法等により積層し、めっきレジスト
２７がドライフィルムであればラミネート法等でめっき
レジスト２７を積層した後、乾燥等の処理を施してめっ
きレジスト２７を固め、めっきレジスト２７が感光性で
あればフォトリソプロセス等により、めっきレジスト２
７が非感光性であればレーザ加工法等によりめっきレジ
スト２７をパターニングする。
【０１０４】次に、図１７（ｃ）に示すように、めっき
レジスト２７の開口部に電解めっき法又は無電解めっき
法により、金、錫及び半田からなる群より選択された少
なくとも１種の金属又はその合金を析出させ、金属パッ
ド１２の表層部（図示せず）を形成する。次に、バリア
メタル（図示せず）としてニッケルを析出し、更に銅を
析出させて金属パッド１２を形成する。このとき、メタ
ルベース１１を構成する金属と金属パッド１２の表層部
を形成する金属との間で金属間化合物が形成される場合
は、金属パッド１２を形成する前にニッケル等のバリア
メタルを析出させる。このバリアメタルはエッチングに
より除去できる金属であることが好ましい。また、図１
８に示す後の工程において金属パッド１２の表面を多層
配線構造膜１５（図１８（ｃ）参照）の表面よりも窪ま
せる場合は、先に、ニッケル等のエッチング可能な金属
を所定の厚さに析出させてから、金属パッド１２の表層
部を形成する金属を析出させ、バリアメタルとしてニッ
ケルを析出させ、更に銅を析出させて金属パッド１２を
形成する。
レジスト２７の開口部に電解めっき法又は無電解めっき
法により、金、錫及び半田からなる群より選択された少
なくとも１種の金属又はその合金を析出させ、金属パッ
ド１２の表層部（図示せず）を形成する。次に、バリア
メタル（図示せず）としてニッケルを析出し、更に銅を
析出させて金属パッド１２を形成する。このとき、メタ
ルベース１１を構成する金属と金属パッド１２の表層部
を形成する金属との間で金属間化合物が形成される場合
は、金属パッド１２を形成する前にニッケル等のバリア
メタルを析出させる。このバリアメタルはエッチングに
より除去できる金属であることが好ましい。また、図１
８に示す後の工程において金属パッド１２の表面を多層
配線構造膜１５（図１８（ｃ）参照）の表面よりも窪ま
せる場合は、先に、ニッケル等のエッチング可能な金属
を所定の厚さに析出させてから、金属パッド１２の表層
部を形成する金属を析出させ、バリアメタルとしてニッ
ケルを析出させ、更に銅を析出させて金属パッド１２を
形成する。
【０１０５】次に、図１７（ｄ）に示すように、めっき
レジスト２７を除去した後、メタルベース１１及び金属
パッド１２の表面を清浄化する。
レジスト２７を除去した後、メタルベース１１及び金属
パッド１２の表面を清浄化する。
【０１０６】次に、図１７（ｅ）に示すように、絶縁層
１３を形成する。絶縁層１３を形成する方法は、絶縁層
１３を構成する絶縁樹脂が液状ならば、スピンコート
法、ダイコート法、カーテンコート法又は印刷法等によ
り絶縁樹脂を積層し、また、絶縁樹脂がドライフィルム
であればラミネート法等により絶縁樹脂を積層した後、
乾燥等の処理を施して前記絶縁樹脂を固める。そして、
前記絶縁樹脂が感光性であればフォトリソプロセス等に
より、また、前記絶縁樹脂が非感光性であればレーザ加
工法等により、前記絶縁樹脂をパターニングしてビアホ
ール３４を形成し、キュアを行って絶縁樹脂を硬化させ
て絶縁層１３を形成する。
１３を形成する。絶縁層１３を形成する方法は、絶縁層
１３を構成する絶縁樹脂が液状ならば、スピンコート
法、ダイコート法、カーテンコート法又は印刷法等によ
り絶縁樹脂を積層し、また、絶縁樹脂がドライフィルム
であればラミネート法等により絶縁樹脂を積層した後、
乾燥等の処理を施して前記絶縁樹脂を固める。そして、
前記絶縁樹脂が感光性であればフォトリソプロセス等に
より、また、前記絶縁樹脂が非感光性であればレーザ加
工法等により、前記絶縁樹脂をパターニングしてビアホ
ール３４を形成し、キュアを行って絶縁樹脂を硬化させ
て絶縁層１３を形成する。
【０１０７】次に、図１７（ｆ）に示すように、配線パ
ターンをサブトラクティブ法、セミアディティブ法又は
フルアディティブ法等により形成し、配線層１４を形成
する。このとき、ビアホール３４を導電物質により埋め
込み、配線層１４を金属パッド１２に接続する。
ターンをサブトラクティブ法、セミアディティブ法又は
フルアディティブ法等により形成し、配線層１４を形成
する。このとき、ビアホール３４を導電物質により埋め
込み、配線層１４を金属パッド１２に接続する。
【０１０８】次に、図１８（ａ）に示すように、サブト
ラクティブ法、セミアディティブ法又はフルアディティ
ブ法等による絶縁層１３の形成工程及び配線層１４の形
成工程を繰り返す。そして、その後、絶縁層１３及び配
線層１４からなる積層体上に金属パッド２９を形成し
て、多層配線構造膜１５を形成する。
ラクティブ法、セミアディティブ法又はフルアディティ
ブ法等による絶縁層１３の形成工程及び配線層１４の形
成工程を繰り返す。そして、その後、絶縁層１３及び配
線層１４からなる積層体上に金属パッド２９を形成し
て、多層配線構造膜１５を形成する。
【０１０９】次に、図１８（ｂ）に示すように、多層配
線構造膜１５の裏面及びメタルベース１１の表面にエッ
チングレジスト２８を形成しパターニングする。その
後、このエッチングレジスト２８をマスクとして、メタ
ルベース１１を多層配線構造膜１５が露出するまでエッ
チングする。また、半導体素子搭載用凹部３２における
メタルベース１１の厚さがある程度薄いときは、メタル
ベース１１の表面にエッチングレジスト２８を形成する
ことなくエッチングを行うことも可能である。
線構造膜１５の裏面及びメタルベース１１の表面にエッ
チングレジスト２８を形成しパターニングする。その
後、このエッチングレジスト２８をマスクとして、メタ
ルベース１１を多層配線構造膜１５が露出するまでエッ
チングする。また、半導体素子搭載用凹部３２における
メタルベース１１の厚さがある程度薄いときは、メタル
ベース１１の表面にエッチングレジスト２８を形成する
ことなくエッチングを行うことも可能である。
【０１１０】次いで、図１８（ｃ）に示すように、エッ
チングレジスト２８を除去し、金属パッド１２の表面及
び金属パッド２９の表面を清浄化し、半導体パッケージ
基板３１ａを形成する。
チングレジスト２８を除去し、金属パッド１２の表面及
び金属パッド２９の表面を清浄化し、半導体パッケージ
基板３１ａを形成する。
【０１１１】次に、図１８（ｄ）に示すように、半導体
素子１６を金属パッド１２に半田ボール１８を介してフ
リップチップ接続し、多層配線構造膜１５と半導体素子
１６との間の空間にアンダーフィル１７を流し込んで硬
化させる。次いで、金属パッド２９にＢＧＡ用半田ボー
ル１９を装着し、図１８（ｄ）に示すような半導体装置
を形成する。
素子１６を金属パッド１２に半田ボール１８を介してフ
リップチップ接続し、多層配線構造膜１５と半導体素子
１６との間の空間にアンダーフィル１７を流し込んで硬
化させる。次いで、金属パッド２９にＢＧＡ用半田ボー
ル１９を装着し、図１８（ｄ）に示すような半導体装置
を形成する。
【０１１２】この半導体装置は、本発明装置の第１実施
例に係る半導体装置、即ち第１実施例方法により製造さ
れる半導体装置と構成が同じである。本第４実施例方法
は、メタルベース１１に予め半導体搭載用凹部を形成す
ることにより、図１８（ｂ）で示したメタルベース１１
をエッチングする工程においてエッチング時間を短縮す
ることができ、また、半導体素子搭載用の開口部の形状
が均一となるという利点を有している。なお、図１７
（ｂ）及び（ｃ）に示す工程において、金属膜３５（図
１４（ｂ）参照）を形成してもよい。これにより、前述
の本発明装置の第２実施例に係る半導体装置（図２参
照）を効率よく製造することができる。
例に係る半導体装置、即ち第１実施例方法により製造さ
れる半導体装置と構成が同じである。本第４実施例方法
は、メタルベース１１に予め半導体搭載用凹部を形成す
ることにより、図１８（ｂ）で示したメタルベース１１
をエッチングする工程においてエッチング時間を短縮す
ることができ、また、半導体素子搭載用の開口部の形状
が均一となるという利点を有している。なお、図１７
（ｂ）及び（ｃ）に示す工程において、金属膜３５（図
１４（ｂ）参照）を形成してもよい。これにより、前述
の本発明装置の第２実施例に係る半導体装置（図２参
照）を効率よく製造することができる。
【０１１３】次に、本発明方法の第５実施例について説
明する。本第５実施例の製造方法は、第３実施例方法と
第４実施例方法とを組み合わせたものであり、両方の利
点を有している。図１９（ａ）乃至（ｆ）及び図２０
（ａ）乃至（ｄ）は、本第５実施例に係る半導体装置の
製造方法を工程順に示す部分断面図である。なお、各工
程間において適宜洗浄及び熱処理を行う。
明する。本第５実施例の製造方法は、第３実施例方法と
第４実施例方法とを組み合わせたものであり、両方の利
点を有している。図１９（ａ）乃至（ｆ）及び図２０
（ａ）乃至（ｄ）は、本第５実施例に係る半導体装置の
製造方法を工程順に示す部分断面図である。なお、各工
程間において適宜洗浄及び熱処理を行う。
【０１１４】先ず、第４実施例方法に示した方法によ
り、厚さが０．１乃至１．５ｍｍの金属板であるメタル
ベース１１の表面に半導体素子搭載用の凹部３２を形成
する。次に、図１９（ａ）に示すように、メタルベース
１１の裏面にめっきレジスト２７を形成する。めっきレ
ジスト２７を形成する方法は、めっきレジスト２７が液
状ならばスピンコート法、ダイコート法、カーテンコー
ト法又は印刷法等でめっきレジスト２７を積層し、ま
た、めっきレジスト２７がドライフィルムであればラミ
ネート法等でめっきレジスト２７を積層した後、乾燥等
の処理を施してめっきレジスト２７を固め、めっきレジ
スト２７が感光性であればフォトリソプロセス等によ
り、また、めっきレジスト２７が非感光性であればレー
ザ加工法等によりめっきレジスト２７をパターニングす
る。
り、厚さが０．１乃至１．５ｍｍの金属板であるメタル
ベース１１の表面に半導体素子搭載用の凹部３２を形成
する。次に、図１９（ａ）に示すように、メタルベース
１１の裏面にめっきレジスト２７を形成する。めっきレ
ジスト２７を形成する方法は、めっきレジスト２７が液
状ならばスピンコート法、ダイコート法、カーテンコー
ト法又は印刷法等でめっきレジスト２７を積層し、ま
た、めっきレジスト２７がドライフィルムであればラミ
ネート法等でめっきレジスト２７を積層した後、乾燥等
の処理を施してめっきレジスト２７を固め、めっきレジ
スト２７が感光性であればフォトリソプロセス等によ
り、また、めっきレジスト２７が非感光性であればレー
ザ加工法等によりめっきレジスト２７をパターニングす
る。
【０１１５】次に、図１９（ｂ）に示すように、めっき
レジスト２７をマスクとしてメタルベース１１にハーフ
エッチングを施し、半田ボール２０及び金属パッド１２
を形成するための凹部３３を形成する。なお、本第５実
施例方法においては、メタルベース１１に半導体素子搭
載用の凹部３２を形成してから凹部３３を形成している
が、先に凹部３３を形成してから凹部３２を形成しても
よく、可能であれば同時に形成してもよい。
レジスト２７をマスクとしてメタルベース１１にハーフ
エッチングを施し、半田ボール２０及び金属パッド１２
を形成するための凹部３３を形成する。なお、本第５実
施例方法においては、メタルベース１１に半導体素子搭
載用の凹部３２を形成してから凹部３３を形成している
が、先に凹部３３を形成してから凹部３２を形成しても
よく、可能であれば同時に形成してもよい。
【０１１６】次に、図１９（ｃ）に示すように、めっき
レジスト２７の開口部に電解めっき法又は無電解めっき
法により半田ボール２０を形成し、バリアメタル（図示
せず）としてニッケルを析出させ、更に銅を析出させて
金属パッド１２を形成する。このとき、メタルベース１
１を構成する金属と半田ボール２０との間で金属間化合
物が形成される場合は、半田ボール２０を形成する前に
ニッケル等のバリアメタルを先に析出させる。このバリ
アメタルはエッチングにより除去できる金属であること
が好ましい。
レジスト２７の開口部に電解めっき法又は無電解めっき
法により半田ボール２０を形成し、バリアメタル（図示
せず）としてニッケルを析出させ、更に銅を析出させて
金属パッド１２を形成する。このとき、メタルベース１
１を構成する金属と半田ボール２０との間で金属間化合
物が形成される場合は、半田ボール２０を形成する前に
ニッケル等のバリアメタルを先に析出させる。このバリ
アメタルはエッチングにより除去できる金属であること
が好ましい。
【０１１７】次に、図１９（ｄ）に示すように、めっき
レジスト２７を除去した後、メタルベース１１及び金属
パッド１２の表面を清浄化する。
レジスト２７を除去した後、メタルベース１１及び金属
パッド１２の表面を清浄化する。
【０１１８】次に、図１９（ｅ）に示すように、絶縁層
１３を形成する。絶縁層１３を形成する方法は、絶縁層
１３を構成する絶縁樹脂が液状ならば、スピンコート
法、ダイコート法、カーテンコート法又は印刷法等によ
り絶縁樹脂を積層し、また、絶縁樹脂がドライフィルム
であればラミネート法等により絶縁樹脂を積層した後、
乾燥等の処理を施して前記絶縁樹脂を固める。そして、
前記絶縁樹脂が感光性であればフォトリソプロセス等に
より、また、前記絶縁樹脂が非感光性であればレーザ加
工法等により、前記絶縁樹脂をパターニングしてビアホ
ール３４を形成し、キュアを行って絶縁樹脂を硬化させ
て絶縁層１３を形成する。このとき、キュア温度は半田
ボール２０の融点以下の温度とする。
１３を形成する。絶縁層１３を形成する方法は、絶縁層
１３を構成する絶縁樹脂が液状ならば、スピンコート
法、ダイコート法、カーテンコート法又は印刷法等によ
り絶縁樹脂を積層し、また、絶縁樹脂がドライフィルム
であればラミネート法等により絶縁樹脂を積層した後、
乾燥等の処理を施して前記絶縁樹脂を固める。そして、
前記絶縁樹脂が感光性であればフォトリソプロセス等に
より、また、前記絶縁樹脂が非感光性であればレーザ加
工法等により、前記絶縁樹脂をパターニングしてビアホ
ール３４を形成し、キュアを行って絶縁樹脂を硬化させ
て絶縁層１３を形成する。このとき、キュア温度は半田
ボール２０の融点以下の温度とする。
【０１１９】次に、図１９（ｆ）に示すように、配線パ
ターンをサブトラクティブ法、セミアディティブ法又は
フルアディティブ法等により形成し、配線層１４を形成
する。このとき、ビアホール３４を導電物質により埋め
込み、配線層１４を金属パッド１２に接続する。
ターンをサブトラクティブ法、セミアディティブ法又は
フルアディティブ法等により形成し、配線層１４を形成
する。このとき、ビアホール３４を導電物質により埋め
込み、配線層１４を金属パッド１２に接続する。
【０１２０】次に、図２０（ａ）に示すように、サブト
ラクティブ法、セミアディティブ法又はフルアディティ
ブ法等による絶縁層１３の形成工程及び配線層１４の形
成工程を繰り返し、その後金属パッド２９を形成する。
これにより、半田ボール２０、金属パッド１２、絶縁層
１３、配線層１４及び金属パッド２９から構成される多
層配線構造膜１５を形成する。
ラクティブ法、セミアディティブ法又はフルアディティ
ブ法等による絶縁層１３の形成工程及び配線層１４の形
成工程を繰り返し、その後金属パッド２９を形成する。
これにより、半田ボール２０、金属パッド１２、絶縁層
１３、配線層１４及び金属パッド２９から構成される多
層配線構造膜１５を形成する。
【０１２１】次に、図２０（ｂ）に示すように、多層配
線構造膜１５の裏面及びメタルベース１１の表面に、エ
ッチングレジスト２８を形成しパターニングする。その
後、このエッチングレジスト２８をマスクとして、メタ
ルベース１１を多層配線構造膜１５が露出するまでエッ
チングする。なお、半導体素子搭載用凹部３２における
メタルベース１１の厚さがある程度薄いときは、メタル
ベース１１の表面にエッチングレジスト２８を形成する
ことなくエッチングを行うことも可能である。
線構造膜１５の裏面及びメタルベース１１の表面に、エ
ッチングレジスト２８を形成しパターニングする。その
後、このエッチングレジスト２８をマスクとして、メタ
ルベース１１を多層配線構造膜１５が露出するまでエッ
チングする。なお、半導体素子搭載用凹部３２における
メタルベース１１の厚さがある程度薄いときは、メタル
ベース１１の表面にエッチングレジスト２８を形成する
ことなくエッチングを行うことも可能である。
【０１２２】次いで、図２０（ｃ）に示すように、エッ
チングレジスト２８を除去し、半田ボール２０の表面及
び金属パッド２９の表面を清浄化し、半導体パッケージ
基板３１ｃを形成する。
チングレジスト２８を除去し、半田ボール２０の表面及
び金属パッド２９の表面を清浄化し、半導体パッケージ
基板３１ｃを形成する。
【０１２３】次いで、図２０（ｄ）に示すように、半導
体素子１６を金属パッド１２に、半田ボール２０を介す
か又は半田ボール２０を予備半田として使用し半田ボー
ル１８（図１８（ｄ）参照）を介してフリップチップ接
続し、多層配線構造膜１５と半導体素子１６との間の空
間にアンダーフィル１７を流し込んで硬化させる。次い
で、金属パッド２９にＢＧＡ用半田ボール１９を装着
し、図２０（ｄ）に示すような半導体装置を形成する。
体素子１６を金属パッド１２に、半田ボール２０を介す
か又は半田ボール２０を予備半田として使用し半田ボー
ル１８（図１８（ｄ）参照）を介してフリップチップ接
続し、多層配線構造膜１５と半導体素子１６との間の空
間にアンダーフィル１７を流し込んで硬化させる。次い
で、金属パッド２９にＢＧＡ用半田ボール１９を装着
し、図２０（ｄ）に示すような半導体装置を形成する。
【０１２４】この半導体装置は、本発明装置の第３実施
例に係る半導体装置、即ち第３実施例方法により製造さ
れた半導体装置（図３参照）と構成が同じである。本実
施例に係る製造方法によれば、メタルベース１１に予め
半導体搭載用の凹部３２を形成することにより、メタル
ベース１１をエッチングする時間を短縮することがで
き、半導体搭載用の開口部の形状を均一にすることがで
きる。また、金属パッド１２の表面に半田ボール２０を
具備しているため、半導体素子１６を多層配線構造膜１
５にフリップチップ接続するときに、半田ボール２０が
半田又は予備半田として機能するため、フリップチップ
パッドの狭ピッチ化を図ることができる。また、半導体
素子１６は半田ボール１８を具備する必要がなくなる。
なお、図１９（ａ）乃至（ｃ）に示す工程において、前
述の第２の実施例方法において示した金属膜３５（図１
４（ｂ）参照）を形成することもできる。これにより、
本発明装置の第３実施例に係る半導体装置を、効率よく
製造することができる。
例に係る半導体装置、即ち第３実施例方法により製造さ
れた半導体装置（図３参照）と構成が同じである。本実
施例に係る製造方法によれば、メタルベース１１に予め
半導体搭載用の凹部３２を形成することにより、メタル
ベース１１をエッチングする時間を短縮することがで
き、半導体搭載用の開口部の形状を均一にすることがで
きる。また、金属パッド１２の表面に半田ボール２０を
具備しているため、半導体素子１６を多層配線構造膜１
５にフリップチップ接続するときに、半田ボール２０が
半田又は予備半田として機能するため、フリップチップ
パッドの狭ピッチ化を図ることができる。また、半導体
素子１６は半田ボール１８を具備する必要がなくなる。
なお、図１９（ａ）乃至（ｃ）に示す工程において、前
述の第２の実施例方法において示した金属膜３５（図１
４（ｂ）参照）を形成することもできる。これにより、
本発明装置の第３実施例に係る半導体装置を、効率よく
製造することができる。
【０１２５】次に、本発明方法の第６実施例について説
明する。本第６実施例方法は、本発明装置の第４実施例
に係る半導体装置、即ち、金属パッド１２と配線層１４
との間に薄膜コンデンサ２１が形成されている半導体装
置を製造するためのものである。図２１（ａ）及び
（ｂ）は、本第６実施例方法に係る半導体装置の製造方
法を工程順に示す部分断面図である。なお、各工程間に
おいて適宜洗浄及び熱処理を行う。
明する。本第６実施例方法は、本発明装置の第４実施例
に係る半導体装置、即ち、金属パッド１２と配線層１４
との間に薄膜コンデンサ２１が形成されている半導体装
置を製造するためのものである。図２１（ａ）及び
（ｂ）は、本第６実施例方法に係る半導体装置の製造方
法を工程順に示す部分断面図である。なお、各工程間に
おいて適宜洗浄及び熱処理を行う。
【０１２６】先ず、図９（ａ）乃至（ｃ）に示す工程に
より、図２１（ａ）に示すように、表面に金属パッド１
２が形成されたメタルベース１１を得る。即ち、図９
（ａ）に示すように、厚さ０．１乃至１．５ｍｍの金属
板であるメタルベース１１の表面にめっきレジスト２７
を形成する。
より、図２１（ａ）に示すように、表面に金属パッド１
２が形成されたメタルベース１１を得る。即ち、図９
（ａ）に示すように、厚さ０．１乃至１．５ｍｍの金属
板であるメタルベース１１の表面にめっきレジスト２７
を形成する。
【０１２７】次に、図９（ｂ）に示すように、めっきレ
ジスト２７の開口部に電解めっき法又は無電解めっき法
により、金、錫及び半田からなる群より選択された少な
くとも１種の金属又はその合金を析出させ、バリアメタ
ルとしてニッケルを析出し、更に銅を析出させて金属パ
ッド１２を形成する。
ジスト２７の開口部に電解めっき法又は無電解めっき法
により、金、錫及び半田からなる群より選択された少な
くとも１種の金属又はその合金を析出させ、バリアメタ
ルとしてニッケルを析出し、更に銅を析出させて金属パ
ッド１２を形成する。
【０１２８】次に、図９（ｃ）に示すように、めっきレ
ジスト２７を除去した後、メタルベース１１及び金属パ
ッド１２の表面を清浄化し、図２１（ａ）に示すような
構造を得る。
ジスト２７を除去した後、メタルベース１１及び金属パ
ッド１２の表面を清浄化し、図２１（ａ）に示すような
構造を得る。
【０１２９】また、このとき、図９（ａ）乃至（ｃ）に
示す工程により表面に金属パッド１２が形成されたメタ
ルベース１１を得る替わりに、図１１（ａ）乃至（ｄ）
及び図１２（ａ）、又は図１４（ａ）乃至（ｃ）に示す
工程により、金属パッド１２を備え金属膜３５が被覆さ
れたメタルベース１１を得てもよく、図１５（ａ）乃至
（ｄ）に示す工程により金属パット１２及び半田ボール
２０を具備するメタルベース１１を得てもよく、図１７
（ａ）乃至（ｄ）に示す工程により裏面に金属パッド１
２を具備し表面に半導体搭載用の凹部３２が形成された
メタルベース１１を得てもよい。更に、図１９（ａ）乃
至（ｄ）に示す工程により金属パット１２及び半田ボー
ル２０を具備し半導体搭載用の凹部３２が形成されたメ
タルベース１１を得てもよい。但し、メタルベース１１
が半田ボール２０を具備する場合は、後述する薄膜コン
デンサ２１を形成するときの温度は半田ボール２０の融
点以下でなければならない。
示す工程により表面に金属パッド１２が形成されたメタ
ルベース１１を得る替わりに、図１１（ａ）乃至（ｄ）
及び図１２（ａ）、又は図１４（ａ）乃至（ｃ）に示す
工程により、金属パッド１２を備え金属膜３５が被覆さ
れたメタルベース１１を得てもよく、図１５（ａ）乃至
（ｄ）に示す工程により金属パット１２及び半田ボール
２０を具備するメタルベース１１を得てもよく、図１７
（ａ）乃至（ｄ）に示す工程により裏面に金属パッド１
２を具備し表面に半導体搭載用の凹部３２が形成された
メタルベース１１を得てもよい。更に、図１９（ａ）乃
至（ｄ）に示す工程により金属パット１２及び半田ボー
ル２０を具備し半導体搭載用の凹部３２が形成されたメ
タルベース１１を得てもよい。但し、メタルベース１１
が半田ボール２０を具備する場合は、後述する薄膜コン
デンサ２１を形成するときの温度は半田ボール２０の融
点以下でなければならない。
【０１３０】図２１（ａ）に示すような表面に金属パッ
ド１２が形成されたメタルベース１１を得た後、図２１
（ｂ）に示すように、レジスト（図示せず）をマスクと
して所望の金属パッド１２の表面のみを露出させ、スパ
ッタ法、蒸着法、ＣＶＤ又は陽極酸化法等により薄膜コ
ンデンサ２１を形成する。この薄膜コンデンサ２１の誘
電体層を構成する材料は、酸化チタン、酸化タンタル、
Ａｌ2Ｏ3、ＳｉＯ2、Ｎｂ2Ｏ5、ＢＳＴ（ＢａxＳｒ1-x
ＴｉＯ3）、ＰＺＴ（ＰｂＺｒxＴｉ1-xＯ3）、ＰＬＺＴ
（Ｐｂ1-yＬａyＺｒxＴｉ1-xＯ3）又はＳｒＢｉ2Ｔａ2
Ｏ9等のペロブスカイト系材料であることが好ましい。
但し、前記化合物のいずれについても、０≦ｘ≦１、０
＜ｙ＜１である。また、薄膜コンデンサ２１は、所望の
誘電率を実現することができる有機樹脂等により構成さ
れてもよい。
ド１２が形成されたメタルベース１１を得た後、図２１
（ｂ）に示すように、レジスト（図示せず）をマスクと
して所望の金属パッド１２の表面のみを露出させ、スパ
ッタ法、蒸着法、ＣＶＤ又は陽極酸化法等により薄膜コ
ンデンサ２１を形成する。この薄膜コンデンサ２１の誘
電体層を構成する材料は、酸化チタン、酸化タンタル、
Ａｌ2Ｏ3、ＳｉＯ2、Ｎｂ2Ｏ5、ＢＳＴ（ＢａxＳｒ1-x
ＴｉＯ3）、ＰＺＴ（ＰｂＺｒxＴｉ1-xＯ3）、ＰＬＺＴ
（Ｐｂ1-yＬａyＺｒxＴｉ1-xＯ3）又はＳｒＢｉ2Ｔａ2
Ｏ9等のペロブスカイト系材料であることが好ましい。
但し、前記化合物のいずれについても、０≦ｘ≦１、０
＜ｙ＜１である。また、薄膜コンデンサ２１は、所望の
誘電率を実現することができる有機樹脂等により構成さ
れてもよい。
【０１３１】次に、レジストを除去するリフトオフ法に
より、不要部分の誘電体等を除去する。このとき、メタ
ルマスク等により所望の位置に薄膜コンデンサ２１が形
成されてもよい。
より、不要部分の誘電体等を除去する。このとき、メタ
ルマスク等により所望の位置に薄膜コンデンサ２１が形
成されてもよい。
【０１３２】以後の工程は、図９（ｄ）、（ｅ）及び図
１０（ａ）乃至（ｄ）に示す工程と同じである。但し、
図９（ｄ）、（ｅ）及び図１０（ａ）乃至（ｄ）には薄
膜コンデンサ２１は図示されていない。図９（ｄ）に示
すように、絶縁層１３を形成し、図９（ｅ）に示すよう
に、配線パターンを形成し配線層１４を形成する。
１０（ａ）乃至（ｄ）に示す工程と同じである。但し、
図９（ｄ）、（ｅ）及び図１０（ａ）乃至（ｄ）には薄
膜コンデンサ２１は図示されていない。図９（ｄ）に示
すように、絶縁層１３を形成し、図９（ｅ）に示すよう
に、配線パターンを形成し配線層１４を形成する。
【０１３３】次に、図１０（ａ）に示すように、絶縁層
形成工程及び配線層形成工程を繰り返して、多層配線構
造膜１５を形成する。
形成工程及び配線層形成工程を繰り返して、多層配線構
造膜１５を形成する。
【０１３４】次に、図１０（ｂ）に示すように、多層配
線構造膜１５の裏面及びメタルベース１１の表面にエッ
チングレジスト２８を形成する。その後、このエッチン
グレジスト２８をマスクとして、メタルベース１１を多
層配線構造膜１５が露出するまでエッチングする。
線構造膜１５の裏面及びメタルベース１１の表面にエッ
チングレジスト２８を形成する。その後、このエッチン
グレジスト２８をマスクとして、メタルベース１１を多
層配線構造膜１５が露出するまでエッチングする。
【０１３５】次に、図１０（ｃ）に示すように、エッチ
ングレジスト２８を除去し、金属パッド１２の表面及び
金属パッド２９の表面を清浄化し、半導体パッケージ基
板３１ａを形成する。
ングレジスト２８を除去し、金属パッド１２の表面及び
金属パッド２９の表面を清浄化し、半導体パッケージ基
板３１ａを形成する。
【０１３６】次に、図１０（ｄ）に示すように、半導体
素子１６を金属パッド１２に半田ボール１８を介してフ
リップチップ接続し、多層配線構造膜１５と半導体素子
１６との間の空間にアンダーフィル１７を流し込んで硬
化させる。次いで、金属パッド２９にＢＧＡ用半田ボー
ル１９を装着する。以上の工程により、図４に示すよう
に、金属パッド１２と絶縁層１３との間に薄膜コンデン
サ２１を有する半導体装置を製造することができる。
素子１６を金属パッド１２に半田ボール１８を介してフ
リップチップ接続し、多層配線構造膜１５と半導体素子
１６との間の空間にアンダーフィル１７を流し込んで硬
化させる。次いで、金属パッド２９にＢＧＡ用半田ボー
ル１９を装着する。以上の工程により、図４に示すよう
に、金属パッド１２と絶縁層１３との間に薄膜コンデン
サ２１を有する半導体装置を製造することができる。
【０１３７】また、図９（ａ）乃至（ｃ）に示す工程に
より得られた表面に金属パッド１２が形成されたメタル
ベース１１を使用する替わりに、図１１（ａ）乃至
（ｄ）及び図１２（ａ）、又は図１４（ａ）乃至（ｃ）
に示す工程により得られる金属パッド１２を具備し金属
膜３５が被覆されたメタルベース１１を使用する場合
は、薄膜コンデンサ２１を形成した後、図１２（ｂ）、
（ｃ）及び図１３（ａ）乃至（ｄ）に示す工程、又は図
１４（ｄ）、（ｅ）及び図１３（ａ）乃至（ｄ）に示す
工程により、薄膜コンデンサ２１及び金属膜３５の双方
を具備した半導体装置（図示せず）を製造することがで
きる。更に、図１５（ａ）乃至（ｄ）に示す工程により
得られた金属パット１２及び半田ボール２０を具備する
メタルベース１１を使用する場合は、薄膜コンデンサ２
１を形成した後、図１５（ｅ）、（ｆ）及び図１６
（ａ）乃至（ｄ）に示す工程により、図５に示すような
半導体装置を製造することができる。更に、図１７
（ａ）乃至（ｄ）に示す工程により得られた表面に金属
パッド１２を具備し半導体搭載用の凹部３２が形成され
たメタルベース１１を使用する場合は、薄膜コンデンサ
２１を形成した後、図１７（ｅ）、（ｆ）及び図１８
（ａ）乃至（ｄ）に示す工程により、図４に示すような
半導体装置を製造することができる。更にまた、図１９
（ａ）乃至（ｄ）に示す工程により得られた金属パット
１２及び半田ボール２０を具備し半導体搭載用の凹部３
２が形成されたメタルベース１１を使用する場合は、薄
膜コンデンサ２１を形成した後、図１９（ｅ）、（ｆ）
及び図２０（ａ）乃至（ｄ）に示す工程により、図５に
示すような半導体装置を製造することができる。
より得られた表面に金属パッド１２が形成されたメタル
ベース１１を使用する替わりに、図１１（ａ）乃至
（ｄ）及び図１２（ａ）、又は図１４（ａ）乃至（ｃ）
に示す工程により得られる金属パッド１２を具備し金属
膜３５が被覆されたメタルベース１１を使用する場合
は、薄膜コンデンサ２１を形成した後、図１２（ｂ）、
（ｃ）及び図１３（ａ）乃至（ｄ）に示す工程、又は図
１４（ｄ）、（ｅ）及び図１３（ａ）乃至（ｄ）に示す
工程により、薄膜コンデンサ２１及び金属膜３５の双方
を具備した半導体装置（図示せず）を製造することがで
きる。更に、図１５（ａ）乃至（ｄ）に示す工程により
得られた金属パット１２及び半田ボール２０を具備する
メタルベース１１を使用する場合は、薄膜コンデンサ２
１を形成した後、図１５（ｅ）、（ｆ）及び図１６
（ａ）乃至（ｄ）に示す工程により、図５に示すような
半導体装置を製造することができる。更に、図１７
（ａ）乃至（ｄ）に示す工程により得られた表面に金属
パッド１２を具備し半導体搭載用の凹部３２が形成され
たメタルベース１１を使用する場合は、薄膜コンデンサ
２１を形成した後、図１７（ｅ）、（ｆ）及び図１８
（ａ）乃至（ｄ）に示す工程により、図４に示すような
半導体装置を製造することができる。更にまた、図１９
（ａ）乃至（ｄ）に示す工程により得られた金属パット
１２及び半田ボール２０を具備し半導体搭載用の凹部３
２が形成されたメタルベース１１を使用する場合は、薄
膜コンデンサ２１を形成した後、図１９（ｅ）、（ｆ）
及び図２０（ａ）乃至（ｄ）に示す工程により、図５に
示すような半導体装置を製造することができる。
【０１３８】本実施例の製造方法により、１個以上の金
属パッド１２と配線層１４との間に薄膜コンデンサ２１
を形成し、半導体素子１６のごく近傍にデカップリング
コンデンサを有した半導体装置を製造することができ
る。
属パッド１２と配線層１４との間に薄膜コンデンサ２１
を形成し、半導体素子１６のごく近傍にデカップリング
コンデンサを有した半導体装置を製造することができ
る。
【０１３９】次に、本発明方法の第７実施例について説
明する。本第７実施例方法は、本発明装置の第５実施例
に係る半導体装置、即ち、キャリア基材としてプリント
基板２４を接合した半導体装置を製造するためのもので
ある。図２２（ａ）乃至（ｄ）及び図２３（ａ）乃至
（ｃ）は、本第７実施例に係る半導体装置の製造方法を
工程順に示す部分断面図である。なお、各工程間におい
て適宜洗浄及び熱処理を行う。
明する。本第７実施例方法は、本発明装置の第５実施例
に係る半導体装置、即ち、キャリア基材としてプリント
基板２４を接合した半導体装置を製造するためのもので
ある。図２２（ａ）乃至（ｄ）及び図２３（ａ）乃至
（ｃ）は、本第７実施例に係る半導体装置の製造方法を
工程順に示す部分断面図である。なお、各工程間におい
て適宜洗浄及び熱処理を行う。
【０１４０】先ず、図９（ａ）乃至（ｅ）及び図１０
（ａ）に示す工程により、図１０（ａ）に示すようなメ
タルベース１１上に多層配線構造膜１５を積層した積層
体（以下、積層体という）を得る。
（ａ）に示す工程により、図１０（ａ）に示すようなメ
タルベース１１上に多層配線構造膜１５を積層した積層
体（以下、積層体という）を得る。
【０１４１】また、このとき、図１０（ａ）に示すよう
なメタルベース１１上に多層配線構造膜１５を積層した
積層体を使用する替わりに、第２実施例方法における図
１３（ａ）に示すような積層体に金属膜３５が設けられ
たものを使用してもよく、又は、第３実施例方法におけ
る図１６（ａ）に示すような積層体に半田ボール２０が
設けられたものを使用してもよく、第４実施例方法にお
ける図１８（ａ）に示すような積層体に半導体素子搭載
用の凹部３２が設けられたものを使用してもよい。ま
た、第５実施例方法における図２０（ａ）に示すような
積層体に半田ボール２０及び半導体素子搭載用の凹部３
２が設けられたものを使用してもよく、第６実施例方法
で形成された積層体に薄膜コンデンサ２１が設けられた
ものを使用することもできる。
なメタルベース１１上に多層配線構造膜１５を積層した
積層体を使用する替わりに、第２実施例方法における図
１３（ａ）に示すような積層体に金属膜３５が設けられ
たものを使用してもよく、又は、第３実施例方法におけ
る図１６（ａ）に示すような積層体に半田ボール２０が
設けられたものを使用してもよく、第４実施例方法にお
ける図１８（ａ）に示すような積層体に半導体素子搭載
用の凹部３２が設けられたものを使用してもよい。ま
た、第５実施例方法における図２０（ａ）に示すような
積層体に半田ボール２０及び半導体素子搭載用の凹部３
２が設けられたものを使用してもよく、第６実施例方法
で形成された積層体に薄膜コンデンサ２１が設けられた
ものを使用することもできる。
【０１４２】次に、図２２（ａ）に示すように、多層配
線構造膜１５の表面を清浄化し、図２２（ｂ）に示すよ
うに、多層配線構造膜１５の裏面における金属パッド２
９を除く領域に接着剤２２を塗布する。接着剤２２を所
望の領域に塗布する方法としては、印刷法及び例えば金
属パッド２９等のような接着剤２２を塗布しない領域に
マスキングを施して接着剤２２を塗布した後、マスキン
グを取り除く方法等がある。また、接着剤２２が感光性
を有している場合は、フォトリソプロセスにより接着剤
２２をパターニングする方法でもよい。
線構造膜１５の表面を清浄化し、図２２（ｂ）に示すよ
うに、多層配線構造膜１５の裏面における金属パッド２
９を除く領域に接着剤２２を塗布する。接着剤２２を所
望の領域に塗布する方法としては、印刷法及び例えば金
属パッド２９等のような接着剤２２を塗布しない領域に
マスキングを施して接着剤２２を塗布した後、マスキン
グを取り除く方法等がある。また、接着剤２２が感光性
を有している場合は、フォトリソプロセスにより接着剤
２２をパターニングする方法でもよい。
【０１４３】次に、図２２（ｃ）に示すように、キャリ
ア基材であるプリント基板２４を、プリント基板２４の
スルーホール３０に多層配線構造膜１５の金属パッド２
９が整合するように多層配線構造膜１５の裏面に接合す
る。なお、図２２（ｂ）では、多層配線構造膜１５の裏
面に接着剤２２を塗布する例が示されているが、プリン
ト基板２４に接着剤２２を塗布して接合を行ってもよ
い。
ア基材であるプリント基板２４を、プリント基板２４の
スルーホール３０に多層配線構造膜１５の金属パッド２
９が整合するように多層配線構造膜１５の裏面に接合す
る。なお、図２２（ｂ）では、多層配線構造膜１５の裏
面に接着剤２２を塗布する例が示されているが、プリン
ト基板２４に接着剤２２を塗布して接合を行ってもよ
い。
【０１４４】次に、図２２（ｄ）に示すように、プリン
ト基板２４のスルーホール３０内に、導電性ペースト２
３を充填し、加熱を施して固める。導電性ペースト２３
が以後の工程で漏れ及び変形を起こす可能性がある場合
は、スルーホール３０に更に絶縁樹脂を充填して硬化さ
せることが好ましい。
ト基板２４のスルーホール３０内に、導電性ペースト２
３を充填し、加熱を施して固める。導電性ペースト２３
が以後の工程で漏れ及び変形を起こす可能性がある場合
は、スルーホール３０に更に絶縁樹脂を充填して硬化さ
せることが好ましい。
【０１４５】次に、図２３（ａ）に示すように、プリン
ト基板２４の表面、スルーホール３０の内部及びメタル
ベース１１の表面に、エッチングレジスト２８を形成す
る。エッチングレジスト２８を形成する方法は、エッチ
ングレジスト２８が液状ならばスピンコート法、ダイコ
ート法、カーテンコート法又は印刷法等でエッチングレ
ジスト２８を積層し、エッチングレジスト２８がドライ
フィルムであればラミネート法等でエッチングレジスト
２８を積層した後、乾燥等の処理を施してエッチングレ
ジスト２８を固め、エッチングレジスト２８が感光性で
あればフォトリソプロセス等により、エッチングレジス
ト２８が非感光性であればレーザ加工法等によりエッチ
ングレジスト２８をパターニングする。その後、このエ
ッチングレジスト２８をマスクとして、メタルベース１
１を多層配線構造膜１５が露出するまでエッチングす
る。このとき、予めメタルベース１１に半導体素子搭載
用の凹部３２（図１８（ａ）参照）が設けられており、
凹部３２におけるメタルベース１１の厚さがある程度薄
い場合は、メタルベース１１の表面にエッチングレジス
ト２８を形成することなく、エッチングを行うことも可
能である。
ト基板２４の表面、スルーホール３０の内部及びメタル
ベース１１の表面に、エッチングレジスト２８を形成す
る。エッチングレジスト２８を形成する方法は、エッチ
ングレジスト２８が液状ならばスピンコート法、ダイコ
ート法、カーテンコート法又は印刷法等でエッチングレ
ジスト２８を積層し、エッチングレジスト２８がドライ
フィルムであればラミネート法等でエッチングレジスト
２８を積層した後、乾燥等の処理を施してエッチングレ
ジスト２８を固め、エッチングレジスト２８が感光性で
あればフォトリソプロセス等により、エッチングレジス
ト２８が非感光性であればレーザ加工法等によりエッチ
ングレジスト２８をパターニングする。その後、このエ
ッチングレジスト２８をマスクとして、メタルベース１
１を多層配線構造膜１５が露出するまでエッチングす
る。このとき、予めメタルベース１１に半導体素子搭載
用の凹部３２（図１８（ａ）参照）が設けられており、
凹部３２におけるメタルベース１１の厚さがある程度薄
い場合は、メタルベース１１の表面にエッチングレジス
ト２８を形成することなく、エッチングを行うことも可
能である。
【０１４６】次いで、図２３（ｂ）に示すように、エッ
チングレジスト２８を除去し、金属パッド１２の表面及
びプリント基板２４の金属パッドの表面を清浄化し、半
導体パッケージ基板３１ｄを形成する。
チングレジスト２８を除去し、金属パッド１２の表面及
びプリント基板２４の金属パッドの表面を清浄化し、半
導体パッケージ基板３１ｄを形成する。
【０１４７】次に、図２２（ｃ）に示すように、半導体
素子１６を金属パッド１２に半田ボール１８を介してフ
リップチップ接続する。また、金属パッド１２の表面に
半田ボール２０（図２０（ａ）参照）が形成されている
場合は、半田ボール２０を介するか、又は半田ボール２
０を予備半田として使用し半田ボール１８を介してフリ
ップチップ接続する。その後、多層配線構造膜１５と半
導体素子１６との間の空間にアンダーフィル１７を流し
込んで硬化させる。次いで、プリント基板２４の金属パ
ッドにＢＧＡ用半田ボール１９を装着する。
素子１６を金属パッド１２に半田ボール１８を介してフ
リップチップ接続する。また、金属パッド１２の表面に
半田ボール２０（図２０（ａ）参照）が形成されている
場合は、半田ボール２０を介するか、又は半田ボール２
０を予備半田として使用し半田ボール１８を介してフリ
ップチップ接続する。その後、多層配線構造膜１５と半
導体素子１６との間の空間にアンダーフィル１７を流し
込んで硬化させる。次いで、プリント基板２４の金属パ
ッドにＢＧＡ用半田ボール１９を装着する。
【０１４８】また、本第７実施例の変形例として、本発
明装置の第６実施例に記載したように、半導体素子１６
を金属パッド１２にフリップチップ接続した後、プリン
ト基板２４の金属パッドにＢＧＡ用半田ボール１９を取
り付ける替わりに、プリント基板２４ａのスルーホール
３０に接続ピン２５（図７参照）を取り付けてもよい。
明装置の第６実施例に記載したように、半導体素子１６
を金属パッド１２にフリップチップ接続した後、プリン
ト基板２４の金属パッドにＢＧＡ用半田ボール１９を取
り付ける替わりに、プリント基板２４ａのスルーホール
３０に接続ピン２５（図７参照）を取り付けてもよい。
【０１４９】このように、本実施例の製造方法によれ
ば、図６（ｃ）及び図７に示すようなキャリア基材を取
り付けた半導体装置を効率よく製造することができる。
ば、図６（ｃ）及び図７に示すようなキャリア基材を取
り付けた半導体装置を効率よく製造することができる。
【０１５０】次に、本発明方法の第８実施例について説
明する。図２４（ａ）乃至（ｃ）は、本第８実施例方法
を工程順に示す部分断面図である。本第８実施例方法
は、キャリア基材を接合した半導体装置を製造するため
のものであり、第７実施例方法と比較して、スルーホー
ルが導電物質で埋められているキャリア基材又は接続パ
ッドを別に具備しているキャリア基材を使用する点に特
徴がある。キャリア基材には、プリント基板、セラミッ
ク基板又は有機無機複合基板を使用する。なお、各工程
間において適宜洗浄及び熱処理を行う。
明する。図２４（ａ）乃至（ｃ）は、本第８実施例方法
を工程順に示す部分断面図である。本第８実施例方法
は、キャリア基材を接合した半導体装置を製造するため
のものであり、第７実施例方法と比較して、スルーホー
ルが導電物質で埋められているキャリア基材又は接続パ
ッドを別に具備しているキャリア基材を使用する点に特
徴がある。キャリア基材には、プリント基板、セラミッ
ク基板又は有機無機複合基板を使用する。なお、各工程
間において適宜洗浄及び熱処理を行う。
【０１５１】先ず、第７実施例方法と同様に、図９
（ａ）乃至（ｅ）及び図１０（ａ）に示す工程により、
メタルベース１１上に多層配線構造膜１５を積層した積
層体を作製する。また、このとき、前述の第７実施例方
法と同様に、図９（ａ）に示す積層体を使用する替わり
に、第２実施例方法における図１３（ａ）に示すような
積層体に金属膜３５が設けられたものを使用してもよ
く、第３実施例方法における図１６（ａ）に示す積層体
に半田ボール２０が設けられたものを使用してもよく、
第４実施例方法における図１８（ａ）に示す積層体に半
導体素子搭載用の凹部３２が設けられたものを使用して
もよい。また、第５実施例方法における図２０（ａ）に
示す積層体に半田ボール２０及び半導体素子搭載用の凹
部３２が設けられたものを使用してもよく、第６実施例
方法における積層体に薄膜コンデンサ２１が設けられた
ものを使用することもできる。
（ａ）乃至（ｅ）及び図１０（ａ）に示す工程により、
メタルベース１１上に多層配線構造膜１５を積層した積
層体を作製する。また、このとき、前述の第７実施例方
法と同様に、図９（ａ）に示す積層体を使用する替わり
に、第２実施例方法における図１３（ａ）に示すような
積層体に金属膜３５が設けられたものを使用してもよ
く、第３実施例方法における図１６（ａ）に示す積層体
に半田ボール２０が設けられたものを使用してもよく、
第４実施例方法における図１８（ａ）に示す積層体に半
導体素子搭載用の凹部３２が設けられたものを使用して
もよい。また、第５実施例方法における図２０（ａ）に
示す積層体に半田ボール２０及び半導体素子搭載用の凹
部３２が設けられたものを使用してもよく、第６実施例
方法における積層体に薄膜コンデンサ２１が設けられた
ものを使用することもできる。
【０１５２】次に、図２４（ａ）に示すように、多層配
線構造膜１５の表面を清浄化し、図２４（ｂ）に示すよ
うに、多層配線構造膜１５の裏面における金属パッド２
９を除く領域に接着剤２２を塗布する。接着剤２２を所
望の領域に塗布する方法は、第７実施例方法と同様であ
る。
線構造膜１５の表面を清浄化し、図２４（ｂ）に示すよ
うに、多層配線構造膜１５の裏面における金属パッド２
９を除く領域に接着剤２２を塗布する。接着剤２２を所
望の領域に塗布する方法は、第７実施例方法と同様であ
る。
【０１５３】次に、図２４（ｃ）に示すように、キャリ
ア基材であるセラミック基板２６のパッドが導電性ペー
スト２３と接続するように、セラミック基板２６を多層
配線構造膜１５に接合する。図２４（ｃ）においては、
多層配線構造膜１５の表面に接着剤２２及び導電性ペー
スト２３を塗布した例を示しているが、接着剤２２及び
導電性ペースト２３をセラミック基板２６の表面に塗布
するか、接着剤２２及び導電性ペースト２３を夫々多層
配線構造膜１５の表面及びセラミック基板２６の表面の
いずれかに別々に塗布して、セラミック基板２６を多層
配線構造膜１５に接合してもよい。
ア基材であるセラミック基板２６のパッドが導電性ペー
スト２３と接続するように、セラミック基板２６を多層
配線構造膜１５に接合する。図２４（ｃ）においては、
多層配線構造膜１５の表面に接着剤２２及び導電性ペー
スト２３を塗布した例を示しているが、接着剤２２及び
導電性ペースト２３をセラミック基板２６の表面に塗布
するか、接着剤２２及び導電性ペースト２３を夫々多層
配線構造膜１５の表面及びセラミック基板２６の表面の
いずれかに別々に塗布して、セラミック基板２６を多層
配線構造膜１５に接合してもよい。
【０１５４】以後の工程は、図２３（ａ）乃至（ｃ）と
同じである。即ち、セラミック基板２６の表面及びメタ
ルベース１１の表面に、エッチングレジスト２８を形成
し、パターニングする。その後、このエッチングレジス
ト２８をマスクとして、メタルベース１１を多層配線構
造膜１５が露出するまでエッチングする。次に、エッチ
ングレジスト２８を除去し、金属パッド１２の表面及び
セラミック基板２６の金属パッドの表面を清浄化し、半
導体パッケージ基板を形成する。
同じである。即ち、セラミック基板２６の表面及びメタ
ルベース１１の表面に、エッチングレジスト２８を形成
し、パターニングする。その後、このエッチングレジス
ト２８をマスクとして、メタルベース１１を多層配線構
造膜１５が露出するまでエッチングする。次に、エッチ
ングレジスト２８を除去し、金属パッド１２の表面及び
セラミック基板２６の金属パッドの表面を清浄化し、半
導体パッケージ基板を形成する。
【０１５５】次に、半導体素子１６を金属パッド１２に
半田ボール１８を介してフリップチップ接続し、その
後、多層配線構造膜１５と半導体素子１６との間の空間
にアンダーフィル１７を流し込んで硬化させる。次い
で、セラミック基板２６の金属パッドにＢＧＡ用半田ボ
ール１９を装着する。
半田ボール１８を介してフリップチップ接続し、その
後、多層配線構造膜１５と半導体素子１６との間の空間
にアンダーフィル１７を流し込んで硬化させる。次い
で、セラミック基板２６の金属パッドにＢＧＡ用半田ボ
ール１９を装着する。
【０１５６】また、本第８実施例の変形例として、半導
体素子１６を金属パッド１２にフリップチップ接続した
後、ＢＧＡ用半田ボール１９の替わりに、接続ピン２５
を取り付けてもよい。
体素子１６を金属パッド１２にフリップチップ接続した
後、ＢＧＡ用半田ボール１９の替わりに、接続ピン２５
を取り付けてもよい。
【０１５７】このように、本第８実施例の製造方法によ
れば、図８に示すようなスルーホールが導電物質で埋め
られているキャリア基材又は接続パッドを別に具備して
いるキャリア基材を取り付けた半導体パッケージ基板を
効率よく製造することができる。
れば、図８に示すようなスルーホールが導電物質で埋め
られているキャリア基材又は接続パッドを別に具備して
いるキャリア基材を取り付けた半導体パッケージ基板を
効率よく製造することができる。
【０１５８】次に、本発明方法の第９実施例について説
明する。図２５（ａ）乃至（ｃ）並びに図２６（ａ）及
び（ｂ）は、本第９実施例に係る半導体装置の製造方法
を工程順に示す部分断面図である。本第９実施例は、本
発明装置の第５実施例に係る半導体装置、即ち、キャリ
ア基材を接合した半導体装置（例えば、図６（ａ）乃至
（ｃ）参照）を製造するためのものである。本実施例
は、メタルベース１１をキャリア基材に接合させる前
に、メタルベース１１に半導体素子１６を嵌入するため
の開口部を設けることに特徴がある。なお、各工程間に
おいて適宜洗浄及び熱処理を行う。
明する。図２５（ａ）乃至（ｃ）並びに図２６（ａ）及
び（ｂ）は、本第９実施例に係る半導体装置の製造方法
を工程順に示す部分断面図である。本第９実施例は、本
発明装置の第５実施例に係る半導体装置、即ち、キャリ
ア基材を接合した半導体装置（例えば、図６（ａ）乃至
（ｃ）参照）を製造するためのものである。本実施例
は、メタルベース１１をキャリア基材に接合させる前
に、メタルベース１１に半導体素子１６を嵌入するため
の開口部を設けることに特徴がある。なお、各工程間に
おいて適宜洗浄及び熱処理を行う。
【０１５９】図２５（ａ）乃至（ｃ）並びに図２６
（ａ）及び（ｂ）は、第７実施例方法と同様に、キャリ
ア基材にはプリント基板２４を使用する例を示してい
る。また、図２５（ａ）乃至（ｃ）並びに図２６（ａ）
及び（ｂ）においては、図１０（ｃ）に示すようなメタ
ルベース１１上に多層配線構造膜１５を積層しメタルベ
ース１１に開口部を設けたものを使用し、以後の工程を
例として示している。本第９実施例においては、図１０
（ｃ）に示すものの替わりに、図１３（ｃ）、図１６
（ｃ）、図１８（ｃ）若しくは図２０（ｃ）に示すもの
又は第６実施例方法にて形成した薄膜コンデンサ２１を
具備するものを使用することもできる。
（ａ）及び（ｂ）は、第７実施例方法と同様に、キャリ
ア基材にはプリント基板２４を使用する例を示してい
る。また、図２５（ａ）乃至（ｃ）並びに図２６（ａ）
及び（ｂ）においては、図１０（ｃ）に示すようなメタ
ルベース１１上に多層配線構造膜１５を積層しメタルベ
ース１１に開口部を設けたものを使用し、以後の工程を
例として示している。本第９実施例においては、図１０
（ｃ）に示すものの替わりに、図１３（ｃ）、図１６
（ｃ）、図１８（ｃ）若しくは図２０（ｃ）に示すもの
又は第６実施例方法にて形成した薄膜コンデンサ２１を
具備するものを使用することもできる。
【０１６０】先ず、図９（ａ）乃至（ｅ）並びに図１０
（ａ）及び（ｂ）に示す工程により、メタルベース１１
上に多層配線構造膜１５を積層しメタルベース１１に開
口部を設けたものを作製する。即ち、図９（ａ）に示す
ように、厚さ０．１乃至１．５ｍｍの金属板であるメタ
ルベース１１の表面にめっきレジスト２７を形成しパタ
ーニングする。
（ａ）及び（ｂ）に示す工程により、メタルベース１１
上に多層配線構造膜１５を積層しメタルベース１１に開
口部を設けたものを作製する。即ち、図９（ａ）に示す
ように、厚さ０．１乃至１．５ｍｍの金属板であるメタ
ルベース１１の表面にめっきレジスト２７を形成しパタ
ーニングする。
【０１６１】次に、図９（ｂ）に示すように、めっきレ
ジスト２７の開口部に電解めっき法又は無電解めっき法
により、金、錫及び半田からなる群より選択された少な
くとも１種の金属又はその合金を析出させ、バリアメタ
ルとしてニッケルを析出し、更に銅を析出させて金属パ
ッド１２を形成する。
ジスト２７の開口部に電解めっき法又は無電解めっき法
により、金、錫及び半田からなる群より選択された少な
くとも１種の金属又はその合金を析出させ、バリアメタ
ルとしてニッケルを析出し、更に銅を析出させて金属パ
ッド１２を形成する。
【０１６２】次に、図９（ｃ）に示すように、めっきレ
ジスト２７を除去した後、表面を清浄化し、図９（ｄ）
に示すように、絶縁層１３を形成し、図９（ｅ）に示す
ように、配線パターンを形成し配線層１４を形成する。
ジスト２７を除去した後、表面を清浄化し、図９（ｄ）
に示すように、絶縁層１３を形成し、図９（ｅ）に示す
ように、配線パターンを形成し配線層１４を形成する。
【０１６３】次に、図１０（ａ）に示すように、絶縁層
形成工程及び配線層形成工程を繰り返して、多層配線構
造膜１５を形成し、図１０（ａ）に示すような積層体を
得る。次に、図１０（ｂ）に示すように、多層配線構造
膜１５の裏面及びメタルベース１１の表面にエッチング
レジスト２８を形成し、パターニングする。その後、こ
のエッチングレジスト２８をマスクとして、メタルベー
ス１１を多層配線構造膜１５が露出するまでエッチング
する。
形成工程及び配線層形成工程を繰り返して、多層配線構
造膜１５を形成し、図１０（ａ）に示すような積層体を
得る。次に、図１０（ｂ）に示すように、多層配線構造
膜１５の裏面及びメタルベース１１の表面にエッチング
レジスト２８を形成し、パターニングする。その後、こ
のエッチングレジスト２８をマスクとして、メタルベー
ス１１を多層配線構造膜１５が露出するまでエッチング
する。
【０１６４】次に、図２５（ａ）に示すように、多層配
線構造膜１５の表面を清浄化し、図２５（ｂ）に示すよ
うに、多層配線構造膜１５の裏面における金属パッド２
９を除く領域に接着剤２２を塗布する。
線構造膜１５の表面を清浄化し、図２５（ｂ）に示すよ
うに、多層配線構造膜１５の裏面における金属パッド２
９を除く領域に接着剤２２を塗布する。
【０１６５】次に、図２５（ｃ）に示すように、キャリ
ア基材であるプリント基板２４を、プリント基板２４の
スルーホール３０に多層配線構造膜１５の金属パッド２
９が整合するように接合する。図２５（ｂ）では、多層
配線構造膜１５の表面に接着剤２２を塗布する例が示さ
れているが、プリント基板２４に接着剤２２を塗布して
接合を行ってもよい。
ア基材であるプリント基板２４を、プリント基板２４の
スルーホール３０に多層配線構造膜１５の金属パッド２
９が整合するように接合する。図２５（ｂ）では、多層
配線構造膜１５の表面に接着剤２２を塗布する例が示さ
れているが、プリント基板２４に接着剤２２を塗布して
接合を行ってもよい。
【０１６６】次に、図２６（ａ）に示すように、プリン
ト基板２４のスルーホール３０内に、導電性ペースト２
３を充填し、加熱を施して固める。導電性ペースト２３
が以後の工程で漏れ及び変形を起こす可能性がある場合
は、スルーホール３０に更に絶縁樹脂を充填して硬化さ
せることが好ましい。以上の工程により、図２６（ａ）
に示すような半導体パッケージ基板３１ｄを形成する。
ト基板２４のスルーホール３０内に、導電性ペースト２
３を充填し、加熱を施して固める。導電性ペースト２３
が以後の工程で漏れ及び変形を起こす可能性がある場合
は、スルーホール３０に更に絶縁樹脂を充填して硬化さ
せることが好ましい。以上の工程により、図２６（ａ）
に示すような半導体パッケージ基板３１ｄを形成する。
【０１６７】次に、図２６（ｂ）に示すように、半導体
素子１６を金属パッド１２に半田ボール１８を介してフ
リップチップ接続する。また、金属パッド１２の表面に
半田ボール２０が形成されている場合は、半田ボール２
０を介するか、又は半田ボール２０を予備半田として使
用し半田ボール１８を介してフリップチップ接続する。
その後、多層配線構造膜１５と半導体素子１６との間の
空間にアンダーフィル１７を流し込んで硬化させる。次
いで、プリント基板２４の金属パッドにＢＧＡ用半田ボ
ール１９を装着する。
素子１６を金属パッド１２に半田ボール１８を介してフ
リップチップ接続する。また、金属パッド１２の表面に
半田ボール２０が形成されている場合は、半田ボール２
０を介するか、又は半田ボール２０を予備半田として使
用し半田ボール１８を介してフリップチップ接続する。
その後、多層配線構造膜１５と半導体素子１６との間の
空間にアンダーフィル１７を流し込んで硬化させる。次
いで、プリント基板２４の金属パッドにＢＧＡ用半田ボ
ール１９を装着する。
【０１６８】また、本第９実施例方法の変形例として、
本発明装置の第６実施例に記載したように、半導体素子
１６を金属パッド１２にフリップチップ接続した後、プ
リント基板２４の金属パッドにＢＧＡ用半田ボール１９
を取り付ける替わりに、図７に示すように、プリント基
板２４ａのスルーホール３０に接続ピン２５を取り付け
てもよい。
本発明装置の第６実施例に記載したように、半導体素子
１６を金属パッド１２にフリップチップ接続した後、プ
リント基板２４の金属パッドにＢＧＡ用半田ボール１９
を取り付ける替わりに、図７に示すように、プリント基
板２４ａのスルーホール３０に接続ピン２５を取り付け
てもよい。
【０１６９】このように、本第９実施例の製造方法によ
れば、キャリア基材をメタルベース１１に接合させる前
に、メタルベース１１に半導体素子１６を配置するため
の開口部を設けることができる。このため、キャリア基
材を接合した後にメタルベース１１のエッチング処理を
行う必要がない。多層配線構造膜１５とキャリア基材と
の接合に関しては、本第９実施例の製造方法よりも第７
実施例方法及び第８実施例方法の方が有利であるが、エ
ッチング処理により損傷を受けやすいキャリア基材を使
用する場合は、本第９実施例の製造方法の方が有利とな
る。
れば、キャリア基材をメタルベース１１に接合させる前
に、メタルベース１１に半導体素子１６を配置するため
の開口部を設けることができる。このため、キャリア基
材を接合した後にメタルベース１１のエッチング処理を
行う必要がない。多層配線構造膜１５とキャリア基材と
の接合に関しては、本第９実施例の製造方法よりも第７
実施例方法及び第８実施例方法の方が有利であるが、エ
ッチング処理により損傷を受けやすいキャリア基材を使
用する場合は、本第９実施例の製造方法の方が有利とな
る。
【０１７０】次に、本発明方法の第１０実施例について
説明する。図２７（ａ）乃至（ｃ）は、本第１０実施例
方法に係る半導体装置の製造方法を工程順に示す部分断
面図である。本実施例の製造方法は、第８実施例方法に
係る製造方法と第９実施例方法に係る製造方法とを組み
合わせた方法である。即ち、キャリア基材を接合した半
導体パッケージ基板を製造するための製造方法であり、
キャリア基材にはスルーホールが導電物質で埋められて
いるキャリア基材又は接続パッドを別に具備しているキ
ャリア基材を使用し、キャリア基材を多層配線構造膜１
５に接合させる前に、メタルベース１１に半導体素子１
６を配置するための開口部を設ける点に特徴がある。キ
ャリア基材には、プリント基板、セラミック基板又は有
機無機複合基板を使用する。なお、各工程間において適
宜洗浄及び熱処理を行う。
説明する。図２７（ａ）乃至（ｃ）は、本第１０実施例
方法に係る半導体装置の製造方法を工程順に示す部分断
面図である。本実施例の製造方法は、第８実施例方法に
係る製造方法と第９実施例方法に係る製造方法とを組み
合わせた方法である。即ち、キャリア基材を接合した半
導体パッケージ基板を製造するための製造方法であり、
キャリア基材にはスルーホールが導電物質で埋められて
いるキャリア基材又は接続パッドを別に具備しているキ
ャリア基材を使用し、キャリア基材を多層配線構造膜１
５に接合させる前に、メタルベース１１に半導体素子１
６を配置するための開口部を設ける点に特徴がある。キ
ャリア基材には、プリント基板、セラミック基板又は有
機無機複合基板を使用する。なお、各工程間において適
宜洗浄及び熱処理を行う。
【０１７１】図２７（ａ）乃至（ｃ）においては、例と
してセラミック基板を使用している。また、図２７
（ａ）乃至（ｃ）においては、第１実施例方法の図１０
（ｃ）に示すメタルベース１１と多層配線構造膜１５と
からなるものを使用し、以後の工程を例として示してい
る。本第１０実施例方法においては、図１０（ｃ）に示
すものの替わりに、図１３（ｃ）、図１６（ｃ）、図１
８（ｃ）若しくは図２０（ｃ）に示すもの又は第６実施
例方法に記載されている薄膜コンデンサ２１を具備する
ものを使用することもできる。
してセラミック基板を使用している。また、図２７
（ａ）乃至（ｃ）においては、第１実施例方法の図１０
（ｃ）に示すメタルベース１１と多層配線構造膜１５と
からなるものを使用し、以後の工程を例として示してい
る。本第１０実施例方法においては、図１０（ｃ）に示
すものの替わりに、図１３（ｃ）、図１６（ｃ）、図１
８（ｃ）若しくは図２０（ｃ）に示すもの又は第６実施
例方法に記載されている薄膜コンデンサ２１を具備する
ものを使用することもできる。
【０１７２】先ず、第８実施例方法と同様に、図９
（ａ）乃至（ｅ）並びに図１０（ａ）及び（ｂ）に示す
工程により、メタルベース１１上に多層配線構造膜１５
を積層したものを作製する。
（ａ）乃至（ｅ）並びに図１０（ａ）及び（ｂ）に示す
工程により、メタルベース１１上に多層配線構造膜１５
を積層したものを作製する。
【０１７３】次に、図２７（ａ）に示すように、エッチ
ングレジスト２８を除去し、多層配線構造膜１５の表面
を清浄化し、図２７（ｂ）に示すように、多層配線構造
膜１５の裏面における金属パッド２９を除く領域に接着
剤２２を塗布する。その後、接着剤２２を塗布した領域
の開口部、即ち金属パッド２９の部分に導電性ペースト
２３を配置する。又は、先に導電性ペースト２３を所望
の位置に配置してから、接着剤２２を塗布してもよい。
ングレジスト２８を除去し、多層配線構造膜１５の表面
を清浄化し、図２７（ｂ）に示すように、多層配線構造
膜１５の裏面における金属パッド２９を除く領域に接着
剤２２を塗布する。その後、接着剤２２を塗布した領域
の開口部、即ち金属パッド２９の部分に導電性ペースト
２３を配置する。又は、先に導電性ペースト２３を所望
の位置に配置してから、接着剤２２を塗布してもよい。
【０１７４】次に、図２７（ｃ）に示すように、キャリ
ア基材であるセラミック基板２６の金属パッドが導電性
ペースト２３と接続するように、セラミック基板２６を
多層配線構造膜１５に接合する。図２７（ｂ）において
は、多層配線構造膜１５の表面に接着剤２２及び導電性
ペースト２３を塗布した例を示しているが、接着剤２２
及び導電性ペースト２３をセラミック基板２６に表面に
塗布するか、接着剤２２及び導電性ペースト２３を夫々
多層配線構造膜１５の表面及びセラミック基板２６の表
面のいずれかに別々に塗布して、セラミック基板２６を
多層配線構造膜１５に接合してもよい。以上の工程によ
り、図２７（ｃ）に示すような半導体パッケージ基板３
１ｅが形成される。
ア基材であるセラミック基板２６の金属パッドが導電性
ペースト２３と接続するように、セラミック基板２６を
多層配線構造膜１５に接合する。図２７（ｂ）において
は、多層配線構造膜１５の表面に接着剤２２及び導電性
ペースト２３を塗布した例を示しているが、接着剤２２
及び導電性ペースト２３をセラミック基板２６に表面に
塗布するか、接着剤２２及び導電性ペースト２３を夫々
多層配線構造膜１５の表面及びセラミック基板２６の表
面のいずれかに別々に塗布して、セラミック基板２６を
多層配線構造膜１５に接合してもよい。以上の工程によ
り、図２７（ｃ）に示すような半導体パッケージ基板３
１ｅが形成される。
【０１７５】以後の工程は、図２３（ｃ）と同じであ
る。即ち、半導体素子１６を金属パッド１２に半田ボー
ル１８を介してフリップチップ接続し、その後、多層配
線構造膜１５と半導体素子１６との間の空間にアンダー
フィル１７を流し込んで硬化させる。次いで、セラミッ
ク基板２６の金属パッドにＢＧＡ用半田ボール１９を装
着する。
る。即ち、半導体素子１６を金属パッド１２に半田ボー
ル１８を介してフリップチップ接続し、その後、多層配
線構造膜１５と半導体素子１６との間の空間にアンダー
フィル１７を流し込んで硬化させる。次いで、セラミッ
ク基板２６の金属パッドにＢＧＡ用半田ボール１９を装
着する。
【０１７６】また、本第１０実施例方法の変形例とし
て、本発明装置の第６実施例（図６（ａ）乃至（ｃ）参
照）に記載したように、半導体素子１６を金属パッド１
２にフリップチップ接続した後、プリント基板２４の金
属パッドにＢＧＡ用半田ボール１９を取り付ける替わり
に、プリント基板２４ａのスルーホール３０に接続ピン
２５を取り付けてもよい。
て、本発明装置の第６実施例（図６（ａ）乃至（ｃ）参
照）に記載したように、半導体素子１６を金属パッド１
２にフリップチップ接続した後、プリント基板２４の金
属パッドにＢＧＡ用半田ボール１９を取り付ける替わり
に、プリント基板２４ａのスルーホール３０に接続ピン
２５を取り付けてもよい。
【０１７７】このように、本第１０実施例の製造方法に
よれば、スルーホールが導電物質で埋められているキャ
リア基材又は接続パッドを別に具備しているキャリア基
材を取り付けた半導体パッケージ基板を効率よく製造す
ることができる。また、キャリア基材を多層配線構造膜
１５に接合させる前に、メタルベース１１に半導体素子
１６を嵌入するための開口部を設けることにより、キャ
リア基材を接合した後にメタルベース１１のエッチング
処理を行う必要がなくなり、エッチング処理により損傷
を受けやすいキャリア基材を使用することができる。
よれば、スルーホールが導電物質で埋められているキャ
リア基材又は接続パッドを別に具備しているキャリア基
材を取り付けた半導体パッケージ基板を効率よく製造す
ることができる。また、キャリア基材を多層配線構造膜
１５に接合させる前に、メタルベース１１に半導体素子
１６を嵌入するための開口部を設けることにより、キャ
リア基材を接合した後にメタルベース１１のエッチング
処理を行う必要がなくなり、エッチング処理により損傷
を受けやすいキャリア基材を使用することができる。
【０１７８】次に、本発明方法の第１１実施例について
説明する。図２８（ａ）乃至（ｅ）並びに図２９（ａ）
及び（ｂ）は、本第１１実施例方法に係る半導体装置の
製造方法を工程順に示す部分断面図である。なお、図２
９（ｂ）以降の工程は、図１０（ａ）乃至（ｄ）に示す
工程と同一である。本実施例の製造方法は、メタルベー
スの両面に金属パッド１２を含む多層配線構造膜１５を
形成した後、メタルベースをその厚さ方向において半分
に分割することにより、メタルベースの第２の面を形成
する方法である。即ち、メタルベースの両面に、同時に
多層配線構造膜１５を形成することにより、半導体装置
の生産率を２倍に向上させることができる。なお、図２
８（ａ）乃至（ｅ）及び図２９（ａ）は、第１実施例方
法と同じ工程を示しているが、本実施例方法において
は、第２実施例方法の図１１（ａ）乃至（ｄ）及び図１
２（ａ）乃至（ｃ）又は図１４（ａ）乃至（ｅ）に示す
工程を行い、更に図１３（ａ）乃至（ｄ）に示す工程を
行うことにより半導体装置を製造してもよく、又は、第
３実施例方法の図１５（ａ）乃至（ｆ）に示す工程を行
い、更に図１６（ａ）乃至（ｄ）に示す工程を行うこと
により半導体装置を製造してもよい。また、第６実施例
方法の薄膜コンデンサ２１が設けられたものを使用する
こともできる。なお、各工程間において適宜洗浄及び熱
処理を行う。
説明する。図２８（ａ）乃至（ｅ）並びに図２９（ａ）
及び（ｂ）は、本第１１実施例方法に係る半導体装置の
製造方法を工程順に示す部分断面図である。なお、図２
９（ｂ）以降の工程は、図１０（ａ）乃至（ｄ）に示す
工程と同一である。本実施例の製造方法は、メタルベー
スの両面に金属パッド１２を含む多層配線構造膜１５を
形成した後、メタルベースをその厚さ方向において半分
に分割することにより、メタルベースの第２の面を形成
する方法である。即ち、メタルベースの両面に、同時に
多層配線構造膜１５を形成することにより、半導体装置
の生産率を２倍に向上させることができる。なお、図２
８（ａ）乃至（ｅ）及び図２９（ａ）は、第１実施例方
法と同じ工程を示しているが、本実施例方法において
は、第２実施例方法の図１１（ａ）乃至（ｄ）及び図１
２（ａ）乃至（ｃ）又は図１４（ａ）乃至（ｅ）に示す
工程を行い、更に図１３（ａ）乃至（ｄ）に示す工程を
行うことにより半導体装置を製造してもよく、又は、第
３実施例方法の図１５（ａ）乃至（ｆ）に示す工程を行
い、更に図１６（ａ）乃至（ｄ）に示す工程を行うこと
により半導体装置を製造してもよい。また、第６実施例
方法の薄膜コンデンサ２１が設けられたものを使用する
こともできる。なお、各工程間において適宜洗浄及び熱
処理を行う。
【０１７９】先ず、図２８（ａ）に示すように、厚さ
０．１乃至１．５ｍｍの金属板であるメタルベース１１
ａの両表面にめっきレジスト２７を形成する。図２９
（ｂ）に示す切断後の各メタルベース１１の厚さを０．
１乃至１．５ｍｍとする場合は、図２８（ａ）に示すメ
タルベース１１ａの厚さを、メタルベース１１の厚さの
少なくとも２倍、即ち、０．２乃至３．０ｍｍとする。
めっきレジスト２７を形成する方法は、めっきレジスト
２７が液状ならばスピンコート法、ダイコート法、カー
テンコート法又は印刷法等で積層し、めっきレジスト２
７がドライフィルムであればラミネート法等で積層した
後、乾燥などの処理を施して固め、めっきレジスト２７
が感光性であればフォトリソプロセス等により、また、
非感光性であればレーザ加工法等によりパターニングす
る。
０．１乃至１．５ｍｍの金属板であるメタルベース１１
ａの両表面にめっきレジスト２７を形成する。図２９
（ｂ）に示す切断後の各メタルベース１１の厚さを０．
１乃至１．５ｍｍとする場合は、図２８（ａ）に示すメ
タルベース１１ａの厚さを、メタルベース１１の厚さの
少なくとも２倍、即ち、０．２乃至３．０ｍｍとする。
めっきレジスト２７を形成する方法は、めっきレジスト
２７が液状ならばスピンコート法、ダイコート法、カー
テンコート法又は印刷法等で積層し、めっきレジスト２
７がドライフィルムであればラミネート法等で積層した
後、乾燥などの処理を施して固め、めっきレジスト２７
が感光性であればフォトリソプロセス等により、また、
非感光性であればレーザ加工法等によりパターニングす
る。
【０１８０】次に、図２８（ｂ）に示すように、めっき
レジスト２７の開口部に電解めっき法又は無電解めっき
法により、金、錫及び半田からなる群より選択された少
なくとも１種の金属又はその合金を析出させ、第１の金
属パッド１２の表層部（図示せず）を形成する。次に、
バリアメタル（図示せず）としてニッケルを析出し、更
に銅を析出させて第１の金属パッド１２を形成する。こ
のとき、メタルベース１１を構成する金属と金属パッド
１２の表層部を形成する金属との間で金属間化合物が形
成される場合は、金属パッド１２の表層部を形成する前
にニッケル等のバリアメタルを析出させる。このバリア
メタルはエッチングにより除去できる金属であることが
好ましい。また、後述する図２９（ａ）に示す工程にお
いて金属パッド１２の表面を多層配線構造膜１５の表面
よりも窪ませる場合は、先に、ニッケル等のエッチング
可能な金属を所定の厚さに析出させてから、金属パッド
１２の表層部を構成する金属を析出させ、バリアメタル
としてニッケルを析出し、更に銅を析出させて金属パッ
ド１２を形成する。
レジスト２７の開口部に電解めっき法又は無電解めっき
法により、金、錫及び半田からなる群より選択された少
なくとも１種の金属又はその合金を析出させ、第１の金
属パッド１２の表層部（図示せず）を形成する。次に、
バリアメタル（図示せず）としてニッケルを析出し、更
に銅を析出させて第１の金属パッド１２を形成する。こ
のとき、メタルベース１１を構成する金属と金属パッド
１２の表層部を形成する金属との間で金属間化合物が形
成される場合は、金属パッド１２の表層部を形成する前
にニッケル等のバリアメタルを析出させる。このバリア
メタルはエッチングにより除去できる金属であることが
好ましい。また、後述する図２９（ａ）に示す工程にお
いて金属パッド１２の表面を多層配線構造膜１５の表面
よりも窪ませる場合は、先に、ニッケル等のエッチング
可能な金属を所定の厚さに析出させてから、金属パッド
１２の表層部を構成する金属を析出させ、バリアメタル
としてニッケルを析出し、更に銅を析出させて金属パッ
ド１２を形成する。
【０１８１】次に、図２８（ｃ）に示すように、めっき
レジスト２７を除去した後、表面を清浄化する。次に、
図２８（ｄ）に示すように、メタルベース１１ａの両面
に絶縁層１３を形成する。絶縁層１３を形成する方法
は、絶縁層１３を構成する絶縁樹脂が液状ならば、スピ
ンコート法、ダイコート法、カーテンコート法又は印刷
法等により絶縁樹脂を積層し、また、絶縁樹脂がドライ
フィルムであればラミネート法等により絶縁樹脂を積層
した後、乾燥等の処理をして前記絶縁樹脂を固める。そ
して、前記絶縁樹脂が感光性であればフォトリソプロセ
ス等により、また、前記絶縁樹脂が非感光性であればレ
ーザ加工法等により、前記絶縁樹脂をパターニングして
ビアホール３４を形成し、キュアを行って絶縁樹脂を硬
化させて絶縁樹脂１３を形成する。
レジスト２７を除去した後、表面を清浄化する。次に、
図２８（ｄ）に示すように、メタルベース１１ａの両面
に絶縁層１３を形成する。絶縁層１３を形成する方法
は、絶縁層１３を構成する絶縁樹脂が液状ならば、スピ
ンコート法、ダイコート法、カーテンコート法又は印刷
法等により絶縁樹脂を積層し、また、絶縁樹脂がドライ
フィルムであればラミネート法等により絶縁樹脂を積層
した後、乾燥等の処理をして前記絶縁樹脂を固める。そ
して、前記絶縁樹脂が感光性であればフォトリソプロセ
ス等により、また、前記絶縁樹脂が非感光性であればレ
ーザ加工法等により、前記絶縁樹脂をパターニングして
ビアホール３４を形成し、キュアを行って絶縁樹脂を硬
化させて絶縁樹脂１３を形成する。
【０１８２】次に、図２８（ｅ）に示すように、配線パ
ターンをサブトラクティブ法、セミアディティブ法又は
フルアディティブ法等により形成し、配線層１４を形成
する。このとき、ビアホール３４を導電物質により埋め
込み、配線層１４を金属パッド１２に接続する。
ターンをサブトラクティブ法、セミアディティブ法又は
フルアディティブ法等により形成し、配線層１４を形成
する。このとき、ビアホール３４を導電物質により埋め
込み、配線層１４を金属パッド１２に接続する。
【０１８３】次に、図２９（ａ）に示すように、サブト
ラクティブ法、セミアディティブ法又はフルアディティ
ブ法等による絶縁層１３の形成工程及び配線層１４の形
成工程を繰り返し、更に金属パッド２９を形成する。こ
れにより、金属パッド１２、絶縁層１３、配線層１４及
び金属パッド２９からなる多層配線構造膜１５を形成す
る。
ラクティブ法、セミアディティブ法又はフルアディティ
ブ法等による絶縁層１３の形成工程及び配線層１４の形
成工程を繰り返し、更に金属パッド２９を形成する。こ
れにより、金属パッド１２、絶縁層１３、配線層１４及
び金属パッド２９からなる多層配線構造膜１５を形成す
る。
【０１８４】次に、図２９（ｂ）に示すように、メタル
ベース１１ａをその表面に平行な面に沿ってスライサ又
はウォーターカッタ等により切断し、分割する。即ち、
メタルベース１１ａをその厚み方向において２分割す
る。これにより、メタルベース１１ａを、片面に多層配
線構造膜１５が形成された２枚のメタルベース１１に分
割する。
ベース１１ａをその表面に平行な面に沿ってスライサ又
はウォーターカッタ等により切断し、分割する。即ち、
メタルベース１１ａをその厚み方向において２分割す
る。これにより、メタルベース１１ａを、片面に多層配
線構造膜１５が形成された２枚のメタルベース１１に分
割する。
【０１８５】以後の工程は、図１０（ｂ）乃至（ｄ）に
示す工程と同じである。即ち、多層配線構造膜１５の裏
面及びメタルベース１１の表面に、エッチングレジスト
２８を形成し、多層配線構造膜１５が露出するまでエッ
チングして凹部３２を形成する。エッチングレジスト２
８を除去し、金属パッド１２の表面及び金属パッド２９
の表面を清浄化し、半導体パッケージ基板３１ａを形成
する。
示す工程と同じである。即ち、多層配線構造膜１５の裏
面及びメタルベース１１の表面に、エッチングレジスト
２８を形成し、多層配線構造膜１５が露出するまでエッ
チングして凹部３２を形成する。エッチングレジスト２
８を除去し、金属パッド１２の表面及び金属パッド２９
の表面を清浄化し、半導体パッケージ基板３１ａを形成
する。
【０１８６】次に、図１０（ｄ）に示すように、半導体
素子１６を金属パッド１２に半田ボール１８を介してフ
リップチップ接続し、多層配線構造膜１５と半導体素子
１６との間の空間にアンダーフィル１７を流し込んで硬
化させる。
素子１６を金属パッド１２に半田ボール１８を介してフ
リップチップ接続し、多層配線構造膜１５と半導体素子
１６との間の空間にアンダーフィル１７を流し込んで硬
化させる。
【０１８７】次いで、金属パッド２９にＢＧＡ用半田ボ
ール１９を装着し、図１０（ｄ）に示すような半導体装
置を形成する。
ール１９を装着し、図１０（ｄ）に示すような半導体装
置を形成する。
【０１８８】また、キャリア基材を接合した半導体装置
は、第７実施例方法又は第８実施例方法の工程を行うこ
とにより製造可能である。この際、メタルベース１１ａ
を分割してからキャリア基材を接合してもよいが、キャ
リア基材をメタルベース１１ａの両面に形成されている
多層配線構造膜１５に接合してから、メタルベース１１
を分割してもよい。
は、第７実施例方法又は第８実施例方法の工程を行うこ
とにより製造可能である。この際、メタルベース１１ａ
を分割してからキャリア基材を接合してもよいが、キャ
リア基材をメタルベース１１ａの両面に形成されている
多層配線構造膜１５に接合してから、メタルベース１１
を分割してもよい。
【０１８９】このように、本実施例の製造方法により、
半導体装置の製造コストを低く抑えることができる。
半導体装置の製造コストを低く抑えることができる。
【０１９０】次に、本発明方法の第１２実施例について
説明する。図３０（ａ）乃至（ｆ）並びに図３１（ａ）
及び（ｂ）は、本第１２実施例方法に係る半導体装置の
製造方法を工程順に示す部分断面図である。図３１
（ｂ）以降の工程は、図１０（ａ）乃至（ｄ）に示す工
程と同一である。本実施例の製造方法は、２枚のメタル
ベース１１を張り合わせた後、この張り合わせたメタル
ベース（以下、メタルベース１１ｂという）の両面に多
層配線構造膜１５を形成した後、メタルベース１１ｂを
再び２枚のメタルベース１１に分割することにより、２
枚のメタルベース１１における第２の面を形成する方法
である。即ち、メタルベース１１ｂの両面に同時に多層
配線構造膜１５を形成することにより、半導体装置の生
産率を２倍に向上させることができる。図３０（ａ）乃
至（ｆ）及び図３１（ａ）に示す工程は、第１実施例方
法と同じ工程であるが、第１実施例方法の替わりに第２
実施例方法の図１１（ａ）乃至（ｄ）及び図１２（ａ）
乃至（ｃ）又は図１４（ａ）乃至（ｅ）に示す工程を行
い、更に図１３（ａ）乃至（ｄ）に示す工程を行って半
導体装置を製造してもよく、又は、第３実施例方法の図
１５（ａ）乃至（ｆ）に示す工程を行い、更に図１６
（ａ）乃至（ｄ）に示す工程を行うことにより半導体装
置を製造してもよい。また、第４実施例方法の図１７
（ａ）に示すメタルベース１１を張り合わせた後、図１
７（ｂ）乃至（ｆ）に示す工程を行い、その後図１８
（ａ）乃至（ｄ）に示す工程を行うことにより半導体装
置を製造してもよく、第５実施例方法の図１９（ａ）に
示すメタルベース１１を２枚張り合わせた後、この張り
合わせたメタルベースに対して図１９（ｂ）乃至（ｆ）
に示すような工程を行い、更に図２０（ａ）乃至（ｄ）
に示す工程を行って半導体装置を製造してもよい。さら
に、第６実施例方法の薄膜コンデンサ２１が設けられた
ものを使用することもできる。なお、各工程間において
適宜洗浄及び熱処理を行う。
説明する。図３０（ａ）乃至（ｆ）並びに図３１（ａ）
及び（ｂ）は、本第１２実施例方法に係る半導体装置の
製造方法を工程順に示す部分断面図である。図３１
（ｂ）以降の工程は、図１０（ａ）乃至（ｄ）に示す工
程と同一である。本実施例の製造方法は、２枚のメタル
ベース１１を張り合わせた後、この張り合わせたメタル
ベース（以下、メタルベース１１ｂという）の両面に多
層配線構造膜１５を形成した後、メタルベース１１ｂを
再び２枚のメタルベース１１に分割することにより、２
枚のメタルベース１１における第２の面を形成する方法
である。即ち、メタルベース１１ｂの両面に同時に多層
配線構造膜１５を形成することにより、半導体装置の生
産率を２倍に向上させることができる。図３０（ａ）乃
至（ｆ）及び図３１（ａ）に示す工程は、第１実施例方
法と同じ工程であるが、第１実施例方法の替わりに第２
実施例方法の図１１（ａ）乃至（ｄ）及び図１２（ａ）
乃至（ｃ）又は図１４（ａ）乃至（ｅ）に示す工程を行
い、更に図１３（ａ）乃至（ｄ）に示す工程を行って半
導体装置を製造してもよく、又は、第３実施例方法の図
１５（ａ）乃至（ｆ）に示す工程を行い、更に図１６
（ａ）乃至（ｄ）に示す工程を行うことにより半導体装
置を製造してもよい。また、第４実施例方法の図１７
（ａ）に示すメタルベース１１を張り合わせた後、図１
７（ｂ）乃至（ｆ）に示す工程を行い、その後図１８
（ａ）乃至（ｄ）に示す工程を行うことにより半導体装
置を製造してもよく、第５実施例方法の図１９（ａ）に
示すメタルベース１１を２枚張り合わせた後、この張り
合わせたメタルベースに対して図１９（ｂ）乃至（ｆ）
に示すような工程を行い、更に図２０（ａ）乃至（ｄ）
に示す工程を行って半導体装置を製造してもよい。さら
に、第６実施例方法の薄膜コンデンサ２１が設けられた
ものを使用することもできる。なお、各工程間において
適宜洗浄及び熱処理を行う。
【０１９１】先ず、図３０（ａ）に示すように、厚さ
０．１乃至１．５ｍｍの金属板であるメタルベース１１
を２枚張り合わせてメタルベース１１ｂを形成する。な
お、このときメタルベース１１間に、メタルベース１１
が溶出しないエッチング液に溶出して除去できるような
金属板を挟み込んでもよい。また、凹部３２が形成され
ているメタルベース１１を張り合わせることも可能であ
る。張り合わせは、メタルベース１１の張り合わせる面
に細かい凹凸を形成して、相互に噛み込ませるか、接着
剤を使用してメタルベース１１の全面又は端部のみを接
着するか、又は、溶接等によりメタルベース１１の全面
又は端部のみを接合することによって行う。但し、図３
１（ｂ）に示す工程において、メタルベース１１ｂを再
び２枚のメタルベース１１に分割することを考慮する
と、張り合わせはメタルベース１１の端部のみを接着又
は接合することによって行うことが好ましい。
０．１乃至１．５ｍｍの金属板であるメタルベース１１
を２枚張り合わせてメタルベース１１ｂを形成する。な
お、このときメタルベース１１間に、メタルベース１１
が溶出しないエッチング液に溶出して除去できるような
金属板を挟み込んでもよい。また、凹部３２が形成され
ているメタルベース１１を張り合わせることも可能であ
る。張り合わせは、メタルベース１１の張り合わせる面
に細かい凹凸を形成して、相互に噛み込ませるか、接着
剤を使用してメタルベース１１の全面又は端部のみを接
着するか、又は、溶接等によりメタルベース１１の全面
又は端部のみを接合することによって行う。但し、図３
１（ｂ）に示す工程において、メタルベース１１ｂを再
び２枚のメタルベース１１に分割することを考慮する
と、張り合わせはメタルベース１１の端部のみを接着又
は接合することによって行うことが好ましい。
【０１９２】次に、図３０（ｂ）に示すように、張り合
わせたメタルベース１１ｂの両表面にめっきレジスト２
７を形成する。形成する方法は、めっきレジスト２７が
液状ならばスピンコート法、ダイコート法、カーテンコ
ート法又は印刷法等で積層し、めっきレジスト２７がド
ライフィルムであればラミネート法等で積層した後、乾
燥などの処理を施して固め、めっきレジスト２７が感光
性であればフォトリソプロセス等により、また、非感光
性であればレーザ加工法等によりパターニングする。
わせたメタルベース１１ｂの両表面にめっきレジスト２
７を形成する。形成する方法は、めっきレジスト２７が
液状ならばスピンコート法、ダイコート法、カーテンコ
ート法又は印刷法等で積層し、めっきレジスト２７がド
ライフィルムであればラミネート法等で積層した後、乾
燥などの処理を施して固め、めっきレジスト２７が感光
性であればフォトリソプロセス等により、また、非感光
性であればレーザ加工法等によりパターニングする。
【０１９３】次に、図３０（ｃ）に示すように、めっき
レジスト２７の開口部に電解めっき法又は無電解めっき
法により、金、錫及び半田からなる群より選択された少
なくとも１種の金属又はその合金を析出させ、第１の金
属パッド１２の表層部（図示せず）を形成する。次に、
バリアメタル（図示せず）としてニッケルを析出し、更
に銅を析出させて第１の金属パッド１２を形成する。こ
のとき、メタルベース１１を構成する金属と金属パッド
１２の表層部を形成する金属との間で金属間化合物が形
成される場合は、金属パッド１２の表層部を形成する前
にニッケル等のバリアメタルを析出させる。このバリア
メタルはエッチングにより除去できる金属であることが
好ましい。また、図３１（ａ）に示す後の工程において
金属パッド１２の表面を多層配線構造膜１５の表面より
も窪ませる場合は、先に、ニッケル等のエッチング可能
な金属を所定の厚さに析出させてから、金属パッド１２
の表層部を構成する金属を析出させ、バリアメタルとし
てニッケルを析出し、更に銅を析出させて金属パッド１
２を形成する。
レジスト２７の開口部に電解めっき法又は無電解めっき
法により、金、錫及び半田からなる群より選択された少
なくとも１種の金属又はその合金を析出させ、第１の金
属パッド１２の表層部（図示せず）を形成する。次に、
バリアメタル（図示せず）としてニッケルを析出し、更
に銅を析出させて第１の金属パッド１２を形成する。こ
のとき、メタルベース１１を構成する金属と金属パッド
１２の表層部を形成する金属との間で金属間化合物が形
成される場合は、金属パッド１２の表層部を形成する前
にニッケル等のバリアメタルを析出させる。このバリア
メタルはエッチングにより除去できる金属であることが
好ましい。また、図３１（ａ）に示す後の工程において
金属パッド１２の表面を多層配線構造膜１５の表面より
も窪ませる場合は、先に、ニッケル等のエッチング可能
な金属を所定の厚さに析出させてから、金属パッド１２
の表層部を構成する金属を析出させ、バリアメタルとし
てニッケルを析出し、更に銅を析出させて金属パッド１
２を形成する。
【０１９４】次に、図３０（ｄ）に示すように、めっき
レジスト２７を除去した後、表面を浄化する。
レジスト２７を除去した後、表面を浄化する。
【０１９５】次に、図３０（ｅ）に示すように、絶縁層
１３を形成する。絶縁層１３を形成する方法は、絶縁層
１３を構成する絶縁樹脂が液状ならば、スピンコート
法、ダイコート法、カーテンコート法又は印刷法等によ
り絶縁樹脂を積層し、また、絶縁樹脂がドライフィルム
であればラミネート法等により絶縁樹脂を積層した後、
乾燥等の処理をして前記絶縁樹脂を固める。そして、前
記絶縁樹脂が感光性であればフォトリソプロセス等によ
り、また、前記絶縁樹脂が非感光性であればレーザ加工
法等により、前記絶縁樹脂をパターニングしてビアホー
ル３４を形成し、キュアを行って絶縁樹脂を硬化させて
絶縁樹脂１３を形成する。
１３を形成する。絶縁層１３を形成する方法は、絶縁層
１３を構成する絶縁樹脂が液状ならば、スピンコート
法、ダイコート法、カーテンコート法又は印刷法等によ
り絶縁樹脂を積層し、また、絶縁樹脂がドライフィルム
であればラミネート法等により絶縁樹脂を積層した後、
乾燥等の処理をして前記絶縁樹脂を固める。そして、前
記絶縁樹脂が感光性であればフォトリソプロセス等によ
り、また、前記絶縁樹脂が非感光性であればレーザ加工
法等により、前記絶縁樹脂をパターニングしてビアホー
ル３４を形成し、キュアを行って絶縁樹脂を硬化させて
絶縁樹脂１３を形成する。
【０１９６】次に、図３０（ｆ）に示すように、配線パ
ターンをサブトラクティブ法、セミアディティブ法又は
フルアディティブ法等により形成し、配線層１４を形成
する。このとき、ビアホール３４を導電物質により埋め
込み、配線層１４を金属パッド１２に接続する。
ターンをサブトラクティブ法、セミアディティブ法又は
フルアディティブ法等により形成し、配線層１４を形成
する。このとき、ビアホール３４を導電物質により埋め
込み、配線層１４を金属パッド１２に接続する。
【０１９７】次に、図３１（ａ）に示すように、サブト
ラクティブ法、セミアディティブ法又はフルアディティ
ブ法等による絶縁層１３の形成工程及び配線層１４の形
成工程を繰り返した後、金属パッド２９を形成して多層
配線構造膜１５を形成する。
ラクティブ法、セミアディティブ法又はフルアディティ
ブ法等による絶縁層１３の形成工程及び配線層１４の形
成工程を繰り返した後、金属パッド２９を形成して多層
配線構造膜１５を形成する。
【０１９８】次に、図３１（ｂ）に示すように、メタル
ベース１１ｂを２枚のメタルベース１１に分割する。メ
タルベース１１の全面を張り合わせてある場合は、メタ
ルベース１１ｂの張り合わせ面をスライサ又はウォータ
ーカッタ等により切断し分割する。メタルベース１１の
端部のみ張り合わせた場合は、張り合わせてある端部を
切断して除去することにより分割する。なお、図３０
（ａ）に示す工程において、メタルベース１１間にメタ
ルベース１１が溶出しないエッチング液に溶出する金属
板を挟み込んでいる場合は、この金属板を前記エッチン
グ液でエッチングして除去することにより、メタルベー
ス１１ｂを２枚のメタルベース１１に分割する。この
際、多層配線構造膜１５をエッチング液から保護するた
めに、多層配線構造膜１５の表面にレジストを形成して
も構わない。
ベース１１ｂを２枚のメタルベース１１に分割する。メ
タルベース１１の全面を張り合わせてある場合は、メタ
ルベース１１ｂの張り合わせ面をスライサ又はウォータ
ーカッタ等により切断し分割する。メタルベース１１の
端部のみ張り合わせた場合は、張り合わせてある端部を
切断して除去することにより分割する。なお、図３０
（ａ）に示す工程において、メタルベース１１間にメタ
ルベース１１が溶出しないエッチング液に溶出する金属
板を挟み込んでいる場合は、この金属板を前記エッチン
グ液でエッチングして除去することにより、メタルベー
ス１１ｂを２枚のメタルベース１１に分割する。この
際、多層配線構造膜１５をエッチング液から保護するた
めに、多層配線構造膜１５の表面にレジストを形成して
も構わない。
【０１９９】以後の工程は、図１０（ｂ）乃至（ｄ）に
示す工程と同じである。即ち、多層配線構造膜１５の裏
面及びメタルベース１１の表面に、エッチングレジスト
２８を形成し、多層配線構造膜１５が露出するまでエッ
チングして凹部３２を形成する。エッチングレジスト２
８を除去し、金属パッド１２の表面及び金属パッド２９
の表面を清浄化し、半導体パッケージ基板３１ａを形成
する。
示す工程と同じである。即ち、多層配線構造膜１５の裏
面及びメタルベース１１の表面に、エッチングレジスト
２８を形成し、多層配線構造膜１５が露出するまでエッ
チングして凹部３２を形成する。エッチングレジスト２
８を除去し、金属パッド１２の表面及び金属パッド２９
の表面を清浄化し、半導体パッケージ基板３１ａを形成
する。
【０２００】次に、図１０（ｄ）に示すように、半導体
素子１６を金属パッド１２に半田ボール１８を介してフ
リップチップ接続し、多層配線構造膜１５と半導体素子
１６との間の空間にアンダーフィル１７を流し込んで硬
化させる。次いで、金属パッド２９にＢＧＡ用半田ボー
ル１９を装着し、図１０（ｄ）に示すような半導体装置
を形成する。
素子１６を金属パッド１２に半田ボール１８を介してフ
リップチップ接続し、多層配線構造膜１５と半導体素子
１６との間の空間にアンダーフィル１７を流し込んで硬
化させる。次いで、金属パッド２９にＢＧＡ用半田ボー
ル１９を装着し、図１０（ｄ）に示すような半導体装置
を形成する。
【０２０１】また、キャリア基材を接合した半導体装置
は、第７実施例方法又は第８実施例方法の工程を行うこ
とにより製造可能である。この際、メタルベース１１ｂ
を分割してからキャリア基材を接合してもよいが、キャ
リア基材をメタルベース１１ｂの両面に形成されている
多層配線構造膜１５に接合してから、メタルベース１１
ｂを分割してもよい。
は、第７実施例方法又は第８実施例方法の工程を行うこ
とにより製造可能である。この際、メタルベース１１ｂ
を分割してからキャリア基材を接合してもよいが、キャ
リア基材をメタルベース１１ｂの両面に形成されている
多層配線構造膜１５に接合してから、メタルベース１１
ｂを分割してもよい。
【０２０２】このように、本実施例の製造方法により、
半導体装置の製造コストを低く抑えることができる。
半導体装置の製造コストを低く抑えることができる。
【０２０３】
【発明の効果】以上詳述したように、本発明の半導体パ
ッケージ基板は、平滑なメタルベース上に半導体素子搭
載用の第１の金属パッドを有する多層配線構造膜を積層
しているため、半導体素子搭載部の平坦性が優れてお
り、半導体素子を半導体パッケージ基板に実装する際の
信頼性を向上できる。また、メタルベースを半導体素子
搭載部以外の部分に残すことにより、多層配線構造膜の
反り及び寸法変化を最小限に抑えることができるため、
多層配線構造膜における多ピン化、高密度化及び微細化
が容易になる。更に、メタルベースの変形量は、プリン
ト基板及びセラミック基板の変形量と比較して少ないた
め、多層配線構造膜の高密度化が容易となる。
ッケージ基板は、平滑なメタルベース上に半導体素子搭
載用の第１の金属パッドを有する多層配線構造膜を積層
しているため、半導体素子搭載部の平坦性が優れてお
り、半導体素子を半導体パッケージ基板に実装する際の
信頼性を向上できる。また、メタルベースを半導体素子
搭載部以外の部分に残すことにより、多層配線構造膜の
反り及び寸法変化を最小限に抑えることができるため、
多層配線構造膜における多ピン化、高密度化及び微細化
が容易になる。更に、メタルベースの変形量は、プリン
ト基板及びセラミック基板の変形量と比較して少ないた
め、多層配線構造膜の高密度化が容易となる。
【０２０４】また、本発明の半導体装置は、半導体素子
搭載後の半導体素子の表面とメタルベースの表面とを同
一面上に配置することにより、メタルベースをスティフ
ナとして使用することができる。これにより、基板にス
ティフナを装着する工程を無くすことができるため、半
導体装置の製造コストを低減することができる。更に、
メタルベースにおける多層配線構造膜側の面における開
口部の縁部に金属膜が形成されているため、メタルベー
スから多層配線構造膜に応力が直接印加されることを防
止でき、多層配線構造膜にクラックが発生することを抑
制できるため、半導体装置の信頼性が向上する。
搭載後の半導体素子の表面とメタルベースの表面とを同
一面上に配置することにより、メタルベースをスティフ
ナとして使用することができる。これにより、基板にス
ティフナを装着する工程を無くすことができるため、半
導体装置の製造コストを低減することができる。更に、
メタルベースにおける多層配線構造膜側の面における開
口部の縁部に金属膜が形成されているため、メタルベー
スから多層配線構造膜に応力が直接印加されることを防
止でき、多層配線構造膜にクラックが発生することを抑
制できるため、半導体装置の信頼性が向上する。
【０２０５】更に、半導体素子搭載用の金属パッドの表
面に半田ボールを配置することにより、半導体素子接続
用の半田又は予備半田として使用できるため、フリップ
チップパッドの狭ピッチ化に対応できる。
面に半田ボールを配置することにより、半導体素子接続
用の半田又は予備半田として使用できるため、フリップ
チップパッドの狭ピッチ化に対応できる。
【０２０６】更にまた、メタルベース上に半導体素子搭
載用の金属パッドを形成したのち薄膜コンデンサを形成
することができるために、チップパッド近傍にデカップ
リングコンデンサを設けることができる。
載用の金属パッドを形成したのち薄膜コンデンサを形成
することができるために、チップパッド近傍にデカップ
リングコンデンサを設けることができる。
【０２０７】更にまた、キャリア基材を接続させない半
導体パッケージ基板では、配線長を最短に抑えることが
でき、信号の高速化に対し有効な構造となる。一方、キ
ャリア基材を接続させることにより、容易にグランド機
能を強化し、抵抗及びコンデンサ等の受動部品を付加さ
せることができる。また、マザーボードへの搭載時に発
生する応力をキャリア基材で緩和することができ、二次
実装時の信頼性を向上させることができる。
導体パッケージ基板では、配線長を最短に抑えることが
でき、信号の高速化に対し有効な構造となる。一方、キ
ャリア基材を接続させることにより、容易にグランド機
能を強化し、抵抗及びコンデンサ等の受動部品を付加さ
せることができる。また、マザーボードへの搭載時に発
生する応力をキャリア基材で緩和することができ、二次
実装時の信頼性を向上させることができる。
【０２０８】更にまた、メタルベースの両面に多層配線
構造膜を同時に形成した後、このメタルベースを２枚に
分割することにより、半導体パッケージ基板の生産量を
向上させることができ、半導体装置の低コスト化を図る
ことができる。
構造膜を同時に形成した後、このメタルベースを２枚に
分割することにより、半導体パッケージ基板の生産量を
向上させることができ、半導体装置の低コスト化を図る
ことができる。
【図１】本発明に係る半導体装置の第１実施例を示す図
であって、図１（ａ）は表面側からみた斜視図、（ｂ）
は裏面側からみた斜視図、（ｃ）は部分断面図である。
であって、図１（ａ）は表面側からみた斜視図、（ｂ）
は裏面側からみた斜視図、（ｃ）は部分断面図である。
【図２】本発明に係る半導体装置の第２実施例を示す部
分断面図である。
分断面図である。
【図３】本発明に係る半導体装置の第３実施例を示す部
分断面図である。
分断面図である。
【図４】本発明に係る半導体装置の第４実施例を示す部
分断面図である。
分断面図である。
【図５】本発明に係る半導体装置の第４実施例を示す部
分断面図である。
分断面図である。
【図６】本発明に係る半導体装置の第５実施例を示す図
であって、図５（ａ）は表面側からみた斜視図、（ｂ）
は裏面側からみた斜視図、（ｃ）は部分断面図である。
であって、図５（ａ）は表面側からみた斜視図、（ｂ）
は裏面側からみた斜視図、（ｃ）は部分断面図である。
【図７】本発明に係る半導体装置の第６実施例を示す部
分断面図である。
分断面図である。
【図８】本発明に係る半導体装置の第７実施例を示す部
分断面図である。
分断面図である。
【図９】（ａ）乃至（ｅ）は本発明方法の第１実施例に
係る半導体装置の製造方法を工程順に示す部分断面図で
ある。
係る半導体装置の製造方法を工程順に示す部分断面図で
ある。
【図１０】（ａ）乃至（ｄ）は同じく、この第１実施例
方法における図９の次の工程を工程順に示す部分断面図
である。
方法における図９の次の工程を工程順に示す部分断面図
である。
【図１１】（ａ）乃至（ｄ）は本発明方法の第２実施例
に係る半導体装置の製造方法を工程順に示す部分断面図
である。
に係る半導体装置の製造方法を工程順に示す部分断面図
である。
【図１２】（ａ）乃至（ｃ）は同じく、この第２実施例
方法における図１１の次の工程を工程順に示す部分断面
図である。
方法における図１１の次の工程を工程順に示す部分断面
図である。
【図１３】（ａ）乃至（ｄ）は同じく、この第２実施例
方法における図１２の次の工程を工程順に示す部分断面
図である。
方法における図１２の次の工程を工程順に示す部分断面
図である。
【図１４】（ａ）乃至（ｅ）はこの第２実施例の変形例
に係る半導体装置の製造方法を工程順に示す部分断面図
である。
に係る半導体装置の製造方法を工程順に示す部分断面図
である。
【図１５】（ａ）乃至（ｆ）は本発明方法の第３実施例
に係る半導体装置の製造方法を工程順に示す部分断面図
である。
に係る半導体装置の製造方法を工程順に示す部分断面図
である。
【図１６】（ａ）乃至（ｄ）は同じく、この第３実施例
方法における図１５の次の工程を工程順に示す部分断面
図である。
方法における図１５の次の工程を工程順に示す部分断面
図である。
【図１７】（ａ）乃至（ｆ）は本発明方法の第４実施例
に係る半導体装置の製造方法を工程順に示す部分断面図
である。
に係る半導体装置の製造方法を工程順に示す部分断面図
である。
【図１８】（ａ）乃至（ｄ）は同じく、この第４実施例
方法における図１７の次の工程を工程順に示す部分断面
図である。
方法における図１７の次の工程を工程順に示す部分断面
図である。
【図１９】（ａ）乃至（ｆ）は本発明方法の第５実施例
に係る半導体装置の製造方法を工程順に示す部分断面図
である。
に係る半導体装置の製造方法を工程順に示す部分断面図
である。
【図２０】（ａ）乃至（ｄ）は同じく、この第５実施例
方法における図１９の次の工程を工程順に示す部分断面
図である。
方法における図１９の次の工程を工程順に示す部分断面
図である。
【図２１】（ａ）及び（ｂ）は本発明方法の第６実施例
に係る半導体装置の製造方法を工程順に示す部分断面図
である。
に係る半導体装置の製造方法を工程順に示す部分断面図
である。
【図２２】（ａ）乃至（ｄ）は本発明方法の第７実施例
に係る半導体装置の製造方法を工程順に示す部分断面図
である。
に係る半導体装置の製造方法を工程順に示す部分断面図
である。
【図２３】（ａ）乃至（ｃ）は同じく、この第７実施例
方法における図２２の次の工程を工程順に示す部分断面
図である。
方法における図２２の次の工程を工程順に示す部分断面
図である。
【図２４】（ａ）乃至（ｃ）は本発明方法の第８実施例
に係る半導体装置の製造方法を工程順に示す部分断面図
である。
に係る半導体装置の製造方法を工程順に示す部分断面図
である。
【図２５】（ａ）乃至（ｃ）は本発明方法の第９実施例
に係る半導体装置の製造方法を工程順に示す部分断面図
である。
に係る半導体装置の製造方法を工程順に示す部分断面図
である。
【図２６】（ａ）及び（ｂ）は同じく、この第９実施例
方法における図２５の次の工程を工程順に示す部分断面
図である。
方法における図２５の次の工程を工程順に示す部分断面
図である。
【図２７】（ａ）乃至（ｃ）は本発明方法の第１０実施
例に係る半導体装置の製造方法を工程順に示す部分断面
図である。
例に係る半導体装置の製造方法を工程順に示す部分断面
図である。
【図２８】（ａ）乃至（ｅ）は本発明方法の第１１実施
例に係る半導体装置の製造方法を工程順に示す部分断面
図である。
例に係る半導体装置の製造方法を工程順に示す部分断面
図である。
【図２９】（ａ）及び（ｂ）は同じく、この第１１実施
例方法における図２８の次の工程を工程順に示す部分断
面図である。
例方法における図２８の次の工程を工程順に示す部分断
面図である。
【図３０】（ａ）乃至（ｆ）は本発明方法の第１２実施
例に係る半導体装置の製造方法を工程順に示す部分断面
図である。
例に係る半導体装置の製造方法を工程順に示す部分断面
図である。
【図３１】（ａ）及び（ｂ）は同じく、この第１２実施
例方法における図３０の次の工程を工程順に示す部分断
面図である。
例方法における図３０の次の工程を工程順に示す部分断
面図である。
１１、１１ａ、１１ｂ；メタルベース
１２；金属パッド
１３；絶縁層
１４；配線層
１５；多層配線構造膜
１６；半導体素子
１７；アンダーフィル
１８；半田ボール
１９；ＢＧＡ用半田ボール
２０；半田ボール
２１；薄膜コンデンサ
２２；接着剤
２３；導電性ペースト
２４、２４ａ；プリント基板
２５；接続ピン
２６；セラミック基板
２７；レジスト
２８；レジスト
２９；金属パッド
３０；スルーホール
３１ａ〜３１ｅ；半導体パッケージ基板
３２；凹部
３３；凹部
３４；ビアホール
３５；金属膜
３６；レジスト
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 松井 孝二
東京都港区芝五丁目７番１号 日本電気
株式会社内
(56)参考文献 特開2000−82722（ＪＰ，Ａ)
特開2001−144245（ＪＰ，Ａ)
特開2001−185653（ＪＰ，Ａ)
特開2001−352007（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12 501
Claims (17)
- 【請求項１】 金属板からなり開口部を有するメタルベ
ースと、前記メタルベースの表面上に直接積層された多
層配線構造膜と、を有し、前記多層配線構造膜は、前記
メタルベースに接する第１の面における前記開口部内の
領域に形成されその表面が前記第１の面よりも窪んだ位
置にある第１の金属パッドを有することを特徴とする半
導体パッケージ基板。 - 【請求項２】 前記多層配線構造膜は、交互に積層され
た複数の配線層及び絶縁層と、前記絶縁層に設けられ前
記配線層間を接続するビアと、前記第１の面の反対側の
第２の面に形成された第２の金属パッドとを有し、前記
第２の金属パッドは前記配線層及び前記ビアを介して前
記第１の金属パッドに接続されていることを特徴とする
請求項１に記載の半導体パッケージ基板。 - 【請求項３】 前記メタルベースにおける前記多層配線
構造膜側の面における前記開口部の縁部に金属膜が形成
されていることを特徴とする請求項１又は２に記載の半
導体パッケージ基板。 - 【請求項４】 少なくとも１個の前記第１の金属パッド
と前記配線層との間に薄膜コンデンサを有することを特
徴とする請求項１乃至３のいずれか１項に記載の半導体
パッケージ基板。 - 【請求項５】 前記メタルベースは、ステンレス、鉄、
ニッケル、銅及びアルミニウムからなる群から選択され
た少なくとも１種の金属又はその合金からなることを特
徴とする請求項１乃至４のいずれか１項に記載の半導体
パッケージ基板。 - 【請求項６】 前記第１の金属パッドの表層部分は、
金、錫及び半田からなる群から選択された少なくとも１
種の金属又はその合金により覆われていることを特徴と
する請求項１乃至５のいずれか１項に記載の半導体パッ
ケージ基板。 - 【請求項７】 前記絶縁層は、エポキシ樹脂、エポキシ
アクリレート樹脂、ウレタンアクリレート樹脂、ポリエ
ステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ
（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）及びＰＢＯ（ｐ
ｏｌｙｂｅｎｚｏｘａｚｏｌｅ）からなる群から選択さ
れた１種又は２種以上の有機樹脂からなる層が積層され
たものであることを特徴とする請求項２乃至６のいずれ
か１項に記載の半導体パッケージ基板。 - 【請求項８】 前記多層配線構造膜の前記第２の面上に
配置され、前記第２の金属パッドに接続されたキャリア
基材を有することを特徴とする請求項２乃至７のいずれ
か１項に記載の半導体パッケージ基板。 - 【請求項９】 前記キャリア基材が前記第２の金属パッ
ドに導電性ペースト又は異方導電膜を介して接続されて
いることを特徴とする請求項８に記載の半導体パッケー
ジ基板。 - 【請求項１０】 前記キャリア基材は、少なくとも１層
の配線層を有するプリント基板、セラミック基板又は有
機無機複合基板のいずれかであることを特徴とする請求
項８又は９に記載の半導体パッケージ基板。 - 【請求項１１】 前記キャリア基材が抵抗を有すること
を特徴とする請求項８乃至１０のいずれか１項に記載の
半導体パッケージ基板。 - 【請求項１２】 前記キャリア基材がコンデンサを有す
ることを特徴とする請求項８乃至１１のいずれか１項に
記載の半導体パッケージ基板。 - 【請求項１３】 前記キャリア基材がグランド機能を有
することを特徴とする請求項８乃至１２のいずれか１項
に記載の半導体パッケージ基板。 - 【請求項１４】 前記キャリア基材における前記多層配
線構造膜が配置されていない側の表面に半田ボール又は
接続ピンが配置され、この半田ボール又は接続ピンは前
記キャリア基材を介して前記第２の金属パッドに接続さ
れていることを特徴とする請求項８乃至１３のいずれか
１項に記載の半導体パッケージ基板。 - 【請求項１５】 請求項１乃至１４のいずれか１項に記
載の半導体パッケージ基板と、この半導体パッケージ基
板における前記メタルベースの前記開口部内に嵌入され
前記第１の金属パッドに接続された半導体素子と、を有
することを特徴とする半導体装置。 - 【請求項１６】 前記半導体素子が、低融点金属又は導
電性樹脂のいずれかの材料により前記第１の金属パッド
にフリップチップ接続されていることを特徴とする請求
項１５に記載の半導体装置。 - 【請求項１７】 前記半導体素子が、低融点金属、有機
樹脂又は金属混入樹脂からなる群から選択された少なく
とも１種の材料により前記多層配線構造膜に連結されて
いることを特徴とする請求項１５又は１６に記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001196600A JP3498732B2 (ja) | 2000-06-30 | 2001-06-28 | 半導体パッケージ基板及び半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000199634 | 2000-06-30 | ||
| JP2000-199634 | 2000-06-30 | ||
| JP2001196600A JP3498732B2 (ja) | 2000-06-30 | 2001-06-28 | 半導体パッケージ基板及び半導体装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003299312A Division JP3931862B2 (ja) | 2000-06-30 | 2003-08-22 | 半導体素子搭載用配線基板、その製造方法、半導体装置及びその製造方法 |
| JP2003299304A Division JP3838232B2 (ja) | 2000-06-30 | 2003-08-22 | 半導体パッケージ基板の製造方法及び半導体装置製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002083893A JP2002083893A (ja) | 2002-03-22 |
| JP3498732B2 true JP3498732B2 (ja) | 2004-02-16 |
Family
ID=26595180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001196600A Expired - Lifetime JP3498732B2 (ja) | 2000-06-30 | 2001-06-28 | 半導体パッケージ基板及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3498732B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003039219A1 (fr) * | 2001-10-31 | 2003-05-08 | Shinko Electric Industries Co., Ltd. | Procede de fabrication de carte de circuits imprimes multicouches pour dispositif a semiconducteur |
| JP3990962B2 (ja) * | 2002-09-17 | 2007-10-17 | 新光電気工業株式会社 | 配線基板の製造方法 |
| JP3617647B2 (ja) * | 2002-11-08 | 2005-02-09 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| JP3883497B2 (ja) * | 2002-11-19 | 2007-02-21 | 新光電気工業株式会社 | 半導体パッケージの製造方法 |
| JP2004186265A (ja) * | 2002-11-29 | 2004-07-02 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
| WO2004060660A1 (ja) | 2002-12-27 | 2004-07-22 | Nec Corporation | シート材及び配線板 |
| JP2004214265A (ja) * | 2002-12-27 | 2004-07-29 | Kyushu Hitachi Maxell Ltd | 半導体装置および半導体装置の製造方法 |
| CN1306610C (zh) * | 2003-12-05 | 2007-03-21 | 威盛电子股份有限公司 | 芯片的导线布局结构 |
| CN100350608C (zh) * | 2004-01-09 | 2007-11-21 | 日月光半导体制造股份有限公司 | 多芯片封装体 |
| JP4541763B2 (ja) | 2004-01-19 | 2010-09-08 | 新光電気工業株式会社 | 回路基板の製造方法 |
| JP4597561B2 (ja) * | 2004-04-09 | 2010-12-15 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
| JP4063240B2 (ja) * | 2004-04-21 | 2008-03-19 | 日本電気株式会社 | 半導体装置搭載基板とその製造方法、並びに半導体パッケージ |
| JP3961537B2 (ja) | 2004-07-07 | 2007-08-22 | 日本電気株式会社 | 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法 |
| JP4528062B2 (ja) | 2004-08-25 | 2010-08-18 | 富士通株式会社 | 半導体装置およびその製造方法 |
| JP4768994B2 (ja) | 2005-02-07 | 2011-09-07 | ルネサスエレクトロニクス株式会社 | 配線基板および半導体装置 |
| CN101124861B (zh) | 2005-11-02 | 2011-03-30 | 揖斐电株式会社 | 半导体装置用多层印刷线路板及其制造方法 |
| JP4955648B2 (ja) * | 2006-03-07 | 2012-06-20 | 日本電気株式会社 | 電子デバイスパッケージ、モジュール、および電子機器 |
| JP2007311642A (ja) * | 2006-05-19 | 2007-11-29 | Sharp Corp | 多層プリント配線板の製造方法 |
| US7911038B2 (en) | 2006-06-30 | 2011-03-22 | Renesas Electronics Corporation | Wiring board, semiconductor device using wiring board and their manufacturing methods |
| JP5117692B2 (ja) | 2006-07-14 | 2013-01-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2010118635A (ja) | 2008-11-12 | 2010-05-27 | Ibiden Co Ltd | 多層プリント配線板 |
| TWI474417B (zh) * | 2014-06-16 | 2015-02-21 | Phoenix Pioneer Technology Co Ltd | 封裝方法 |
| US11404310B2 (en) * | 2018-05-01 | 2022-08-02 | Hutchinson Technology Incorporated | Gold plating on metal layer for backside connection access |
-
2001
- 2001-06-28 JP JP2001196600A patent/JP3498732B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002083893A (ja) | 2002-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3498732B2 (ja) | 半導体パッケージ基板及び半導体装置 | |
| US7696007B2 (en) | Semiconductor package board using a metal base | |
| US7791186B2 (en) | Wiring board, semiconductor device in which wiring board is used, and method for manufacturing the same | |
| JP3591524B2 (ja) | 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ | |
| JP4243117B2 (ja) | 半導体パッケージとその製造方法および半導体装置 | |
| US8039756B2 (en) | Multilayered wiring board, semiconductor device in which multilayered wiring board is used, and method for manufacturing the same | |
| US7541278B2 (en) | Interconnect substrate, semiconductor device, methods of manufacturing the same, circuit board, and electronic equipment | |
| WO2010041630A1 (ja) | 半導体装置及びその製造方法 | |
| WO2010010911A1 (ja) | 半導体装置及びその製造方法 | |
| JP4921354B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2002198462A (ja) | 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ | |
| JP2003158239A (ja) | マルチチップ回路モジュール及びその製造方法 | |
| US7489517B2 (en) | Die down semiconductor package | |
| JP2000003980A (ja) | 半導体搭載用回路基板及びその製造方法 | |
| JP4434163B2 (ja) | 半導体パッケージ基板の製造方法及び半導体装置の製造方法 | |
| JP2001144245A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP5029581B2 (ja) | 半導体パッケージの製造方法 | |
| JP2002217354A (ja) | 半導体装置 | |
| JP2001250902A (ja) | 半導体パッケージ及びその製造方法 | |
| JP3838232B2 (ja) | 半導体パッケージ基板の製造方法及び半導体装置製造方法 | |
| JP4063240B2 (ja) | 半導体装置搭載基板とその製造方法、並びに半導体パッケージ | |
| JP3931862B2 (ja) | 半導体素子搭載用配線基板、その製造方法、半導体装置及びその製造方法 | |
| US6913814B2 (en) | Lamination process and structure of high layout density substrate | |
| KR100665366B1 (ko) | 캐패시터 내장형 인쇄회로기판과 그 제조방법 | |
| JPH07202066A (ja) | 半導体の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3498732 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |