JP4434163B2 - 半導体パッケージ基板の製造方法及び半導体装置の製造方法 - Google Patents

半導体パッケージ基板の製造方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4434163B2
JP4434163B2 JP2006068422A JP2006068422A JP4434163B2 JP 4434163 B2 JP4434163 B2 JP 4434163B2 JP 2006068422 A JP2006068422 A JP 2006068422A JP 2006068422 A JP2006068422 A JP 2006068422A JP 4434163 B2 JP4434163 B2 JP 4434163B2
Authority
JP
Japan
Prior art keywords
metal
forming
multilayer wiring
wiring structure
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006068422A
Other languages
English (en)
Other versions
JP2006157065A (ja
Inventor
克 菊池
直典 下戸
和宏 馬場
孝二 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006068422A priority Critical patent/JP4434163B2/ja
Publication of JP2006157065A publication Critical patent/JP2006157065A/ja
Application granted granted Critical
Publication of JP4434163B2 publication Critical patent/JP4434163B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は金属基板を使用する半導体パッケージ基板の製造方法及びそれを使用する半導体装置の製造方法に関し、特に、半導体素子の搭載部の平滑性に優れ半導体装置の信頼性を向上させる半導体パッケージ基板の製造方法及び半導体装置の製造方法に関する。
従来、多層配線基板、例えば半導体素子を搭載する多層配線基板として、特許文献1(特開平8−330474号公報)に開示されているような高密度な配線が可能なセラミック多層配線基板が多く使用されている。このセラミック多層配線基板は、アルミナ等からなる絶縁基板と、その表面に形成されたW及びMo等の高融点金属からなる配線導体とから構成されており、この絶縁基板の一部分に凹部が形成され、この凹部に半導体素子が収納され、蓋体により封止されるものである。
また、最近では特許文献2(特開平11−17058号公報)及び特許文献3(特許第2679681号)に開示されているように、絶縁材料には有機樹脂を使用しエッチング法及びめっき法により銅配線を形成することで微細な回路を形成して多層化するプリント基板、例えば、ビルドアップ基板が使用されている。絶縁材料に有機樹脂を使用する有機樹脂多層配線基板は、多数の半導体素子を搭載したマルチチップモジュール(MCM)等への適用も提案されている。このようなプリント基板、特に、プリント基板上に絶縁層の薄膜を形成してゆくビルドアップ基板は、表層に微細な回路を形成できるため、回路の高密度化に有効である。
更に、チップサイズパッケージ(CSP)及びボールグリッドアレイ(BGA)の形態として、特開2000−58701号公報に示されているポリイミド系等のフィルムに銅配線を形成したテープタイプの基板が使用されている。
特開平8−330474号公報 特開平11−17058号公報 特許第2679681号
しかしながら、従来の技術には以下に示すような問題点がある。セラミック多層配線基板において絶縁基板を構成するセラミックは、硬くて脆い性質を有することから、製造工程及び搬送工程において欠け及び割れ等の損傷が発生しやすく、損傷が発生すると半導体素子の気密封止性が損なわれるため不良品となり、セラミック多層配線基板の歩留まりが低下するという問題点がある。
また、セラミック多層配線基板は、焼成前のグリーンシート上に配線を印刷し、各シートを積層して焼成させて製造される。この製造工程において、高温での焼成により収縮が生じるために、焼成後の基板には反り、変形及び寸法のばらつき等の形状不良が発生しやすいという問題点がある。このような形状不良の発生により、高密度化された回路基板及びフリップチップ等の基板に要求される厳しい平坦性に対して、十分に対応できない。即ち、このような形状不良により、回路の多ピン化、高密度化及び微細化が阻害されると共に、半導体素子の搭載部の平坦性が失われるため、半導体素子と基板との間のフリップチップ接続された部分にクラック及びはがれ等が発生しやすく、半導体装置の信頼性を低下させるという問題点がある。
更に、ビルドアップ基板においては、コア材に使用しているプリント基板と表層に形成される絶縁樹脂膜との熱膨張差から基板の反りが発生する。この反りも多ピン化している半導体素子をフリップチップ接続する際の障害となり、前述の如く、回路の高密度化を阻害すると共に、ビルドアップ基板の歩留まりを低下させる。
更にまた、ポリイミド系等のテープを使用する基板においては、半導体素子を搭載する際のテープ基材の伸縮による位置ずれが大きく、回路の高密度化へ対応が十分にできないという問題点がある。
更にまた、従来の基板においては、基板上に多層配線構造膜を形成し、この多層配線構造膜の上に半導体素子を搭載しているため、半導体素子の搭載部には多層化による波打ちが発生し、多層配線構造膜と半導体素子との接続が不安定になるという問題点もある。
更にまた、従来の半導体装置において、基板の剛性を向上させるためにはスティフナを装着する必要がある。例えば、複数の半導体素子を覆う大きなヒートシンクを装着する場合は、基板とヒートシンクの間における半導体素子と半導体素子との隙間にスティフナを挿入している。この方法により、基板の剛性は向上するものの半導体装置の製造工程が煩雑になり、半導体装置における製造コストの上昇を招いている。
本発明はかかる問題点に鑑みてなされたものであって、従来の半導体パッケージ基板を改良し、多層配線基板の平坦性を向上させることにより、多ピン化、高密度化及び微細化が容易で信頼性が高く、且つ、スティフナを装着する必要がない新規な半導体パッケージ基板の製造方法及び半導体装置の製造方法を提供することを目的とする。
本発明に係る半導体パッケージ基板の製造方法は、金属板からなるメタルベースの表裏面としての第1及び第2の面に夫々複数個の第1の金属パッドを形成する工程と、前記メタルベースにおける前記第1及び第2の面上に、絶縁層と配線層からなり表面に複数個の第2の金属パッドを有し前記第2の金属パッドは夫々前記配線層を介して前記第1の金属パッドに接続されるように多層配線構造膜を形成する工程と、前記メタルベースをその厚み方向において2枚に分割する工程と、前記分割された夫々のメタルベースにおいて前記第1の金属パッドが形成されている領域を含むように開口部を形成し前記第1の金属パッドを露出させる工程と、を有することを特徴とする。
本発明に係る他の半導体パッケージ基板の製造方法は、金属板からなる2枚のメタルベースを相互に張り合わせる工程と、前記張り合わされたメタルベースの表裏面としての第1及び第2の面に夫々複数個の第1の金属パッドを形成する工程と、前記張り合わされたメタルベースにおける前記第1及び第2の面上に、絶縁層と配線層からなり表面に複数個の第2の金属パッドを有し前記第2の金属パッドは夫々前記配線層を介して前記第1の金属パッドに接続されるように多層配線構造膜を形成する工程と、前記張り合わされたメタルベースを再度2枚のメタルベースに分割する工程と、前記分割された夫々のメタルベースにおいて前記第1の金属パッドが形成されている領域を含むように開口部を形成し前記第1の金属パッドを露出させる工程と、を有することを特徴とする。
本発明においては、平坦なメタルベースを基板として多層配線構造膜を積層し、その後、メタルベースにおける半導体素子を嵌入する予定の領域に開口部を設けることにより、多層配線構造膜の平坦性を向上させることができ、特に、多層配線構造膜における半導体素子を接続する面の平坦性を向上させることができる。また、本発明により、平坦なメタルベース上に多層配線構造膜が積層されているため多層配線構造膜の平坦性が向上し、また、メタルベースが多層配線構造膜の補強材として機能するため多層配線構造膜の変形が抑制され回路の多ピン化、高密度化及び微細化が可能な半導体パッケージ基板を製造することができる。
これにより、前記メタルベースにおける前記多層配線構造膜側の面における前記開口部の縁部に金属膜を形成することができる。これにより、メタルベースから多層配線構造膜に印加される応力を緩和し、多層配線構造膜にクラックが発生することを抑制することができる。
本発明に係る半導体装置の製造方法は、前記方法により製造された半導体パッケージ基板の第1の金属パッドに、半導体素子を接続することを特徴とする。
本発明においては、半導体素子をメタルベースの開口部内に嵌入し、この半導体素子を波打ちがなく平坦性が良好な多層配線構造膜の最表面に接続するため、多層配線構造膜と半導体素子の接続部における信頼性が向上する。
以上詳述したように、本発明の方法により製造される半導体パッケージ基板は、平滑なメタルベース上に半導体素子搭載用の第1の金属パッドを有する多層配線構造膜を積層しているため、半導体素子搭載部の平坦性が優れており、半導体素子を半導体パッケージ基板に実装する際の信頼性を向上できる。また、メタルベースを半導体素子搭載部以外の部分に残すことにより、多層配線構造膜の反り及び寸法変化を最小限に抑えることができるため、多層配線構造膜における多ピン化、高密度化及び微細化が容易になる。更に、メタルベースの変形量は、プリント基板及びセラミック基板の変形量と比較して少ないため、多層配線構造膜の高密度化が容易となる。
また、本発明の方法により製造される半導体装置は、半導体素子搭載後の半導体素子の表面とメタルベースの表面とを同一面上に配置することにより、メタルベースをスティフナとして使用することができる。これにより、基板にスティフナを装着する工程を無くすことができるため、半導体装置の製造コストを低減することができる。更に、メタルベースにおける多層配線構造膜側の面における開口部の縁部に金属膜が形成されているため、メタルベースから多層配線構造膜に応力が直接印加されることを防止でき、多層配線構造膜にクラックが発生することを抑制できるため、半導体装置の信頼性が向上する。
更に、半導体素子搭載用の金属パッドの表面に半田ボールを配置することにより、半導体素子接続用の半田又は予備半田として使用できるため、フリップチップパッドの狭ピッチ化に対応できる。
更にまた、メタルベース上に半導体素子搭載用の金属パッドを形成したのち薄膜コンデンサを形成することができるために、チップパッド近傍にデカップリングコンデンサを設けることができる。
更にまた、キャリア基材を接続させない半導体パッケージ基板では、配線長を最短に抑えることができ、信号の高速化に対し有効な構造となる。一方、キャリア基材を接続させることにより、容易にグランド機能を強化し、抵抗及びコンデンサ等の受動部品を付加させることができる。また、マザーボードへの搭載時に発生する応力をキャリア基材で緩和することができ、二次実装時の信頼性を向上させることができる。
更にまた、本発明は、メタルベースの両面に多層配線構造膜を同時に形成した後、このメタルベースを2枚に分割するので、半導体パッケージ基板の生産量を向上させることができ、半導体装置の低コスト化を図ることができる。
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。先ず、本発明に係る半導体パッケージ基板及び半導体装置の実施形態について説明する。
図1は、本発明装置の第1実施形態に係る半導体パッケージ基板及び半導体装置の構成を示す図であり、図1(a)は表面側からみた半導体装置の斜視図、図1(b)は裏面側からみた半導体装置の斜視図、図1(c)は部分断面図である。本実施形態は、本発明をフルグリッドBGAに適用した場合のものである。
図1(a)乃至(c)に示す半導体装置は、半導体パッケージ基板31a及びこの半導体パッケージ基板31aに実装された半導体素子16から構成される。図1(a)に示すように、この半導体パッケージ基板31aにおいては、金属板からなるメタルベース11上に多層配線構造膜15が形成されている。このメタルベース11にはその中央に貫通する開口部が形成されており、この開口部内に半導体素子16が嵌入され、多層配線構造膜15上に搭載されている。図1(b)及び(c)に示すように、多層配線構造膜15におけるメタルベース11及び半導体素子16が配置されていない側の面(以下、多層配線構造膜15の裏面という)には第2の金属パッド29が設けられており、この第2の金属パッド29上にはBGA用半田ボール19が搭載されている。
図1(c)に示すように、多層配線構造膜15におけるメタルベース11及び半導体素子16が配置されている側の面(以下、多層配線構造膜15の表面という)のメタルベース11の開口部内には半導体素子16を搭載するための第1の金属パッド12が設けられており、第1の金属パッド12は半導体素子16の半田ボール18に接続されている。また、多層配線構造膜15には、所定のパターンを有する配線及びこの配線間に充填された絶縁性樹脂とから構成される配線層14と、有機樹脂からなる絶縁層13とが交互に積層されている。
多層配線構造膜15は、ビルドアップ工法で使用されているサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により積層され、メタルベース11上に形成される。サブトラクティブ法は、例えば特開平10−51105号公報に開示されているように、基板又は樹脂上の銅箔をエッチングして回路パターンとする方法である。セミアディティブ法は、例えば特開平9−64493号公報に開示されているように、給電層を形成した後にレジスト内に電解めっきを析出させ、レジストを除去後に給電層をエッチングして回路パターンとする方法である。フルアディティブ法は、例えば特開平6−334334号公報に開示されているように、基板又は樹脂の表面を活性化させた後にレジストでパターンを形成し、このレジストを絶縁層として無電解めっき法により回路パターンを形成する方法である。
半導体素子16は、メタルベース11の開口部、即ち、多層配線構造膜15の表面側に嵌入され、半田ボール18により多層配線構造膜15の第1の金属パッド12に接続されており、半導体素子16と多層配線構造膜15の間の空間における半田ボール18間にはアンダーフィル17が充填されている。
また、BGA用半田ボール19は第2の金属パッド29に接続されており、第2の金属パッド29は配線層14の最上層に接続されており、配線層14の各層は絶縁層13内のビアを介して互いに接続されており、配線層14の最下層は絶縁層13内のビアを介して第1の金属パッド12に接続されており、第1の金属パッド12は半田ボール18を介して半導体素子16に接続されている。
メタルベース11は、ステンレス、鉄、ニッケル、銅及びアルミニウムからなる群から選択された少なくとも1種の金属又はその合金から構成されることができるが、ステンレス及び銅合金が取り扱いの面で最適である。また、メタルベース11の厚さは0.1乃至1.5mmが適している。
半導体素子搭載用の第1の金属パッド12における半田ボール18と接続する表面を構成する材料は、金、錫若しくは半田のうちいずれかの金属又はその合金が適している。本実施形態においては、金属パッド12の表面は金により構成されている。また、図1(c)において、金属パッド12と半田ボール18との接触面は多層配線構造膜15の表面と同一面上にあるが、金属パッド12の表面を多層配線構造膜15の表面よりも窪んでいる形状とし、この窪みに半田ボール18のダムとしての機能を持たせることも可能である。
絶縁層13は、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、BCB(benzocyclobutene)及びPBO(polybenzoxazole)からなる群から選択された1種又は2種以上の有機樹脂により形成されている。これらの有機樹脂のうちの1種を配線層14間の全ての絶縁層13に使用してもよいし、前記有機樹脂の2種以上の層を混在させて配線層14間に配置してもよい。本実施形態においては、絶縁層13は例えばポリイミド樹脂により形成するが、例えば、最下層の絶縁層13をポリイミド樹脂により形成し、2層目以降をエポキシ樹脂により形成してもよい。
配線層14における配線を構成する金属は、コストの観点から銅が最適であるが、金、銀、アルミニウム及びニッケルからなる群から選択された少なくとも1種の金属又はその合金も使用可能である。本実施形態においては、配線層14における配線は銅から構成されている。
本第1実施形態に係る半導体装置は半導体パッケージ基板31aに半導体素子16が実装されている。次に、この実装方法について説明する。先ず、半導体素子16を半田ボール18により金属パッド12にフリップチップ接続し、アンダーフィル17を半導体素子16と多層配線構造膜15との間の空間に流し込み、硬化させる。次いで、多層配線構造膜15における金属パッド29にBGA用半田ボール19を装着する。この工程により図1(a)乃至(c)に示す半導体装置が製造される。図1(c)では、半導体素子16が金属パッド12に半田ボール18を介してフリップチップ接続されている例を示しているが、半導体素子16をフェイスアップの状態で多層配線構造膜15の表面に取り付け、ワイヤーボンディング等の手段により半導体素子16を多層配線構造膜15に電気的に接続してもよい。
上述の如く構成された第1実施形態の半導体パッケージ基板においては、平坦なメタルベース11上に多層配線構造膜15を設けているため、多層配線構造膜15の平坦性が良好である。また、本実施形態の半導体装置は、半導体素子16がメタルベース11の開口部内に嵌入され、波打ちがなく平坦な多層配線構造膜15の最表面に接続されているため、多層配線構造膜15と半導体素子16との接続部が安定し信頼性が高い。更に、半導体素子16における多層配線構造膜15と接続されていない側の面(以下、半導体素子16の表面という)を、メタルベース11における多層配線構造膜15と接合されていない側の面(以下、メタルベース11の表面という)と同一面上に配置することにより、メタルベース11に、多層配線構造膜15の垂直方向の変位を拘束し座屈強度を向上させるスティフナとしての機能を持たせることができる。また、半導体素子16の表面とメタルベース11の表面とを同一面上に配置しない場合は、メタルベース11を多層配線構造膜15の変形を抑えるフレームとして使用できる。更に、メタルベース11は金属から構成されているため、最表層のグランドとしての機能を付加することもできる。
次に、本発明の半導体パッケージ基板及び半導体装置の第2実施形態について説明する。図2は、本実施形態に係る半導体パッケージ基板を使用した半導体装置の構成を示す部分断面図である。本実施形態に係る半導体パッケージ基板の特徴は、メタルベース11の開口部に金属膜35が設けられている点である。
本第2実施形態に係る半導体装置は半導体パッケージ基板31bに半導体素子16が実装されている。また、メタルベース11における多層配線構造膜15側の面における開口部の縁部に金属膜35が形成されている。多層配線構造膜15には金属膜35を嵌入するための凹部が形成されており、金属膜35はこの凹部内に配置されている。本第2実施形態に係る半導体装置における上記以外の構成は、前述の第1実施形態に係る半導体装置の構成と同一である。
次に、半導体素子16を半導体パッケージ基板31bに実装する方法について説明する。先ず、半導体素子16をメタルベース11の開口部内に配置された金属パッド12に半田ボール18を介してフリップチップ接続する。次に、アンダーフィル17を半導体素子16と多層配線構造膜15との間の空間に流し込み、硬化させる。次いで、多層配線構造膜15における金属パッド29に、BGA用半田ボール19を装着する。上述の工程により図2に示す半導体装置が製造される。また、第1実施形態と同様に、半導体素子16と多層配線構造膜15との接続は、ワイヤーボンディングにより接続してもよい。
本第2実施形態の半導体装置においては、金属膜35がメタルベース11における多層配線構造膜15側の面における開口部の縁部に形成されているため、メタルベース11の存在によりメタルベース11から多層配線構造膜15に印加される応力を緩和し、この応力が多層配線構造膜15に直接加わることを防止できる。これにより、この応力に起因して多層配線構造膜15にクラックが発生することを抑えることができる。
次に、本発明の半導体パッケージ基板及び半導体装置の第3実施形態について説明する。図3は、本実施形態に係る半導体パッケージ基板を使用した半導体装置の構成を示す部分断面図である。本実施形態に係る半導体パッケージ基板の特徴は、金属パッド12の表面に半田ボール20が設けられ、半田ボール20は多層配線構造膜15の表面から突出している点である。本実施形態の半導体装置における半田ボール20以外の部分の構成は、第1実施形態又は第2実施形態の半導体装置と同一である。
本第3実施形態に係る半導体装置は半導体パッケージ基板31cに半導体素子16が実装されている。次に、この実装方法について説明する。先ず、半導体素子16をメタルベース11の開口部内に配置された金属パッド12に半田ボール20を介してフリップチップ接続する。このとき、半導体素子16は半田ボール18を具備していなくてもよいが、もし半田ボール18を具備している場合は、半田ボール18及び半田ボール20を介して、半導体素子16を金属パッド12に接続する。次に、アンダーフィル17を半導体素子16と多層配線構造膜15との間の空間に流し込み、硬化させる。次いで、多層配線構造膜15における金属パッド29に、BGA用半田ボール19を装着する。上述の工程により図3に示す半導体装置が製造される。また、第1実施形態及び第2実施形態と同様に、半導体素子16と多層配線構造膜15との接続は、ワイヤーボンディングにより接続してもよい。
本第3実施形態の半導体装置においては、半導体素子16を多層配線構造膜15にフリップチップ接続するときに、半田ボール20が半田又は予備半田として機能するため、フリップチップパッドの狭ピッチ化を図ることができる。また、半導体素子16は半田ボール18を具備している必要がなくなる。
次に、本発明の半導体パッケージ基板及び半導体装置の第4実施形態について説明する。図4及び図5は、本実施形態に係る半導体装置の構成を示す部分断面図である。本実施形態の半導体パッケージ基板の特徴は、金属パッド12に薄膜コンデンサ21が取り付けられている点である。本実施形態の半導体装置における薄膜コンデンサ21以外の部分の構成は、第1実施形態、第2実施形態又は第3実施形態の半導体装置と同一である。
薄膜コンデンサ21はスパッタ法、蒸着法、CVD又は陽極酸化法等により形成する。この薄膜コンデンサ21を構成する材料は、酸化チタン、酸化タンタル、Al23、SiO2、Nb25、BST(BaxSr1-xTiO3)、PZT(PbZrxTi1-x3)、PLZT(Pb1-yLayZrxTi1-x3)又はSrBi2Ta29等のペロブスカイト系材料であることが好ましい。但し、前記化合物のいずれについても、0≦x≦1、0<y<1である。また、薄膜コンデンサ21は、所望の誘電率を実現することができる有機樹脂等により構成されてもよい。
本第4実施形態の半導体装置は、金属パッド12に薄膜コンデンサ21が取り付けられているため、半導体素子16のごく近傍にデカップリングコンデンサを設けることができる。また、本実施形態の半導体装置においては、図5に示すように、第3実施形態と同様に金属パッド12の表面に半田ボール20を設けてもよい。また、第1実施形態、第2実施形態及び第3実施形態と同様に、半導体素子16と多層配線構造膜15との接続はワイヤーボンディングにより接続してもよい。
次に、本発明の半導体パッケージ基板及び半導体装置の第5実施形態について説明する。図6(a)乃至(c)は本第5実施形態に係る半導体装置の構成を示す図であり、図6(a)は表面側からみた半導体装置の斜視図、図6(b)は裏面側からみた半導体装置の斜視図、図6(c)は部分断面図である。図6(a)乃至(c)はプリント基板24をキャリア基材とした半導体装置の構成を示す。
図6(a)乃至(c)に示すように、本第5実施形態に係る半導体パッケージ基板31dの特徴は、図1乃至5に示した第1実施形態乃至第4実施形態に係る半導体パッケージ基板31a、31b又は31cに、キャリア基材としてプリント基板24を設け、異方導電膜又は導電性ペースト23によりプリント基板24の表裏間を導通させたことである。なお、キャリア基材には少なくとも一層以上からなるプリント基板、セラミック基板又は有機無機複合基板が適している。有機無機複合基板の例として、日本ガイシ株式会社製のGVP(Grid Via Plate)等がある。
キャリア基材の接合は、接着剤、熱圧着又は化学反応を利用した接着のいずれかにより行い、所望のパターンでの導通を異方導電膜又は導電性ペーストにより行う。図6(a)乃至(c)に示した例では、キャリア基材にはプリント基板24を使用し、プリント基板24のスルーホール30を使用して、プリント基板24を導電性ペースト23を介して多層配線構造膜15の金属パッド29に接続している。プリント基板24を金属パッド29に接続する方法は、スルーホール30を使用せずにプリント基板24の表面に接続用のパッドを設けて接続を行ってもよく、スルーホール30を絶縁樹脂で埋め込み、絶縁樹脂の表面に金属パッドを設けて接続を行ってもよい。また、スルーホール30を金属粒子を含んだペーストで埋め込んでもよい。更に、図6(c)に示す導電性ペースト23を封止する目的で、スルーホール30を導電性ペースト23の上から更に絶縁樹脂等で埋め込んでもよい。
本第5実施形態に係る半導体装置は半導体パッケージ基板31dに半導体素子16が実装されて形成されている。この実装方法について説明する。図6(c)に示すように、第1実施形態乃至第4実施形態の半導体パッケージ基板31a、31b又は31cに、プリント基板24を所望の位置で導通がとれるように接着剤22により接合し、半導体パッケージ基板31dを形成する。この半導体パッケージ基板31dにおける金属パッド12に半導体素子16をフリップチップ接続する。このとき、金属パッド12の表面に半田ボール20(図5参照)が具備されている場合は半田ボール20により接続し、半田ボール20が具備されていない場合は半田ボール18により接続する。また、半田ボール20及び半田ボール18の双方を使用してもよい。次に、半導体素子16と多層配線構造膜15との間の空間にアンダーフィル17を流し込み硬化させる。次に、プリント基板24の表面のパッドにBGA用半田ボール19を装着する。なお、第1実施形態乃至第4実施形態と同様に、半導体素子16を多層配線構造膜15にワイヤーボンディングにより接続してもよい。
このように構成された第5実施形態の半導体装置においては、半導体パッケージ基板31dがキャリア基材としてプリント基板24を備えることによりグランド機能の強化を図ることができる。また、プリント基板24内に抵抗及びコンデンサ等の受動部品を内蔵することにより半導体パッケージ基板31dに容易に機能を付加させることができる。更に、プリント基板24を使用することにより二次実装時に発生する応力を緩和させることができ、半導体装置の信頼性を向上させることができる。
次に、本発明の半導体パッケージ基板及び半導体装置の第6実施形態について説明する。図7は本第6実施形態に係る半導体装置の構成を示す部分断面図である。
図7に示すように、本第6実施形態に係る半導体パッケージ基板31eの特徴は、図1乃至5に示した第1乃至第4実施形態に係る半導体パッケージ基板31a、31b及び31cに、キャリア基材としてプリント基板24aを設け、異方導電膜又は導電性ペースト23により導通させ、プリント基板24aのスルーホール30に接続ピン25を取り付けたことである。
本実施形態においても、前述の第5実施形態と同様に、キャリア基材の接合は、接着剤、熱圧着又は化学反応を利用した接着のいずれかにより行い、所望のパターンでの導通を異方導電膜又は導電性ペーストにより行う。また、図7に示した例では、キャリア基材にはプリント基板24aを使用し、プリント基板24aのスルーホール30を使用して接続ピン25を設け、接続ピン25を介して外部との接続を行っている。このとき、このプリント基板24aと金属パッド29との接続位置は、接続ピン25の直下でなくてもよい。
本第6実施形態に係る半導体装置は、半導体パッケージ基板31eに半導体素子16が実装されて形成されている。この実装方法について説明する。図7に示すように、第1乃至第4実施形態の半導体パッケージ基板31a、31b又は31cに、プリント基板24aを所望の位置で導通がとれるように接着剤22により接合し、半導体パッケージ基板31eを形成する。この半導体パッケージ基板31eにおける金属パッド12に半導体素子16をフリップチップ接続する。次に、半導体素子16と多層配線構造膜15との間の空間にアンダーフィル17を流し込み硬化させる。次に、プリント基板24aのスルーホール30に接続ピン25を装着する。なお、第1実施形態乃至第4実施形態と同様に、半導体素子16を多層配線構造膜15にワイヤーボンディングにより接続してもよい。
このように構成された第6実施形態の半導体装置においては、第5実施形態の半導体装置と同様に、半導体パッケージ基板31eがキャリア基材としてプリント基板24aを備えることによりグランド機能の強化が図ることができる。また、プリント基板24a内に抵抗及びコンデンサ等の受動部品を内蔵することにより半導体パッケージ基板31eに容易に機能を付加させることができる。更に、プリント基板24aを使用することにより二次実装時に発生する応力を緩和させることができ、半導体装置の信頼性を向上させることができる。更に、プリント基板24aのスルーホール30を利用することにより、強固に取り付けられた接続ピン25を得ることができる。
次に、本発明の半導体パッケージ基板及び半導体装置の第7実施形態について説明する。図8は本第7実施形態に係る半導体装置の構成を示す部分断面図である。
図8に示すように、本第7実施形態に係る半導体パッケージ基板31fの特徴は、図1乃至5に示した第1乃至第4実施形態に係る半導体パッケージ基板31a、31b又は31cに、キャリア基材としてセラミック基板26を設けたことである。セラミック基板26の内部には複数層の配線層が設けられており、セラミック基板26の表面にはパッドが形成されている。
本第7実施形態に係る半導体装置は半導体パッケージ基板31fに半導体素子16が実装されて形成されている。この実装方法について説明する。図8に示すように、第1乃至第4実施形態の半導体パッケージ基板31a、31b又は31cに、セラミック基板26を所望の位置で導通がとれるように接着剤22により接合し、半導体パッケージ基板31fを形成する。この半導体パッケージ基板31fにおける金属パッド12に半導体素子16をフリップチップ接続する。次に、半導体素子16と多層配線構造膜15との間の空間にアンダーフィル17を流し込み硬化させる。次に、セラミック基板26の表面のパッドにBGA用半田ボール19を装着する。このとき、BGA用半田ボール19の位置はビアの直上でもよい。なお、第1乃至第4実施形態と同様に、半導体素子16を多層配線構造膜15にワイヤーボンディングにより接続してもよい。
このように構成された第7実施形態の半導体装置においては、半導体パッケージ基板31fがキャリア基材としてセラミック基板26を備えることによりグランド機能の強化を図ることができる。また、セラミック基板26内に抵抗及びコンデンサ等の受動部品を内蔵することにより半導体パッケージ基板31fに容易に機能を付加させることができる。更に、セラミック基板26を使用することにより二次実装時に発生する応力を緩和させることができ、半導体装置の信頼性を向上させることができる。
以下、本発明に係る半導体装置の製造方法の実施形態について説明する。図9(a)乃至(e)及び図10(a)乃至(d)は、本発明方法の第1実施形態に係る半導体装置の製造方法を工程順に示す部分断面図である。本実施形態方法は、本発明の半導体装置の第1実施形態(図1参照)に係る半導体装置を製造するためのものである。なお、各工程間において適宜洗浄及び熱処理を行う。
先ず、図9(a)に示すように、厚さ0.1乃至1.5mmの金属板であるメタルベース11の表面にめっきレジスト27を形成する。形成する方法は、めっきレジスト27が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層し、めっきレジスト27がドライフィルムであればラミネート法等で積層した後、乾燥等の処理を施して固め、めっきレジスト27が感光性であればフォトリソプロセス等により、また、非感光性であればレーザ加工法等によりパターニングする。
次に、図9(b)に示すように、めっきレジスト27の開口部に電解めっき法又は無電解めっき法により、金、錫及び半田からなる群より選択された少なくとも1種の金属又はその合金を析出させ、第1の金属パッド12の表層部(図示せず)を形成する。次に、バリアメタル(図示せず)としてニッケルを析出し、更に銅を析出させて第1の金属パッド12を形成する。このとき、メタルベース11を構成する金属と金属パッド12の表層部を形成する金属との間で金属間化合物が形成される場合は、金属パッド12の表層部を形成する前にニッケル等のバリアメタルを析出させる。このバリアメタルはエッチングにより除去できる金属であることが好ましい。また、図10に示す後の工程において金属パッド12の表面を多層配線構造膜15(図10(a)参照)の表面よりも窪ませる場合は、先に、ニッケル等のエッチング可能な金属を所定の厚さに析出させてから、金属パッド12の表層部を構成する金属を析出させ、バリアメタルとしてニッケルを析出し、更に銅を析出させて金属パッド12を形成する。
次に、図9(c)に示すように、めっきレジスト27を除去した後、表面を清浄化する。
次に、図9(d)に示すように、絶縁層13を形成する。絶縁層13を形成する方法は、絶縁層13を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理を施して前記絶縁樹脂を固める。そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホール34を形成し、キュアを行って絶縁樹脂を硬化させて絶縁層13を形成する。
次に、図9(e)に示すように、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層14を形成する。このとき、ビアホール34を導電物質により埋め込み、配線層14を金属パッド12に接続する。
次に、図10(a)に示すように、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等による絶縁層13の形成工程及び配線層14の形成工程を繰り返す。そして、その後、絶縁層13及び配線層14からなる積層体上に金属パッド29を形成する。これにより、金属パッド12、絶縁層13、配線層14及び金属パッド29から構成される多層配線構造膜15を形成する。
次に、図10(b)に示すように、多層配線構造膜15の裏面及びメタルベース11の表面に、エッチングレジスト28を形成する。エッチングレジスト28を形成する方法は、エッチングレジスト28が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等によりエッチングレジスト28を積層し、エッチングレジスト28がドライフィルムであればラミネート法等でエッチングレジスト28を積層した後、乾燥等の処理を施してエッチングレジスト28を固め、エッチングレジスト28が感光性であればフォトリソプロセス等により、エッチングレジスト28が非感光性であればレーザ加工法等によりエッチングレジスト28をパターニングする。その後、このエッチングレジスト28をマスクとして、メタルベース11を多層配線構造膜15が露出するまでエッチングして凹部32を形成する。
次に、図10(c)に示すように、エッチングレジスト28を除去し、金属パッド12の表面及び金属パッド29の表面を清浄化し、半導体パッケージ基板31aを形成する。
次に、図10(d)に示すように、半導体素子16を金属パッド12に半田ボール18を介してフリップチップ接続し、多層配線構造膜15と半導体素子16との間の空間にアンダーフィル17を流し込んで硬化させる。次いで、金属パッド29にBGA用半田ボール19を装着し、図10(d)に示すような半導体装置を形成する。
この半導体装置は、本発明装置の第1実施形態に係る半導体装置と同じものであり、上述の製造方法によれば、この半導体装置を効率よく製造することができる。また、本実施形態に係る製造方法によれば、平坦なメタルベース11を基板として多層配線構造膜15を積層するため、多層配線構造膜15の平坦性を向上させることができる。特に、半導体素子16を接続する多層配線構造膜15の表面の平坦性を向上させることができる。
次に、本発明方法の第2実施形態について説明する。本第2実施形態方法は、本発明装置の第2実施形態に係る半導体装置(図2参照)を製造するためのものである。本実施形態方法の特徴は、第1実施形態方法に加えて、金属膜35を設ける工程を有する点である。図11(a)乃至(d)、図12(a)乃至(c)及び図13(a)乃至(d)は、本実施形態に係る半導体装置の製造方法を工程順に示す部分断面図である。なお、各工程間において適宜洗浄及び熱処理を行う。
先ず、図11(a)に示すように、厚さ0.1乃至1.5mmの金属板であるメタルベース11の表面にめっきレジスト27を形成する。形成する方法は、めっきレジスト27が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層し、めっきレジスト27がドライフィルムであればラミネート法等で積層した後、乾燥等の処理を施して固め、めっきレジスト27が感光性であればフォトリソプロセス等により、また、非感光性であればレーザ加工法等によりパターニングする。
次に、図11(b)に示すように、めっきレジスト27の開口部に電解めっき法又は無電解めっき法により、金、錫及び半田からなる群より選択された少なくとも1種の金属又はその合金を析出させ、第1の金属パッド12の表層部(図示せず)を形成する。次に、バリアメタル(図示せず)としてニッケルを析出させ、更に銅を析出させて第1の金属パッド12を形成する。このとき、メタルベース11を構成する金属と金属パッド12の表層部を形成する金属との間で金属間化合物が形成される場合は、金属パッド12の表層部を形成する前にニッケル等のバリアメタルを析出させる。このバリアメタルはエッチングにより除去できる金属であることが好ましい。また、図13(a)に示す後の工程において金属パッド12の表面を多層配線構造膜15の表面よりも窪ませる場合は、先に、ニッケル等のエッチング可能な金属を所定の厚さに析出させてから、金属パッド12の表層部を構成する金属を析出させ、バリアメタルとしてニッケルを析出し、更に銅を析出させて金属パッド12を形成する。
次に、図11(c)に示すように、めっきレジスト36を形成する。めっきレジスト27を除去した後にめっきレジスト36を形成する方が適しているが、可能であれば、めっきレジスト27上にめっきレジスト36を形成し、合わせてパターニングしても構わない。形成する方法は、めっきレジスト36が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層し、めっきレジスト36がドライフィルムであればラミネート法等で積層した後、乾燥等の処理を施して固め、めっきレジスト36が感光性であればフォトリソプロセス等により、また、非感光性であればレーザ加工法等によりパターニングする。
次に、図11(d)に示すように、めっきレジスト36の開口部に電解めっき法、無電解めっき法又はスパッタ法により、メタルベース11をエッチングする際にエッチング耐性を有する金属、即ち、金、白金、銀、パラジウム、チタン、クロム、モリブデン、タンタル、ニッケル及びアルミニウムからなる群より選択された少なくとも1種の金属又はその合金を析出させ、金属膜35の表層部(図示せず)を形成する。次に、金属膜35に厚みを持たせるために、電解めっき法又は無電解めっき法により形成可能な銅、ニッケル、金、パラジウム等の金属を析出させて金属膜35を形成する。また、電気的な性能を付加する場合は、金属膜35の拡散を抑えるためにバリアメタル(図示せず)を形成してもよい。このとき、メタルベース11を構成する金属と金属膜35の表層部を構成する金属との間で金属間化合物が形成される場合は、金属膜35の表層部を形成する前にニッケル等のバリアメタルを析出させる。このバリアメタルはエッチングにより除去できる金属であることが好ましい。また、図13(a)に示す後の工程において金属膜35の表面を多層配線構造膜15の表面よりも窪ませる場合は、先に、ニッケル等のエッチング可能な金属を所定の厚さに析出させてから、金属膜35を形成する。また、金属膜35を多層配線構造膜15より突出させる場合(図示せず)は、めっきレジスト36をマスクとして、エッチングによりメタルベース11に凹部を形成してから、金属膜35を形成する。
次に、図12(a)に示すように、めっきレジスト36を除去した後、表面を清浄化する。次に、図12(b)に示すように、メタルベース11上に絶縁層13を形成する。絶縁層13を形成する方法は、絶縁層13を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理を施して前記絶縁樹脂を固める。そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホール34を形成し、キュアを行って絶縁樹脂を硬化させて絶縁層13を形成する。
次に、図12(c)に示すように、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層14を形成する。このとき、ビアホール34を導電物質により埋め込み、配線層14を金属パッド12に接続する。なお、金属膜35を回路の構成要素として使用する場合(図示せず)は、図12(b)に示す工程において金属膜35に接続されるような位置にビアホール34を形成し、図12(c)に示す工程において配線層14をビアホール34を介して金属膜35に接続する。
次に、図13(a)に示すように、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等による絶縁層13の形成工程及び配線層14の形成工程を繰り返し、更に金属パッド29を形成して多層配線構造膜15を形成する。
次に、図13(b)に示すように、多層配線構造膜15の裏面及びメタルベース11の表面に、エッチングレジスト28を形成する。エッチングレジスト28を形成する方法は、エッチングレジスト28が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等によりエッチングレジスト28を積層し、エッチングレジスト28がドライフィルムであればラミネート法等でエッチングレジスト28を積層した後、乾燥等の処理を施してエッチングレジスト28を固め、エッチングレジスト28が感光性であればフォトリソプロセス等により、エッチングレジスト28が非感光性であればレーザ加工法等によりエッチングレジスト28をパターニングする。その後、このエッチングレジスト28をマスクとして、メタルベース11を多層配線構造膜15および金属膜35が露出するまでエッチングして凹部32を形成する。
次に、図13(c)に示すように、エッチングレジスト28を除去し、金属パッド12の表面及び金属パッド29の表面を清浄化し、半導体パッケージ基板31bを形成する。
次に、図13(d)に示すように、半導体素子16を金属パッド12に半田ボール18を介してフリップチップ接続し、多層配線構造膜15と半導体素子16との間の空間にアンダーフィル17を流し込んで硬化させる。次いで、金属パッド29にBGA用半田ボール19を装着し、図13(d)に示すような半導体装置を形成する。
本第2実施形態方法によれば、本発明装置の第2実施形態に示した金属膜35を具備した半導体装置を効率よく製造することができる。この半導体装置においては、金属膜35をメタルベース11の開口部に配置することにより、メタルベース11が多層配線構造膜15に加える応力を緩和し、この応力が多層配線構造膜15に直接印加されることを防止できる。これにより、多層配線構造膜15のクラック発生を抑えることができる。
次に、本実施形態の変形例について説明する。本変形例においては、金属パッド12と金属膜35とを同時に形成する。図14(a)乃至(e)は、本変形例に係る半導体装置の製造方法を工程順に示す部分断面図である。本変形例においては、図14(a)乃至(e)に示す工程を行った後、図13(a)乃至(d)に示す工程を行う。
先ず、図14(a)に示すように、厚さ0.1乃至1.5mmの金属板であるメタルベース11の表面上にめっきレジスト27を形成する。形成する方法は、めっきレジスト27が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層し、めっきレジスト27がドライフィルムであればラミネート法等で積層した後、乾燥等の処理を施して固め、めっきレジスト27が感光性であればフォトリソプロセス等により、また、非感光性であればレーザ加工法等によりパターニングする。
次に、図14(b)に示すように、めっきレジスト27の開口部に電解めっき法又は無電解めっき法により、金、錫及び半田からなる群より選択された少なくとも1種の金属又はその合金を析出させ、第1の金属パッド12の表層部(図示せず)及び金属膜35の表層部(図示せず)を形成する。次に、バリアメタル(図示せず)としてニッケルを析出させ、更に銅を析出させて第1の金属パッド12及び金属膜35を形成する。このとき、メタルベース11を構成する金属と金属パッド12及び金属膜35の表層部を形成する金属との間で金属間化合物が形成される場合は、金属パッド12及び金属膜35の表層部を形成する前にニッケル等のバリアメタルを析出させる。このバリアメタルはエッチングにより除去できる金属であることが好ましい。また、図13(a)に示す後の工程において金属パッド12及び金属膜35の表面を多層配線構造膜15の表面よりも窪ませる場合は、先に、ニッケル等のエッチング可能な金属を所定の厚さに析出させてから、金属パッド12及び金属膜35の表層部を構成する金属を析出させ、バリアメタルとしてニッケルを析出し、更に銅を析出させて金属パッド12及び金属膜35を形成する。
次に、図14(c)に示すように、めっきレジスト27を除去した後、表面を清浄化する。次に、図14(d)に示すように、絶縁層13を形成する。絶縁層13を形成する方法は、絶縁層13を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理を施して前記絶縁樹脂を固める。そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホール34を形成し、キュアを行って絶縁樹脂を硬化させて絶縁層13を形成する。
次に、図14(e)に示すように、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層14を形成する。このとき、ビアホール34を導電物質により埋め込み、配線層14を金属パッド12に接続する。なお、金属膜35を、回路を構成する要素として使用する場合(図示せず)は、図14(d)に示す工程において金属膜35に接続されるような位置にビアホール34を形成し、図14(e)に示す工程において配線層14をビアホール34を介して金属膜35に接続する。
その後、図13(a)乃至(d)に示す工程を行い、本発明装置の第2実施形態に示した半導体装置を製造する。本変形例によれば、金属パッド12及び金属膜35を同時に形成することができるため、半導体装置をより効率よく製造することができる。
次に、本発明方法の第3実施形態について説明する。本第3実施形態方法は、本発明装置の第3実施形態に係る半導体装置(図3参照)を製造するためのものである。本実施形態方法の特徴は、第1実施形態方法に加えて、金属パッド12の表面に半田ボール20を形成し、この半田ボール20を多層配線構造膜15の表面より突出させる工程を有する点である。図15(a)乃至(f)及び図16(a)乃至(d)は、本実施形態に係る半導体装置の製造方法を工程順に示す部分断面図である。なお、各工程間において適宜洗浄及び熱処理を行う。
先ず、図15(a)に示すように、厚さ0.1乃至1.5mmの金属板であるメタルベース11の表面にめっきレジスト27を形成する。めっきレジスト27を形成する方法は、めっきレジスト27が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等によりめっきレジスト27を積層し、めっきレジスト27がドライフィルムであればラミネート法等によりめっきレジスト27を積層した後、乾燥等の処理を施してめっきレジスト27を固め、めっきレジスト27が感光性であればフォトリソプロセス等により、めっきレジスト27が非感光性であればレーザ加工法等によりめっきレジスト27をパターニングする。
次いで、図15(b)に示すように、めっきレジスト27をマスクとしてメタルベース11にハーフエッチングを施し、半田ボール20及び金属パッド12を形成するための凹部33を形成する。
次に、図15(c)に示すように、めっきレジスト27の開口部に電解めっき法又は無電解めっき法により半田ボール20を形成し、バリアメタル(図示せず)としてニッケルを析出させ、更に銅を析出させて金属パッド12を形成する。このとき、メタルベース11を構成する金属と半田ボール20との間で金属間化合物が形成される場合は、半田ボール20を形成するよりも先にニッケル等のバリアメタルを析出させる。このバリアメタルはエッチングにより除去できる金属であることが好ましい。
次に、図15(d)に示すように、めっきレジスト27を除去した後、メタルベース11及び金属パッド12の表面を清浄化する。
次に、図15(e)に示すように、絶縁層13を形成する。絶縁層13を形成する方法は、絶縁層13を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理を施して前記絶縁樹脂を固める。そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホール34を形成し、キュアを行って絶縁樹脂を硬化させて絶縁層13を形成する。このとき、キュア温度は半田ボール20の融点以下の温度とする。
次に、図15(f)に示すように、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層14を形成する。このとき、ビアホール34を導電物質により埋め込み、配線層14を金属パッド12に接続する。
次に、図16(a)に示すように、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等による絶縁層13の形成工程及び配線層14の形成工程を繰り返し、更に金属パッド29を形成して多層配線構造膜15を形成する。
次に、図16(b)に示すように、多層配線構造膜15の裏面及びメタルベース11の表面に、エッチングレジスト28を形成する。エッチングレジスト28を形成する方法は、エッチングレジスト28が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等によりエッチングレジスト28を積層し、エッチングレジスト28がドライフィルムであればラミネート法等によりエッチングレジスト28を積層した後、乾燥等の処理を施してエッチングレジスト28を固め、エッチングレジスト28が感光性であればフォトリソプロセス等により、エッチングレジスト28が非感光性であればレーザ加工法等によりエッチングレジスト28をパターニングする。その後、このエッチングレジスト28をマスクとして、メタルベース11を多層配線構造膜15が露出するまでエッチングし、凹部32を形成する。
次に、図16(c)に示すように、エッチングレジスト28を除去し、半田ボール20の表面及び金属パッド29の表面を清浄化して、半導体パッケージ基板31cを形成する。
次いで、図16(d)に示すように、半導体素子16を金属パッド12に、半田ボール20を介すか又は半田ボール20を予備半田として使用し半田ボール18(図13(d)参照)を介してフリップチップ接続し、多層配線構造膜15と半導体素子16との間の空間にアンダーフィル17を流し込んで硬化させる。次いで、金属パッド29にBGA用半田ボール19を装着し、図16(d)に示すような半導体装置を形成する。
本第3実施形態方法によれば、本発明装置の第3実施形態に示した金属パッド12の表面に半田ボール20を具備する半導体装置を効率よく製造することができる。この半導体装置においては、半導体素子16を多層配線構造膜15にフリップチップ接続するときに、半田ボール20が半田又は予備半田として機能するため、フリップチップパッドの狭ピッチ化を図ることができる。また、半導体素子16は半田ボール18を具備する必要がなくなる。また、多層配線構造膜15とメタルベース11との間に、前述の第2実施形態方法において示した金属膜35を形成してもよい。この場合、図11乃至13又は図14及び13に示す工程によって、金属膜35を形成することができる。
次に、本発明方法の第4実施形態について説明する。図17(a)乃至(f)及び図18(a)乃至(d)は、この第4実施形態に係る半導体装置の製造方法を工程順に示す部分断面図である。なお、各工程間において適宜洗浄及び熱処理を行う。この第4実施形態方法は、本発明装置の第1実施形態に係る半導体装置を製造するためのものである。本第4実施形態方法は、第1実施形態方法と比較して、メタルベース11に予め半導体搭載用の凹部を形成する点に特徴がある。
先ず、図17(a)に示すように、厚さ0.1乃至1.5mmの金属板であるメタルベース11の表面に、エッチング又はドリル等による切削加工により半導体素子搭載用凹部32を形成する。又は、メタルベース11を半導体素子搭載部が開口している金属板と平滑な金属板を張り合わせることにより形成してもよい。
次に、図17(b)に示すように、メタルベース11の裏面にめっきレジスト27を形成する。めっきレジスト27を形成する方法は、めっきレジスト27が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等により積層し、めっきレジスト27がドライフィルムであればラミネート法等でめっきレジスト27を積層した後、乾燥等の処理を施してめっきレジスト27を固め、めっきレジスト27が感光性であればフォトリソプロセス等により、めっきレジスト27が非感光性であればレーザ加工法等によりめっきレジスト27をパターニングする。
次に、図17(c)に示すように、めっきレジスト27の開口部に電解めっき法又は無電解めっき法により、金、錫及び半田からなる群より選択された少なくとも1種の金属又はその合金を析出させ、金属パッド12の表層部(図示せず)を形成する。次に、バリアメタル(図示せず)としてニッケルを析出し、更に銅を析出させて金属パッド12を形成する。このとき、メタルベース11を構成する金属と金属パッド12の表層部を形成する金属との間で金属間化合物が形成される場合は、金属パッド12を形成する前にニッケル等のバリアメタルを析出させる。このバリアメタルはエッチングにより除去できる金属であることが好ましい。また、図18に示す後の工程において金属パッド12の表面を多層配線構造膜15(図18(c)参照)の表面よりも窪ませる場合は、先に、ニッケル等のエッチング可能な金属を所定の厚さに析出させてから、金属パッド12の表層部を形成する金属を析出させ、バリアメタルとしてニッケルを析出させ、更に銅を析出させて金属パッド12を形成する。
次に、図17(d)に示すように、めっきレジスト27を除去した後、メタルベース11及び金属パッド12の表面を清浄化する。
次に、図17(e)に示すように、絶縁層13を形成する。絶縁層13を形成する方法は、絶縁層13を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理を施して前記絶縁樹脂を固める。そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホール34を形成し、キュアを行って絶縁樹脂を硬化させて絶縁層13を形成する。
次に、図17(f)に示すように、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層14を形成する。このとき、ビアホール34を導電物質により埋め込み、配線層14を金属パッド12に接続する。
次に、図18(a)に示すように、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等による絶縁層13の形成工程及び配線層14の形成工程を繰り返す。そして、その後、絶縁層13及び配線層14からなる積層体上に金属パッド29を形成して、多層配線構造膜15を形成する。
次に、図18(b)に示すように、多層配線構造膜15の裏面及びメタルベース11の表面にエッチングレジスト28を形成しパターニングする。その後、このエッチングレジスト28をマスクとして、メタルベース11を多層配線構造膜15が露出するまでエッチングする。また、半導体素子搭載用凹部32におけるメタルベース11の厚さがある程度薄いときは、メタルベース11の表面にエッチングレジスト28を形成することなくエッチングを行うことも可能である。
次いで、図18(c)に示すように、エッチングレジスト28を除去し、金属パッド12の表面及び金属パッド29の表面を清浄化し、半導体パッケージ基板31aを形成する。
次に、図18(d)に示すように、半導体素子16を金属パッド12に半田ボール18を介してフリップチップ接続し、多層配線構造膜15と半導体素子16との間の空間にアンダーフィル17を流し込んで硬化させる。次いで、金属パッド29にBGA用半田ボール19を装着し、図18(d)に示すような半導体装置を形成する。
この半導体装置は、本発明装置の第1実施形態に係る半導体装置、即ち第1実施形態方法により製造される半導体装置と構成が同じである。本第4実施形態方法は、メタルベース11に予め半導体搭載用凹部を形成することにより、図18(b)で示したメタルベース11をエッチングする工程においてエッチング時間を短縮することができ、また、半導体素子搭載用の開口部の形状が均一となるという利点を有している。なお、図17(b)及び(c)に示す工程において、金属膜35(図14(b)参照)を形成してもよい。これにより、前述の本発明装置の第2実施形態に係る半導体装置(図2参照)を効率よく製造することができる。
次に、本発明方法の第5実施形態について説明する。本第5実施形態の製造方法は、第3実施形態方法と第4実施形態方法とを組み合わせたものであり、両方の利点を有している。図19(a)乃至(f)及び図20(a)乃至(d)は、本第5実施形態に係る半導体装置の製造方法を工程順に示す部分断面図である。なお、各工程間において適宜洗浄及び熱処理を行う。
先ず、第4実施形態方法に示した方法により、厚さが0.1乃至1.5mmの金属板であるメタルベース11の表面に半導体素子搭載用の凹部32を形成する。次に、図19(a)に示すように、メタルベース11の裏面にめっきレジスト27を形成する。めっきレジスト27を形成する方法は、めっきレジスト27が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等でめっきレジスト27を積層し、また、めっきレジスト27がドライフィルムであればラミネート法等でめっきレジスト27を積層した後、乾燥等の処理を施してめっきレジスト27を固め、めっきレジスト27が感光性であればフォトリソプロセス等により、また、めっきレジスト27が非感光性であればレーザ加工法等によりめっきレジスト27をパターニングする。
次に、図19(b)に示すように、めっきレジスト27をマスクとしてメタルベース11にハーフエッチングを施し、半田ボール20及び金属パッド12を形成するための凹部33を形成する。なお、本第5実施形態方法においては、メタルベース11に半導体素子搭載用の凹部32を形成してから凹部33を形成しているが、先に凹部33を形成してから凹部32を形成してもよく、可能であれば同時に形成してもよい。
次に、図19(c)に示すように、めっきレジスト27の開口部に電解めっき法又は無電解めっき法により半田ボール20を形成し、バリアメタル(図示せず)としてニッケルを析出させ、更に銅を析出させて金属パッド12を形成する。このとき、メタルベース11を構成する金属と半田ボール20との間で金属間化合物が形成される場合は、半田ボール20を形成する前にニッケル等のバリアメタルを先に析出させる。このバリアメタルはエッチングにより除去できる金属であることが好ましい。
次に、図19(d)に示すように、めっきレジスト27を除去した後、メタルベース11及び金属パッド12の表面を清浄化する。
次に、図19(e)に示すように、絶縁層13を形成する。絶縁層13を形成する方法は、絶縁層13を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理を施して前記絶縁樹脂を固める。そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホール34を形成し、キュアを行って絶縁樹脂を硬化させて絶縁層13を形成する。このとき、キュア温度は半田ボール20の融点以下の温度とする。
次に、図19(f)に示すように、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層14を形成する。このとき、ビアホール34を導電物質により埋め込み、配線層14を金属パッド12に接続する。
次に、図20(a)に示すように、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等による絶縁層13の形成工程及び配線層14の形成工程を繰り返し、その後金属パッド29を形成する。これにより、半田ボール20、金属パッド12、絶縁層13、配線層14及び金属パッド29から構成される多層配線構造膜15を形成する。
次に、図20(b)に示すように、多層配線構造膜15の裏面及びメタルベース11の表面に、エッチングレジスト28を形成しパターニングする。その後、このエッチングレジスト28をマスクとして、メタルベース11を多層配線構造膜15が露出するまでエッチングする。なお、半導体素子搭載用凹部32におけるメタルベース11の厚さがある程度薄いときは、メタルベース11の表面にエッチングレジスト28を形成することなくエッチングを行うことも可能である。
次いで、図20(c)に示すように、エッチングレジスト28を除去し、半田ボール20の表面及び金属パッド29の表面を清浄化し、半導体パッケージ基板31cを形成する。
次いで、図20(d)に示すように、半導体素子16を金属パッド12に、半田ボール20を介すか又は半田ボール20を予備半田として使用し半田ボール18(図18(d)参照)を介してフリップチップ接続し、多層配線構造膜15と半導体素子16との間の空間にアンダーフィル17を流し込んで硬化させる。次いで、金属パッド29にBGA用半田ボール19を装着し、図20(d)に示すような半導体装置を形成する。
この半導体装置は、本発明装置の第3実施形態に係る半導体装置、即ち第3実施形態方法により製造された半導体装置(図3参照)と構成が同じである。本実施形態に係る製造方法によれば、メタルベース11に予め半導体搭載用の凹部32を形成することにより、メタルベース11をエッチングする時間を短縮することができ、半導体搭載用の開口部の形状を均一にすることができる。また、金属パッド12の表面に半田ボール20を具備しているため、半導体素子16を多層配線構造膜15にフリップチップ接続するときに、半田ボール20が半田又は予備半田として機能するため、フリップチップパッドの狭ピッチ化を図ることができる。また、半導体素子16は半田ボール18を具備する必要がなくなる。なお、図19(a)乃至(c)に示す工程において、前述の第2の実施形態方法において示した金属膜35(図14(b)参照)を形成することもできる。これにより、本発明装置の第3実施形態に係る半導体装置を、効率よく製造することができる。
次に、本発明方法の第6実施形態について説明する。本第6実施形態方法は、本発明装置の第4実施形態に係る半導体装置、即ち、金属パッド12と配線層14との間に薄膜コンデンサ21が形成されている半導体装置を製造するためのものである。図21(a)及び(b)は、本第6実施形態方法に係る半導体装置の製造方法を工程順に示す部分断面図である。なお、各工程間において適宜洗浄及び熱処理を行う。
先ず、図9(a)乃至(c)に示す工程により、図21(a)に示すように、表面に金属パッド12が形成されたメタルベース11を得る。即ち、図9(a)に示すように、厚さ0.1乃至1.5mmの金属板であるメタルベース11の表面にめっきレジスト27を形成する。
次に、図9(b)に示すように、めっきレジスト27の開口部に電解めっき法又は無電解めっき法により、金、錫及び半田からなる群より選択された少なくとも1種の金属又はその合金を析出させ、バリアメタルとしてニッケルを析出し、更に銅を析出させて金属パッド12を形成する。
次に、図9(c)に示すように、めっきレジスト27を除去した後、メタルベース11及び金属パッド12の表面を清浄化し、図21(a)に示すような構造を得る。
また、このとき、図9(a)乃至(c)に示す工程により表面に金属パッド12が形成されたメタルベース11を得る替わりに、図11(a)乃至(d)及び図12(a)、又は図14(a)乃至(c)に示す工程により、金属パッド12を備え金属膜35が被覆されたメタルベース11を得てもよく、図15(a)乃至(d)に示す工程により金属パット12及び半田ボール20を具備するメタルベース11を得てもよく、図17(a)乃至(d)に示す工程により裏面に金属パッド12を具備し表面に半導体搭載用の凹部32が形成されたメタルベース11を得てもよい。更に、図19(a)乃至(d)に示す工程により金属パット12及び半田ボール20を具備し半導体搭載用の凹部32が形成されたメタルベース11を得てもよい。但し、メタルベース11が半田ボール20を具備する場合は、後述する薄膜コンデンサ21を形成するときの温度は半田ボール20の融点以下でなければならない。
図21(a)に示すような表面に金属パッド12が形成されたメタルベース11を得た後、図21(b)に示すように、レジスト(図示せず)をマスクとして所望の金属パッド12の表面のみを露出させ、スパッタ法、蒸着法、CVD又は陽極酸化法等により薄膜コンデンサ21を形成する。この薄膜コンデンサ21の誘電体層を構成する材料は、酸化チタン、酸化タンタル、Al23、SiO2、Nb25、BST(BaxSr1-xTiO3)、PZT(PbZrxTi1-x3)、PLZT(Pb1-yLayZrxTi1-x3)又はSrBi2Ta29等のペロブスカイト系材料であることが好ましい。但し、前記化合物のいずれについても、0≦x≦1、0<y<1である。また、薄膜コンデンサ21は、所望の誘電率を実現することができる有機樹脂等により構成されてもよい。
次に、レジストを除去するリフトオフ法により、不要部分の誘電体等を除去する。このとき、メタルマスク等により所望の位置に薄膜コンデンサ21が形成されてもよい。
以後の工程は、図9(d)、(e)及び図10(a)乃至(d)に示す工程と同じである。但し、図9(d)、(e)及び図10(a)乃至(d)には薄膜コンデンサ21は図示されていない。図9(d)に示すように、絶縁層13を形成し、図9(e)に示すように、配線パターンを形成し配線層14を形成する。
次に、図10(a)に示すように、絶縁層形成工程及び配線層形成工程を繰り返して、多層配線構造膜15を形成する。
次に、図10(b)に示すように、多層配線構造膜15の裏面及びメタルベース11の表面にエッチングレジスト28を形成する。その後、このエッチングレジスト28をマスクとして、メタルベース11を多層配線構造膜15が露出するまでエッチングする。
次に、図10(c)に示すように、エッチングレジスト28を除去し、金属パッド12の表面及び金属パッド29の表面を清浄化し、半導体パッケージ基板31aを形成する。
次に、図10(d)に示すように、半導体素子16を金属パッド12に半田ボール18を介してフリップチップ接続し、多層配線構造膜15と半導体素子16との間の空間にアンダーフィル17を流し込んで硬化させる。次いで、金属パッド29にBGA用半田ボール19を装着する。以上の工程により、図4に示すように、金属パッド12と絶縁層13との間に薄膜コンデンサ21を有する半導体装置を製造することができる。
また、図9(a)乃至(c)に示す工程により得られた表面に金属パッド12が形成されたメタルベース11を使用する替わりに、図11(a)乃至(d)及び図12(a)、又は図14(a)乃至(c)に示す工程により得られる金属パッド12を具備し金属膜35が被覆されたメタルベース11を使用する場合は、薄膜コンデンサ21を形成した後、図12(b)、(c)及び図13(a)乃至(d)に示す工程、又は図14(d)、(e)及び図13(a)乃至(d)に示す工程により、薄膜コンデンサ21及び金属膜35の双方を具備した半導体装置(図示せず)を製造することができる。更に、図15(a)乃至(d)に示す工程により得られた金属パット12及び半田ボール20を具備するメタルベース11を使用する場合は、薄膜コンデンサ21を形成した後、図15(e)、(f)及び図16(a)乃至(d)に示す工程により、図5に示すような半導体装置を製造することができる。更に、図17(a)乃至(d)に示す工程により得られた表面に金属パッド12を具備し半導体搭載用の凹部32が形成されたメタルベース11を使用する場合は、薄膜コンデンサ21を形成した後、図17(e)、(f)及び図18(a)乃至(d)に示す工程により、図4に示すような半導体装置を製造することができる。更にまた、図19(a)乃至(d)に示す工程により得られた金属パット12及び半田ボール20を具備し半導体搭載用の凹部32が形成されたメタルベース11を使用する場合は、薄膜コンデンサ21を形成した後、図19(e)、(f)及び図20(a)乃至(d)に示す工程により、図5に示すような半導体装置を製造することができる。
本実施形態の製造方法により、1個以上の金属パッド12と配線層14との間に薄膜コンデンサ21を形成し、半導体素子16のごく近傍にデカップリングコンデンサを有した半導体装置を製造することができる。
次に、本発明方法の第7実施形態について説明する。本第7実施形態方法は、本発明装置の第5実施形態に係る半導体装置、即ち、キャリア基材としてプリント基板24を接合した半導体装置を製造するためのものである。図22(a)乃至(d)及び図23(a)乃至(c)は、本第7実施形態に係る半導体装置の製造方法を工程順に示す部分断面図である。なお、各工程間において適宜洗浄及び熱処理を行う。
先ず、図9(a)乃至(e)及び図10(a)に示す工程により、図10(a)に示すようなメタルベース11上に多層配線構造膜15を積層した積層体(以下、積層体という)を得る。
また、このとき、図10(a)に示すようなメタルベース11上に多層配線構造膜15を積層した積層体を使用する替わりに、第2実施形態方法における図13(a)に示すような積層体に金属膜35が設けられたものを使用してもよく、又は、第3実施形態方法における図16(a)に示すような積層体に半田ボール20が設けられたものを使用してもよく、第4実施形態方法における図18(a)に示すような積層体に半導体素子搭載用の凹部32が設けられたものを使用してもよい。また、第5実施形態方法における図20(a)に示すような積層体に半田ボール20及び半導体素子搭載用の凹部32が設けられたものを使用してもよく、第6実施形態方法で形成された積層体に薄膜コンデンサ21が設けられたものを使用することもできる。
次に、図22(a)に示すように、多層配線構造膜15の表面を清浄化し、図22(b)に示すように、多層配線構造膜15の裏面における金属パッド29を除く領域に接着剤22を塗布する。接着剤22を所望の領域に塗布する方法としては、印刷法及び例えば金属パッド29等のような接着剤22を塗布しない領域にマスキングを施して接着剤22を塗布した後、マスキングを取り除く方法等がある。また、接着剤22が感光性を有している場合は、フォトリソプロセスにより接着剤22をパターニングする方法でもよい。
次に、図22(c)に示すように、キャリア基材であるプリント基板24を、プリント基板24のスルーホール30に多層配線構造膜15の金属パッド29が整合するように多層配線構造膜15の裏面に接合する。なお、図22(b)では、多層配線構造膜15の裏面に接着剤22を塗布する例が示されているが、プリント基板24に接着剤22を塗布して接合を行ってもよい。
次に、図22(d)に示すように、プリント基板24のスルーホール30内に、導電性ペースト23を充填し、加熱を施して固める。導電性ペースト23が以後の工程で漏れ及び変形を起こす可能性がある場合は、スルーホール30に更に絶縁樹脂を充填して硬化させることが好ましい。
次に、図23(a)に示すように、プリント基板24の表面、スルーホール30の内部及びメタルベース11の表面に、エッチングレジスト28を形成する。エッチングレジスト28を形成する方法は、エッチングレジスト28が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等でエッチングレジスト28を積層し、エッチングレジスト28がドライフィルムであればラミネート法等でエッチングレジスト28を積層した後、乾燥等の処理を施してエッチングレジスト28を固め、エッチングレジスト28が感光性であればフォトリソプロセス等により、エッチングレジスト28が非感光性であればレーザ加工法等によりエッチングレジスト28をパターニングする。その後、このエッチングレジスト28をマスクとして、メタルベース11を多層配線構造膜15が露出するまでエッチングする。このとき、予めメタルベース11に半導体素子搭載用の凹部32(図18(a)参照)が設けられており、凹部32におけるメタルベース11の厚さがある程度薄い場合は、メタルベース11の表面にエッチングレジスト28を形成することなく、エッチングを行うことも可能である。
次いで、図23(b)に示すように、エッチングレジスト28を除去し、金属パッド12の表面及びプリント基板24の金属パッドの表面を清浄化し、半導体パッケージ基板31dを形成する。
次に、図22(c)に示すように、半導体素子16を金属パッド12に半田ボール18を介してフリップチップ接続する。また、金属パッド12の表面に半田ボール20(図20(a)参照)が形成されている場合は、半田ボール20を介するか、又は半田ボール20を予備半田として使用し半田ボール18を介してフリップチップ接続する。その後、多層配線構造膜15と半導体素子16との間の空間にアンダーフィル17を流し込んで硬化させる。次いで、プリント基板24の金属パッドにBGA用半田ボール19を装着する。
また、本第7実施形態の変形例として、本発明装置の第6実施形態に記載したように、半導体素子16を金属パッド12にフリップチップ接続した後、プリント基板24の金属パッドにBGA用半田ボール19を取り付ける替わりに、プリント基板24aのスルーホール30に接続ピン25(図7参照)を取り付けてもよい。
このように、本実施形態の製造方法によれば、図6(c)及び図7に示すようなキャリア基材を取り付けた半導体装置を効率よく製造することができる。
次に、本発明方法の第8実施形態について説明する。図24(a)乃至(c)は、本第8実施形態方法を工程順に示す部分断面図である。本第8実施形態方法は、キャリア基材を接合した半導体装置を製造するためのものであり、第7実施形態方法と比較して、スルーホールが導電物質で埋められているキャリア基材又は接続パッドを別に具備しているキャリア基材を使用する点に特徴がある。キャリア基材には、プリント基板、セラミック基板又は有機無機複合基板を使用する。なお、各工程間において適宜洗浄及び熱処理を行う。
先ず、第7実施形態方法と同様に、図9(a)乃至(e)及び図10(a)に示す工程により、メタルベース11上に多層配線構造膜15を積層した積層体を作製する。また、このとき、前述の第7実施形態方法と同様に、図9(a)に示す積層体を使用する替わりに、第2実施形態方法における図13(a)に示すような積層体に金属膜35が設けられたものを使用してもよく、第3実施形態方法における図16(a)に示す積層体に半田ボール20が設けられたものを使用してもよく、第4実施形態方法における図18(a)に示す積層体に半導体素子搭載用の凹部32が設けられたものを使用してもよい。また、第5実施形態方法における図20(a)に示す積層体に半田ボール20及び半導体素子搭載用の凹部32が設けられたものを使用してもよく、第6実施形態方法における積層体に薄膜コンデンサ21が設けられたものを使用することもできる。
次に、図24(a)に示すように、多層配線構造膜15の表面を清浄化し、図24(b)に示すように、多層配線構造膜15の裏面における金属パッド29を除く領域に接着剤22を塗布する。接着剤22を所望の領域に塗布する方法は、第7実施形態方法と同様である。
次に、図24(c)に示すように、キャリア基材であるセラミック基板26のパッドが導電性ペースト23と接続するように、セラミック基板26を多層配線構造膜15に接合する。図24(c)においては、多層配線構造膜15の表面に接着剤22及び導電性ペースト23を塗布した例を示しているが、接着剤22及び導電性ペースト23をセラミック基板26の表面に塗布するか、接着剤22及び導電性ペースト23を夫々多層配線構造膜15の表面及びセラミック基板26の表面のいずれかに別々に塗布して、セラミック基板26を多層配線構造膜15に接合してもよい。
以後の工程は、図23(a)乃至(c)と同じである。即ち、セラミック基板26の表面及びメタルベース11の表面に、エッチングレジスト28を形成し、パターニングする。その後、このエッチングレジスト28をマスクとして、メタルベース11を多層配線構造膜15が露出するまでエッチングする。次に、エッチングレジスト28を除去し、金属パッド12の表面及びセラミック基板26の金属パッドの表面を清浄化し、半導体パッケージ基板を形成する。
次に、半導体素子16を金属パッド12に半田ボール18を介してフリップチップ接続し、その後、多層配線構造膜15と半導体素子16との間の空間にアンダーフィル17を流し込んで硬化させる。次いで、セラミック基板26の金属パッドにBGA用半田ボール19を装着する。
また、本第8実施形態の変形例として、半導体素子16を金属パッド12にフリップチップ接続した後、BGA用半田ボール19の替わりに、接続ピン25を取り付けてもよい。
このように、本第8実施形態の製造方法によれば、図8に示すようなスルーホールが導電物質で埋められているキャリア基材又は接続パッドを別に具備しているキャリア基材を取り付けた半導体パッケージ基板を効率よく製造することができる。
次に、本発明方法の第9実施形態について説明する。図25(a)乃至(c)並びに図26(a)及び(b)は、本第9実施形態に係る半導体装置の製造方法を工程順に示す部分断面図である。本第9実施形態は、本発明装置の第5実施形態に係る半導体装置、即ち、キャリア基材を接合した半導体装置(例えば、図6(a)乃至(c)参照)を製造するためのものである。本実施形態は、メタルベース11をキャリア基材に接合させる前に、メタルベース11に半導体素子16を嵌入するための開口部を設けることに特徴がある。なお、各工程間において適宜洗浄及び熱処理を行う。
図25(a)乃至(c)並びに図26(a)及び(b)は、第7実施形態方法と同様に、キャリア基材にはプリント基板24を使用する例を示している。また、図25(a)乃至(c)並びに図26(a)及び(b)においては、図10(c)に示すようなメタルベース11上に多層配線構造膜15を積層しメタルベース11に開口部を設けたものを使用し、以後の工程を例として示している。本第9実施形態においては、図10(c)に示すものの替わりに、図13(c)、図16(c)、図18(c)若しくは図20(c)に示すもの又は第6実施形態方法にて形成した薄膜コンデンサ21を具備するものを使用することもできる。
先ず、図9(a)乃至(e)並びに図10(a)及び(b)に示す工程により、メタルベース11上に多層配線構造膜15を積層しメタルベース11に開口部を設けたものを作製する。即ち、図9(a)に示すように、厚さ0.1乃至1.5mmの金属板であるメタルベース11の表面にめっきレジスト27を形成しパターニングする。
次に、図9(b)に示すように、めっきレジスト27の開口部に電解めっき法又は無電解めっき法により、金、錫及び半田からなる群より選択された少なくとも1種の金属又はその合金を析出させ、バリアメタルとしてニッケルを析出し、更に銅を析出させて金属パッド12を形成する。
次に、図9(c)に示すように、めっきレジスト27を除去した後、表面を清浄化し、図9(d)に示すように、絶縁層13を形成し、図9(e)に示すように、配線パターンを形成し配線層14を形成する。
次に、図10(a)に示すように、絶縁層形成工程及び配線層形成工程を繰り返して、多層配線構造膜15を形成し、図10(a)に示すような積層体を得る。次に、図10(b)に示すように、多層配線構造膜15の裏面及びメタルベース11の表面にエッチングレジスト28を形成し、パターニングする。その後、このエッチングレジスト28をマスクとして、メタルベース11を多層配線構造膜15が露出するまでエッチングする。
次に、図25(a)に示すように、多層配線構造膜15の表面を清浄化し、図25(b)に示すように、多層配線構造膜15の裏面における金属パッド29を除く領域に接着剤22を塗布する。
次に、図25(c)に示すように、キャリア基材であるプリント基板24を、プリント基板24のスルーホール30に多層配線構造膜15の金属パッド29が整合するように接合する。図25(b)では、多層配線構造膜15の表面に接着剤22を塗布する例が示されているが、プリント基板24に接着剤22を塗布して接合を行ってもよい。
次に、図26(a)に示すように、プリント基板24のスルーホール30内に、導電性ペースト23を充填し、加熱を施して固める。導電性ペースト23が以後の工程で漏れ及び変形を起こす可能性がある場合は、スルーホール30に更に絶縁樹脂を充填して硬化させることが好ましい。以上の工程により、図26(a)に示すような半導体パッケージ基板31dを形成する。
次に、図26(b)に示すように、半導体素子16を金属パッド12に半田ボール18を介してフリップチップ接続する。また、金属パッド12の表面に半田ボール20が形成されている場合は、半田ボール20を介するか、又は半田ボール20を予備半田として使用し半田ボール18を介してフリップチップ接続する。その後、多層配線構造膜15と半導体素子16との間の空間にアンダーフィル17を流し込んで硬化させる。次いで、プリント基板24の金属パッドにBGA用半田ボール19を装着する。
また、本第9実施形態方法の変形例として、本発明装置の第6実施形態に記載したように、半導体素子16を金属パッド12にフリップチップ接続した後、プリント基板24の金属パッドにBGA用半田ボール19を取り付ける替わりに、図7に示すように、プリント基板24aのスルーホール30に接続ピン25を取り付けてもよい。
このように、本第9実施形態の製造方法によれば、キャリア基材をメタルベース11に接合させる前に、メタルベース11に半導体素子16を配置するための開口部を設けることができる。このため、キャリア基材を接合した後にメタルベース11のエッチング処理を行う必要がない。多層配線構造膜15とキャリア基材との接合に関しては、本第9実施形態の製造方法よりも第7実施形態方法及び第8実施形態方法の方が有利であるが、エッチング処理により損傷を受けやすいキャリア基材を使用する場合は、本第9実施形態の製造方法の方が有利となる。
次に、本発明方法の第10実施形態について説明する。図27(a)乃至(c)は、本第10実施形態方法に係る半導体装置の製造方法を工程順に示す部分断面図である。本実施形態の製造方法は、第8実施形態方法に係る製造方法と第9実施形態方法に係る製造方法とを組み合わせた方法である。即ち、キャリア基材を接合した半導体パッケージ基板を製造するための製造方法であり、キャリア基材にはスルーホールが導電物質で埋められているキャリア基材又は接続パッドを別に具備しているキャリア基材を使用し、キャリア基材を多層配線構造膜15に接合させる前に、メタルベース11に半導体素子16を配置するための開口部を設ける点に特徴がある。キャリア基材には、プリント基板、セラミック基板又は有機無機複合基板を使用する。なお、各工程間において適宜洗浄及び熱処理を行う。
図27(a)乃至(c)においては、例としてセラミック基板を使用している。また、図27(a)乃至(c)においては、第1実施形態方法の図10(c)に示すメタルベース11と多層配線構造膜15とからなるものを使用し、以後の工程を例として示している。本第10実施形態方法においては、図10(c)に示すものの替わりに、図13(c)、図16(c)、図18(c)若しくは図20(c)に示すもの又は第6実施形態方法に記載されている薄膜コンデンサ21を具備するものを使用することもできる。
先ず、第8実施形態方法と同様に、図9(a)乃至(e)並びに図10(a)及び(b)に示す工程により、メタルベース11上に多層配線構造膜15を積層したものを作製する。
次に、図27(a)に示すように、エッチングレジスト28を除去し、多層配線構造膜15の表面を清浄化し、図27(b)に示すように、多層配線構造膜15の裏面における金属パッド29を除く領域に接着剤22を塗布する。その後、接着剤22を塗布した領域の開口部、即ち金属パッド29の部分に導電性ペースト23を配置する。又は、先に導電性ペースト23を所望の位置に配置してから、接着剤22を塗布してもよい。
次に、図27(c)に示すように、キャリア基材であるセラミック基板26の金属パッドが導電性ペースト23と接続するように、セラミック基板26を多層配線構造膜15に接合する。図27(b)においては、多層配線構造膜15の表面に接着剤22及び導電性ペースト23を塗布した例を示しているが、接着剤22及び導電性ペースト23をセラミック基板26に表面に塗布するか、接着剤22及び導電性ペースト23を夫々多層配線構造膜15の表面及びセラミック基板26の表面のいずれかに別々に塗布して、セラミック基板26を多層配線構造膜15に接合してもよい。以上の工程により、図27(c)に示すような半導体パッケージ基板31eが形成される。
以後の工程は、図23(c)と同じである。即ち、半導体素子16を金属パッド12に半田ボール18を介してフリップチップ接続し、その後、多層配線構造膜15と半導体素子16との間の空間にアンダーフィル17を流し込んで硬化させる。次いで、セラミック基板26の金属パッドにBGA用半田ボール19を装着する。
また、本第10実施形態方法の変形例として、本発明装置の第6実施形態(図6(a)乃至(c)参照)に記載したように、半導体素子16を金属パッド12にフリップチップ接続した後、プリント基板24の金属パッドにBGA用半田ボール19を取り付ける替わりに、プリント基板24aのスルーホール30に接続ピン25を取り付けてもよい。
このように、本第10実施形態の製造方法によれば、スルーホールが導電物質で埋められているキャリア基材又は接続パッドを別に具備しているキャリア基材を取り付けた半導体パッケージ基板を効率よく製造することができる。また、キャリア基材を多層配線構造膜15に接合させる前に、メタルベース11に半導体素子16を嵌入するための開口部を設けることにより、キャリア基材を接合した後にメタルベース11のエッチング処理を行う必要がなくなり、エッチング処理により損傷を受けやすいキャリア基材を使用することができる。
次に、本発明方法の第11実施形態について説明する。図28(a)乃至(e)並びに図29(a)及び(b)は、本第11実施形態方法に係る半導体装置の製造方法を工程順に示す部分断面図である。なお、図29(b)以降の工程は、図10(a)乃至(d)に示す工程と同一である。本実施形態の製造方法は、メタルベースの両面に金属パッド12を含む多層配線構造膜15を形成した後、メタルベースをその厚さ方向において半分に分割することにより、メタルベースの第2の面を形成する方法である。即ち、メタルベースの両面に、同時に多層配線構造膜15を形成することにより、半導体装置の生産率を2倍に向上させることができる。なお、図28(a)乃至(e)及び図29(a)は、第1実施形態方法と同じ工程を示しているが、本実施形態方法においては、第2実施形態方法の図11(a)乃至(d)及び図12(a)乃至(c)又は図14(a)乃至(e)に示す工程を行い、更に図13(a)乃至(d)に示す工程を行うことにより半導体装置を製造してもよく、又は、第3実施形態方法の図15(a)乃至(f)に示す工程を行い、更に図16(a)乃至(d)に示す工程を行うことにより半導体装置を製造してもよい。また、第6実施形態方法の薄膜コンデンサ21が設けられたものを使用することもできる。なお、各工程間において適宜洗浄及び熱処理を行う。
先ず、図28(a)に示すように、厚さ0.1乃至1.5mmの金属板であるメタルベース11aの両表面にめっきレジスト27を形成する。図29(b)に示す切断後の各メタルベース11の厚さを0.1乃至1.5mmとする場合は、図28(a)に示すメタルベース11aの厚さを、メタルベース11の厚さの少なくとも2倍、即ち、0.2乃至3.0mmとする。めっきレジスト27を形成する方法は、めっきレジスト27が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層し、めっきレジスト27がドライフィルムであればラミネート法等で積層した後、乾燥などの処理を施して固め、めっきレジスト27が感光性であればフォトリソプロセス等により、また、非感光性であればレーザ加工法等によりパターニングする。
次に、図28(b)に示すように、めっきレジスト27の開口部に電解めっき法又は無電解めっき法により、金、錫及び半田からなる群より選択された少なくとも1種の金属又はその合金を析出させ、第1の金属パッド12の表層部(図示せず)を形成する。次に、バリアメタル(図示せず)としてニッケルを析出し、更に銅を析出させて第1の金属パッド12を形成する。このとき、メタルベース11を構成する金属と金属パッド12の表層部を形成する金属との間で金属間化合物が形成される場合は、金属パッド12の表層部を形成する前にニッケル等のバリアメタルを析出させる。このバリアメタルはエッチングにより除去できる金属であることが好ましい。また、後述する図29(a)に示す工程において金属パッド12の表面を多層配線構造膜15の表面よりも窪ませる場合は、先に、ニッケル等のエッチング可能な金属を所定の厚さに析出させてから、金属パッド12の表層部を構成する金属を析出させ、バリアメタルとしてニッケルを析出し、更に銅を析出させて金属パッド12を形成する。
次に、図28(c)に示すように、めっきレジスト27を除去した後、表面を清浄化する。次に、図28(d)に示すように、メタルベース11aの両面に絶縁層13を形成する。絶縁層13を形成する方法は、絶縁層13を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理をして前記絶縁樹脂を固める。そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホール34を形成し、キュアを行って絶縁樹脂を硬化させて絶縁樹脂13を形成する。
次に、図28(e)に示すように、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層14を形成する。このとき、ビアホール34を導電物質により埋め込み、配線層14を金属パッド12に接続する。
次に、図29(a)に示すように、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等による絶縁層13の形成工程及び配線層14の形成工程を繰り返し、更に金属パッド29を形成する。これにより、金属パッド12、絶縁層13、配線層14及び金属パッド29からなる多層配線構造膜15を形成する。
次に、図29(b)に示すように、メタルベース11aをその表面に平行な面に沿ってスライサ又はウォーターカッタ等により切断し、分割する。即ち、メタルベース11aをその厚み方向において2分割する。これにより、メタルベース11aを、片面に多層配線構造膜15が形成された2枚のメタルベース11に分割する。
以後の工程は、図10(b)乃至(d)に示す工程と同じである。即ち、多層配線構造膜15の裏面及びメタルベース11の表面に、エッチングレジスト28を形成し、多層配線構造膜15が露出するまでエッチングして凹部32を形成する。エッチングレジスト28を除去し、金属パッド12の表面及び金属パッド29の表面を清浄化し、半導体パッケージ基板31aを形成する。
次に、図10(d)に示すように、半導体素子16を金属パッド12に半田ボール18を介してフリップチップ接続し、多層配線構造膜15と半導体素子16との間の空間にアンダーフィル17を流し込んで硬化させる。
次いで、金属パッド29にBGA用半田ボール19を装着し、図10(d)に示すような半導体装置を形成する。
また、キャリア基材を接合した半導体装置は、第7実施形態方法又は第8実施形態方法の工程を行うことにより製造可能である。この際、メタルベース11aを分割してからキャリア基材を接合してもよいが、キャリア基材をメタルベース11aの両面に形成されている多層配線構造膜15に接合してから、メタルベース11を分割してもよい。
このように、本実施形態の製造方法により、半導体装置の製造コストを低く抑えることができる。
次に、本発明方法の第12実施形態について説明する。図30(a)乃至(f)並びに図31(a)及び(b)は、本第12実施形態方法に係る半導体装置の製造方法を工程順に示す部分断面図である。図31(b)以降の工程は、図10(a)乃至(d)に示す工程と同一である。本実施形態の製造方法は、2枚のメタルベース11を張り合わせた後、この張り合わせたメタルベース(以下、メタルベース11bという)の両面に多層配線構造膜15を形成した後、メタルベース11bを再び2枚のメタルベース11に分割することにより、2枚のメタルベース11における第2の面を形成する方法である。即ち、メタルベース11bの両面に同時に多層配線構造膜15を形成することにより、半導体装置の生産率を2倍に向上させることができる。図30(a)乃至(f)及び図31(a)に示す工程は、第1実施形態方法と同じ工程であるが、第1実施形態方法の替わりに第2実施形態方法の図11(a)乃至(d)及び図12(a)乃至(c)又は図14(a)乃至(e)に示す工程を行い、更に図13(a)乃至(d)に示す工程を行って半導体装置を製造してもよく、又は、第3実施形態方法の図15(a)乃至(f)に示す工程を行い、更に図16(a)乃至(d)に示す工程を行うことにより半導体装置を製造してもよい。また、第4実施形態方法の図17(a)に示すメタルベース11を張り合わせた後、図17(b)乃至(f)に示す工程を行い、その後図18(a)乃至(d)に示す工程を行うことにより半導体装置を製造してもよく、第5実施形態方法の図19(a)に示すメタルベース11を2枚張り合わせた後、この張り合わせたメタルベースに対して図19(b)乃至(f)に示すような工程を行い、更に図20(a)乃至(d)に示す工程を行って半導体装置を製造してもよい。さらに、第6実施形態方法の薄膜コンデンサ21が設けられたものを使用することもできる。なお、各工程間において適宜洗浄及び熱処理を行う。
先ず、図30(a)に示すように、厚さ0.1乃至1.5mmの金属板であるメタルベース11を2枚張り合わせてメタルベース11bを形成する。なお、このときメタルベース11間に、メタルベース11が溶出しないエッチング液に溶出して除去できるような金属板を挟み込んでもよい。また、凹部32が形成されているメタルベース11を張り合わせることも可能である。張り合わせは、メタルベース11の張り合わせる面に細かい凹凸を形成して、相互に噛み込ませるか、接着剤を使用してメタルベース11の全面又は端部のみを接着するか、又は、溶接等によりメタルベース11の全面又は端部のみを接合することによって行う。但し、図31(b)に示す工程において、メタルベース11bを再び2枚のメタルベース11に分割することを考慮すると、張り合わせはメタルベース11の端部のみを接着又は接合することによって行うことが好ましい。
次に、図30(b)に示すように、張り合わせたメタルベース11bの両表面にめっきレジスト27を形成する。形成する方法は、めっきレジスト27が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層し、めっきレジスト27がドライフィルムであればラミネート法等で積層した後、乾燥などの処理を施して固め、めっきレジスト27が感光性であればフォトリソプロセス等により、また、非感光性であればレーザ加工法等によりパターニングする。
次に、図30(c)に示すように、めっきレジスト27の開口部に電解めっき法又は無電解めっき法により、金、錫及び半田からなる群より選択された少なくとも1種の金属又はその合金を析出させ、第1の金属パッド12の表層部(図示せず)を形成する。次に、バリアメタル(図示せず)としてニッケルを析出し、更に銅を析出させて第1の金属パッド12を形成する。このとき、メタルベース11を構成する金属と金属パッド12の表層部を形成する金属との間で金属間化合物が形成される場合は、金属パッド12の表層部を形成する前にニッケル等のバリアメタルを析出させる。このバリアメタルはエッチングにより除去できる金属であることが好ましい。また、図31(a)に示す後の工程において金属パッド12の表面を多層配線構造膜15の表面よりも窪ませる場合は、先に、ニッケル等のエッチング可能な金属を所定の厚さに析出させてから、金属パッド12の表層部を構成する金属を析出させ、バリアメタルとしてニッケルを析出し、更に銅を析出させて金属パッド12を形成する。
次に、図30(d)に示すように、めっきレジスト27を除去した後、表面を浄化する。
次に、図30(e)に示すように、絶縁層13を形成する。絶縁層13を形成する方法は、絶縁層13を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理をして前記絶縁樹脂を固める。そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホール34を形成し、キュアを行って絶縁樹脂を硬化させて絶縁樹脂13を形成する。
次に、図30(f)に示すように、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層14を形成する。このとき、ビアホール34を導電物質により埋め込み、配線層14を金属パッド12に接続する。
次に、図31(a)に示すように、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等による絶縁層13の形成工程及び配線層14の形成工程を繰り返した後、金属パッド29を形成して多層配線構造膜15を形成する。
次に、図31(b)に示すように、メタルベース11bを2枚のメタルベース11に分割する。メタルベース11の全面を張り合わせてある場合は、メタルベース11bの張り合わせ面をスライサ又はウォーターカッタ等により切断し分割する。メタルベース11の端部のみ張り合わせた場合は、張り合わせてある端部を切断して除去することにより分割する。なお、図30(a)に示す工程において、メタルベース11間にメタルベース11が溶出しないエッチング液に溶出する金属板を挟み込んでいる場合は、この金属板を前記エッチング液でエッチングして除去することにより、メタルベース11bを2枚のメタルベース11に分割する。この際、多層配線構造膜15をエッチング液から保護するために、多層配線構造膜15の表面にレジストを形成しても構わない。
以後の工程は、図10(b)乃至(d)に示す工程と同じである。即ち、多層配線構造膜15の裏面及びメタルベース11の表面に、エッチングレジスト28を形成し、多層配線構造膜15が露出するまでエッチングして凹部32を形成する。エッチングレジスト28を除去し、金属パッド12の表面及び金属パッド29の表面を清浄化し、半導体パッケージ基板31aを形成する。
次に、図10(d)に示すように、半導体素子16を金属パッド12に半田ボール18を介してフリップチップ接続し、多層配線構造膜15と半導体素子16との間の空間にアンダーフィル17を流し込んで硬化させる。次いで、金属パッド29にBGA用半田ボール19を装着し、図10(d)に示すような半導体装置を形成する。
また、キャリア基材を接合した半導体装置は、第7実施形態方法又は第8実施形態方法の工程を行うことにより製造可能である。この際、メタルベース11bを分割してからキャリア基材を接合してもよいが、キャリア基材をメタルベース11bの両面に形成されている多層配線構造膜15に接合してから、メタルベース11bを分割してもよい。
このように、本実施形態の製造方法により、半導体装置の製造コストを低く抑えることができる。
本発明に係る半導体装置の第1実施形態を示す図であって、図1(a)は表面側からみた斜視図、(b)は裏面側からみた斜視図、(c)は部分断面図である。 本発明に係る半導体装置の第2実施形態を示す部分断面図である。 本発明に係る半導体装置の第3実施形態を示す部分断面図である。 本発明に係る半導体装置の第4実施形態を示す部分断面図である。 本発明に係る半導体装置の第4実施形態を示す部分断面図である。 本発明に係る半導体装置の第5実施形態を示す図であって、図5(a)は表面側からみた斜視図、(b)は裏面側からみた斜視図、(c)は部分断面図である。 本発明に係る半導体装置の第6実施形態を示す部分断面図である。 本発明に係る半導体装置の第7実施形態を示す部分断面図である。 (a)乃至(e)は本発明方法の第1実施形態に係る半導体装置の製造方法を工程順に示す部分断面図である。 (a)乃至(d)は同じく、この第1実施形態方法における図9の次の工程を工程順に示す部分断面図である。 (a)乃至(d)は本発明方法の第2実施形態に係る半導体装置の製造方法を工程順に示す部分断面図である。 (a)乃至(c)は同じく、この第2実施形態方法における図11の次の工程を工程順に示す部分断面図である。 (a)乃至(d)は同じく、この第2実施形態方法における図12の次の工程を工程順に示す部分断面図である。 (a)乃至(e)はこの第2実施形態の変形例に係る半導体装置の製造方法を工程順に示す部分断面図である。 (a)乃至(f)は本発明方法の第3実施形態に係る半導体装置の製造方法を工程順に示す部分断面図である。 (a)乃至(d)は同じく、この第3実施形態方法における図15の次の工程を工程順に示す部分断面図である。 (a)乃至(f)は本発明方法の第4実施形態に係る半導体装置の製造方法を工程順に示す部分断面図である。 (a)乃至(d)は同じく、この第4実施形態方法における図17の次の工程を工程順に示す部分断面図である。 (a)乃至(f)は本発明方法の第5実施形態に係る半導体装置の製造方法を工程順に示す部分断面図である。 (a)乃至(d)は同じく、この第5実施形態方法における図19の次の工程を工程順に示す部分断面図である。 (a)及び(b)は本発明方法の第6実施形態に係る半導体装置の製造方法を工程順に示す部分断面図である。 (a)乃至(d)は本発明方法の第7実施形態に係る半導体装置の製造方法を工程順に示す部分断面図である。 (a)乃至(c)は同じく、この第7実施形態方法における図22の次の工程を工程順に示す部分断面図である。 (a)乃至(c)は本発明方法の第8実施形態に係る半導体装置の製造方法を工程順に示す部分断面図である。 (a)乃至(c)は本発明方法の第9実施形態に係る半導体装置の製造方法を工程順に示す部分断面図である。 (a)及び(b)は同じく、この第9実施形態方法における図25の次の工程を工程順に示す部分断面図である。 (a)乃至(c)は本発明方法の第10実施形態に係る半導体装置の製造方法を工程順に示す部分断面図である。 (a)乃至(e)は本発明方法の第11実施形態に係る半導体装置の製造方法を工程順に示す部分断面図である。 (a)及び(b)は同じく、この第11実施形態方法における図28の次の工程を工程順に示す部分断面図である。 (a)乃至(f)は本発明方法の第12実施形態に係る半導体装置の製造方法を工程順に示す部分断面図である。 (a)及び(b)は同じく、この第12実施形態方法における図30の次の工程を工程順に示す部分断面図である。
符号の説明
11、11a、11b;メタルベース
12;金属パッド
13;絶縁層
14;配線層
15;多層配線構造膜
16;半導体素子
17;アンダーフィル
18;半田ボール
19;BGA用半田ボール
20;半田ボール
21;薄膜コンデンサ
22;接着剤
23;導電性ペースト
24、24a;プリント基板
25;接続ピン
26;セラミック基板
27;レジスト
28;レジスト
29;金属パッド
30;スルーホール
31a〜31e;半導体パッケージ基板
32;凹部
33;凹部
34;ビアホール
35;金属膜
36;レジスト

Claims (22)

  1. 金属板からなるメタルベースの表裏面としての第1及び第2の面に夫々複数個の第1の金属パッドを形成する工程と、前記メタルベースにおける前記第1及び第2の面上に、絶縁層と配線層からなり表面に複数個の第2の金属パッドを有し前記第2の金属パッドは夫々前記配線層を介して前記第1の金属パッドに接続されるように多層配線構造膜を形成する工程と、前記メタルベースをその厚み方向において2枚に分割する工程と、前記分割された夫々のメタルベースにおいて前記第1の金属パッドが形成されている領域を含むように開口部を形成し前記第1の金属パッドを露出させる工程と、を有することを特徴とする半導体パッケージ基板の製造方法。
  2. 金属板からなる2枚のメタルベースを相互に張り合わせる工程と、前記張り合わされたメタルベースの表裏面としての第1及び第2の面に夫々複数個の第1の金属パッドを形成する工程と、前記張り合わされたメタルベースにおける前記第1及び第2の面上に、絶縁層と配線層からなり表面に複数個の第2の金属パッドを有し前記第2の金属パッドは夫々前記配線層を介して前記第1の金属パッドに接続されるように多層配線構造膜を形成する工程と、前記張り合わされたメタルベースを再度2枚のメタルベースに分割する工程と、前記分割された夫々のメタルベースにおいて前記第1の金属パッドが形成されている領域を含むように開口部を形成し前記第1の金属パッドを露出させる工程と、を有することを特徴とする半導体パッケージ基板の製造方法。
  3. 前記メタルベースをその厚み方向において2枚に分割する工程は、前記メタルベースを前記第1の面に平行な面に沿って2枚に分割する工程を有することを特徴とする請求項1に記載の半導体パッケージ基板の製造方法。
  4. 前記第1の金属パッドを形成する工程は、前記メタルベースの第1の面において前記第1の金属パッドを形成する予定の領域に開口部を有する第1のレジストを形成する工程と、前記第1のレジストをマスクとして金属をめっきすることにより前記第1の金属パッドを形成する工程と、前記第1のレジストを除去する工程と、を有することを特徴とする請求項1乃至3のいずれか1項に記載の半導体パッケージ基板の製造方法。
  5. 前記第1のレジストを形成する工程と、前記第1のレジストをマスクとして金属をめっきすることにより前記第1の金属パッドを形成する工程との間に、前記第1のレジストをマスクとして前記メタルベースをエッチングすることにより前記メタルベースの表面における前記第1の金属パッドを形成する予定の領域に凹部を形成する工程を有することを特徴とする請求項4に記載の半導体パッケージ基板の製造方法。
  6. 前記第1のレジストを形成する工程と、前記第1のレジストをマスクとして金属をめっきすることにより前記第1の金属パッドを形成する工程との間に、前記第1のレジストをマスクとして半田をめっきし半田ボールを形成する工程を有することを特徴とする請求項4又は5に記載の半導体パッケージ基板の製造方法。
  7. 前記金属膜を形成する工程は、前記メタルベースの第1の面において前記金属膜を形成する予定の領域に開口部を有する第2のレジストを形成する工程と、前記第2のレジストをマスクとして金属をめっきすることにより前記金属膜を形成する工程と、前記第2のレジストを除去する工程と、を有することを特徴とする請求項4乃至6のいずれか1項に記載の半導体パッケージ基板の製造方法。
  8. 前記第1の金属パッドを形成する工程と、前記第1の金属パッド上に多層配線構造膜を形成する工程との間に、少なくとも1個の前記第1の金属パッド上に薄膜コンデンサを形成する工程を有することを特徴とする請求項1乃至7のいずれか1項に記載の半導体パッケージ基板の製造方法。
  9. 前記メタルベースにおける前記第1の面上に多層配線構造膜を形成する工程は、絶縁性樹脂からなる絶縁層を形成する工程と、前記絶縁層における前記第1の金属パッドに整合する位置にビアを形成する工程と、前記ビアに整合する位置に配置された配線とこの配線の間に充填された絶縁性樹脂とから構成される配線層を形成する工程と、この多層配線構造膜の表面に露出するように前記第2の金属パッドを形成する工程と、を有することを特徴とする請求項1乃至8のいずれか1項に記載の半導体パッケージ基板の製造方法。
  10. 前記メタルベースにおいて前記第1の金属パットが形成されている領域を含むように開口部を形成し前記第1の金属パッドを露出させる工程は、前記メタルベースの前記第2の面において前記開口部を形成する予定の領域に開口部を有する第3のレジストを形成する工程と、前記第3のレジストをマスクとして前記メタルベースをエッチングして開口部を形成し前記第1の金属パッドを露出させる工程と、前記第3のレジストを除去する工程と、を有することを特徴とする請求項1乃至9のいずれか1項に記載の半導体パッケージ基板の製造方法。
  11. 前記多層配線構造膜の表面に前記第2の金属パッドに接続するように半田ボール又は接続ピンを形成する工程を有することを特徴とする請求項1乃至10のいずれか1項に記載の半導体パッケージ基板の製造方法。
  12. 前記メタルベースを構成する金属には、ステンレス、鉄、ニッケル、銅及びアルミニウムからなる群から選択された少なくとも1種の金属又はその合金を使用することを特徴とする請求項1乃至11のいずれか1項に記載の半導体パッケージ基板の製造方法。
  13. 前記多層配線構造膜における前記メタルベースが配置されていない側の面にキャリア基材を接合させる工程を有することを特徴とする請求項1乃至12のいずれか1項に記載の半導体パッケージ基板の製造方法。
  14. 前記キャリア基材は、少なくとも1層の配線層を有するプリント基板、セラミック基板又は有機無機複合基板のいずれかであることを特徴とする請求項13に記載の半導体パッケージ基板の製造方法。
  15. 前記多層配線構造膜に前記キャリア基材を接合させる工程は、接着剤、熱圧着又は化学反応を利用した接着のいずれかの方法を使用することを特徴とする請求項13又は14に記載の半導体パッケージ基板の製造方法。
  16. 前記キャリア基材を前記第2の金属パッドに導電性ペースト又は異方導電膜を介して接続する工程を有することを特徴とする請求項13乃至15のいずれか1項に記載の半導体パッケージ基板の製造方法。
  17. 前記キャリア基材の表面に半田ボール又は接続ピンを、前記キャリア基材を介して前記第2の金属パッドに接続するように形成する工程を有することを特徴とする請求項13乃至16のいずれか1項に記載の半導体パッケージ基板の製造方法。
  18. 前記多層配線構造膜にキャリア基材を接合させる工程は、前記メタルベースに開口部を形成し前記第1の金属パッドを露出させる工程の前に行うことを特徴とする請求項13乃至17のいずれか1項に記載の半導体パッケージ基板の製造方法。
  19. 前記多層配線構造膜にキャリア基材を接合させる工程は、前記メタルベースに開口部を形成し前記第1の金属パッドを露出させる工程の後に行うことを特徴とする請求項13乃至17のいずれか1項に記載の半導体パッケージ基板の製造方法。
  20. 請求項1乃至19のいずれか1項に記載の方法により製造された半導体パッケージ基板の第1の金属パッドに、半導体素子を接続することを特徴とする半導体装置の製造方法。
  21. 前記半導体素子が、低融点金属又は導電性樹脂のいずれかの材料により前記第1の金属パッドにフリップチップ接続されていることを特徴とする請求項20に記載の半導体装置の製造方法。
  22. 前記金属板からなる2枚のメタルベースの間に他の金属膜を挟んで相互に張り合わせる工程を含むことを特徴とする請求項2に記載の半導体パッケージの基板の製造方法。
JP2006068422A 2000-06-30 2006-03-13 半導体パッケージ基板の製造方法及び半導体装置の製造方法 Expired - Lifetime JP4434163B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006068422A JP4434163B2 (ja) 2000-06-30 2006-03-13 半導体パッケージ基板の製造方法及び半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000199634 2000-06-30
JP2006068422A JP4434163B2 (ja) 2000-06-30 2006-03-13 半導体パッケージ基板の製造方法及び半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003299304A Division JP3838232B2 (ja) 2000-06-30 2003-08-22 半導体パッケージ基板の製造方法及び半導体装置製造方法

Publications (2)

Publication Number Publication Date
JP2006157065A JP2006157065A (ja) 2006-06-15
JP4434163B2 true JP4434163B2 (ja) 2010-03-17

Family

ID=36634875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006068422A Expired - Lifetime JP4434163B2 (ja) 2000-06-30 2006-03-13 半導体パッケージ基板の製造方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4434163B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5280032B2 (ja) * 2007-09-27 2013-09-04 新光電気工業株式会社 配線基板
JP2008294480A (ja) * 2008-08-28 2008-12-04 Yoshikawa Kogyo Co Ltd 半導体素子収納用パッケージの製造方法、その製造方法で製造した半導体素子収納用パッケージ、並びにそれを用いた圧電発振器、通信機器及び電子機器
KR101767108B1 (ko) 2010-12-15 2017-08-11 삼성전자주식회사 하이브리드 기판을 구비하는 반도체 패키지 및 그 제조방법
KR101778433B1 (ko) 2016-03-22 2017-09-13 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283925A (ja) * 1996-04-16 1997-10-31 Toppan Printing Co Ltd 半導体装置及びその製造方法
JPH11163022A (ja) * 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
JP2000003980A (ja) * 1998-04-17 2000-01-07 Sumitomo Metal Electronics Devices Inc 半導体搭載用回路基板及びその製造方法
JP4124297B2 (ja) * 1998-09-16 2008-07-23 大日本印刷株式会社 多層配線基板とその製造方法
JP3196758B2 (ja) * 1999-03-08 2001-08-06 ソニー株式会社 リードフレームとリードフレームの製造方法と半導体装置と半導体装置の製造方法
JP3976954B2 (ja) * 1999-08-27 2007-09-19 新光電気工業株式会社 多層配線基板の製造方法及び半導体装置

Also Published As

Publication number Publication date
JP2006157065A (ja) 2006-06-15

Similar Documents

Publication Publication Date Title
JP3498732B2 (ja) 半導体パッケージ基板及び半導体装置
US7696007B2 (en) Semiconductor package board using a metal base
JP5496445B2 (ja) 半導体装置の製造方法
JP5258045B2 (ja) 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
JP5711472B2 (ja) 配線基板及びその製造方法並びに半導体装置
US8138424B2 (en) Wiring substrate including a reinforcing structural body
TWI402017B (zh) 半導體裝置及其製造方法
JP3591524B2 (ja) 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
JP5188256B2 (ja) キャパシタ部品の製造方法
WO2010041630A1 (ja) 半導体装置及びその製造方法
US20120279630A1 (en) Manufacturing method of circuit substrate
JP4921354B2 (ja) 半導体パッケージ及びその製造方法
JP2003289120A (ja) フリップチップ型半導体装置及びその製造方法
JP2003297968A (ja) 半導体パッケージの製造方法
KR20010089209A (ko) 플립 칩형 반도체 장치 및 플립 칩형 반도체 장치 제조 방법
CN105789173B (zh) 整合中介层及双布线结构的线路板及其制作方法
JP2019197881A (ja) フリップチップパッケージ基板の製造方法及びその構造
US20040135269A1 (en) Interconnect substrate, semiconductor device, methods of manufacturing the same, circuit board, and electronic equipment
JP4460341B2 (ja) 配線基板およびその製造方法
JP4434163B2 (ja) 半導体パッケージ基板の製造方法及び半導体装置の製造方法
JP3838232B2 (ja) 半導体パッケージ基板の製造方法及び半導体装置製造方法
JP6639934B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP3931862B2 (ja) 半導体素子搭載用配線基板、その製造方法、半導体装置及びその製造方法
JP4063240B2 (ja) 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
JP4597561B2 (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060419

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091221

R150 Certificate of patent or registration of utility model

Ref document number: 4434163

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

EXPY Cancellation because of completion of term