JP2003347459A - 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ - Google Patents
半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージInfo
- Publication number
- JP2003347459A JP2003347459A JP2002151864A JP2002151864A JP2003347459A JP 2003347459 A JP2003347459 A JP 2003347459A JP 2002151864 A JP2002151864 A JP 2002151864A JP 2002151864 A JP2002151864 A JP 2002151864A JP 2003347459 A JP2003347459 A JP 2003347459A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- electrode pattern
- semiconductor device
- metal support
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
した高密度化、微細化を実現することができ、しかも実
装信頼性に優れた半導体装置搭載基板とその製造方法お
よびその基板検査法、並びに半導体パッケージを提供す
る。 【解決手段】 絶縁層と配線層からなる配線構造膜と、
前記配線構造膜の片面に設けられた第1電極パターンで
あって少なくとも前記第1電極パターン側面周囲が前記
絶縁層に接しかつ少なくとも前記第1電極パターン下面
が前記絶縁層に接しなく前記第1電極パターンが設けら
れている前記絶縁層面と前記第1電極パターン下面が同
一平面上にある前記第1電極パターンと、前記第1電極
パターンの反対側の面に第2電極パターンと、前記第1
電極パターン内に収まる開口パターンを設けた絶縁体膜
と、前記絶縁体膜表面に設けられた金属支持体とを有す
ることを特徴とする半導体装置搭載基板。
Description
の各種デバイスを高密度で搭載し、高密度かつ高速およ
び高周波のモジュールやシステムを実現するために用い
る半導体装置搭載基板とその製造方法およびその基板検
査法、並びに半導体パッケージに関する。
による端子の増加や狭ピッチ化に伴い、これら半導体デ
バイスを搭載する実装用配線基板においても、さらなる
高密度化、微細化が求められている。現在、よく用いら
れている実装用基板の例として、セラミック基板、ビル
ドアップ基板、テープ基板がある。
4号公報に開示されているような、アルミナ等からなる
絶縁基板と、その表面に形成されたWやMoなどの高融
点からなる配線導体とから構成されている。
17058号公報及び特許第2679681号公報に開
示されているように、プリント基板上に有機樹脂を絶縁
材料に使用しエッチング法及びめっき法により銅配線に
よる微細な回路を形成して多層化している。
701号公報に示されているポリイミド系等のフィルム
に銅配線を形成したものである。
技術には下記に示すような問題がある。
ラミックが硬くて脆い性質を有することから、製造工程
及び搬送工程において欠け及び割れ等の損傷が発生しや
すく、歩留まり低下を起こす問題点がある。
ンシート上に配線を印刷し、各シートを積層して焼成さ
せて製造される。この製造工程において、高温での焼成
により収縮が生じるために、焼成後の基板には反り、変
形及び寸法ばらつき等の形状不良が発生しやすい問題点
がある。この様な形状不良の発生により、高密度化され
た回路基板及びフリップチップ等の基板に要求される厳
しい平坦度にたいして、十分対応できないという問題が
ある。即ち、この様な形状不良により、回路の多ピン
化、高密度化及び微細化が阻害されると共に、半導体デ
バイスの搭載部の平坦性が失われるため、半導体デバイ
スと基板との間の接続された部分にクラック及び剥がれ
等が発生しやすく、半導体デバイスの信頼性を低下させ
るという問題がある。
材に使用しているプリント基板と表層に形成される絶縁
樹脂膜との熱膨張差から基板の反りが発生する。この反
りも多ピン化している半導体デバイスを接続する際の障
害となり、前述の如く、回路の高密度化、微細化を阻害
すると共に、ビルドアップ基板の歩留まりを低下させて
いる。
する基板においては、半導体デバイスを搭載する際のテ
ープ基材の伸縮による位置ずれが大きく、回路の高密度
化対応が十分にできないという問題点がある。
特開2000−3980号公報に開示されている様な、
金属板からなるベース基材にビルドアップ構造を形成し
た実装用配線基板が提案されている。しかしながら、外
部端子をエッチングにより形成しているため、エッチン
グ時のサイドエッチング量制御の限界から狭ピッチな外
部端子とすることが困難である問題点がある。また、こ
の実装用配線基板を外部の基板や装置に実装したとき
に、構造上、外部端子と絶縁体膜の界面に応力が集中
し、オープン不良となるため、十分な実装信頼性が得ら
れないこととなる。
であって、従来の配線基板を改良し、狭ピッチ化に対応
した高密度化、微細化を実現することができ、しかも実
装信頼性に優れた半導体装置搭載基板とその製造方法お
よびその基板検査法、並びに半導体パッケージを提供す
ることを目的とする。
め、本発明は次のような半導体装置搭載基板とその製造
方法およびその基板検査法、並びに半導体パッケージを
採用した。
板は、交互に積層された絶縁層(14)と配線層(1
5)からなる配線構造膜(16)と、電極のパターンが
前記配線構造膜の片面に設けられ、該電極パターン側面
周囲が前記絶縁層に接し、かつ、少なくとも前記電極パ
ターン下面が前記絶縁層に接することなく設けられ、前
記絶縁層面と電極パターン下面が同一平面上にある第1
電極パターン(13)と、前記第1電極パターンの反対
側の面に形成された第2電極パターン(17)と、前記
第1電極パターンの下部に位置する開口パターンを設け
た絶縁体膜(12)と、前記絶縁体膜下表面に設けられ
た金属支持体(11)とを有することを特徴とする。
基板は、前記配線層(15)の各層は、前記絶縁層(1
4)内に設けられたビアを介して互いに接続され、前記
第2電極パターン(17)は、前記配線層(15)及び
前記ビアを介して前記第1電極パターン(13)に接続
されていることを特徴とする。
基板は、前記第1電極パターン(13)の間及び周囲に
導体パターン(18)が設けられ、該導体パターン(1
8)は前記配線層(15)と前記ビアにより接続されて
いることを特徴とする。
基板は、前記金属支持体(11)と前記導体パターン
(18)が前記絶縁体膜(12)に形成されたビア(1
9)により接続されていることを特徴とする。
基板は、前記絶縁層(14)は、膜強度(弾性率)が7
0MPa以上、破断伸び率が5%以上、ガラス転移温度
が150℃以上、熱膨張係数が60ppm/℃以下の絶
縁材料からなることを特徴とする。
基板は、前記絶縁層(14)は、膜強度(弾性率)が1
0GPa以上、熱膨張係数が30ppm/℃以下、ガラ
ス転移温度が150℃以上の絶縁材料からなることを特
徴とする。
基板は、前記絶縁体膜(12)は、ソルダーレジストと
しての機能を有することを特徴とする。
基板は、前記絶縁体膜(12)が、前記絶縁層(14)
と同一の材料からなることを特徴とする。
基板は、前記第1電極パターン(13)の上面に形成さ
れた誘電体層(20)と、該誘電体層(20)の上面に
前記配線構造膜(16)と導通している導電体層(2
1)とからなるコンデンサ(22)が設けられているこ
とを特徴とする。
載基板は、前記金属支持体(11)は、ステンレス、
鉄、ニッケル、銅およびアルミニウムからなる群から選
択された少なくとも1種の金属又はその合金からなるこ
とを特徴とする。
載基板は、前記金属支持体(11)は、前記絶縁体膜
(12)表面が露出するように前記絶縁体膜(12)の
下面に設けられていることを特徴とする。
載基板は、前記金属支持体(11)は、前記絶縁体膜
(12)の下面全体に設けられ、かつ前記第1電極パタ
ーン(13)と接している突起(24)を有しているこ
とを特徴とする。
載基板は、前記導体パターン(18)と前記金属支持体
(11)が、前記突起(24)により接続されているこ
とを特徴とする。
載基板は、前記突起(24)は、めっき法、エッチン
グ、導電性ペースト、機械加工のいずれかの1つもしく
は複合した方法により形成されることを特徴とする。
は、請求項1〜14のいずれか一つに記載の半導体装置
搭載基板に少なくとも1つ以上の半導体装置が搭載され
てなることを特徴とする。
ージは、少なくとも一面に半導体装置が搭載されたこと
を特徴とする。
ージは、前記半導体装置が、低融点金属又は導電性樹脂
のいずれかの材料によりフリップチップ接続されている
ことを特徴とする。
ージは、前記半導体装置が、低融点金属、有機樹脂又は
金属混入樹脂からなる群から選択された少なくとも1種
の材料により連結されていることを特徴とする。
板の製造方法は、金属支持体(11)の表面の所望の位
置に複数個の突起(24)を形成する工程と、前記金属
支持体表面の前記突起形成領域を除く領域に絶縁体膜
(12)を形成する工程と、前記絶縁体膜上に第1電極
パターン(13)を形成する工程と、該第1電極パター
ン(13)の側面周囲に接し、かつ下面が前記第1電極
パターン(13)下面と同一平面上になるように絶縁層
(14)を形成する工程と、第1電極パターン(13)
の片面に配線層(15)を形成する工程と、前記第1電
極パターンの反対側の面に第2電極パターン(17)を
形成する工程と、前記金属支持体に前記絶縁体膜と前記
突起が露出するように第1の開口部を形成する工程と、
前記突起を除去して、前記第1電極パターンが露出する
ように第2の開口部を前記絶縁体膜に形成する工程と、
前記絶縁体膜の開口部形状を整える工程を含むことを特
徴とする。
板の製造方法は、金属支持体(11)の表面の所望の位
置に複数個の突起(24)を形成する工程と、前記金属
支持体表面の前記突起形成領域を除く領域に絶縁体膜
(12)を形成する工程と、前記絶縁体膜上に第1電極
パターン(13)を形成する工程と、前記第1電極パタ
ーンの間及び周囲に導体パターン(18)を形成する工
程と、該第1電極パターン(13)の側面周囲に接し、
かつ下面が前記第1電極パターン(13)下面と同一平
面上になるように絶縁層(14)を形成する工程と、前
記第1電極パターン(13)の片面に配線層(15)を
形成する工程と、前記第1電極パターンの反対側の面に
第2電極パターン(17)を形成する工程と、前記金属
支持体に前記絶縁体膜と前記突起が露出するように第1
の開口部を形成する工程と、前記突起を除去して、前記
第1電極パターンが露出するように第2の開口部を前記
絶縁体膜に形成する工程と、前記絶縁体膜の開口部形状
を整える工程を含むことを特徴とする。
板の製造方法は、金属支持体(11)の表面の所望の位
置に複数個の突起(24)を形成する工程と、前記金属
支持体表面の前記突起形成領域を除く領域に絶縁体膜
(12)を形成する工程と、前記絶縁体膜上に第1電極
パターン(13)を形成する工程と、前記金属支持体の
一部が露出するようにビア(19)を形成する工程と、
前記第1電極パターンの間及び周囲に、かつ導体パター
ン(18)が前記ビアにより前記金属支持体と接続でき
るように前記導体パターン(18)を形成する工程と、
該第1電極パターン(13)の側面周囲に接し、かつ下
面が前記第1電極パターン(13)下面と同一平面上に
なるように絶縁層(14)を形成する工程と、前記第1
電極パターン(13)の片面に配線層(15)を形成す
る工程と、前記第1電極パターンの反対側の面に第2電
極パターン(17)を形成する工程と、前記金属支持体
に前記絶縁体膜と前記突起が露出するように第1の開口
部を形成する工程と、前記突起を除去して、前記第1電
極パターンが露出するように第2の開口部を前記絶縁体
膜に形成する工程と、前記絶縁体膜の開口部形状を整え
る工程を含むことを特徴とする。
載基板の製造方法は、前記第1電極パターンと前記導体
パターンが同一の工程で形成されることを特徴とする。
載基板の製造方法は、前記第1電極パターンを形成する
工程と、前記第1電極パターン上に配線層(15)を形
成する工程との間に、少なくとも1個の前記第1電極パ
ターン上に薄膜コンデンサを形成する工程を有すること
を特徴とする。
載基板の製造方法は、前記第1電極パターンを形成する
工程の前に、前記第1の開口部を形成する予定の領域に
凹部(29)を形成する工程を有することを特徴とす
る。
板の製造方法は、金属支持体(11)の両表面の所望の
位置に複数個の突起(24)を形成する工程と、前記金
属支持体両表面の前記突起形成領域を除く領域に絶縁体
膜(12)を形成する工程と、前記絶縁体膜上に第1電
極パターン(13)を形成する工程と、該第1電極パタ
ーン(13)の側面周囲に接し、かつ下面が前記第1電
極パターン(13)下面と同一平面上になるように絶縁
層(14)を形成する工程と、第1電極パターン(1
3)の片面に配線層(15)を形成する工程と、前記第
1電極パターンの反対側の面に第2電極パターン(1
7)を形成する工程と、前記金属支持体を水平方向で半
分に分割して第1及び第2の金属支持体(11a,11
b)を形成する工程と、前記第1及び前記第2の金属支
持体に前記各絶縁体膜と前記各突起が露出するように第
1の開口部を形成する工程と、前記突起を除去して、前
記第1電極パターンが露出するように第2の開口部を前
記絶縁体膜に形成する工程と、前記絶縁体膜の開口部形
状を整える工程を含むことを特徴とする。
板の製造方法は、金属支持体(11)の両表面の所望の
位置に複数個の突起(24)を形成する工程と、前記金
属支持体両表面の前記突起形成領域を除く領域に絶縁体
膜(12)を形成する工程と、前記絶縁体膜上に第1電
極パターン(13)を形成する工程と、前記第1電極パ
ターンの間及び周囲に導体パターン(18)を形成する
工程と、該第1電極パターン(13)の側面周囲に接
し、かつ下面が前記第1電極パターン(13)下面と同
一平面上になるように絶縁層(14)を形成する工程
と、前記第1電極パターンの片面に配線層(15)を形
成する工程と、前記第1電極パターンの反対側の面に第
2電極パターン(17)を形成する工程と、前記金属支
持体を水平方向で半分に分割して第1及び第2の金属支
持体(11a,11b)を形成する工程と、前記第1及
び前記第2の金属支持体に前記各絶縁体膜と前記各突起
が露出するように第1の開口部を形成する工程と、前記
突起を除去して、前記第1電極パターンが露出するよう
に第2の開口部を前記絶縁体膜に形成する工程と、前記
絶縁体膜の開口部形状を整える工程を含むことを特徴と
する。
板の製造方法は、金属支持体(11)の両表面の所望の
位置に複数個の突起(24)を形成する工程と、前記金
属支持体両表面の前記突起形成領域を除く領域に絶縁体
膜(12)を形成する工程と、前記絶縁体膜上に第1電
極パターン(13)を形成する工程と、前記金属支持体
の一部が露出するようにビア(19)を形成する工程
と、前記第1電極パターンの間及び周囲に、かつ導体パ
ターン(18)が前記ビアにより前記金属支持体と接続
できるように前記導体パターン(18)を形成する工程
と、該第1電極パターン(13)の側面周囲に接し、か
つ下面が前記第1電極パターン(13)下面と同一平面
上になるように絶縁層(14)を形成する工程と、第1
電極パターン(13)の片面に配線層(15)を形成す
る工程と、前記第1電極パターンの反対側の面に第2電
極パターン(17)を形成する工程と、前記金属支持体
を水平方向で半分に分割して第1及び第2の金属支持体
(11a,11b)を形成する工程と、前記第1及び前
記第2の金属支持体に前記各絶縁体膜と前記各突起が露
出するように第1の開口部を形成する工程と、前記突起
を除去して、前記第1電極パターンが露出するように第
2の開口部を前記絶縁体膜に形成する工程と、前記絶縁
体膜の開口部形状を整える工程を含むことを特徴とす
る。
板の製造方法は、第1及び第2の金属支持体を2枚張り
合わせる工程と、前記第1及び前記第2の金属支持体
(11a,11b)の表面の所望の位置に複数個の突起
(24)を形成する工程と、前記第1及び前記第2の金
属支持体表面の前記突起形成領域を除く領域に絶縁体膜
(12)を形成する工程と、前記第1及び前記第2の金
属支持体における前記各絶縁体膜上に第1電極パターン
(13)を形成する工程と、前記第1及び前記第2の金
属支持体における前記各第1電極パターン(13)の側
面周囲に接し、かつ下面が前記第1電極パターン(1
3)下面と同一平面上になるように絶縁層(14)を形
成する工程と、前記第1及び前記第2の金属支持体にお
ける前記各第1電極パターン(13)の片面に配線層
(15)を形成する工程と、前記第1電極パターンの反
対側の面に第2電極パターン(17)を形成する工程
と、前記第1及び前記第2の金属支持体を水平方向で半
分に分割する工程と、前記第1及び前記第2の金属支持
体に前記各絶縁体膜と前記各突起が露出するように第1
の開口部を形成する工程と、前記突起を除去して、前記
第1電極パターンが露出するように第2の開口部を前記
絶縁体膜に形成する工程と、前記絶縁体膜の開口部形状
を整える工程を含むことを特徴とする。
板の製造方法は、第1及び第2の金属支持体を2枚張り
合わせる工程と、前記第1及び前記第2の金属支持体
(11a,11b)の表面の所望の位置に複数個の突起
(24)を形成する工程と、前記第1及び前記第2の金
属支持体表面の前記突起形成領域を除く領域に絶縁体膜
(12)を形成する工程と、前記第1及び前記第2の金
属支持体における前記各絶縁体膜上に第1電極パターン
(13)を形成する工程と、前記第1及び前記第2の金
属支持体における前記各第1電極パターンの間及び周囲
に導体パターン(18)を形成する工程と、前記第1及
び前記第2の金属支持体における前記各第1電極パター
ン(13)の側面周囲に接し、かつ下面が前記第1電極
パターン(13)下面と同一平面上になるように絶縁層
(14)を形成する工程と、前記第1及び前記第2の金
属支持体における前記各第1電極パターン(13)の片
面に配線層(15)を形成する工程と、前記第1電極パ
ターンの反対側の面に第2電極パターン(17)を形成
する工程と、前記第1及び前記第2の金属支持体を水平
方向で半分に分割する工程と、前記第1及び前記第2の
金属支持体に前記各絶縁体膜と前記各突起が露出するよ
うに第1の開口部を形成する工程と、前記突起を除去し
て、前記第1電極パターンが露出するように第2の開口
部を前記絶縁体膜に形成する工程と、前記絶縁体膜の開
口部形状を整える工程を含むことを特徴とする。
板の製造方法は、第1及び第2の金属支持体を2枚張り
合わせる工程と、前記第1及び前記第2の金属支持体
(11a,11b)の表面の所望の位置に複数個の突起
(24)を形成する工程と、前記第1及び前記第2の金
属支持体両表面の前記突起形成領域を除く領域に絶縁体
膜(12)を形成する工程と、前記第1及び前記第2の
金属支持体における前記各絶縁体膜上に第1電極パター
ン(13)を形成する工程と、前記第1及び前記第2の
金属支持体の一部が露出するようにビア(19)を形成
する工程と、前記第1及び前記第2の金属支持体におけ
る前記各第1電極パターンの間及び周囲に、かつ導体パ
ターン(18)が前記ビアにより前記金属支持体と接続
できるように前記導体パターン(18)を形成する工程
と、前記第1及び前記第2の金属支持体における前記各
第1電極パターン(13)の側面周囲に接し、かつ下面
が前記各第1電極パターン(13)下面と同一平面上に
なるように絶縁層(14)を形成する工程と、前記第1
及び前記第2の金属支持体における前記各第1電極パタ
ーン(13)の片面に配線層(15)を形成する工程
と、前記各第1電極パターンの反対側の面に第2電極パ
ターン(17)を形成する工程と、前記第1及び前記第
2の金属支持体を水平方向で半分に分割する工程と、前
記第1及び前記第2の金属支持体に前記絶縁体膜と前記
突起が露出するように第1の開口部を形成する工程と、
前記突起を除去して、前記第1電極パターンが露出する
ように第2の開口部を前記絶縁体膜に形成する工程と、
前記絶縁体膜の開口部形状を整える工程を含むことを特
徴とする。
載基板の製造方法は、前記第1及び前記第2の金属支持
体(11a,11b)が張り合わせる工程の前に、前記
第1の開口部を形成する予定の領域に凹部(29)を形
成する工程を有することを特徴とする。
載基板の製造方法は、前記第1電極パターン(13)を
形成する工程と、前記第1電極パターン上に配線構造を
形成する工程との間に、少なくとも1個の前記第1電極
パターン上に薄膜コンデンサを形成する工程を有するこ
とを特徴とする。
載基板の製造方法は、前記第1電極パターンが前記第2
電極パターンの所望の位置で接続するように半田ボール
又は接続ピンを形成する工程を有することを特徴とす
る。
載基板の製造方法は、前記金属支持体は、ステンレス、
鉄、ニッケル、銅およびアルミニウムからなる群から選
択された少なくとも1種の金属又はその合金からなるこ
とを特徴とする。
載基板の製造方法は、前記突起が、めっき法、エッチン
グ、導電性ペースト、機械加工のいずれかの1つもしく
は複合した方法により形成されることを特徴とする。
の製造方法は、請求項19〜35のいずれか1項に記載
の方法により製造された半導体装置搭載基板の少なくと
も1面に、半導体装置を接続することを特徴とする。
ージの製造方法は、前記半導体装置が、低融点金属又は
導電性樹脂のいずれかの材料にフリップチップ接続され
ていることを特徴とする。
板の検査方法は、請求項19〜35のいずれか一つに記
載の方法により製造された半導体搭載基板の前記金属支
持体上に第2電極パターンを形成し、前記金属支持体を
選択除去した後、突起を除去せずに接触端子として用い
て導通検査を行うことを特徴とする。
施の形態について詳細に説明する。まず、本発明に係る
半導体装置搭載基板及び半導体パッケージの実施の形態
について説明する。半導体装置搭載基板は、以下、適宜
「搭載基板」という。
1の実施の形態について説明する。図1は本実施の形態
に係る半導体装置搭載基板の構成を示す図であり、図1
(a)は概略断面図であり、図1(b)は金属支持体1
1側からの下面概略図である。
縁層14と配線層15からなる配線構造膜16の片面に
第1電極パターン13と、反対面に第2電極パターン1
7と、第1電極パターンの配線構造膜16に接していな
い面に絶縁体膜12と、絶縁体膜12の下面に金属支持
体11を有する。
側面周囲が絶縁層14に接し、第1電極パターン13の
下面が絶縁層14の下面と同一平面内にある。即ち、第
1電極パターン13はその下面が絶縁層14と接するこ
となく絶縁層14に埋め込まれている。
る配線及びこの配線間に充填された絶縁材料とから構成
される配線層15と、絶縁材料からなる絶縁層14とが
交互に積層されている。この配線構造膜16は、ビルド
アップ工法で使用されているサブトラクティブ法、セミ
アディティブ法又はフルアディティブ法等により積層さ
れる。
−51105号公報に開示されているように、基板又は
樹脂上の銅箔をエッチングして回路パターンとする方法
である。
64493号公報に開示されているように、給電層を形
成した後にレジスト内に電解めっきを析出させ、レジス
トを除去後に給電層をエッチングして回路パターンとす
る方法である。
334334号公報に開示されているように、基板又は
樹脂の表面を活性化させた後にレジストでパターンを形
成し、このレジストを絶縁層として無電解めっき法によ
り回路パターンを形成する方法である。
クリレート樹脂、ウレタンアクリレート樹脂、ポリエス
テル樹脂、フェノール樹脂、ポリイミド樹脂、BCB
(benzocyclobutene)及びPBO(p
olybenzoxazole)からなる群から選択さ
れた1種又は2種以上の有機樹脂により形成されてい
る。特に、膜強度(弾性率)が70MPa以上、破断伸
び率が5%以上、ガラス転移温度が150℃以上、熱膨
張係数が60ppm/℃以下の絶縁材料(以下、適宜
「絶縁材料A」と略する。)、あるいは膜強度(弾性
率)が10GPa以上、熱膨張係数が30ppm/℃以
下、ガラス転移温度が150℃以上の絶縁材料(以下、
適宜「絶縁材料B」と略する。)を有することが好まし
い。絶縁層14の一層あたりの厚みとしては、8μm以
上にすることが好ましい。
は、JIS K 7161(引張特性試験)に準拠した
絶縁材料の引っ張り試験による測定値であり、膜強度
(弾性率)は、この引っ張り試験結果に基づいた歪み
0.1%における強度からの算出値である。熱膨張率は
JIS C 6481に準拠したTMA法による測定値
であり、ガラス転移温度はJIS C 6481に準拠
したDMA法による測定値である。
樹脂(日立化成製;MCF−7000LX)、ポリイミ
ド系樹脂(日東電工製;AP−6832C)、ベンゾシ
クロブテン樹脂(ダウ・ケミカル製;Cycloten
e4000シリーズ)、ポリフェニレンエーテル樹脂
(旭化成製;ザイロン)、液晶ポリマーフィルム(クラ
レ製;LCP−A)、延伸多孔質フッ素樹脂含浸熱硬化
性樹脂(ジャパンゴアテックス製;MICROLAM6
00)などが好適である。
ス含浸エポキシ樹脂(日立化成製;MCL−E−67
9)、アラミド不織布含浸エポキシ樹脂(新神戸電機
製;EA−541)、延伸多孔質フッ素樹脂含浸熱硬化
性樹脂(ジャパンゴアテックス製;MICROLAM4
00)などが好適である。
1種を配線層15間の全ての絶縁層14に使用してもよ
いし、前記有機樹脂の2種以上の層を混在させて配線層
15間に配置してもよい。本実施の形態においては、絶
縁層14は例えばポリイミド樹脂により形成するが、例
えば、最下層の絶縁層14をポリイミド樹脂により形成
し、2層目以降をエポキシ樹脂により形成してもよい。
は、コストの観点から銅が最適であるが、金、銀、アル
ミニウム及びニッケルからなる群から選択された少なく
とも1種の金属又はその合金も使用可能である。本実施
の形態においては、配線層15における配線は銅から構
成されている。
下面と接しかつ第1電極パターン内に収まるように絶縁
体膜12に開口部があり、さらに絶縁体膜12の下面に
金属支持体11が設けられ、ソルダーレジストとしての
機能を有している。絶縁体膜12の材料としては、ソル
ダーレジストとしての機能を有する絶縁材料であれば問
題はない。また、絶縁層14に用いる材料と同じ材料を
適応することも可能である。
の最上層に接続されており、配線層15の各層は絶縁層
14内のビアを介して互いに接続されており、配線層1
5の最下層は絶縁層14内のビアを介して第1電極パタ
ーン13に接続されている。図1(a)では、第2電極
パターン17が絶縁層14内に形成された形で記載して
いるが、図2(a)に示すとおり絶縁層14上に形成さ
れていても問題はない。さらに、図2(b)に示すとお
り、絶縁層14上に形成された第2電極パターン17の
上にソルダーレジスト23を設けても良い。
めに設けられる。搭載基板に金属支持体11を設けるこ
とにより、搭載基板の反りやうねりなどの変形を抑える
ことができ、搭載基板へ半導体装置(デバイス)の搭載
信頼性や、外部ボードなどへの搭載基板あるいは半導体
パッケージの実装信頼性を確保できる。金属支持体11
は、図1(b)に示すようなフレーム状の他、第1電極
パターン13が露出する形であれば、格子状やメッシュ
状として設けても良い。
な強度を付与でき、搭載基板あるいは半導体パッケージ
の実装時における熱処理に耐えられる耐熱性を有する金
属であることが望ましい。
ル、銅及びアルミニウムからなる群から選択された少な
くとも1種の金属又はその合金から構成されることがで
きるが、ステンレス及び銅合金が取り扱いの面で最適で
ある。また、金属支持体11の厚さは0.1乃至1.5
mmが適している。金属支持体11は、金属であるため
導電性を有しているため通電が可能である。
絶縁層14に埋め込まれているので、第1電極パターン
13への応力やひずみが緩和され応力の集中を低減する
ことができ、絶縁体膜12がソルダーレジストとして機
能するため、半田ボール設置の際にボールの位置ずれを
防止でき作業性を高めることができる。これらの効果に
より、設置後においては接合部での応力集中を低減で
き、設置安定性と外部ボードとの実装信頼性が優れた搭
載基板を得ることができる。
ッケージの第2の実施の形態について説明する。図3は
本実施の形態に係る半導体装置搭載基板の構成を示す概
略断面図である。第1電極パターン13の間及び周囲に
導体パターン18が設けられ、導体パターン18は配線
構造膜16内の配線層15とビアにより接続されている
こと以外の構成は、第1の実施の形態の搭載基板と同一
である。
トの観点から銅が最適であるが、金、銀、アルミニウム
及びニッケルからなる群から選択された少なくとも1種
の金属又はその合金も使用可能である。本実施の形態に
おいては、導体パターン18における配線は銅から構成
されている。
は金属であり電気的に利用できるため、ビア19を介し
て導体パターン18と金属支持体11が接続されている
構造もとれる。
め、第1電極パターン13が形成されている平面上に安
定して導体パターン18による電気的回路(特に電源や
グランド)を設けることができ、電気回路の設計自由度
が増え、電気特性を向上することができ、搭載基板が多
層積層の場合において積層数を低減できる効果がある。
の形態について説明する。図5は本実施の形態に係る半
導体装置搭載基板の構成を示す概略断面図である。第1
電極パターン13の上面に設けられた誘電体層20と、
誘電体層20の上面に配線構造膜16と導通した導電体
層21とからなるコンデンサ22を有すること以外の構
成は、第1の実施の形態または第2の実施の形態の搭載
基板と同一である。
法、蒸着法、CVD又は陽極酸化法等により形成する。
このコンデンサ22を構成する材料は、酸化チタン、酸
化タンタル、Al2O3、SiO2、Nb2O5、BS
T(BaxSr1−xTiO 3)、PZT(PbZrx
Ti1−xO3)、PLZT(Pb1−yLayZr x
Ti1−xO3)又はSrBi2Ta2O9等のペロブ
スカイト系材料であることが好ましい。但し、前記化合
物のいずれについても、0≦x≦1、0<y<1であ
る。また、コンデンサ22は、所望の誘電率を実現する
ことができる有機樹脂等により構成されてもよい。
成することにより、伝送ノイズを低減することができ、
高速化に最適な搭載基板を得ることができる。
ッケージの第4の実施の形態について説明する。図6は
本実施の形態に係る半導体装置搭載基板の構成を示す概
略断面図である。金属支持体11が突起24を有し、絶
縁体膜12の下面全体に設けられかつ突起24の上部が
第1電極パターン13と接していること以外は第1の実
施の形態、第2の実施の形態または第3の実施の形態の
搭載基板と同一である。
性ペースト、機械加工のいずれかの1つもしくは複合し
た方法により形成される。また、図7(a)、(b)に
示すとおり、導体パターン18を有する搭載基板におい
て、金属支持体11と導体パターン18との導通を突起
24により得る構成も可能である。
18は電気的に安定した接続が必要となる。さらに、図
7(b)に示す金属支持体11を選択除去し絶縁体膜1
2を開口させた構成でも、金属支持体11と導体パター
ン18との導通を突起24で取る構成も取れる。
極パターン13および導体パターン18の電気的導通が
確保され、搭載基板の回路オープン検査が可能となる。
また、搭載基板の下面全体が金属支持体11とすること
で、搭載基板の第2電極パターン17と導通が取れるよ
う半田ボール、低融点金属、ワイヤーボンディングなど
による半導体装置の搭載時において搭載基板の平坦性が
より十分に確保され半導体装置の搭載信頼性が向上でき
る。さらに、下面全体が金属支持体11となっていると
半導体装置搭載前に搭載基板の良否選別を行うことがで
きないため、必要な突起24のみを金属支持体11と接
触しないように金属支持体11を選択除去することで露
出させて検査に用いることができる。
る平坦性を確保した上、搭載基板は良否選別を行うこと
ができ、さらに突起24を使用するため第1電極パター
ン13へは金属支持体11除去時のダメージを与えずに
すむ。また、良否選別を行う方法の使用、未使用に関わ
らず、半導体パッケージを形成した後、フレーム状など
に金属支持体11と突起24を選択除去することで第1
電極パターン13を露出させることができる。金属支持
体11の除去に際して、形成される半導体パッケージが
金属支持体11が無くても外部ボードへの十分な実装信
頼性を確保できる強度を保有していれば、金属支持体1
1を完全除去してもかまわない。
ッケージの第5の実施の形態について説明する。図8は
本実施の形態に係るフリップチップによる半導体パッケ
ージの構成を示す概略断面図である。
1の実施の形態、第2の実施の形態、第3の実施の形態
または第4の実施の形態に記載の搭載基板に半導体装置
25を搭載して形成することができる。半導体装置25
のパッドなど電気的接続部と搭載基板の配線とは、種々
の方式で電気的に導通することが可能であり、たとえ
ば、フリップチップ、ワイヤーボンディング、テープボ
ンディングがあげられる。
に示すように、搭載基板の下面全体に金属支持体11を
備えた形態とすることができる。この形態で他のボード
などに実装する際、第1電極パターン13が露出するよ
うに金属支持体11と突起24を除去する。第1電極パ
ターン13が露出した形態としては、図8(b)に示す
ように絶縁体膜12を下面に、フレーム状あるいは格子
状やメッシュ状に金属支持体11を加工して残し、半導
体パッケージ補強に用いることができる。このような補
強を形成しなくても十分な強度を有する場合は、金属支
持体11をすべて除去して、図8(c)に示す形態とし
てもよい。
体11を選択除去して第1電極パターン13を露出させ
た後、第1電極パターン13に半導体装置25を搭載し
た形態も取れる。この際、金属支持体11は半導体パッ
ケージの補強と、絶縁体膜12と配線構造膜16にテン
ションをかけた状態として搭載基板の反り、うねりを抑
える働きを持っている。さらに、必要であれば図8
(e)にある様に半導体装置25を搭載基板両側に搭載
してもよい。
に示す形態の様に、半導体装置25に設けられたパッド
26と、本発明の搭載基板の第1電極パターン13もし
くは第2電極パターン17とは、例えば金属バンプ27
を介して電気的に接続することができる。その際、半導
体装置25と搭載基板との間には必要によりアンダーフ
ィル樹脂28を充填することができる。
による封止を行うことや、放熱性を高めるためのヒート
スプレッダ32およびヒートシンクを取り付けた形態を
取ってもかまわない。さらに、第1電極パターン13に
半導体装置25を搭載した際は、金属支持体11をヒー
トシンクとのスペーサ31として使用してもよい。
び半導体パッケージの製造方法の実施の形態について説
明する。図9(a)から(f)は、本発明の第1の実施
の形態に係る搭載基板の製造方法を工程順に示す部分断
面図である。本実施の形態は、本発明の第1の実施の形
態(図1)に係る搭載基板を製造するためのものであ
る。なお、各工程間において適宜洗浄及び熱処理を行
う。
1乃至1.5mmの金属支持体11の表面にめっき法、
エッチング、導電性ペースト、機械加工のいずれかの1
つもしくは複合した方法により突起24を形成する。突
起24をエッチング除去する際に、第1電極パターン1
3へのエッチングバリアのため、突起24の最上層に
金、銀、白金、パラジウムのいずれか一つの金属を構成
させておくことも可能である。
金板(神戸製鋼:KFCシリーズ)を用い、突起24は
めっき法によりニッケルで形成している。突起24を形
成する方法は、めっきレジストを金属支持体11上に3
0μm厚みで積層し、フォトリソグラフィー技術である
露光、現像、もしくは、レーザにより突起24の予定地
にめっきレジストの開口パターンを形成し、電解ニッケ
ルめっきを25μm析出させた。
12と第1電極パターン13を形成する。絶縁体膜12
の形成は、絶縁体膜12用の樹脂が液状ならばスピンコ
ート法、ダイコート法、カーテンコート法又は印刷法等
で積層する。また、ドライフィルム、樹脂付き銅箔であ
ればラミネート法等で積層した後、乾燥等の処理を施し
て固める。この際、突起24の頂点が絶縁体膜12の表
面上に現れている必要があるため、液状樹脂の場合は、
感光性であればフォトリソグラフィーによりパターニン
グを行い、非感光性もしくは感光性でも解像度が不足し
ている場合は、研磨により整える。
合は、ラミネート時に突起24の頂点が飛び出す様にフ
ィルムのキャリア側にクッションを入れておくとよい。
ドライフィルムの場合は、ラミネート後に研磨で整えて
もかまわない。
ーン13をサブトラクティブ法、セミアディティブ法又
はフルアディティブ法等により形成する。特に、樹脂付
き銅箔の樹脂を絶縁体膜12とした場合は、キャリアと
して用いている銅箔をサブトラクティブ法でパターニン
グすることも可能である。
は、この銅箔を給電層としたセミアディティブ法でのパ
ターニングも可能である。本実施の形態では、樹脂付き
銅箔(住友ベークライト;APL−4501;銅箔厚
み、18μm)を使用して絶縁体膜12と、サブトラク
ティブ法により銅箔をパターニングして第1電極パター
ン13を形成した。
4と配線層15を形成する。絶縁層14を形成する方法
は、絶縁層14を構成する絶縁樹脂が液状ならば、スピ
ンコート法、ダイコート法、カーテンコート法又は印刷
法等により絶縁樹脂を積層し、また、絶縁樹脂がドライ
フィルムであればラミネート法等により絶縁樹脂を積層
した後、乾燥等の処理を施して前記絶縁樹脂を固める。
ォトリソプロセス等により、また、前記絶縁樹脂が非感
光性であればレーザ加工法等により、前記絶縁樹脂をパ
ターニングしてビアホールを形成し、キュアを行って絶
縁樹脂を硬化させて絶縁層14を形成する。次に、配線
パターンをサブトラクティブ法、セミアディティブ法又
はフルアディティブ法等により形成し、配線層15を形
成する。
クティブ法、セミアディティブ法又はフルアディティブ
法等による絶縁層13の形成工程及び配線層14の形成
工程を繰り返して、配線構造膜16と表層に第2電極パ
ターン17を形成する。本実施の形態では、絶縁層13
にアラミド不織布含浸エポキシ樹脂(新神戸電機製;E
A−541)を使用し、配線層14は2μm厚みの無電
解銅めっきを給電層としたセミアディティブ法を用い
た。
体11をエッチングにより選択除去する。除去法として
は、エッチングするところが開口しているエッチングレ
ジストを形成する。形成方法は、エッチングレジストが
液状ならばスピンコート法、ダイコート法、カーテンコ
ート法又は印刷法等によりエッチングレジストを積層
し、エッチングレジストがドライフィルムであればラミ
ネート法等でエッチングレジストを積層した後、乾燥等
の処理を施してエッチングレジストを固め、エッチング
レジストが感光性であればフォトリソプロセス等によ
り、エッチングレジストが非感光性であればレーザ加工
法等によりエッチングレジストをパターニングする。
として、金属支持体11を絶縁体膜11と突起24が露
出するまでエッチングする。本実施の形態では、アンモ
ニアを主成分とするアルカリ銅エッチング液(メルテッ
クス;エープロセス)を用いて銅合金板を選択除去し
た。
をエッチング、もしくはレーザにより選択除去する。エ
ッチングを行った後に開口部の形状を整えるため、レー
ザを使用してもかまわない。突起24除去後に第1電極
パターン13の露出表面を正常化して搭載基板を得る。
本実施の形態では、突起24としたニッケルを硫酸:過
酸化水素水:純水=1:1:10の比率で混合したエッ
チング液を用いて除去した。
態に係る搭載基板と同じものであり、上述の製造方法に
よれば、この搭載基板を効率よく製造することができ
る。また、本実施の形態に係る製造方法によれば、平坦
な金属支持体11を基板として配線構造膜16を積層す
るため、配線構造膜16の平坦性を向上させることがで
きるため、安定した積層が可能となる。
を形成することは可能であるが、本発明の第4の実施の
形態に示した搭載基板の効果にあるように、金属支持体
11の平坦性を利用して第2電極パターン17上に半導
体装置を搭載する前に、搭載基板の良否選別が不可能と
なる。搭載基板としては、良否選別が不可欠であるた
め、突起24を無くした方法では、金属支持体11の平
坦性を利用した半導体装置搭載はできない。
び半導体パッケージの製造方法の第2の実施の形態を説
明する。図10(a)から(d)は、本発明の第2の実
施の形態に係る搭載基板の製造方法を工程順に示す部分
断面図である。
態(図3)に係る搭載基板を製造するためのものであ
る。なお、各工程間において適宜洗浄及び熱処理を行
う。第1電極パターン13の間及び周囲に導体パターン
18が設けられ、導体パターン18は配線構造膜16内
の配線層15とビアにより接続されていること以外の構
成は、本発明の第1の実施の形態の搭載基板の製造方法
と同一である。
0.1乃至1.5mmの金属支持体11の表面にめっき
法、エッチング、導電性ペースト、機械加工のいずれか
の1つもしくは複合した方法により突起24を形成す
る。突起24をエッチング除去する際に、第1電極パタ
ーン13へのエッチングバリアのため、突起24の最上
層に金、銀、白金、パラジウムのいずれか一つの金属を
構成させておくことも可能である。
金板(神戸製鋼:KFCシリーズ)を用い、突起24は
めっき法によりニッケルで形成している。突起24を形
成する方法は、めっきレジストを金属支持体11上に3
0μm厚みで積層し、フォトリソグラフィー技術である
露光、現像、もしくは、レーザにより突起24の予定地
にめっきレジストの開口パターンを形成し、電解ニッケ
ルめっきを25μm析出させた。
膜12と第1電極パターン13を形成する。絶縁体膜1
2の形成は、絶縁体膜12用の樹脂が液状ならばスピン
コート法、ダイコート法、カーテンコート法又は印刷法
等で積層する。また、ドライフィルム、樹脂付き銅箔で
あればラミネート法等で積層した後、乾燥等の処理を施
して固める。この際、突起24の頂点が絶縁体膜12の
表面上に現れている必要があるため、液状樹脂の場合
は、感光性であればフォトリソグラフィーによりパター
ニングを行い、非感光性もしくは感光性でも解像度が不
足している場合は、研磨により整える。
合は、ラミネート時に突起24の頂点が飛び出す様にフ
ィルムのキャリア側にクッションを入れておくとよい。
ドライフィルムの場合は、ラミネート後に研磨で整えて
もかまわない。
ーン13をサブトラクティブ法、セミアディティブ法又
はフルアディティブ法等により形成する。特に、樹脂付
き銅箔の樹脂を絶縁体膜12とした場合は、キャリアと
して用いている銅箔をサブトラクティブ法でパターニン
グすることも可能である。
は、この銅箔を給電層としたセミアディティブ法でのパ
ターニングも可能である。本実施の形態では、樹脂付き
銅箔(住友ベークライト;APL−4501;銅箔厚
み、18μm)を使用して絶縁体膜12と、サブトラク
ティブ法により銅箔をパターニングして第1電極パター
ン13を形成した。
極パターン13の間と周囲に導体パターン18を形成す
る。導体パターン18は、サブトラクティブ法、セミア
ディティブ法又はフルアディティブ法等により形成す
る。本実施の形態では、第1電極パターン13形成後に
無電解銅めっきを2μm析出させ、これを給電層とした
セミアディティブ法を用いて形成した。
14と配線層15を形成する。絶縁層14を形成する方
法は、絶縁層14を構成する絶縁樹脂が液状ならば、ス
ピンコート法、ダイコート法、カーテンコート法又は印
刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドラ
イフィルムであればラミネート法等により絶縁樹脂を積
層した後、乾燥等の処理を施して前記絶縁樹脂を固め
る。
ォトリソプロセス等により、また、前記絶縁樹脂が非感
光性であればレーザ加工法等により、前記絶縁樹脂をパ
ターニングしてビアホールを形成し、キュアを行って絶
縁樹脂を硬化させて絶縁層14を形成する。
法、セミアディティブ法又はフルアディティブ法等によ
り形成し、配線層15を形成する。本実施の形態では、
絶縁層13にアラミド不織布含浸エポキシ樹脂(新神戸
電機製;EA−541)を使用し、配線層14は2μm
厚みの無電解銅めっきを給電層としたセミアディティブ
法を用いた。これ以降の工程は、本発明の第1の実施の
形態の図9(d)以降の工程と同一となる。
第1電極パターン13と導体パターン18を同時に形成
してもかまわない。図11では図10と異なる工程のみ
示している。この方法では、第1電極パターン13と導
体パターン18間の目合わせ精度がよくなる効果と工程
数を減らしてコストを低減する効果を有している。
0.1乃至1.5mmの金属支持体11の表面にめっき
法、エッチング、導電性ペースト、機械加工のいずれか
の1つもしくは複合した方法により突起24を形成す
る。突起24をエッチング除去する際に、第1電極パタ
ーン13へのエッチングバリアのため、突起24の最上
層に金、銀、白金、パラジウムのいずれか一つの金属を
構成させておくことも可能である。
金板(神戸製鋼:KFCシリーズ)を用い、突起24は
めっき法によりニッケルで形成している。突起24を形
成する方法は、めっきレジストを金属支持体11上に3
0μm厚みで積層し、フォトリソグラフィー技術である
露光、現像、もしくは、レーザにより突起24の予定地
にめっきレジストの開口パターンを形成し、電解ニッケ
ルめっきを25μm析出させた。
膜12、第1電極パターン13、導体パターン18を形
成する。絶縁体膜12の形成は、絶縁体膜12用の樹脂
が液状ならばスピンコート法、ダイコート法、カーテン
コート法又は印刷法等で積層する。また、ドライフィル
ム、樹脂付き銅箔であればラミネート法等で積層した
後、乾燥等の処理を施して固める。この際、突起24の
頂点が絶縁体膜12の表面上に現れている必要があるた
め、液状樹脂の場合は、感光性であればフォトリソグラ
フィーによりパターニングを行い、非感光性もしくは感
光性でも解像度が不足している場合は、研磨により整え
る。
合は、ラミネート時に突起24の頂点が飛び出す様にフ
ィルムのキャリア側にクッションを入れておくとよい。
ドライフィルムの場合は、ラミネート後に研磨で整えて
もかまわない。
ーン13、導体パターン18をサブトラクティブ法、セ
ミアディティブ法又はフルアディティブ法等により形成
する。特に、樹脂付き銅箔の樹脂を絶縁体膜12とした
場合は、キャリアとして用いている銅箔をサブトラクテ
ィブ法でパターニングすることも可能である。また、銅
箔の厚みが2μm以下と薄い場合は、この銅箔を給電層
としたセミアディティブ法でのパターニングも可能であ
る。
ークライト;APL−4501;銅箔厚み、18μm)
を使用して絶縁体膜12と、サブトラクティブ法により
銅箔をパターニングして第1電極パターン13、導体パ
ターン18を形成した。
(c)と同一となり、これ以降の工程は図10(d)以
降の工程となる。
態に係る搭載基板と同じものであり、上述の製造方法に
よれば、この搭載基板を効率よく製造することができ
る。また、この搭載基板は本発明の第1の実施の形態に
おける効果をそのまま引き継いだ上、導体パターン18
が形成されていることにより、さらなる配線密度向上と
積層数低減の効果を有している。
び半導体パッケージの製造方法の第3の実施の形態を説
明する。図12(a)から(c)は、本発明の第3の実
施の形態に係る搭載基板の製造方法を工程順に示す部分
断面図である。本実施の形態は、本発明の第2の実施の
形態(図4)に係る搭載基板を製造するためのものであ
る。なお、各工程間において適宜洗浄及び熱処理を行
う。導体パターン18が金属支持体11とビア19によ
り接続されていること以外の構成は、本発明の第2の実
施の形態の搭載基板の製造方法と同一である。
0.1乃至1.5mmの金属支持体11の表面にめっき
法、エッチング、導電性ペースト、機械加工のいずれか
の1つもしくは複合した方法により突起24を形成す
る。突起24をエッチング除去する際に、第1電極パタ
ーン13へのエッチングバリアのため、突起24の最上
層に金、銀、白金、パラジウムのいずれか一つの金属を
構成させておくことも可能である。
金板(神戸製鋼:KFCシリーズ)を用い、突起24は
めっき法によりニッケルで形成している。突起24を形
成する方法は、めっきレジストを金属支持体11上に3
0μm厚みで積層し、フォトリソグラフィー技術である
露光、現像、もしくは、レーザにより突起24の予定地
にめっきレジストの開口パターンを形成し、電解ニッケ
ルめっきを25μm析出させた。
膜12、第1電極パターン13、ビア19を形成する。
絶縁体膜12の形成は、絶縁体膜12用の樹脂が液状な
らばスピンコート法、ダイコート法、カーテンコート法
又は印刷法等で積層する。また、ドライフィルム、樹脂
付き銅箔であればラミネート法等で積層した後、乾燥等
の処理を施して固める。この際、突起24の頂点が絶縁
体膜12の表面上に現れている必要があるため、液状樹
脂の場合は、感光性であればフォトリソグラフィーによ
りパターニングを行い、非感光性もしくは感光性でも解
像度が不足している場合は、研磨により整える。
合は、ラミネート時に突起24の頂点が飛び出す様にフ
ィルムのキャリア側にクッションを入れておくとよい。
ドライフィルムの場合は、ラミネート後に研磨で整えて
もかまわない。
ーン13をサブトラクティブ法、セミアディティブ法又
はフルアディティブ法等により形成する。特に、樹脂付
き銅箔の樹脂を絶縁体膜12とした場合は、キャリアと
して用いている銅箔をサブトラクティブ法でパターニン
グすることも可能である。また、銅箔の厚みが2μm以
下と薄い場合は、この銅箔を給電層としたセミアディテ
ィブ法でのパターニングも可能である。
ー、レーザ、ドライエッチングなどの方法を用いて金属
支持体11が露出するよう形成する。絶縁体膜12のパ
ターニング時に、感光性であればフォトリソグラフィー
により、非感光性であればレーザ、ドライエッチングに
より、ビア19も同時にパターニングしてもよい。
ークライト;APL−4501;銅箔厚み、18μm)
を使用して絶縁体膜12と、サブトラクティブ法により
銅箔をパターニングして第1電極パターン13を、炭酸
ガスレーザを用いてビア径80μmのビア19を形成し
た。
極パターン13の間と周囲に導体パターン18をビア1
9により金属支持体11と接続できるように形成する。
導体パターン18は、サブトラクティブ法、セミアディ
ティブ法又はフルアディティブ法等により形成する。本
実施の形態では、第1電極パターン13形成後に無電解
銅めっきを2μm析出させ、これを給電層としたセミア
ディティブ法を用いて形成した。
(c)と同一となり、これ以降の工程は図10(d)以
降の工程となる。
ーン13と導体パターン18を同時に形成してもよい。
この方法では、第1電極パターン13と導体パターン1
8間の目合わせ精度がよくなる効果と工程数を減らして
コストを低減する効果を有している。
0.1乃至1.5mmの金属支持体11の表面にめっき
法、エッチング、導電性ペースト、機械加工のいずれか
の1つもしくは複合した方法により突起24を形成す
る。突起24をエッチング除去する際に、第1電極パタ
ーン13へのエッチングバリアのため、突起24の最上
層に金、銀、白金、パラジウムのいずれか一つの金属を
構成させておくことも可能である。
金板(神戸製鋼:KFCシリーズ)を用い、突起24は
めっき法によりニッケルで形成している。突起24を形
成する方法は、めっきレジストを金属支持体11上に3
0μm厚みで積層し、フォトリソグラフィー技術である
露光、現像、もしくは、レーザにより突起24の予定地
にめっきレジストの開口パターンを形成し、電解ニッケ
ルめっきを25μm析出させた。
膜12ビア19を形成する。絶縁体膜12の形成は、絶
縁体膜12用の樹脂が液状ならばスピンコート法、ダイ
コート法、カーテンコート法又は印刷法等で積層する。
また、ドライフィルム、樹脂付き銅箔であればラミネー
ト法等で積層した後、乾燥等の処理を施して固める。こ
の際、突起24の頂点が絶縁体膜12の表面上に現れて
いる必要があるため、液状樹脂の場合は、感光性であれ
ばフォトリソグラフィーによりパターニングを行い、非
感光性もしくは感光性でも解像度が不足している場合
は、研磨により整える。
合は、ラミネート時に突起24の頂点が飛び出す様にフ
ィルムのキャリア側にクッションを入れておくとよい。
ドライフィルムの場合は、ラミネート後に研磨で整えて
もかまわない。
ー、レーザ、ドライエッチングなどの方法を用いて金属
支持体11が露出するよう形成する。絶縁体膜12パタ
ーニング時に、感光性であればフォトリソグラフィーに
より、非感光性であればレーザ、ドライエッチングによ
り、ビア19も同時にパターニングしてもよい。樹脂付
き銅箔の場合は、銅箔をエッチングしてからレーザによ
りビア19を形成する。
ークライト;APL−4501;銅箔厚み、18μm)
を使用して絶縁体膜12と、銅箔をエッチングしてから
炭酸ガスレーザを用いてビア径80μmのビア19を形
成した。
極パターン13と導体パターン18をサブトラクティブ
法、セミアディティブ法又はフルアディティブ法等によ
り形成する。本実施の形態では、無電解銅めっきを2μ
m厚みで析出させ、これを給電層としたセミアディティ
ブ法を用いて形成した。この工程で形成されている状態
は、図10(c)と同一となり、これ以降の工程は図1
0(d)以降の工程となる。
態に係る搭載基板と同じものであり、上述の製造方法に
よれば、この搭載基板を効率よく製造することができ
る。また、この搭載基板は本発明の第1の実施の形態、
第2の実施の形態の効果をそのまま引き継いだ上、導体
パターン18が金属支持体11と接続されていることに
より、金属支持体11も電気回路として利用するため、
本発明の第2の実施の形態よりさらに配線密度向上と積
層数低減の効果を有している。
び半導体パッケージの製造方法の第4の実施の形態を説
明する。図14(a)から(c)は、本発明の第4の実
施の形態に係る搭載基板の製造方法を工程順に示す部分
断面図である。本実施の形態は、本発明の第4の実施の
形態(図7)に係る搭載基板を製造するためのものであ
る。なお、各工程間において適宜洗浄及び熱処理を行
う。導体パターン18が金属支持体11とをつなぐビア
19が突起24を用いていること以外の構成は、本発明
の第2の実施の形態の搭載基板の製造方法と同一であ
る。
0.1乃至1.5mmの金属支持体11の表面にめっき
法、エッチング、導電性ペースト、機械加工のいずれか
の1つもしくは複合した方法により突起24を形成す
る。突起24をエッチング除去する際に、第1電極パタ
ーン13へのエッチングバリアのため、突起24の最上
層に金、銀、白金、パラジウムのいずれか一つの金属を
構成させておくことも可能である。
金板(神戸製鋼:KFCシリーズ)を用い、突起24は
めっき法によりニッケルで形成している。突起24を形
成する方法は、めっきレジストを金属支持体11上に3
0μm厚みで積層し、フォトリソグラフィー技術である
露光、現像、もしくは、レーザにより突起24の予定地
にめっきレジストの開口パターンを形成し、電解ニッケ
ルめっきを25μm析出させた。
膜12、第1電極パターン13、導体パターン18を形
成する。絶縁体膜12の形成は、絶縁体膜12用の樹脂
が液状ならばスピンコート法、ダイコート法、カーテン
コート法又は印刷法等で積層する。また、ドライフィル
ム、樹脂付き銅箔であればラミネート法等で積層した
後、乾燥等の処理を施して固める。この際、突起24の
頂点が絶縁体膜12の表面上に現れている必要があるた
め、液状樹脂の場合は、感光性であればフォトリソグラ
フィーによりパターニングを行い、非感光性もしくは感
光性でも解像度が不足している場合は、研磨により整え
る。
合は、ラミネート時に突起24の頂点が飛び出す様にフ
ィルムのキャリア側にクッションを入れておくとよい。
ドライフィルムの場合は、ラミネート後に研磨で整えて
もかまわない。
ーン13、導体パターン18をサブトラクティブ法、セ
ミアディティブ法又はフルアディティブ法等により形成
する。特に、樹脂付き銅箔の樹脂を絶縁体膜12とした
場合は、キャリアとして用いている銅箔をサブトラクテ
ィブ法でパターニングすることも可能である。
は、この銅箔を給電層としたセミアディティブ法でのパ
ターニングも可能である。また、第1電極パターン13
と導体パターン18を別々の工程での形成、もしくは同
じ工程での形成のどちらを行ってもよい。別々に形成す
る場合は、形成するパターンに合わせたプロセスの適応
により歩留まりの向上が、同時に形成する場合は、第1
電極パターン13と導体パターン18との目合わせ精度
向上と工程数低減の効果がある。
ークライト;APL−4501;銅箔厚み、18μm)
を使用して絶縁体膜12と、サブトラクティブ法により
銅箔をパターニングして第1電極パターン13、導体パ
ターン18を形成した。
14と配線層15を形成する。絶縁層14を形成する方
法は、絶縁層14を構成する絶縁樹脂が液状ならば、ス
ピンコート法、ダイコート法、カーテンコート法又は印
刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドラ
イフィルムであればラミネート法等により絶縁樹脂を積
層した後、乾燥等の処理を施して前記絶縁樹脂を固め
る。
ォトリソプロセス等により、また、前記絶縁樹脂が非感
光性であればレーザ加工法等により、前記絶縁樹脂をパ
ターニングしてビアホールを形成し、キュアを行って絶
縁樹脂を硬化させて絶縁層14を形成する。
法、セミアディティブ法又はフルアディティブ法等によ
り形成し、配線層15を形成する。本実施の形態では、
絶縁層13にアラミド不織布含浸エポキシ樹脂(新神戸
電機製;EA−541)を使用し、配線層14は2μm
厚みの無電解銅めっきを給電層としたセミアディティブ
法を用いた。この工程で形成されている状態は、図10
(c)と同一となり、これ以降の工程は図10(d)以
降の工程となる。
態に係る搭載基板と同じものであり、上述の製造方法に
よれば、この搭載基板を効率よく製造することができ
る。また、この搭載基板は本発明の第1の実施の形態、
第2の実施の形態、第3の実施の形態の効果をそのまま
引き継いだ上、導体パターン18と金属支持体11が突
起24により接続されているため、本発明の第3の実施
の形態に比べ、工数を低減することができ、コスト、歩
留まりの面で効果がある。
び半導体パッケージの製造方法の第5の実施の形態を説
明する。図15(a)から(d)は、本発明の第5の実
施の形態に係る搭載基板の製造方法を工程順に示す部分
断面図である。本実施の形態は、本発明の第3の実施の
形態(図5)に係る搭載基板を製造するためのものであ
る。なお、各工程間において適宜洗浄及び熱処理を行
う。少なくとも一つ以上の第1電極パターン13に誘電
体層20と導電体層21を設けてコンデンサ22を形成
していること以外の構成は、本発明の第1の実施の形態
の搭載基板の製造方法と同一である。
態の形態を用いているが、本発明の第2の実施の形態に
おける図10(b)や(c)、図11(b)、第3の実
施の形態の図12(b)や(c)、図13(c)、第4
の実施の形態の図14(b)を図15(b)の代わりと
してもよい。
0.1乃至1.5mmの金属支持体11の表面にめっき
法、エッチング、導電性ペースト、機械加工のいずれか
の1つもしくは複合した方法により突起24を形成す
る。突起24をエッチング除去する際に、第1電極パタ
ーン13へのエッチングバリアのため、突起24の最上
層に金、銀、白金、パラジウムのいずれか一つの金属を
構成させておくことも可能である。
金板(神戸製鋼:KFCシリーズ)を用い、突起24は
めっき法によりニッケルで形成している。突起24を形
成する方法は、めっきレジストを金属支持体11上に3
0μm厚みで積層し、フォトリソグラフィー技術である
露光、現像、もしくは、レーザにより突起24の予定地
にめっきレジストの開口パターンを形成し、電解ニッケ
ルめっきを25μm析出させた。
膜12と第1電極パターン13を形成する。絶縁体膜1
2の形成は、絶縁体膜12用の樹脂が液状ならばスピン
コート法、ダイコート法、カーテンコート法又は印刷法
等で積層する。また、ドライフィルム、樹脂付き銅箔で
あればラミネート法等で積層した後、乾燥等の処理を施
して固める。この際、突起24の頂点が絶縁体膜12の
表面上に現れている必要があるため、液状樹脂の場合
は、感光性であればフォトリソグラフィーによりパター
ニングを行い、非感光性もしくは感光性でも解像度が不
足している場合は、研磨により整える。
合は、ラミネート時に突起24の頂点が飛び出す様にフ
ィルムのキャリア側にクッションを入れておくとよい。
ドライフィルムの場合は、ラミネート後に研磨で整えて
もかまわない。
ーン13をサブトラクティブ法、セミアディティブ法又
はフルアディティブ法等により形成する。特に、樹脂付
き銅箔の樹脂を絶縁体膜12とした場合は、キャリアと
して用いている銅箔をサブトラクティブ法でパターニン
グすることも可能である。
は、この銅箔を給電層としたセミアディティブ法でのパ
ターニングも可能である。本実施の形態では、ポリイミ
ド系樹脂(日東電工製;AP−6832C)を使用して
絶縁体膜12と、スパッタ法により給電層を設けたセミ
アディティブ法を用いて第1電極パターン13を形成し
た。
とも一つ以上の第1電極パターン13上に誘電体層20
と導電体層21を形成する。特に図示してはいないが、
デカップリングコンデンサとして用いるため、コンデン
サを形成する第1電極パターン13はパッドとして電気
的接続されている部位も有している。
D又は陽極酸化法等により第1電極パターン13上に形
成する。このコンデンサ22を構成する材料は、酸化チ
タン、酸化タンタル、Al2O3、SiO2、Nb2O
5、BST(BaxSr1− xTiO3)、PZT(P
bZrxTi1−xO3)、PLZT(Pb1−yLa
yZrxTi1−xO3)又はSrBi2Ta2O9等
のペロブスカイト系材料であることが好ましい。但し、
前記化合物のいずれについても、0≦x≦1、0<y<
1である。
現することができる有機樹脂等により構成されてもよ
い。また、誘電体層20上に導電体層21をスパッタ
法、CVD法、サブトラクティブ法、セミアディティブ
法又はフルアディティブ法等により形成する。本実施の
形態では、メタルマスクを用いて必要な電極パターン1
3上にスパッタ法によりBSTを20nm、さらにその
上に導電体層21としてスパッタ法で白金を80nmを
積層した。
14と配線層15を形成する。絶縁層14を形成する方
法は、絶縁層14を構成する絶縁樹脂が液状ならば、ス
ピンコート法、ダイコート法、カーテンコート法又は印
刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドラ
イフィルムであればラミネート法等により絶縁樹脂を積
層した後、乾燥等の処理を施して前記絶縁樹脂を固め
る。
ォトリソプロセス等により、また、前記絶縁樹脂が非感
光性であればレーザ加工法等により、前記絶縁樹脂をパ
ターニングしてビアホールを形成し、キュアを行って絶
縁樹脂を硬化させて絶縁層14を形成する。
法、セミアディティブ法又はフルアディティブ法等によ
り形成し、配線層15を形成する。本実施の形態では、
絶縁層13にアラミド不織布含浸エポキシ樹脂(新神戸
電機製;EA−541)を使用し、配線層14は2μm
厚みの無電解銅めっきを給電層としたセミアディティブ
法を用いた。この工程で形成されている状態は、図9
(c)と同一となり、これ以降の工程は図9(d)以降
の工程となる。
態に係る搭載基板と同じものであり、上述の製造方法に
よれば、この搭載基板を効率よく製造することができ
る。この様なコンデンサを形成することにより、伝送ノ
イズを低減することができ、高速化に最適な搭載基板を
得ることができる。
び半導体パッケージの製造方法の第6の実施の形態を説
明する。図16(a)から(f)は、本発明の第6の実
施の形態に係る搭載基板の製造方法を工程順に示す部分
断面図である。なお、各工程間において適宜洗浄及び熱
処理を行う。金属支持体11に除去する予定部分をあら
かじめ凹部29としている以外の構成は、本発明の第1
の実施の形態の搭載基板の製造方法と同一である。図1
6の搭載基板の製造方法は、本発明の第1の実施の形態
と同一で示したが、第2の実施の形態、第3の実施の形
態、第4の実施の形態、第5の実施の形態により搭載基
板を形成してもよい。
0.1乃至1.5mmの金属支持体11の裏面に、エッ
チング除去される予定地を凹部29として形成する。形
成方法としては、エッチング、機械加工のいずれかもし
くは複合した方法により行われる。また、フレーム状と
した金属板を平坦な金属板と張り合わせることで金属支
持体11を形成してもよい。
法、エッチング、導電性ペースト、機械加工のいずれか
の1つもしくは複合した方法により突起24を形成す
る。突起24をエッチング除去する際に、第1電極パタ
ーン13へのエッチングバリアのため、突起24の最上
層に金、銀、白金、パラジウムのいずれか一つの金属を
構成させておくことも可能である。
金板(神戸製鋼:KFCシリーズ)を用い、突起24は
めっき法によりニッケルで形成している。突起24を形
成する方法は、めっきレジストを金属支持体11上に3
0μm厚みで積層し、フォトリソグラフィー技術である
露光、現像、もしくは、レーザにより突起24の予定地
にめっきレジストの開口パターンを形成し、電解ニッケ
ルめっきを25μm析出させた。
膜12と第1電極パターン13を形成する。絶縁体膜1
2の形成は、絶縁体膜12用の樹脂が液状ならばスピン
コート法、ダイコート法、カーテンコート法又は印刷法
等で積層する。また、ドライフィルム、樹脂付き銅箔で
あればラミネート法等で積層した後、乾燥等の処理を施
して固める。この際、突起24の頂点が絶縁体膜12の
表面上に現れている必要があるため、液状樹脂の場合
は、感光性であればフォトリソグラフィーによりパター
ニングを行い、非感光性もしくは感光性でも解像度が不
足している場合は、研磨により整える。
合は、ラミネート時に突起24の頂点が飛び出す様にフ
ィルムのキャリア側にクッションを入れておくとよい。
ドライフィルムの場合は、ラミネート後に研磨で整えて
もかまわない。
ーン13をサブトラクティブ法、セミアディティブ法又
はフルアディティブ法等により形成する。特に、樹脂付
き銅箔の樹脂を絶縁体膜12とした場合は、キャリアと
して用いている銅箔をサブトラクティブ法でパターニン
グすることも可能である。
は、この銅箔を給電層としたセミアディティブ法でのパ
ターニングも可能である。本実施の形態では、樹脂付き
銅箔(住友ベークライト;APL−4501;銅箔厚
み、18μm)を使用して絶縁体膜12と、サブトラク
ティブ法により銅箔をパターニングして第1電極パター
ン13を形成した。
14と配線層15を形成する。絶縁層14を形成する方
法は、絶縁層14を構成する絶縁樹脂が液状ならば、ス
ピンコート法、ダイコート法、カーテンコート法又は印
刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドラ
イフィルムであればラミネート法等により絶縁樹脂を積
層した後、乾燥等の処理を施して前記絶縁樹脂を固め
る。
ォトリソプロセス等により、また、前記絶縁樹脂が非感
光性であればレーザ加工法等により、前記絶縁樹脂をパ
ターニングしてビアホールを形成し、キュアを行って絶
縁樹脂を硬化させて絶縁層14を形成する。次に、配線
パターンをサブトラクティブ法、セミアディティブ法又
はフルアディティブ法等により形成し、配線層15を形
成する。
ラクティブ法、セミアディティブ法又はフルアディティ
ブ法等による絶縁層13の形成工程及び配線層14の形
成工程を繰り返して、配線構造膜16と表層に第2電極
パターン17を形成する。本実施の形態では、絶縁層1
3にアラミド不織布含浸エポキシ樹脂(新神戸電機製;
EA−541)を使用し、配線層14は2μm厚みの無
電解銅めっきを給電層としたセミアディティブ法を用い
た。
持体11をエッチングにより選択除去する。除去法とし
ては、エッチングするところが開口しているエッチング
レジストを形成する。形成方法は、エッチングレジスト
が液状ならばスピンコート法、ダイコート法、カーテン
コート法又は印刷法等によりエッチングレジストを積層
し、エッチングレジストがドライフィルムであればラミ
ネート法等でエッチングレジストを積層した後、乾燥等
の処理を施してエッチングレジストを固め、エッチング
レジストが感光性であればフォトリソプロセス等によ
り、エッチングレジストが非感光性であればレーザ加工
法等によりエッチングレジストをパターニングする。
として、金属支持体11を絶縁体膜11と突起24が露
出するまでエッチングする。また、凹部29を形成して
いるため、エッチングレジストを用いず、エッチングす
ることも可能である。本実施の形態では、アンモニアを
主成分とするアルカリ銅エッチング液(メルテックス;
エープロセス)を用いてエッチングレジストを用いずに
銅合金板を選択除去した。
4をエッチング、もしくはレーザにより選択除去する。
エッチングを行った後に開口部の形状を整えるため、レ
ーザを使用してもかまわない。突起24除去後に第1電
極パターン13の露出表面を正常化して搭載基板を得
る。本実施の形態では、突起24としたニッケルを硫
酸:過酸化水素水:純水=1:1:10の比率で混合し
たエッチング液を用いて除去した。
よく製造することができる。また、本実施の形態に係る
製造方法によれば、本発明の第1の実施の形態、第2の
実施の形態、第3の実施の形態、第4の実施の形態、第
5の実施の形態のそれぞれに対応できるため、それぞれ
の利点を利用できる。さらに、金属支持体11をエッチ
ングする予定地を凹部29としているため、エッチング
を行う量を少なくできると共に、エッチング精度や歩留
まりの向上の効果を持っている。
び半導体パッケージの製造方法の第7の実施の形態を説
明する。図17(a)から(e)は、本発明の第7の実
施の形態に係る搭載基板の製造方法を工程順に示す部分
断面図である。なお、各工程間において適宜洗浄及び熱
処理を行う。金属支持体11の両表面に搭載基板を形成
してから金属支持体11を水平方向で2分割している以
外の構成は、本発明の第1の実施の形態の搭載基板の製
造方法と同一である。図17の搭載基板の製造方法は、
本発明の第1の実施の形態と同一で示したが、第2の実
施の形態、第3の実施の形態、第4の実施の形態、第5
の実施の形態により搭載基板を形成してもよい。
0.2乃至3.0mmに切りしろ分の厚みを追加した金
属支持体11を用意する。この場合は、水平方向に分割
した後の金属支持体11の厚みが0.1乃至1.5mmと
なる厚みであることが望ましい。
持体11の両表面にめっき法、エッチング、導電性ペー
スト、機械加工のいずれかの1つもしくは複合した方法
により突起24を形成する。突起24をエッチング除去
する際に、第1電極パターン13へのエッチングバリア
のため、突起24の最上層に金、銀、白金、パラジウム
のいずれか一つの金属を構成させておくことも可能であ
る。
金板(神戸製鋼:KFCシリーズ)を用い、突起24は
めっき法によりニッケルで形成している。突起24を形
成する方法は、めっきレジストを金属支持体11上に3
0μm厚みで積層し、フォトリソグラフィー技術である
露光、現像、もしくは、レーザにより突起24の予定地
にめっきレジストの開口パターンを形成し、電解ニッケ
ルめっきを25μm析出させた。
膜12と第1電極パターン13を形成する。絶縁体膜1
2の形成は、絶縁体膜12用の樹脂が液状ならばスピン
コート法、ダイコート法、カーテンコート法又は印刷法
等で積層する。また、ドライフィルム、樹脂付き銅箔で
あればラミネート法等で積層した後、乾燥等の処理を施
して固める。この際、突起24の頂点が絶縁体膜12の
表面上に現れている必要があるため、液状樹脂の場合
は、感光性であればフォトリソグラフィーによりパター
ニングを行い、非感光性もしくは感光性でも解像度が不
足している場合は、研磨により整える。
合は、ラミネート時に突起24の頂点が飛び出す様にフ
ィルムのキャリア側にクッションを入れておくとよい。
ドライフィルムの場合は、ラミネート後に研磨で整えて
もかまわない。
ーン13をサブトラクティブ法、セミアディティブ法又
はフルアディティブ法等により形成する。特に、樹脂付
き銅箔の樹脂を絶縁体膜12とした場合は、キャリアと
して用いている銅箔をサブトラクティブ法でパターニン
グすることも可能である。また、銅箔の厚みが2μm以
下と薄い場合は、この銅箔を給電層としたセミアディテ
ィブ法でのパターニングも可能である。
ークライト;APL−4501;銅箔厚み、18μm)
を使用して絶縁体膜12と、サブトラクティブ法により
銅箔をパターニングして第1電極パターン13を形成し
た。
14と配線層15を形成する。絶縁層14を形成する方
法は、絶縁層14を構成する絶縁樹脂が液状ならば、ス
ピンコート法、ダイコート法、カーテンコート法又は印
刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドラ
イフィルムであればラミネート法等により絶縁樹脂を積
層した後、乾燥等の処理を施して前記絶縁樹脂を固め
る。
ォトリソプロセス等により、また、前記絶縁樹脂が非感
光性であればレーザ加工法等により、前記絶縁樹脂をパ
ターニングしてビアホールを形成し、キュアを行って絶
縁樹脂を硬化させて絶縁層14を形成する。
法、セミアディティブ法又はフルアディティブ法等によ
り形成し、配線層15を形成する。さらに、サブトラク
ティブ法、セミアディティブ法又はフルアディティブ法
等による絶縁層13の形成工程及び配線層14の形成工
程を繰り返して、配線構造膜16と表層に第2電極パタ
ーン17を形成する。本実施の形態では、絶縁層13に
アラミド不織布含浸エポキシ樹脂(新神戸電機製;EA
−541)を使用し、配線層14は2μm厚みの無電解
銅めっきを給電層としたセミアディティブ法を用いた。
持体11を水平方向の中心位置で2分割して、第2表面
を形成する。分割する方法としては、スライサー、ウォ
ーターカッター等による切断をおこなう。この工程で形
成されている状態は、図9(d)と同一となり、これ以
降の工程は図9(e)以降の工程となる。
よく製造することができる。また、本実施の形態に係る
製造方法によれば、本発明の第1の実施の形態、第2の
実施の形態、第3の実施の形態、第4の実施の形態、第
5の実施の形態のそれぞれに対応できるため、それぞれ
の利点を利用できる。さらに、金属支持体11の両面を
利用するために、製造数が二倍となり生産性を向上させ
る効果がある。
び半導体パッケージの製造方法の第8の実施の形態を説
明する。図18(a)から(e)は、本発明の第8の実
施の形態に係る搭載基板の製造方法を工程順に示す部分
断面図である。なお、各工程間において適宜洗浄及び熱
処理を行う。金属支持体11を二枚張り合わせて両表面
に搭載基板を形成してから金属支持体11を分割してい
る以外の構成は、本発明の第1の実施の形態の搭載基板
の製造方法と同一である。図18の搭載基板の製造方法
は、本発明の第1の実施の形態と同一で示したが、第2
の実施の形態、第3の実施の形態、第4の実施の形態、
第5の実施の形態、第6の実施の形態により搭載基板を
形成してもよい。特に金属支持体11に凹部29を設け
た形状の場合は、本発明の張り合わせによってのみ両面
形成を行うことができる。
0.1乃至1.5mmに金属支持体11aと金属支持体
11bを張り合わせる。また、凹部29が形成されてい
る金属支持体11を用いて張り合わせることも可能であ
る。張り合わせは、金属支持体11aと金属支持体11
bの張り合わせる面を細かな凹凸を形成してかみこませ
るか、接着剤、溶接等により全面もしくは端部で行う。
図18(e)で分割することを考慮すると、張り合わせ
は端部で行う方が適している。
持体11の両表面にめっき法、エッチング、導電性ペー
スト、機械加工のいずれかの1つもしくは複合した方法
により突起24を形成する。突起24をエッチング除去
する際に、第1電極パターン13へのエッチングバリア
のため、突起24の最上層に金、銀、白金、パラジウム
のいずれか一つの金属を構成させておくことも可能であ
る。本実施の形態では、金属支持体11は銅合金板(神
戸製鋼:KFCシリーズ)を用い、突起24はめっき法
によりニッケルで形成している。突起24を形成する方
法は、めっきレジストを金属支持体11上に30μm厚
みで積層し、フォトリソグラフィー技術である露光、現
像、もしくは、レーザにより突起24の予定地にめっき
レジストの開口パターンを形成し、電解ニッケルめっき
を25μm析出させた。
膜12と第1電極パターン13を形成する。絶縁体膜1
2の形成は、絶縁体膜12用の樹脂が液状ならばスピン
コート法、ダイコート法、カーテンコート法又は印刷法
等で積層する。また、ドライフィルム、樹脂付き銅箔で
あればラミネート法等で積層した後、乾燥等の処理を施
して固める。この際、突起24の頂点が絶縁体膜12の
表面上に現れている必要があるため、液状樹脂の場合
は、感光性であればフォトリソグラフィーによりパター
ニングを行い、非感光性もしくは感光性でも解像度が不
足している場合は、研磨により整える。
合は、ラミネート時に突起24の頂点が飛び出す様にフ
ィルムのキャリア側にクッションを入れておくとよい。
ドライフィルムの場合は、ラミネート後に研磨で整えて
もかまわない。
ーン13をサブトラクティブ法、セミアディティブ法又
はフルアディティブ法等により形成する。特に、樹脂付
き銅箔の樹脂を絶縁体膜12とした場合は、キャリアと
して用いている銅箔をサブトラクティブ法でパターニン
グすることも可能である。
は、この銅箔を給電層としたセミアディティブ法でのパ
ターニングも可能である。本実施の形態では、樹脂付き
銅箔(住友ベークライト;APL−4501;銅箔厚
み、18μm)を使用して絶縁体膜12と、サブトラク
ティブ法により銅箔をパターニングして第1電極パター
ン13を形成した。
14と配線層15を形成する。絶縁層14を形成する方
法は、絶縁層14を構成する絶縁樹脂が液状ならば、ス
ピンコート法、ダイコート法、カーテンコート法又は印
刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドラ
イフィルムであればラミネート法等により絶縁樹脂を積
層した後、乾燥等の処理を施して前記絶縁樹脂を固め
る。
ォトリソプロセス等により、また、前記絶縁樹脂が非感
光性であればレーザ加工法等により、前記絶縁樹脂をパ
ターニングしてビアホールを形成し、キュアを行って絶
縁樹脂を硬化させて絶縁層14を形成する。
法、セミアディティブ法又はフルアディティブ法等によ
り形成し、配線層15を形成する。さらに、サブトラク
ティブ法、セミアディティブ法又はフルアディティブ法
等による絶縁層13の形成工程及び配線層14の形成工
程を繰り返して、配線構造膜16と表層に第2電極パタ
ーン17を形成する。
不織布含浸エポキシ樹脂(新神戸電機製;EA−54
1)を使用し、配線層14は2μm厚みの無電解銅めっ
きを給電層としたセミアディティブ法を用いた。
持体11を全面張り合わせた金属支持体11は、その中
心をスライサー、ウォーターカッター等により切断し金
属支持体11aと金属支持体11bに分割する。端部張
り合わせた金属支持体11は、張り合わせてある端部を
切断することで金属支持体11aと金属支持体11bに
分割する。
(d)と同一となり、これ以降の工程は図9(e)以降
の工程となる。
よく製造することができる。また、本実施の形態に係る
製造方法によれば、本発明の第1の実施の形態、第2の
実施の形態、第3の実施の形態、第4の実施の形態、第
5の実施の形態、第6の実施の形態のそれぞれに対応で
きるため、それぞれの利点を利用できる。さらに、金属
支持体11の加工を行った後に張り合わせることができ
るため、金属支持体11の加工自由度が高く、また、張
り合わせ両表面を使用するために製造数が二倍となり生
産性を向上させる効果がある。
導体パッケージの製造方法の第9の実施の形態を説明す
る。図19(a)から(d)は、本発明の第9の実施の
形態に係る半導体パッケージの製造方法を工程順に示す
部分断面図である。本実施の形態は、本発明の第5の実
施の形態(図8(a)、(b)、(c))に係る搭載基
板を製造するためのものである。なお、各工程間におい
て適宜洗浄及び熱処理を行う。
ルを用いたフリップチップによる接続を行っている。金
属バンプ27としては金、銅、錫、半田などからなる金
属が好適に使用される。また、パッド26と第2電極パ
ターン17間の接続としては、ワイヤーボンディング、
テープボンディングを使用できる。
の第1の実施の形態、第2の実施の形態、第3の実施の
形態、第4の実施の形態、第5の実施の形態、第6の実
施の形態、第7の実施の形態、第8の実施の形態により
配線構造膜16、第2電極パターン17まで形成されて
いる形態(例として、図9(d)の形態)の搭載基板を
用意する。
極パターン17と半導体装置25のパッド26を金属バ
ンプ27により接続を行う。また、必要であればアンダ
ーフィル樹脂28を充填してもよい。本実施の形態で
は、半田ボールを用いて接続を行い、アンダーフィル樹
脂28を充填した。
持体11と突起24を選択除去することで、第1電極パ
ターン13を露出させる。金属支持体11の除去はエッ
チングを用い、突起24の除去はエッチングかレーザの
いずれかもしくは複合した方法により行われる。この際
に、搭載した半導体装置25にダメージがいかないよう
にレジスト材で保護することが望ましい。また、半導体
装置25を搭載した半導体パッケージの強度が十分であ
れば、図19(d)に示すように、金属支持体11をす
べて除去しても構わない。
(b)の状態から、図20に示すとおり、モールド樹脂
30により封止する半導体パッケージとする工程をとっ
てもよい。
の第1の実施の形態、第2の実施の形態、第3の実施の
形態、第4の実施の形態、第5の実施の形態、第6の実
施の形態、第7の実施の形態、第8の実施の形態により
配線構造膜16、第2電極パターン17まで形成されて
いる形態(例として、図9(d)の形態)の搭載基板を
用意し、半導体装置25をフリップチップ接続させて、
アンダーフィル樹脂28を充填する。
ド樹脂30により封止を行う。その後、図20(c)に
示すように、金属支持体11と突起24を選択除去する
ことで、第1電極パターン13を露出させる。金属支持
体11の除去はエッチングを用い、突起24の除去はエ
ッチングかレーザのいずれかもしくは複合した方法によ
り行われる。
ージがいかないようにレジスト材で保護することが望ま
しい。また、半導体装置25を搭載した半導体パッケー
ジの強度が十分であれば、図20(d)に示すように、
金属支持体11をすべて除去しても構わない。
(b)の状態から、図21に示すとおり、スペーサ31
を用いてヒートスプレッダ32を取り付けた半導体パッ
ケージとする工程をとってもよい。
の第1の実施の形態、第2の実施の形態、第3の実施の
形態、第4の実施の形態、第5の実施の形態、第6の実
施の形態、第7の実施の形態、第8の実施の形態により
配線構造膜16、第2電極パターン17まで形成されて
いる形態(例として、図9(d)の形態)の搭載基板を
用意し、半導体装置25をフリップチップ接続させて、
アンダーフィル樹脂28を充填する。
サ31を取り付ける。通常、スペーサ31は半導体装置
25上にヒートスプレッダ32とヒートシンクを取り付
ける際の補強枠である。材質としては、ステンレスや銅
が用いられるが、補強に必要な強度を有している場合
は、樹脂により形成されても構わない。
シンクを取り付けるためのヒートスプレッダ32を取り
付ける。この取り付けは、半導体装置25とヒートスプ
レッダ32の間は伝熱性の金属ペーストによる接着剤
で、スペーサ31とヒートスプレッダ32の間は絶縁性
の接着剤で行う。
を選択除去することで、第1電極パターン13を露出さ
せる。金属支持体11の除去はエッチングを用い、突起
24の除去はエッチングかレーザのいずれかもしくは複
合した方法により行われる。この際に、搭載したヒート
スプレッダ32、スペーサ31、半導体装置25にダメ
ージがいかないようにレジスト材で保護することが望ま
しい。また、半導体装置25を搭載した半導体パッケー
ジの強度が十分であれば、図21(d)に示すように、
金属支持体11をすべて除去しても構わない。
態に係る半導体パッケージと同じものであり、上述の製
造方法によれば、この搭載基板を効率よく製造すること
ができる。本発明を用いることで、半導体装置25搭
載、アンダーフィル28充填、モールド樹脂30充填、
スペーサ31、ヒートスプレッダ32それぞれの工程で
の搭載基板の反りやうねりなどの変形が金属支持体11
により抑えられるため搭載信頼性および組み立て歩留ま
りが向上する。
び半導体パッケージの製造方法の第10の実施の形態を
説明する。図22(a)から(d)は、本発明の第10
の実施の形態に係る半導体パッケージの製造方法を工程
順に示す部分断面図である。本実施の形態は、本発明の
第5の実施の形態(図8(b)、(c)、(d))に係
る搭載基板を製造するためのものである。なお、各工程
間において適宜洗浄及び熱処理を行う。
ルを用いたフリップチップによる接続を行っている。金
属バンプ27としては金、銅、錫、半田などからなる金
属が好適に使用される。また、パッド26と第2電極パ
ターン17間の接続としては、ワイヤーボンディング、
テープボンディングを使用できる。
の第1の実施の形態、第2の実施の形態、第3の実施の
形態、第4の実施の形態、第5の実施の形態、第6の実
施の形態、第7の実施の形態、第8の実施の形態により
形成された搭載基板を用意する。
極パターン17と半導体装置25のパッド26を金属バ
ンプ27により接続を行う。また、必要であればアンダ
ーフィル樹脂28を充填してもよい。本実施の形態で
は、半田ボールを用いて接続を行い、アンダーフィル樹
脂28を充填した。
支持体11を除去した形状のものとした場合は、図22
(c)に示す半導体パッケージとなる。また、図22
(b)で得られた半導体パッケージの強度が十分である
場合は、補強としてつけている金属支持体11をすべて
除去して、図22(c)の形態としても構わない。
ルド樹脂30により半導体装置25搭載側を封止した形
態や、図22(e)に示すように、スペーサ31を使用
してヒートスプレッダ32を取り付けた半導体パッケー
ジとしてもよい。図22(d)、(e)共に金属支持体
11を残している形状であるが、半導体パッケージとし
て強度が十分であれば金属支持体11を除去しても構わ
ない。
1を補強枠としてのスペーサ31として利用した半導体
パッケージとしての工程を取ることができる。
の第1の実施の形態、第2の実施の形態、第3の実施の
形態、第4の実施の形態、第5の実施の形態、第6の実
施の形態、第7の実施の形態、第8の実施の形態により
形成された搭載基板を用意する。
極パターン13と半導体装置25のパッド26を金属バ
ンプ27により接続を行う。また、必要であればアンダ
ーフィル樹脂28を充填してもよい。本実施の形態で
は、半田ボールを用いて接続を行い、アンダーフィル樹
脂28を充填した。
スプレッダ32を取り付ける。この形態とするために
は、金属支持体11の厚みが搭載した半導体装置25の
搭載基板上からの厚みとほぼ一致させる必要がある。ま
た、ヒートスプレッダ32を取り付けないでモールド樹
脂30により封止する(図23(d))形態もとれる。
モールと樹脂30による封止では、金属支持体11の厚
みと半導体装置25の搭載厚みが必ずしも一致する必要
はない。
態に係る半導体パッケージと同じものであり、上述の製
造方法によれば、この搭載基板を効率よく製造すること
ができる。本発明を用いることで、搭載基板の良否選別
を行った上で半導体装置25の搭載ができる。また、金
属支持体11をスペーサ31とすることで、半導体パッ
ケージ組み立て工数を低減することができる。
び半導体パッケージの搭載基板の検査法について説明す
る。図24(a)から(c)は、本発明の第10の実施
の形態に係る搭載基板の検査法の例を示す部分断面図で
ある。
4を除去する前の搭載基板の形態で行われる。図24
(a)では本発明の第1の実施の形態(図9(d)の形
態)を用いているが、第2の実施の形態、第3の実施の
形態、第4の実施の形態、第5の実施の形態、第6の実
施の形態、第7の実施の形態、第8の実施の形態により
形成された搭載基板を用いてもよい。
ン検査(導通不良)ができる。回路のショート検査は、
画像認識測定装置などによりパターン検索を行って各層
ごとに調べておく。もしくは、金属支持体11と突起2
4を除去した後に搭載基板の回路のショート検査を行っ
てもよい。本方法を用いることで、本発明の第9の実施
の形態で用いる搭載基板の良否選別を行った上で半導体
装置25を搭載できる。
去し、突起24は除去していない状態で、第2電極パタ
ーン17と突起24を用いて搭載基板の回路のオープ
ン、ショート両検査を行う。図24(b)では本発明の
第1の実施の形態(図9(e)の形態)を用いている
が、第2の実施の形態、第3の実施の形態、第4の実施
の形態、第5の実施の形態、第6の実施の形態、第7の
実施の形態、第8の実施の形態により形成された搭載基
板を用いてもよい。本発明を用いることで、第1電極パ
ターン13に検査による傷を付けることなく良否選別を
行うことができ、本発明の第10の実施の形態の図23
の搭載方法での接続安定性を実現できる。
る突起24と触れない様に開口部を形成し、その開口部
内の突起24と第2電極パターン17により搭載基板の
回路のオープン、ショート両検査を行う。図24(b)
では本発明の第1の実施の形態(図9(d)の形態から
の開口部を形成)を用いているが、第2の実施の形態、
第3の実施の形態、第4の実施の形態、第5の実施の形
態、第6の実施の形態、第7の実施の形態、第8の実施
の形態により形成された搭載基板を用いてもよい。本方
法を用いることで、本発明の第9の実施の形態で用いる
搭載基板の良否選別が電気的に完全に行うことができ、
金属支持体11のほとんどが残っているため第9の実施
の形態で示した搭載信頼性は維持された状態で行える。
導体デバイスの端子の増加や狭ピッチ化に対応した搭載
基板の高密度化、微細配線化を実現でき、かつ、システ
ムの小型化、高密度化に対応し外部電極も狭ピッチ化し
た搭載基板の実現することができる。
搭載基板を提供することができ、高性能かつ信頼性に優
れた半導体パッケージを実現できる。
ージの第1の実施の形態を示す図であって、(a)は概
略断面図、(b)は金属支持体11側からの下面概略図
である。
ージの第1の実施の形態の変更例を示す概略断面図であ
る。
ージの第2の実施の形態を示す概略断面図である。
ージの第2の実施の形態の変更例を示す概略断面図であ
る。
ージの第3の実施の形態を示す概略断面図である。
ージの第4の実施の形態を示す概略断面図である。
ージの第4の実施の形態の変更例を示す概略断面図であ
る。
ージの第5の実施の形態を示す概略断面図である。
ージの製造方法の第1の実施の形態を示す部分断面図で
ある。
ケージの製造方法の第2の実施の形態を示す部分断面図
である。
ケージの製造方法の第2の実施の形態の変更例を示す部
分断面図である。
ケージの製造方法の第3の実施の形態を示す部分断面図
である。
ケージの製造方法の第3の実施の形態の変更例を示す部
分断面図である。
ケージの製造方法の第4の実施の形態を示す部分断面図
である。
ケージの製造方法の第5の実施の形態を示す部分断面図
である。
ケージの製造方法の第6の実施の形態を示す部分断面図
である。
ケージの製造方法の第7の実施の形態を示す部分断面図
である。
ケージの製造方法の第8の実施の形態を示す部分断面図
である。
ケージの製造方法の第9の実施の形態を示す部分断面図
である。
ケージの製造方法の第9の実施の形態の変更例を示す部
分断面図である。
ケージの製造方法の第9の実施の形態の変更例を示す部
分断面図である。
ケージの製造方法の第10の実施の形態を示す部分断面
図である。
ケージの製造方法の第10の実施の形態の変更例を示す
部分断面図である。
するための部分断面図である。
Claims (38)
- 【請求項1】 交互に積層された絶縁層と配線層からな
る配線構造膜と、 電極のパターンが前記配線構造膜の片面に設けられ、該
電極パターン側面周囲が前記絶縁層に接し、かつ、少な
くとも前記電極パターン下面が前記絶縁層に接すること
なく設けられ、前記絶縁層面と電極パターン下面が同一
平面上にある第1電極パターンと、 前記第1電極パターンの反対側の面に形成された第2電
極パターンと、 前記第1電極パターンの下部に位置する開口パターンを
設けた絶縁体膜と、 前記絶縁体膜下表面に設けられた金属支持体とを有する
ことを特徴とする半導体装置搭載基板。 - 【請求項2】 前記配線層の各層は、前記絶縁層内に設
けられた第1のビアを介して互いに接続され、 前記第2電極パターンは、前記配線層及び前記第1のビ
アを介して前記第1電極パターンに接続されていること
を特徴とする請求項1に記載の半導体装置搭載基板。 - 【請求項3】 前記第1電極パターンの間及び周囲に導
体パターンが設けられ、 該導体パターンは前記配線層と前記第1のビアにより接
続されていることを特徴とする請求項1または2に記載
の半導体装置搭載基板。 - 【請求項4】 前記金属支持体と前記導体パターンが前
記絶縁体膜に形成された第2のビアにより接続されてい
ることを特徴とする請求項1から3のいずれか一つに記
載の半導体装置搭載基板。 - 【請求項5】 前記絶縁層は、膜強度(弾性率)が70
MPa以上、破断伸び率が5%以上、ガラス転移温度が
150℃以上、熱膨張係数が60ppm/℃以下の絶縁
材料からなることを特徴とする請求項1〜4のいずれか
一つに記載の半導体装置搭載基板。 - 【請求項6】 前記絶縁層は、膜強度(弾性率)が10
GPa以上、熱膨張係数が30ppm/℃以下、ガラス
転移温度が150℃以上の絶縁材料からなることを特徴
とする請求項1〜4のいずれか一つに記載の半導体装置
搭載基板。 - 【請求項7】 前記絶縁体膜は、ソルダーレジストとし
ての機能を有することを特徴とする請求項1〜6のいず
れか一つに記載の半導体装置搭載基板。 - 【請求項8】 前記絶縁体膜が、前記絶縁層と同一の材
料からなることを特徴とする請求項1〜7のいずれか一
つに記載の半導体装置搭載基板。 - 【請求項9】 前記第1電極パターンの上面に形成され
た誘電体層と、該誘電体層の上面に前記配線構造膜と導
通している導電体層とからなるコンデンサが設けられて
いることを特徴とする請求項1〜8のいずれか一つに記
載の半導体装置搭載基板。 - 【請求項10】 前記金属支持体は、ステンレス、鉄、
ニッケル、銅およびアルミニウムからなる群から選択さ
れた少なくとも1種の金属又はその合金からなることを
特徴とする請求項1〜9のいずれか一つに記載の半導体
装置搭載基板。 - 【請求項11】 前記金属支持体は、前記絶縁体膜表面
が露出するように前記絶縁体膜の下面に設けられている
ことを特徴とする請求項1〜10のいずれか一つに記載
の半導体装置搭載基板。 - 【請求項12】 前記金属支持体は、前記絶縁体膜の下
面全体に設けられ、かつ前記第1電極パターンと接して
いる突起を有していることを特徴とする請求項1〜10
のいずれか一つに記載の半導体装置搭載基板。 - 【請求項13】 前記導体パターンと前記金属支持体
が、前記突起により接続されていることを特徴とする請
求項1〜12のいずれか一つに記載の半導体装置搭載基
板。 - 【請求項14】 前記突起は、めっき法、エッチング、
導電性ペースト、機械加工のいずれかの1つもしくは複
合した方法により形成されることを特徴とする請求項1
2または13に記載の半導体装置搭載基板。 - 【請求項15】 請求項1〜14のいずれか一つに記載
の半導体装置搭載基板に少なくとも1つ以上の半導体装
置が搭載されたことを特徴とする半導体パッケージ。 - 【請求項16】 少なくとも一面に半導体装置が搭載さ
れたことを特徴とする請求項15に記載の半導体パッケ
ージ。 - 【請求項17】 前記半導体装置が、低融点金属又は導
電性樹脂のいずれかの材料によりフリップチップ接続さ
れていることを特徴とする請求項15または16に記載
の半導体パッケージ。 - 【請求項18】 前記半導体装置が、低融点金属、有機
樹脂又は金属混入樹脂からなる群から選択された少なく
とも1種の材料により連結されていることを特徴とする
請求項15または16に記載の半導体パッケージ。 - 【請求項19】 金属支持体の表面の所望の位置に複数
個の突起を形成する工程と、 前記金属支持体表面の前記突起形成領域を除く領域に絶
縁体膜を形成する工程と、 前記絶縁体膜上に第1電極パターンを形成する工程と、 該第1電極パターンの側面周囲に接し、かつ下面が前記
第1電極パターン下面と同一平面上になるように絶縁層
を形成する工程と、 第1電極パターンの片面に配線層を形成する工程と、 前記第1電極パターンの反対側の面に第2電極パターン
を形成する工程と、 前記金属支持体に前記絶縁体膜と前記突起が露出するよ
うに第1の開口部を形成する工程と、 前記突起を除去して、前記第1電極パターンが露出する
ように第2の開口部を前記絶縁体膜に形成する工程と、 前記絶縁体膜の開口部形状を整える工程を含むことを特
徴とする半導体装置搭載基板の製造方法。 - 【請求項20】 金属支持体の表面の所望の位置に複数
個の突起を形成する工程と、 前記金属支持体表面の前記突起形成領域を除く領域に絶
縁体膜を形成する工程と、 前記絶縁体膜上に第1電極パターンを形成する工程と、 前記第1電極パターンの間及び周囲に導体パターンを形
成する工程と、 該第1電極パターンの側面周囲に接し、かつ下面が前記
第1電極パターン下面と同一平面上になるように絶縁層
を形成する工程と、 前記第1電極パターンの片面に配線層を形成する工程
と、 前記第1電極パターンの反対側の面に第2電極パターン
を形成する工程と、 前記金属支持体に前記絶縁体膜と前記突起が露出するよ
うに第1の開口部を形成する工程と、 前記突起を除去して、前記第1電極パターンが露出する
ように第2の開口部を前記絶縁体膜に形成する工程と、 前記絶縁体膜の開口部形状を整える工程を含むことを特
徴とする半導体装置搭載基板の製造方法。 - 【請求項21】 金属支持体の表面の所望の位置に複数
個の突起を形成する工程と、 前記金属支持体表面の前記突起形成領域を除く領域に絶
縁体膜を形成する工程と、 前記絶縁体膜上に第1電極パターンを形成する工程と、 前記金属支持体の一部が露出するようにビアを形成する
工程と、 前記第1電極パターンの間及び周囲に、かつ導体パター
ンが前記ビアにより前記金属支持体と接続できるように
前記導体パターンを形成する工程と、 該第1電極パターンの側面周囲に接し、かつ下面が前記
第1電極パターン下面と同一平面上になるように絶縁層
を形成する工程と、 前記第1電極パターンの片面に配線層を形成する工程
と、 前記第1電極パターンの反対側の面に第2電極パターン
を形成する工程と、 前記金属支持体に前記絶縁体膜と前記突起が露出するよ
うに第1の開口部を形成する工程と、 前記突起を除去して、前記第1電極パターンが露出する
ように第2の開口部を前記絶縁体膜に形成する工程と、 前記絶縁体膜の開口部形状を整える工程を含むことを特
徴とする半導体装置搭載基板の製造方法。 - 【請求項22】 前記第1電極パターンと前記導体パタ
ーンが同一の工程で形成されることを特徴とする請求項
20または21に記載の半導体装置搭載基板の製造方
法。 - 【請求項23】 前記第1電極パターンを形成する工程
と、前記第1電極パターン上に配線層(15)を形成す
る工程との間に、少なくとも1個の前記第1電極パター
ン上に薄膜コンデンサを形成する工程を有することを特
徴とする請求項19〜22のいずれか一つに記載の半導
体装置搭載基板の製造方法。 - 【請求項24】 前記第1電極パターンを形成する工程
の前に、前記第1の開口部を形成する予定の領域に凹部
を形成する工程を有することを特徴とする請求項19〜
23のいずれか一つに記載の半導体装置搭載基板の製造
方法。 - 【請求項25】 金属支持体の両表面の所望の位置に複
数個の突起を形成する工程と、 前記金属支持体両表面の前記突起形成領域を除く領域に
絶縁体膜を形成する工程と、 第1電極パターンの片面に配線層を形成する工程と、 該第1電極パターンの側面周囲に接し、かつ下面が前記
第1電極パターン下面と同一平面上になるように絶縁層
を形成する工程と、 前記絶縁体膜上に第1電極パターンを形成する工程と、 前記第1電極パターンの反対側の面に第2電極パターン
を形成する工程と、 前記金属支持体を水平方向で半分に分割して第1及び第
2の金属支持体を形成する工程と、 前記第1及び前記第2の金属支持体に前記各絶縁体膜と
前記各突起が露出するように第1の開口部を形成する工
程と、 前記突起を除去して、前記第1電極パターンが露出する
ように第2の開口部を前記絶縁体膜に形成する工程と、 前記絶縁体膜の開口部形状を整える工程を含むことを特
徴とする半導体装置搭載基板の製造方法。 - 【請求項26】 金属支持体の両表面の所望の位置に複
数個の突起を形成する工程と、 前記金属支持体両表面の前記突起形成領域を除く領域に
絶縁体膜を形成する工程と、 前記絶縁体膜上に第1電極パターンを形成する工程と、 前記第1電極パターンの間及び周囲に導体パターンを形
成する工程と、 該第1電極パターンの側面周囲に接し、かつ下面が前記
第1電極パターン下面と同一平面上になるように絶縁層
を形成する工程と、 前記第1電極パターンの片面に配線層を形成する工程
と、 前記第1電極パターンの反対側の面に第2電極パターン
を形成する工程と、 前記金属支持体を水平方向で半分に分割して第1及び第
2の金属支持体を形成する工程と、 前記第1及び前記第2の金属支持体に前記各絶縁体膜と
前記各突起が露出するように第1の開口部を形成する工
程と、 前記突起を除去して、前記第1電極パターンが露出する
ように第2の開口部を前記絶縁体膜に形成する工程と、 前記絶縁体膜の開口部形状を整える工程を含むことを特
徴とする半導体装置搭載基板の製造方法。 - 【請求項27】 金属支持体の両表面の所望の位置に複
数個の突起を形成する工程と、 前記金属支持体両表面の前記突起形成領域を除く領域に
絶縁体膜を形成する工程と、 前記絶縁体膜上に第1電極パターンを形成する工程と、 前記金属支持体の一部が露出するようにビアを形成する
工程と、 前記第1電極パターンの間及び周囲に、かつ導体パター
ンが前記ビアにより前記金属支持体と接続できるように
前記導体パターンを形成する工程と、 該第1電極パターンの側面周囲に接し、かつ下面が前記
第1電極パターン下面と同一平面上になるように絶縁層
を形成する工程と、 第1電極パターンの片面に配線層を形成する工程と、 前記第1電極パターンの反対側の面に第2電極パターン
を形成する工程と、 前記金属支持体を水平方向で半分に分割して第1及び第
2の金属支持体を形成する工程と、 前記第1及び前記第2の金属支持体に前記各絶縁体膜と
前記各突起が露出するように第1の開口部を形成する工
程と、 前記突起を除去して、前記第1電極パターンが露出する
ように第2の開口部を前記絶縁体膜に形成する工程と、 前記絶縁体膜の開口部形状を整える工程を含むことを特
徴とする半導体装置搭載基板の製造方法。 - 【請求項28】 第1及び第2の金属支持体を2枚張り
合わせる工程と、 前記第1及び前記第2の金属支持体の表面の所望の位置
に複数個の突起を形成する工程と、 前記第1及び前記第2の金属支持体表面の前記突起形成
領域を除く領域に絶縁体膜を形成する工程と、 前記第1及び前記第2の金属支持体における前記各絶縁
体膜上に第1電極パターンを形成する工程と、 前記第1及び前記第2の金属支持体における前記各第1
電極パターンの側面周囲に接し、かつ下面が前記第1電
極パターン下面と同一平面上になるように絶縁層を形成
する工程と、 前記第1及び前記第2の金属支持体における前記各第1
電極パターンの片面に配線層を形成する工程と、 前記第1電極パターンの反対側の面に第2電極パターン
を形成する工程と、 前記第1及び前記第2の金属支持体を水平方向で半分に
分割する工程と、 前記第1及び前記第2の金属支持体に前記各絶縁体膜と
前記各突起が露出するように第1の開口部を形成する工
程と、 前記突起を除去して、前記第1電極パターンが露出する
ように第2の開口部を前記絶縁体膜に形成する工程と、 前記絶縁体膜の開口部形状を整える工程を含むことを特
徴とする半導体装置搭載基板の製造方法。 - 【請求項29】 第1及び第2の金属支持体を2枚張り
合わせる工程と、 前記第1及び前記第2の金属支持体の表面の所望の位置
に複数個の突起を形成する工程と、 前記第1及び前記第2の金属支持体表面の前記突起形成
領域を除く領域に絶縁体膜を形成する工程と、 前記第1及び前記第2の金属支持体における前記各絶縁
体膜上に第1電極パターンを形成する工程と、 前記第1及び前記第2の金属支持体における前記各第1
電極パターンの間及び周囲に導体パターンを形成する工
程と、 前記第1及び前記第2の金属支持体における前記各第1
電極パターンの側面周囲に接し、かつ下面が前記第1電
極パターン下面と同一平面上になるように絶縁層を形成
する工程と、 前記第1及び前記第2の金属支持体における前記各第1
電極パターンの片面に配線層を形成する工程と、 前記第1電極パターンの反対側の面に第2電極パターン
を形成する工程と、 前記第1及び前記第2の金属支持体を水平方向で半分に
分割する工程と、 前記第1及び前記第2の金属支持体に前記各絶縁体膜と
前記各突起が露出するように第1の開口部を形成する工
程と、 前記突起を除去して、前記第1電極パターンが露出する
ように第2の開口部を前記絶縁体膜に形成する工程と、 前記絶縁体膜の開口部形状を整える工程を含むことを特
徴とする半導体装置搭載基板の製造方法。 - 【請求項30】 第1及び第2の金属支持体を2枚張り
合わせる工程と、 前記第1及び前記第2の金属支持体の表面の所望の位置
に複数個の突起を形成する工程と、 前記第1及び前記第2の金属支持体両表面の前記突起形
成領域を除く領域に絶縁体膜を形成する工程と、 前記第1及び前記第2の金属支持体における前記各絶縁
体膜上に第1電極パターンを形成する工程と、 前記第1及び前記第2の金属支持体の一部が露出するよ
うにビアを形成する工程と、 前記第1及び前記第2の金属支持体における前記各第1
電極パターンの間及び周囲に、かつ導体パターンが前記
ビアにより前記金属支持体と接続できるように前記導体
パターンを形成する工程と、 前記第1及び前記第2の金属支持体における前記各第1
電極パターンの側面周囲に接し、かつ下面が前記各第1
電極パターン下面と同一平面上になるように絶縁層を形
成する工程と、 前記第1及び前記第2の金属支持体における前記各第1
電極パターンの片面に配線層を形成する工程と、 前記各第1電極パターンの反対側の面に第2電極パター
ンを形成する工程と、 前記第1及び前記第2の金属支持体を水平方向で半分に
分割する工程と、 前記第1及び前記第2の金属支持体に前記絶縁体膜と前
記突起が露出するように第1の開口部を形成する工程
と、 前記突起を除去して、前記第1電極パターンが露出する
ように第2の開口部を前記絶縁体膜に形成する工程と、 前記絶縁体膜の開口部形状を整える工程を含むことを特
徴とする半導体装置搭載基板の製造方法。 - 【請求項31】 前記第1及び前記第2の金属支持体を
張り合わせる工程の前に、前記第1の開口部を形成する
予定の領域に凹部を形成する工程を有することを特徴と
する請求項28〜30のいずれか一つに記載の半導体装
置搭載基板の製造方法。 - 【請求項32】 前記第1電極パターンを形成する工程
と、前記第1電極パターン上に配線層を形成する工程と
の間に、少なくとも1個の前記第1電極パターン上に薄
膜コンデンサを形成する工程を有することを特徴とする
請求項25〜31のいずれか一つに記載の半導体装置搭
載基板の製造方法。 - 【請求項33】 前記第1電極パターンが前記第2電極
パターンの所望の位置で接続するように半田ボール又は
接続ピンを形成する工程を有することを特徴とする請求
項19〜32のいずれか一つに記載の半導体装置搭載基
板の製造方法。 - 【請求項34】 前記金属支持体は、ステンレス、鉄、
ニッケル、銅およびアルミニウムからなる群から選択さ
れた少なくとも1種の金属又はその合金からなることを
特徴とする請求項19〜33のいずれか一つに記載の半
導体装置搭載基板の製造方法。 - 【請求項35】 前記突起が、めっき法、エッチング、
導電性ペースト、機械加工のいずれかの1つもしくは複
合した方法により形成されることを特徴とする請求項1
9から34のいずれかに記載の半導体装置搭載基板の製
造方法。 - 【請求項36】 請求項19〜35のいずれか1項に記
載の方法により製造された半導体装置搭載基板の少なく
とも1面に、半導体装置を接続することを特徴とする半
導体パッケージの製造方法。 - 【請求項37】 前記半導体装置が、低融点金属又は導
電性樹脂のいずれかの材料にフリップチップ接続されて
いることを特徴とする請求項36に記載の半導体パッケ
ージの製造方法。 - 【請求項38】 請求項19〜35のいずれか一つに記
載の方法により製造された半導体搭載基板の前記金属支
持体上に第2電極パターンを形成し、前記金属支持体を
選択除去した後、突起を除去せずに接触端子として用い
て導通検査を行うことを特徴とする半導体装置搭載基板
の検査方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002151864A JP3591524B2 (ja) | 2002-05-27 | 2002-05-27 | 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ |
PCT/JP2003/006526 WO2003100851A1 (fr) | 2002-05-27 | 2003-05-26 | Carte de montage pour dispositif a semi-conducteur, procede de fabrication, procede d'inspection de la carte et boitier de semi-conducteurs |
CNB038121115A CN100437987C (zh) | 2002-05-27 | 2003-05-26 | 半导体器件安装板制造、检查方法及半导体封装制造方法 |
CNB2007101971652A CN100561727C (zh) | 2002-05-27 | 2003-05-26 | 半导体器件安装板及半导体封装 |
US10/975,061 US7474538B2 (en) | 2002-05-27 | 2004-10-26 | Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002151864A JP3591524B2 (ja) | 2002-05-27 | 2002-05-27 | 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004125011A Division JP4063240B2 (ja) | 2004-04-21 | 2004-04-21 | 半導体装置搭載基板とその製造方法、並びに半導体パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003347459A true JP2003347459A (ja) | 2003-12-05 |
JP3591524B2 JP3591524B2 (ja) | 2004-11-24 |
Family
ID=29561264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002151864A Expired - Lifetime JP3591524B2 (ja) | 2002-05-27 | 2002-05-27 | 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP3591524B2 (ja) |
CN (2) | CN100561727C (ja) |
WO (1) | WO2003100851A1 (ja) |
Cited By (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005243986A (ja) * | 2004-02-27 | 2005-09-08 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2005243990A (ja) * | 2004-02-27 | 2005-09-08 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2005244233A (ja) * | 2004-02-25 | 2005-09-08 | Infineon Technologies Ag | チップを収容するための配線キャリア |
JP2005302924A (ja) * | 2004-04-09 | 2005-10-27 | Ngk Spark Plug Co Ltd | 配線基板およびその製造方法 |
JP2005327780A (ja) * | 2004-05-12 | 2005-11-24 | Nec Corp | 配線基板及びそれを用いた半導体パッケージ |
JP2005353953A (ja) * | 2004-06-14 | 2005-12-22 | Nec Toppan Circuit Solutions Inc | 印刷配線板及び半導体装置 |
JP2006019591A (ja) * | 2004-07-02 | 2006-01-19 | Ngk Spark Plug Co Ltd | 配線基板の製造方法および配線基板 |
JP2006049819A (ja) * | 2004-07-07 | 2006-02-16 | Nec Corp | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ |
JP2006261246A (ja) * | 2005-03-15 | 2006-09-28 | Shinko Electric Ind Co Ltd | 配線基板および配線基板の製造方法 |
JP2006339421A (ja) * | 2005-06-02 | 2006-12-14 | Shinko Electric Ind Co Ltd | 配線基板および配線基板の製造方法 |
JP2007158174A (ja) * | 2005-12-07 | 2007-06-21 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び電子部品実装構造体の製造方法 |
JP2007163327A (ja) * | 2005-12-15 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 半導体装置および半導体装置の検査方法 |
JP2007300147A (ja) * | 2007-08-21 | 2007-11-15 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び電子部品実装構造体の製造方法 |
JP2008091719A (ja) * | 2006-10-03 | 2008-04-17 | Shinko Electric Ind Co Ltd | 半導体装置 |
JP2008251702A (ja) * | 2007-03-29 | 2008-10-16 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び半導体装置の製造方法及び配線基板 |
WO2009119680A1 (ja) * | 2008-03-25 | 2009-10-01 | イビデン株式会社 | プリント配線板及びその製造方法 |
JP2011003705A (ja) * | 2009-06-18 | 2011-01-06 | Sony Corp | 半導体パッケージの製造方法及びその基板の製造方法 |
JP2012124363A (ja) * | 2010-12-09 | 2012-06-28 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
JP2012195614A (ja) * | 2007-09-20 | 2012-10-11 | Ibiden Co Ltd | 積層体の製造方法 |
JP2013140971A (ja) * | 2011-12-28 | 2013-07-18 | Princo Corp | 薄型基板による電子素子のパッケージ方法 |
JP2013140973A (ja) * | 2011-12-28 | 2013-07-18 | Princo Corp | 薄型基板による電子素子のパッケージ方法 |
JP2013140972A (ja) * | 2011-12-28 | 2013-07-18 | Princo Corp | 薄型基板による電子素子のパッケージ方法 |
JP2014082441A (ja) * | 2012-10-15 | 2014-05-08 | Samsung Electro-Mechanics Co Ltd | 多層型コアレス基板及びその製造方法 |
KR101568875B1 (ko) * | 2007-12-18 | 2015-11-12 | 스태츠 칩팩, 엘티디. | 반도체 소자와 집적 패시브 소자 모듈의 형성 방법 |
KR20160020762A (ko) * | 2014-08-14 | 2016-02-24 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판의 제조 방법 |
JP2017216365A (ja) * | 2016-05-31 | 2017-12-07 | Shマテリアル株式会社 | 多列型半導体装置用配線部材及びその製造方法 |
JP2017216364A (ja) * | 2016-05-31 | 2017-12-07 | Shマテリアル株式会社 | 多列型半導体装置用配線部材及びその製造方法 |
JP2018018968A (ja) * | 2016-07-28 | 2018-02-01 | 凸版印刷株式会社 | 配線基板積層体 |
US9905504B1 (en) | 2016-09-30 | 2018-02-27 | Shinko Electric Industries Co., Ltd. | Carrier base material-added wiring substrate |
WO2018116477A1 (ja) * | 2016-12-22 | 2018-06-28 | 三井金属鉱業株式会社 | 多層配線板の製造方法 |
US10398027B2 (en) | 2017-12-08 | 2019-08-27 | Shinko Electric Industries Co., Ltd. | Wiring board |
KR20240096682A (ko) | 2021-11-05 | 2024-06-26 | 닛토덴코 가부시키가이샤 | 재배선 기판 및 그의 제조 방법 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007034402B4 (de) | 2006-12-14 | 2014-06-18 | Advanpack Solutions Pte. Ltd. | Halbleiterpackung und Herstellungsverfahren dafür |
US20080246152A1 (en) | 2007-04-04 | 2008-10-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with bonding pad |
TWI462201B (zh) * | 2011-03-04 | 2014-11-21 | Adl Engineering Inc | 半導體封裝結構及其製造方法 |
JP2013033914A (ja) * | 2011-06-27 | 2013-02-14 | Toshiba Corp | 半導体装置 |
CN107369668B (zh) | 2011-07-22 | 2020-08-25 | 先进封装技术私人有限公司 | 用于制造半导体封装元件的半导体结构 |
CN106711104B (zh) | 2011-10-20 | 2021-01-05 | 先进封装技术私人有限公司 | 封装基板及其制作工艺、半导体元件封装结构及制作工艺 |
CN103137570B (zh) * | 2011-11-29 | 2016-02-10 | 先进封装技术私人有限公司 | 基板结构、半导体封装元件及基板结构的制造方法 |
JP2013168400A (ja) * | 2012-02-14 | 2013-08-29 | Tokyo Electron Ltd | 半導体デバイス検査装置用配線基板及びその製造方法 |
CN109637995B (zh) * | 2013-09-03 | 2022-11-22 | 日月光半导体制造股份有限公司 | 基板结构、封装结构及其制造方法 |
TWI549234B (zh) * | 2014-01-17 | 2016-09-11 | 矽品精密工業股份有限公司 | 用於接置半導體裝置之層結構及其製法 |
US20150206812A1 (en) * | 2014-01-23 | 2015-07-23 | Qualcomm Incorporated | Substrate and method of forming the same |
US10515884B2 (en) | 2015-02-17 | 2019-12-24 | Advanced Semiconductor Engineering, Inc. | Substrate having a conductive structure within photo-sensitive resin |
US10002839B2 (en) * | 2016-08-29 | 2018-06-19 | Via Alliance Semiconductor Co., Ltd. | Electronic structure, and electronic structure array |
US9905519B1 (en) * | 2016-08-29 | 2018-02-27 | Via Alliance Semiconductor Co., Ltd. | Electronic structure process |
JP6735505B2 (ja) * | 2016-09-06 | 2020-08-05 | パナソニックIpマネジメント株式会社 | プリント配線板、プリント回路板、プリプレグ |
TWI713424B (zh) * | 2018-10-15 | 2020-12-11 | 鼎展電子股份有限公司 | 銅箔電阻與具有該銅箔電阻的電路板結構 |
TWI691041B (zh) * | 2019-01-29 | 2020-04-11 | 矽品精密工業股份有限公司 | 電子封裝件及其封裝基板與製法 |
CN111250184B (zh) * | 2020-02-20 | 2022-04-15 | 北京京东方传感技术有限公司 | 微流控芯片及其工作方法、金属离子检测装置 |
CN115151018A (zh) * | 2021-03-31 | 2022-10-04 | 华为技术有限公司 | 一种电路板及其制备方法、通信设备 |
US11942424B2 (en) | 2021-12-01 | 2024-03-26 | International Business Machines Corporation | Via patterning for integrated circuits |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3672169B2 (ja) * | 1999-03-05 | 2005-07-13 | 日本特殊陶業株式会社 | コンデンサ、コア基板本体の製造方法、及び、コンデンサ内蔵コア基板の製造方法 |
JP3635219B2 (ja) * | 1999-03-11 | 2005-04-06 | 新光電気工業株式会社 | 半導体装置用多層基板及びその製造方法 |
JP4060491B2 (ja) * | 1999-07-08 | 2008-03-12 | イビデン株式会社 | パッケージ基板 |
CN1348605A (zh) * | 1999-12-27 | 2002-05-08 | 三菱电机株式会社 | 集成电路装置 |
JP3677429B2 (ja) * | 2000-03-09 | 2005-08-03 | Necエレクトロニクス株式会社 | フリップチップ型半導体装置の製造方法 |
JP4427874B2 (ja) * | 2000-07-06 | 2010-03-10 | 住友ベークライト株式会社 | 多層配線板の製造方法および多層配線板 |
-
2002
- 2002-05-27 JP JP2002151864A patent/JP3591524B2/ja not_active Expired - Lifetime
-
2003
- 2003-05-26 CN CNB2007101971652A patent/CN100561727C/zh not_active Expired - Lifetime
- 2003-05-26 WO PCT/JP2003/006526 patent/WO2003100851A1/ja active Application Filing
- 2003-05-26 CN CNB038121115A patent/CN100437987C/zh not_active Expired - Lifetime
Cited By (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005244233A (ja) * | 2004-02-25 | 2005-09-08 | Infineon Technologies Ag | チップを収容するための配線キャリア |
JP4549692B2 (ja) * | 2004-02-27 | 2010-09-22 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
JP2005243990A (ja) * | 2004-02-27 | 2005-09-08 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2005243986A (ja) * | 2004-02-27 | 2005-09-08 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP4549693B2 (ja) * | 2004-02-27 | 2010-09-22 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
JP2005302924A (ja) * | 2004-04-09 | 2005-10-27 | Ngk Spark Plug Co Ltd | 配線基板およびその製造方法 |
JP4597561B2 (ja) * | 2004-04-09 | 2010-12-15 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
JP2005327780A (ja) * | 2004-05-12 | 2005-11-24 | Nec Corp | 配線基板及びそれを用いた半導体パッケージ |
US7397000B2 (en) | 2004-05-12 | 2008-07-08 | Nec Corporation | Wiring board and semiconductor package using the same |
US7566834B2 (en) | 2004-05-12 | 2009-07-28 | Nec Corporation | Wiring board and semiconductor package using the same |
JP4561193B2 (ja) * | 2004-06-14 | 2010-10-13 | 株式会社トッパンNecサーキットソリューションズ | 印刷配線板及び半導体装置 |
JP2005353953A (ja) * | 2004-06-14 | 2005-12-22 | Nec Toppan Circuit Solutions Inc | 印刷配線板及び半導体装置 |
JP2006019591A (ja) * | 2004-07-02 | 2006-01-19 | Ngk Spark Plug Co Ltd | 配線基板の製造方法および配線基板 |
US8198140B2 (en) | 2004-07-07 | 2012-06-12 | Nec Corporation | Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package |
US7816782B2 (en) | 2004-07-07 | 2010-10-19 | Nec Corporation | Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package |
JP2006049819A (ja) * | 2004-07-07 | 2006-02-16 | Nec Corp | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ |
TWI394503B (zh) * | 2005-03-15 | 2013-04-21 | Shinko Electric Ind Co | 佈線板及其製造方法 |
JP2006261246A (ja) * | 2005-03-15 | 2006-09-28 | Shinko Electric Ind Co Ltd | 配線基板および配線基板の製造方法 |
JP2006339421A (ja) * | 2005-06-02 | 2006-12-14 | Shinko Electric Ind Co Ltd | 配線基板および配線基板の製造方法 |
US7594317B2 (en) | 2005-12-07 | 2009-09-29 | Shinko Electric Industries Co., Ltd. | Method of manufacturing wiring substrate and method of manufacturing electronic component mounting structure |
JP2007158174A (ja) * | 2005-12-07 | 2007-06-21 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び電子部品実装構造体の製造方法 |
JP2007163327A (ja) * | 2005-12-15 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 半導体装置および半導体装置の検査方法 |
JP2008091719A (ja) * | 2006-10-03 | 2008-04-17 | Shinko Electric Ind Co Ltd | 半導体装置 |
JP2008251702A (ja) * | 2007-03-29 | 2008-10-16 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び半導体装置の製造方法及び配線基板 |
JP4635033B2 (ja) * | 2007-08-21 | 2011-02-16 | 新光電気工業株式会社 | 配線基板の製造方法及び電子部品実装構造体の製造方法 |
JP2007300147A (ja) * | 2007-08-21 | 2007-11-15 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び電子部品実装構造体の製造方法 |
JP2012195614A (ja) * | 2007-09-20 | 2012-10-11 | Ibiden Co Ltd | 積層体の製造方法 |
KR101568875B1 (ko) * | 2007-12-18 | 2015-11-12 | 스태츠 칩팩, 엘티디. | 반도체 소자와 집적 패시브 소자 모듈의 형성 방법 |
KR101160498B1 (ko) * | 2008-03-25 | 2012-06-28 | 이비덴 가부시키가이샤 | 프린트 배선판 및 그 제조 방법 |
US8263878B2 (en) | 2008-03-25 | 2012-09-11 | Ibiden Co., Ltd. | Printed wiring board |
JP5238801B2 (ja) * | 2008-03-25 | 2013-07-17 | イビデン株式会社 | プリント配線板及びその製造方法 |
WO2009119680A1 (ja) * | 2008-03-25 | 2009-10-01 | イビデン株式会社 | プリント配線板及びその製造方法 |
JP2011003705A (ja) * | 2009-06-18 | 2011-01-06 | Sony Corp | 半導体パッケージの製造方法及びその基板の製造方法 |
JP2012124363A (ja) * | 2010-12-09 | 2012-06-28 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
JP2013140971A (ja) * | 2011-12-28 | 2013-07-18 | Princo Corp | 薄型基板による電子素子のパッケージ方法 |
JP2013140973A (ja) * | 2011-12-28 | 2013-07-18 | Princo Corp | 薄型基板による電子素子のパッケージ方法 |
JP2013140972A (ja) * | 2011-12-28 | 2013-07-18 | Princo Corp | 薄型基板による電子素子のパッケージ方法 |
JP2014082441A (ja) * | 2012-10-15 | 2014-05-08 | Samsung Electro-Mechanics Co Ltd | 多層型コアレス基板及びその製造方法 |
KR102249660B1 (ko) * | 2014-08-14 | 2021-05-10 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판의 제조 방법 |
KR20160020762A (ko) * | 2014-08-14 | 2016-02-24 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판의 제조 방법 |
JP2017216365A (ja) * | 2016-05-31 | 2017-12-07 | Shマテリアル株式会社 | 多列型半導体装置用配線部材及びその製造方法 |
JP2017216364A (ja) * | 2016-05-31 | 2017-12-07 | Shマテリアル株式会社 | 多列型半導体装置用配線部材及びその製造方法 |
JP2018018968A (ja) * | 2016-07-28 | 2018-02-01 | 凸版印刷株式会社 | 配線基板積層体 |
TWI741035B (zh) * | 2016-09-30 | 2021-10-01 | 日商新光電氣工業股份有限公司 | 添加載體基材的佈線基板和製造添加載體基材的佈線基板的方法 |
KR20180036569A (ko) * | 2016-09-30 | 2018-04-09 | 신꼬오덴기 고교 가부시키가이샤 | 캐리어 기재-부가된 배선 기판 및 캐리어 기재-부가된 배선 기판의 제조 방법 |
JP2018056445A (ja) * | 2016-09-30 | 2018-04-05 | 新光電気工業株式会社 | キャリア基材付き配線基板、キャリア基材付き配線基板の製造方法 |
US9905504B1 (en) | 2016-09-30 | 2018-02-27 | Shinko Electric Industries Co., Ltd. | Carrier base material-added wiring substrate |
KR102326846B1 (ko) | 2016-09-30 | 2021-11-17 | 신꼬오덴기 고교 가부시키가이샤 | 캐리어 기재-부가된 배선 기판 및 캐리어 기재-부가된 배선 기판의 제조 방법 |
WO2018116477A1 (ja) * | 2016-12-22 | 2018-06-28 | 三井金属鉱業株式会社 | 多層配線板の製造方法 |
KR20190098952A (ko) * | 2016-12-22 | 2019-08-23 | 미쓰이금속광업주식회사 | 다층 배선판의 제조 방법 |
US11071214B2 (en) | 2016-12-22 | 2021-07-20 | Mitsui Mining & Smelting Co., Ltd. | Method for manufacturing multilayer wiring board |
KR102657408B1 (ko) * | 2016-12-22 | 2024-04-16 | 미쓰이금속광업주식회사 | 다층 배선판의 제조 방법 |
US10398027B2 (en) | 2017-12-08 | 2019-08-27 | Shinko Electric Industries Co., Ltd. | Wiring board |
KR20240096682A (ko) | 2021-11-05 | 2024-06-26 | 닛토덴코 가부시키가이샤 | 재배선 기판 및 그의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
CN100561727C (zh) | 2009-11-18 |
CN101179062A (zh) | 2008-05-14 |
CN1656611A (zh) | 2005-08-17 |
WO2003100851A1 (fr) | 2003-12-04 |
JP3591524B2 (ja) | 2004-11-24 |
CN100437987C (zh) | 2008-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3591524B2 (ja) | 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ | |
US7474538B2 (en) | Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package | |
JP3546961B2 (ja) | 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ | |
US7696007B2 (en) | Semiconductor package board using a metal base | |
JP5378380B2 (ja) | 半導体装置及びその製造方法 | |
JP4452222B2 (ja) | 多層配線基板及びその製造方法 | |
JP5258045B2 (ja) | 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法 | |
JP5331958B2 (ja) | 配線基板及び半導体パッケージ | |
JP5510323B2 (ja) | コアレス配線基板、半導体装置及びそれらの製造方法 | |
US8710669B2 (en) | Semiconductor device manufacture in which minimum wiring pitch of connecting portion wiring layer is less than minimum wiring pitch of any other wiring layer | |
WO2010041630A1 (ja) | 半導体装置及びその製造方法 | |
US20050130413A1 (en) | Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device | |
JP3498732B2 (ja) | 半導体パッケージ基板及び半導体装置 | |
US20090001604A1 (en) | Semiconductor Package and Method for Producing Same | |
JP5029581B2 (ja) | 半導体パッケージの製造方法 | |
JP4345679B2 (ja) | 半導体装置搭載用配線基板の製造方法 | |
JP4819304B2 (ja) | 半導体パッケージ | |
JP4063240B2 (ja) | 半導体装置搭載基板とその製造方法、並びに半導体パッケージ | |
JP2023160444A (ja) | 配線基板及び配線基板の製造方法 | |
JP2008047936A (ja) | 半導体パッケージおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040324 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040421 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040421 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040816 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3591524 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |