JP2023160444A - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法 Download PDF

Info

Publication number
JP2023160444A
JP2023160444A JP2022070832A JP2022070832A JP2023160444A JP 2023160444 A JP2023160444 A JP 2023160444A JP 2022070832 A JP2022070832 A JP 2022070832A JP 2022070832 A JP2022070832 A JP 2022070832A JP 2023160444 A JP2023160444 A JP 2023160444A
Authority
JP
Japan
Prior art keywords
conductor
component mounting
mounting pad
wiring board
build
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022070832A
Other languages
English (en)
Inventor
涼哉 木村
Ryoya Kimura
忍 鈴村
Shinobu Suzumura
敬介 清水
Keisuke Shimizu
大介 池田
Daisuke Ikeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2022070832A priority Critical patent/JP2023160444A/ja
Publication of JP2023160444A publication Critical patent/JP2023160444A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Figure 2023160444000001
【課題】2種類の電子部品の接続信頼性の高い配線基板の提供。
【解決手段】実施形態の配線基板は、本実施形態の配線基板1は、第1面10aと、第1面10aと反対側の第2面10bとを有する基板部10の第2面10b上にビルドアップ部20が積層されている。基板部10の第1面10aに形成された第1導体層12はBGAとされる接続パッド15に形成されている。基板部10の第2面10bには第2導体層13が形成されており、基板部10を貫通して形成されたスルーホール導体14を介して第1導体層12と接続されている。基板部10には、ビルドアップ部20の一部が露出するように開口16が形成されている。
【選択図】図1

Description

本発明は、配線基板及び配線基板の製造方法に関する。
特許文献1には、スルーホール導体(ビア導体)を有するコア基板を備えた配線板(多層積層配線板)が開示されている。配線板の一方の表面に形成されている導体パッドははんだボールを介してマザーボードに接続されている。配線板の他方の表面に形成されている導体パッド上には第1半導体素子及び第2半導体素子が実装配置されてパッケージ基板を構成している。第1半導体素子と第2半導体素子は、局所ブリッジからなる微細配線構造の副配線板を配線基板の表面又は内層に形成することにより電気的に接続されている。副配線板の導体パターンは、L/S(ライン/スペース)が1μm/1μm~5μm/5μmになるように形成されている。また、一方の面側に配置されるマザーボードと他方の面側に配置される第2半導体素子とは、コア基板のスルーホール導体を介して電気的に接続されている。
特開2013-214578号公報
特許文献1に開示されている配線板においては、第1半導体素子を搭載する導体パッドと第2半導体素子を搭載する導体パッドとは副配線板の比較的高密度な配線パターンを介して接続されている。また、第1半導体素子を搭載する導体パッド及び第2半導体素子を搭載する導体パッドは、マザーボードと接続される導体パッドと反対側の面に形成されており、比較的厚さの大きいコア基板を貫通して形成され得るスルーホール導体を介して接続されている。第1半導体素子と第2半導体素子とを接続する導体パターン、及び、第2半導体素子とマザーボードとを接続する導体パターンの引き回しの自由度が低いと考えられる。
本発明の配線基板は、接続パッドを含む第1導体層が形成された第1面、及び前記第1面と反対面で第2導体層が形成された第2面を備え、前記第1面と前記第2面との間を貫通して前記第1導体層と前記第2導体層とを接続するスルーホール導体を有する基板部と、樹脂絶縁層と導体層との交互の積層構造を有すると共に、前記樹脂絶縁層を挟む前記導体層を接続するビア導体を有し、前記基板部の前記第2面に対向する第3面、及び前記第3面と反対側の第4面を備え、前記第2面上に形成されたビルドアップ部と、を備えている。そして、前記基板部は、前記第1面及び前記第2面の間を貫通し、前記ビルドアップ部の前記第3面の一部を露出させる開口を有しており、前記ビルドアップ部は前記第4面に形成された第1部品搭載パッド、及び前記第3面において前記開口により露出する位置に形成された第2部品搭載パッドを有しており、前記第1部品搭載パッド及び前記第2部品搭載パッドは、前記ビルドアップ部のフルスタック構造のビア導体を介して互いに接続されており、前記第2部品搭載パッドと前記接続パッドとは、前記ビルドアップ部の前記導体層及び前記スルーホール導体を介して接続されている。
本発明の配線基板の製造方法は、第1面及び前記第1面と反対側の第2面を有し、樹脂と補強部材を含む絶縁基板を準備することと、前記絶縁基板の前記第1面に接続パッドを含む第1導体層を、前記第2面にダミーパターンを含む第2導体層を、前記出発基板を貫通して前記第1導体層と前記第2導体層とを接続するスルーホール導体を、それぞれ形成することによって基板部とすることと、前記第2面に対向する第3面及び前記第3面と反対側の第4面を備え、樹脂絶縁層と導体層との交互の積層構造を有すると共に、前記樹脂絶縁層を挟む前記導体層を接続するビア導体を有するビルドアップ部を前記基板部の前記第2面に形成することと、前記基板部の一部を除去することによって前記ダミーパターンを露出させる開口を前記基板部に形成し、前記ビルドアップ部の前記第3面を底面とするキャビティを形成することと、前記ダミーパターンを除去することと、を含んでいる。そして、前記ビルドアップ部の前記第4面に第1部品搭載パッドが形成されており、前記第3面であって前記キャビティ内に露出する位置に第2部品搭載パッドが形成されており、前記第1部品搭載パッドと前記第2部品搭載パッドとが前記ビルドアップ部に形成されるフルスタックビア構造の前記ビア導体を介して接続されており、前記第2部品搭載パッドが前記ビルドアップ部の導体層及び前記スルーホール導体を介して前記接続パッドと接続されている。
本発明の実施形態によれば、第1部品搭載パッドと第2部品搭載パッドとが、ビルドアップ部の第4面と第3面に形成され、ビルドアップ部の積層される層の配線及びフルスタック構造のビア導体によって接続されている。すなわち、第1部品搭載パッドに搭載され得る第1の電子部品と第2部品搭載パッドに搭載され得る第2の電子部品とは配線基板のビルドアップ部の縦方向に接続される。従って配線基板の配線ルールを緩やかにし得ると考えられる。
本発明の一実施形態の、配線基板の一例を示す断面図。 本発明の一実施形態の、配線基板の変形例を示す断面図。 本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。 本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。 本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。 本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。 本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。 本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。 本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。 本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。 本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。
本発明の一実施形態の配線基板が図面を参照しながら説明される。なお、以下、参照される図面においては、各構成要素の正確な比率を示すことは意図されておらず、本発明の特徴が理解され易いように描かれている。図1には、一実施形態の配線基板が有し得る構造の一例として、配線基板1の断面図が示されている。
図1に示されるように、本実施形態の配線基板1は、第1面10aと、第1面10aと反対側の第2面10bとを有する基板部10の第2面10b上にビルドアップ部20が積層されている。基板部10の第1面10aに形成された第1導体層12はBGAとされる接続パッド15を有するパターンに形成されている。基板部10の第2面10bには第2導体層13が形成されており、絶縁基板11を貫通して形成されたスルーホール導体14を介して第1導体層12と接続されている。基板部10には、ビルドアップ部20の一部が露出するように開口16が形成されている。
ビルドアップ部20は、樹脂絶縁層21と導体層22とが交互に積層されて形成されている。各樹脂絶縁層21を挟んだ導体層22は樹脂絶縁層21を貫通して形成されたビア導体23を介して接続される。ビルドアップ部20は基板部10の第2面10bと対向する第3面20aと、第3面20aと反対側の第4面20bとを有している。第4面20bに形成される導体層22は第1部品搭載パッド24として形成され、第3面20aにはビア導体23の底面からなる第2部品搭載パッド25が形成されている。第2部品搭載パッド25は基板部10の開口16に露出している。
樹脂絶縁層21と導体層22の積層数は、必要な回路構成に応じて定められる。図1に示される例の配線基板1では、ビルドアップ部20は5層の樹脂絶縁層21と5層の導体層22とを含んでいる。
樹脂絶縁層21は、任意の絶縁性樹脂によって形成され得る。樹脂絶縁層21に含まれ得る絶縁性樹脂としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)又はフェノール樹脂などが例示される。樹脂絶縁層21は、無機フィラーを含んでいてもよい。各樹脂絶縁層に含まれ得る無機フィラーとしては、シリカ(SiO2)、アルミナ(Al23)、又はムライトなどからなる微粒子が例示される。
導体層22、及び、ビア導体23は、銅又はニッケルなどの任意の金属を用いて形成される。導体層22は、例えば、銅箔などの金属箔、及び/又は、めっき若しくはスパッタリングなどで形成される金属膜によって構成され得る。ビア導体23もめっき又はスパッタリングなどにより形成される。導体層22及びビア導体23は、図1では単層構造で示されているが、2層以上の金属層を有する多層構造を有し得る。例えば、樹脂絶縁層21の表面上に形成されている導体層22は、金属箔(好ましくは銅箔)、無電解めっき膜(好ましくは無電解銅めっき膜)、及び電解めっき膜(好ましくは電解銅めっき膜)を含む構造を有し得る。
ビルドアップ部20では、樹脂絶縁層21を介して隣接する導体層(樹脂絶縁層21を挟んだ導体層22同士)を接続するビア導体23が樹脂絶縁層21を貫通して形成されている。各導体層22はこのビア導体23を介して縦方向に接続される。そして、ビルドアップ部20の第4面20bに形成された第1部品搭載パッド24と第3面20aに形成された第2部品搭載パッド25とが各樹脂絶縁層21に形成されたフルスタック構造のビア導体231を介して接続されている。フルスタックビア構造とは積層される全ての樹脂絶縁層21のビア導体23が同列で縦方向にスタックされる構造を意味する。フルスタック構造のビア導体231を利用することにより、回路の高密度化と薄型化を達成でき、さらに設計自由度の大幅な向上を図り得る。
第1部品搭載パッド24及び第2部品搭載パッド25は、任意の導電性の接続要素(例えば、はんだ)を介して、外部の電子部品D1(D11、D12)及びD2が備える接続パッドに接続され得る。このように、ビルドアップ部20の第4面20bに形成された第1部品搭載パッド24及び第3面20aに形成された第2部品搭載パッド25は、配線基板1と配線基板1に搭載され得る外部の電子部品との接続を担う部品搭載パッドとして機能し得る。
図1に示される例では、第1の電子部品D1として2個有する例が示されているが、第1の電子部品D1の数は限定されず、1個でもよく、2個より多くてもよい。配線基板1に搭載され得る電子部品D1(D11、D12)、D2としては、例えば、半導体集積回路装置やトランジスタなどの能動部品のような電子部品が例示される。図示される例において、第1の電子部品D11、D12は、例えば、論理回路を組み込んだロジックチップなどの集積回路、又は、MPU(Micro Processor Unit)などの処理装置であり、第2の電子部品D2は、例えば、DRAM(Dynamic Random Access Memory)、HBM(High Bandwidth Memory)などのメモリ素子などであり得る。すなわち、配線基板1は、その使用において、ビルドアップ部20の2つの面(第3面20a及び第4面20b)にそれぞれ電子部品が搭載されて、ビルドアップ部20を介して縦方向に接続される、MCM(Multi-Chip Module)の形態を有し得る。
実施形態では、第1部品搭載パッド24に搭載し得る第1の電子部品D11、D12と第2部品搭載パッド25に搭載し得る第2の電子部品D2がビルドアップ部20の厚さ方向、すなわち縦方向に導体層22及びビア導体23を介して接続され、第2の電子部品D2の出力はビルドアップ部20の配線(導体層22とビア導体23)及び基板部10のスルーホール導体14を介して、BGAとされる接続パッド15に接続される構造になっている。
すなわち、前述の引用文献1に示されるように、例えば第1の電子部品D1(D11)として、マイクロプロセッサ(MPU)のチップが用いられ、第2の電子部品D2として、ダイナミックランダムアクセスメモリ(DRAM)が実装配置される場合、第1の電子部品D1と第2の電子部品D2は横方向に並べて配置されて接続される。そして、第2の電子部品D2からの出力がビルドアップ部を介して取り出される。この場合、電子部品の高機能及び高集積化に伴い、電子部品の端子は非常に狭ピッチで小さくなってきている。そのため、引用文献1では、局所ブリッジからなる微細配線構造の副配線板を配線基板の表面又は内層に形成することによって両電子部品の接続が行われている。この非常に微細配線構造を有する配線基板の配線ルール(L/S)が1μm/1μmから5μm/5μmとする必要がある。さらなる微細化も求められており、製造工程で非常に扱いにくく、歩留まりや信頼性が低下するという問題がある。
本実施形態では、この第1の電子部品D1と第2の電子部品D2との接続を配線基板1の縦方向の配線を介して接続する構造にしている。その結果、配線の幅Lと間隔Sの配線ルールL/Sを5μm/5μmより大きく、8μm/8μm以下で形成することができる。そのため、さらにパッドが高密度化しても、製造工程も容易になると共に、製造歩留りが大幅に向上すると考えられる。
絶縁基板11は、樹脂と補強部材と無機粒子を含んでいる。コア基板の代りをするため、補強材や無機粒子を含み、厚さも厚く形成されている。樹脂の例としては、前述の樹脂絶縁層21と同様のエポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)又はフェノール樹脂などが例示される。補強部材の例としては、ガラスクロス、ガラス繊維、アラミド繊維などが例示される。無機粒子(フィラー)も前述の樹脂絶縁層21と同様のシリカ(SiO2)、アルミナ、又はムライトなどからなる微粒子が用いられ得る。これらの補強部材や無機粒子が添加されることによって、コア基板の存在しないコアレス基板であっても機械的強度や剛性を向上させることができる。その結果、本実施形態の配線基板の反りは小さい。また、ヒートサイクルに対しても反りは小さい。この基板部10の第1面10aと第1面10aと反対側の第2面10bには、それぞれ第1導体層12と第2導体層13が形成されている。また、第1導体層12と第2導体層13は、基板部10に形成された貫通孔内に埋め込まれたスルーホール導体14によって接続されている。
基板部10の厚さ(第1面10aと第2面10bとの距離)H1とビルドアップ部20の厚さ(第3面20aと第4面20bとの距離)H2との比H1/H2は、0.75以上、2.4以下であることが好ましい。基板部10は補強部材を有するため、基板部10の面内の強度や剛性は高い。しかしながら、基板部10の厚さ方向における熱膨張係数は大きいので、ヒートサイクルで基板部10の厚さ方向の伸縮は大きい。従って、比H1/H2が大きくなりすぎると、基板部10の厚さ方向の伸縮により、基板部10とビルドアップ部20の接点における基板部10の開口のコーナー部16cからビルドアップ部20にクラックが入りやすくなる場合があると考えられる。従って、比H1/H2は2.4以下と小さいことが好ましい。
一方、基板部10の厚さが薄すぎると、配線基板1の強度や剛性が低下する。従って、ヒートサイクルで配線基板1は凸の反りと凹の反りを繰り返しやすい。反りに起因するストレスがコーナー部16cに集中すると予想される。従って、比H1/H2が小さすぎると、反りによりコーナー部16cからビルドアップ部20にクラックが発生しやすい場合があると考えられる。それ故比H1/H2は0.75以上と大きいことが好ましい。
第1導体層12及び第2導体層13は銅箔などの金属箔、無電解めっき膜、電解めっき膜などによって形成され得る。スルーホール導体14は、銅又はニッケルなどの任意の金属を用いて無電解めっき及び電解めっきなどによって形成され得る。無電解めっき及び電解めっきに代えて、スパッタリングや真空蒸着などで形成される金属膜によって構成されてもよい。第1導体層12、第2導体層13、スルーホール導体14などは、図1では単層構造で示されているが、前述のように、2以上の金属層を有する多層構造を有し得る。
第1導体層12で形成された接続パッドは、はんだボールを形成してマザーボードなどに直接実装し得るようにすることもできる。この接続パッド15の平面的な配置は図示されていないが、開口16の周囲で、均等にマトリクス状に形成され得る。すなわち、接続パッド15は、例えば任意の電気機器のマザーボードなどの外部要素に配線基板1自体が実装される場合に、外部要素に接続されるBGAタイプのパッドであり得る。接続パッド15は、任意の基板、電気部品、又は機構部品などと接続され得る。この基板部10の第1面10aには接続パッド15を露出させる開口を有するソルダーレジスト層18が形成され得る。
基板部10には、電子部品収容用の開口16が形成されている。この開口16は後述する製造方法で示されるように、基板部10の第2面10b上にビルドアップ部20が形成された後にビルドアップ部20の第2部品搭載パッド25が露出するように基板部10の一部が除去されることで形成される。従って、開口16が形成されることによって基板部10とビルドアップ部20の第3面20aとでキャビティRCが形成される。このようにキャビティRCが形成されることによって第2部品搭載パッド25に搭載される第2の電子部品D2が配線基板1から出っ張ることなくキャビティRC内に収容され、マザーボードなどへの配線基板1の実装を容易にし得る。
一方、例えばコア基板の両面にビルドアップ部20が形成されれば、コア基板の両面がほぼ対称になるため、凹部が形成されてもストレスがかかりにくい。しかし、本実施形態では、基板部10の一方の面のみにビルドアップ部20が形成されるコアレス基板であるので、キャビティRCの角部16c(図1参照)にストレスが集中しやすい。従って、そのようなストレスを回避する構造にすることが好ましい。
図2には、図1の配線基板1の変形例である配線基板1aが示されており、図1で示されたキャビティRCの角部16cにおける基板部10とビルドアップ部20との接合面に、凹部16rが形成されることが例示される。凹部16rは開口16のビルドアップ部20側端部から開口16と反対側のビルドアップ部20の樹脂絶縁層21の一部が除去されることで形成されている。従って、凹部16rはキャビティRCとつながっている。このような凹部16rが形成されることにより、基板部10の開口16の内壁面におけるビルドアップ部20側の端部がビルドアップ部20と直接接触せず離間する構造になる。そのため、高い剛性を有する基板部10の最もストレスのかかりやすい基板部10のコーナー部16cとビルドアップ部20の樹脂絶縁層21とが接合しない。その結果、熱収縮に起因する応力がコーナー部16cに集中しても、コーナー部16cからビルドアップ部20にストレスが至らないと考えられる。このような凹部16rの形成は、後述される本実施形態の製造方法において説明されるが、例えばダミーパターン131(図3C参照)を長く形成しておくことにより形成され得る。
キャビティRCは、基板部10の第1面10aからビルドアップ部20の第3面20aにかけて形成されている。そのため、ビルドアップ部20の第3面20a(厳密には、第3面20aのダミーパターン131が除去されて露出する樹脂絶縁層21と第2部品搭載パッド25の面)がキャビティRCの底面になっている。キャビティRCは、前述のように、配線基板1に搭載される第2の電子部品D2を収容する凹部を構成し、その底部には、第2の電子部品D2と接続され得る第2部品搭載パッド25が配置されている。
なお、図示される例においては、キャビティRCの側面は、配線基板1の厚さ方向に平行に(すなわち、キャビティRCの底面に対して垂直に)形成されている。しかし、キャビティRCの側面は、底面に向ってキャビティRCの開口形状が小さくなるようなテーパー面であってもよい。キャビティRCの側面がこのようなテーパー面である場合、キャビティRCの、基板部10の第1面10aにおける開口面積は、底面側よりも大きくなる。従って、キャビティRCへの外部の第2の電子部品D2の配置作業が容易となることがある。
図示されていないが、第1部品搭載パッド24、第2部品搭載パッド25、及び、接続パッド15の露出面には保護膜が形成されていてもよい。このような保護膜は、例えば、Ni/Au、Ni/Pd/Au、又はSnなどの複数又は単一の金属めっき膜であってよく、また、OSP膜であってもよい。なお、キャビティRCの開口形状やビルドアップ部20が備える樹脂絶縁層21及び導体層22の積層数、並びに第1部品実装パッド24、第2部品実装パッド25、及び接続パッド15の数や配列パターンは、図1に示される例に限定されない。また、図1に示されるように、ビルドアップ部20の第4面20b上に第1部品搭載パッド24を露出させる開口を備えるソルダーレジスト層18が形成されていてもよい。さらに、基板部10の第1面10aにも、図1に示されるように、接続パッド15を露出させる開口を備えるソルダーレジスト層18が形成されていてもよい。
本実施形態によれば、互いに電気的に接続される第1部品搭載パッド24及び第2部品搭載パッド25がビルドアップ部20の第4面20bと第3面20aに形成されていることで、第1部品搭載パッド24と第2部品搭載パッド25との接続は、ビルドアップ部20を構成する導体層22と、フルスタック構造のビア導体231を介して配線基板1の縦方向に接続されている。その結果、ビルドアップ部20内における比較的広範囲の導体層が使用され得る。例えば、第1部品搭載パッド24及び第2部品搭載パッド25がビルドアップ部20の両面に形成され、引用文献1のように、一方の面の近傍の限定された領域の導体層(例えば、ビルドアップ部20の第4面20bの近傍の導体層)のみによって接続される場合と比較して、第1部品搭載パッド24及び第2部品搭載パッド25の接続に用いられる経路(導体回路)の引き回しの自由度が高まり得る。
特に、第1部品搭載パッド24と第2部品搭載パッド25とを接続する導体回路の引き回しの自由度が比較的高いことにより、配線基板1に搭載される複数の電子部品同士の接続に比較的微細な配線が必要とされない場合がある。第1部品搭載パッド24と第2部品搭載パッド25とが、比較的緩やかな配線ルールに従って形成された信頼性の高い導体回路によって接続される場合があると考えられる。
具体的には、ビルドアップ部20に含まれる導体層22は、L/S(配線幅/配線間距離)が5μm/5μmより大きく、8μm/8μm以下の配線ルールに従って形成されている。また、ビルドアップ部20に含まれるビア導体231は40μm以上、75μm以下のピッチを有するように形成されている。
実施形態の配線基板1においては、第2部品搭載パッド25と接続パッド15とは電気的に接続されている。具体的には、第2部品搭載パッド25と接続パッド15とは、ビルドアップ部20の配線(導体層22とビア導体23)及び基板部10に形成されたスルーホール導体14を介して接続されている。
第2部品搭載パッド25と接続パッド15とを接続する導体回路は、配線基板の厚さ方向を貫通する必要はなく、ビルドアップ部20の第3面20a寄りの導体層22、及び、基板部10を構成する導体(第1及び第2導体層12、13、及びスルーホール導体14)を介して接続されている。よって、第2部品搭載パッド25に搭載され得る電子部品と、接続パッド15に接続され得る任意の外部要素(例えば、マザーボード)との間での信号は、比較的短い経路によって伝送されることが可能となり、搬送される信号に見合った特性の導体回路が形成される場合があると考えられる。
次に、配線基板の製造方法が、図1の配線基板1を例に用いて図3A~図3Iを参照して説明される。先ず、図3Aに示されるように、第1面10a及び第2面10bを有する絶縁基板11が準備される。絶縁基板11は、前述のように補強部材や無機粒子を含む樹脂絶縁層からなっている。図3Aに示されるように、絶縁基板11の両面に銅箔などからなる金属箔13aが貼り付けられている。すなわち両面銅張基板が準備される。
図3Bに示されるように、両面銅張基板である樹脂板11に例えばCO2レーザが照射されることによって、貫通孔17が形成される。レーザ光の照射に代えてドリル加工によってもよい。図3Bでは、樹脂板11の両面から貫通孔17が形成されているが、一方の面から貫通させてもよい。
その後、図3Cに示されるように、貫通孔17の内壁及び両面銅張基板の上面に、例えば無電解めっき膜が形成され、この無電解めっき膜の上に、この無電解めっき膜を給電層として用いて電解めっき膜が形成される。この無電解めっき膜及び電解めっき膜には、例えば銅めっき膜が用いられる。その結果、貫通孔17の内部を覆う柱状のスルーホール導体14が形成される。また、樹脂板11の第1面10aに第1導体層12、第2面10bに第2導体層13が形成される。第1導体層12及び第2導体層13は、セミアディティブ法又はサブトラクティブ法によってパターン形成され得る。第1導体層12は接続パッド15に、第2導体層13には、配線層の他に、基板部10に開口16を形成する際のストッパとし得るダミーパターン131が形成される。これにより、基板部10が得られる。
次いで、図3Dに示されるように、基板部10の第2面10b及び第2導体層13上には、ビルドアップ部20を構成する第1層目の樹脂絶縁層21が加熱プレスにより形成される。この樹脂絶縁層21は熱硬化タイプである。樹脂絶縁層21は、エポキシ樹脂とシリカ(SiO2)などの無機粒子を含んでいる。樹脂絶縁層21は、さらにガラスクロスなどの補強部材を含んでもよい。なお、基板部10の第2面10b側においてビルドアップ部20が形成される工程では、基板部10の第1面10a側はPETなどの保護板PRが設置されることにより適宜保護され得る。
次いで図3Eに示されるように、基板部10の第2面10b及び第2導体層13上に形成された樹脂絶縁層21に第2導体層13に至るビア導体23用の開口が形成される。この開口は、例えばレーザ光の照射によって形成され得る。図示されていないが、この開口によって露出するダミーパターン131上に金属膜を形成することができる。この金属膜は第2部品搭載パッド25(図1参照)の一部として機能する。この金属膜は、導体層22として用いられる金属、例えば銅以外の金属で形成される。金属膜は第2部品搭載パッド25の酸化を防止する。金属膜としては、金、パラジウム、スズなどが例示される。この金属膜と次で述べるビア導体23との間にニッケル膜を形成することもできる。
続いて、前述の開口内を充填するビア導体23が形成され、樹脂絶縁層21の上にビルドアップ部20の第1層目の導体層22が形成される。このビア導体23及び導体層22は、例えば無電解めっき及び電解めっきにより形成され得る。導体層22は例えばセミアディティブ法によって任意の導体パターンに形成され得る。
次いで、図3Fに示されるように、ビルドアップ部20の第1層目の樹脂絶縁層21及び第1層目の導体層22の上に第1層目の樹脂絶縁層21及び導体層22と同様の方法で必要な層数になるまで樹脂絶縁層21と導体層22及びビア導体23が積層される。その結果、ビルドアップ部20が形成され、最外面に第1部品搭載パッド24が露出する。この導体層22の配線ルールは、前述のように、L/Sが5μm/5μmより大きく、8μm/8μm以下程度に形成される。また、スタックビア構造のビア導体231は、例えば40μmピッチで形成される。
次いで、図3Gに示されるように、ビルドアップ部20の最外面である第4面20b上に第1部品搭載パッド24を露出させる開口を備えるソルダーレジスト層18が形成される。基板部10の第1面10a及び第1導体層12上には、保護板PRが除去された後に、接続パッド15を露出させる開口を備えるソルダーレジスト層18が形成される。ソルダーレジスト層18は熱硬化タイプのエポキシ樹脂で形成されている。
図3Hに示されるように、基板部10に開口16が形成される。この開口16は、ソルダーレジスト層18を介してレーザ光を絶縁基板11に照射することにより、絶縁基板11の一部が蒸発して除去される。このレーザ光の照射による絶縁基板11の除去では、除去予定領域の全体にレーザ光のスポットを順次移動しながら、除去予定領域の全面に照射することによって、開口16が形成され、ダミーパターン131が露出する。なお、開口16はレーザ光ではなくルータで形成されてもよい。
次いで、ダミーパターン131をエッチング除去することによって、図3Iに示されるように、基板部10の開口16とビルドアップ部20の第3面20aとでキャビティRCが形成される。ダミーパターン131のビルドアップ部20側のビア導体23の底面には、図3Eのビア導体23を形成する前に形成した図示しない金属膜がダミーパターン131と異なる金属で設けられている。従って、ダミーパターン131をエッチングする際にこの金属膜をエッチングしないエッチング液を用いることによって、ダミーパターン131のみを除去し、ビア導体23の底面を露出させることができる。その結果、キャビティRCの底面にはビルドアップ部20の第2部品搭載パッド25が露出する。
開口16を形成する別の方法として、絶縁基板11において除去されるべき領域(除去予定領域)の外周にレーザ光のスポットを順次移動しながら照射することによって、除去予定領域の外周に溝を形成し、平面視において枠状にダミーパターンを露出させる。その状態でエッチング液に浸漬することによって、ダミーパターン131がエッチングされる。その結果、除去予定領域の外周より内側の絶縁基板11が周囲から分離され得る。ビルドアップ部20の第3面20aを構成する樹脂絶縁層21とその樹脂絶縁層21に形成されたビア導体23が開口16内に露出する。又は基板部10の第2導体層13が形成された後に、基板部10の除去予定領域に、剥離膜を形成しておいて、前述の除去予定領域の周囲をレーザ光によって溝を形成した後に機械的に除去予定領域の内側の部分を除去することもできる。剥離膜は樹脂絶縁層21と比較的弱い力で接合し、容易に分離され得る粘着テープなどが用いられ得る。
前述の図2に示されるように、キャビティRCを構成する開口16の内壁におけるビルドアップ部20側の端部が直接ビルドアップ部20と接しない構造にする場合は、このダミーパターン131を基板部10の除去予定領域よりも若干大きく形成しておく。そうすることにより、ダミーパターン131をエッチング除去する際に、除去予定領域の延在方向の外側における、絶縁基板11とビルドアップ部20の樹脂絶縁層21との間に介在するダミーパターン131もエッチングされて除去され、凹部16rが形成される。
第1部品搭載パッド24と第2部品搭載パッド25は、ビルドアップ部20の導体層22及びビア導体23を介して接続されるように、各要素が形成される。また、第2部品搭載パッド25と接続パッド15とは、ビルドアップ部20の導体層22及びビア導体23と、スルーホール導体14とを介して接続されるように、各要素が形成される。
キャビティRCの形成後、好ましくは、キャビティRC内に残り得る絶縁基板11などの残渣が酸素プラズマや溶剤を用いて除去される。また、第1部品搭載パッド24、第2部品搭載パッド25、及び接続パッド15に、保護膜が形成されてもよい。例えば、Ni/Au、Ni/Pd/Au、又はSnなどからなる保護膜がめっきにより形成され得る。液状の有機材内への浸漬や有機材の吹付けなどによりOSPが形成されてもよい。以上の工程を経ることによって、図1に示される本実施形態の一例である配線基板1が完成する。
実施形態の配線基板は、各図面に例示される構造や、本明細書において例示された構造及び材料を備えるものに限定されない。例えば、ビルドアップ部20は任意の数の導体層及び樹脂絶縁層を有していてもよい。また、実施形態の配線基板の製造方法は、各図面を参照して説明された方法に限定されず、その条件や順序などは適宜変更されてよい。現に製造される配線板の構造に応じて、一部の工程が省略されてもよく、別の工程が追加されてもよい。
1、1a 配線基板
10 基板部
10a 第1面
10b 第2面
11 絶縁基板
12 第1導体層
13 第2導体層
14 スルーホール導体
15 接続パッド
16 開口
16c コーナー部
16r 凹部
20 ビルドアップ部
20a 第3面
20b 第4面
21 樹脂絶縁層
22 導体層
23 ビア導体
231 フルスタック構造のビア導体
24 第1部品搭載パッド
25 第2部品搭載パッド
RC キャビティ
D1 第1の電子部品
D2 第2の電子部品

Claims (8)

  1. 接続パッドを含む第1導体層が形成された第1面、及び前記第1面と反対面で第2導体層が形成された第2面を備え、前記第1面と前記第2面との間を貫通して前記第1導体層と前記第2導体層とを接続するスルーホール導体を有する基板部と、
    樹脂絶縁層と導体層との交互の積層構造を有すると共に、前記樹脂絶縁層を挟む前記導体層を接続するビア導体を有し、前記基板部の前記第2面に対向する第3面、及び前記第3面と反対側の第4面を備え、前記第2面上に形成されたビルドアップ部と、
    を備える配線基板であって、
    前記基板部は、前記第1面及び前記第2面の間を貫通し、前記ビルドアップ部の前記第3面の一部を露出させる開口を有しており、
    前記ビルドアップ部は前記第4面に形成された第1部品搭載パッド、及び前記第3面において前記開口により露出する位置に形成された第2部品搭載パッドを有しており、
    前記第1部品搭載パッド及び前記第2部品搭載パッドは、前記ビルドアップ部のフルスタック構造のビア導体を介して互いに接続されており、
    前記第2部品搭載パッドと前記接続パッドとは、前記ビルドアップ部の前記導体層及び前記スルーホール導体を介して接続されている。
  2. 請求項1記載の配線基板であって、前記第1部品搭載パッドと前記第2部品搭載パッドとを電気的に接続する前記ビルドアップ部の前記導体層の配線ルールが線幅をL、線間隔をSとしてL/S=5μm/5μmより大きく、8μm/8μm以下である。
  3. 請求項1記載の配線基板であって、前記フルスタック構造のビア導体は40μm以上、75μm以下のピッチで形成されている。
  4. 請求項1記載の配線基板であって、前記開口の前記ビルドアップ部側の端部が前記ビルドアップ部の前記第3面と離間している。
  5. 請求項1記載の配線基板であって、前記基板部の厚さH1と前記ビルドアップ部の厚さH2との比H1/H2が0.75以上、2.4以下である。
  6. 第1面及び前記第1面と反対側の第2面を有し、樹脂と補強部材を含む絶縁基板を準備することと、
    前記絶縁基板の前記第1面に接続パッドを含む第1導体層を形成すること、前記第2面にダミーパターンを含む第2導体層を形成すること、及び前記出発基板を貫通して前記第1導体層と前記第2導体層とを接続するスルーホール導体を形成することによって基板部を形成することと、
    前記第2面に対向する第3面及び前記第3面と反対側の第4面を備え、樹脂絶縁層と導体層との交互の積層構造を有すると共に、前記樹脂絶縁層を挟む前記導体層を接続するビア導体を有するビルドアップ部を、前記基板部の前記第2面側に形成することと、
    前記基板部の一部を除去することによって前記ダミーパターンを露出させる開口を前記基板部に形成することと、
    前記ダミーパターンを除去することにより前記第3面を底面とするキャビティを形成することと、
    を含む配線基板の製造方法であって、
    前記ビルドアップ部の前記第4面に第1部品搭載パッドが形成されており、前記第3面であって前記キャビティ内に露出する位置に第2部品搭載パッドが形成されており、前記第1部品搭載パッドと前記第2部品搭載パッドとが前記ビルドアップ部に形成されるフルスタックビア構造の前記ビア導体を介して接続されており、
    前記第2部品搭載パッドが前記ビルドアップ部の導体層及び前記スルーホール導体を介して前記接続パッドと接続されている。
  7. 請求項6記載の配線基板の製造方法であって、前記第1部品搭載パッドと前記第2部品搭載パッドとを接続する前記ビルドアップ部の前記導体層の配線ルールが線幅をL、線間隔をSとしてL/Sが5μm/5μmより大きく、8μm/8μm以下に形成されている。
  8. 請求項6記載の配線基板の製造方法であって、前記フルスタック構造のビア導体は40μm以上、75μm以下のピッチで形成されている。
JP2022070832A 2022-04-22 2022-04-22 配線基板及び配線基板の製造方法 Pending JP2023160444A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022070832A JP2023160444A (ja) 2022-04-22 2022-04-22 配線基板及び配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022070832A JP2023160444A (ja) 2022-04-22 2022-04-22 配線基板及び配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2023160444A true JP2023160444A (ja) 2023-11-02

Family

ID=88516347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022070832A Pending JP2023160444A (ja) 2022-04-22 2022-04-22 配線基板及び配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2023160444A (ja)

Similar Documents

Publication Publication Date Title
KR101058621B1 (ko) 반도체 패키지 및 이의 제조 방법
JP6539992B2 (ja) 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
JP5331958B2 (ja) 配線基板及び半導体パッケージ
KR100395862B1 (ko) 플립 칩형 반도체 장치 및 플립 칩형 반도체 장치 제조 방법
TWI487450B (zh) 佈線基板及其製造方法
KR101119303B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101985020B1 (ko) 배선기판의 제조방법
KR100653249B1 (ko) 메탈코어, 패키지 기판 및 그 제작방법
US20130337648A1 (en) Method of making cavity substrate with built-in stiffener and cavity
JP6504665B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
KR20080076241A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2006019368A (ja) インターポーザ及びその製造方法並びに半導体装置
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2009194322A (ja) 半導体装置の製造方法、半導体装置及び配線基板
WO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
JP2014082334A (ja) 配線板及びその製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
KR20140143567A (ko) 반도체 패키지 기판 및 반도체 패키지 기판 제조 방법
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
US11153963B2 (en) Circuit carrier structure and manufacturing method thereof
JP2023160444A (ja) 配線基板及び配線基板の製造方法
JP5574132B2 (ja) 配線基板および半導体パッケージ