JP5331958B2 - 配線基板及び半導体パッケージ - Google Patents

配線基板及び半導体パッケージ Download PDF

Info

Publication number
JP5331958B2
JP5331958B2 JP2011248228A JP2011248228A JP5331958B2 JP 5331958 B2 JP5331958 B2 JP 5331958B2 JP 2011248228 A JP2011248228 A JP 2011248228A JP 2011248228 A JP2011248228 A JP 2011248228A JP 5331958 B2 JP5331958 B2 JP 5331958B2
Authority
JP
Japan
Prior art keywords
wiring
insulating film
wiring board
base insulating
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011248228A
Other languages
English (en)
Other versions
JP2012033974A (ja
Inventor
新太郎 山道
克 菊池
秀哉 村井
琢央 船矢
武彦 前田
健太 小川
純 塚野
広一 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011248228A priority Critical patent/JP5331958B2/ja
Publication of JP2012033974A publication Critical patent/JP2012033974A/ja
Application granted granted Critical
Publication of JP5331958B2 publication Critical patent/JP5331958B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09863—Concave hole or via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0796—Oxidant in aqueous solution, e.g. permanganate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Description

本発明は、半導体デバイス等の各種デバイスが搭載される配線基板及びこの配線基板を使用した半導体パッケージに関する。
近時、半導体デバイスの高性能化及び多機能化により、端子数が増加すると共に端子間の間隔が狭ピッチ化しており、更に処理速度も向上している。これに伴い、半導体デバイスが搭載される実装用配線基板には、これまで以上に高密度微細配線化及び高速化が要求されている。従来、一般に使用されている実装用配線基板としては、例えば、多層配線基板の１種であるビルトアッププリント基板が挙げられる。
図１４は従来の一般的なビルトアッププリント基板を示す断面図である。図１４に示す従来のビルトアッププリント基板７０においては、ガラスエポキシからなるベースコア基板７３が設けられており、このベースコア基板７３にはドリルにより直径が約３００μｍの貫通スルーホール７１が形成されている。そして、ベースコア基板７３の両面には導体配線７２が形成されており、この導体配線７２を覆うように層間絶縁膜７５が設けられている。層間絶縁膜７５には、導体配線７２に接続するようにヴィアホール７４が形成されており、層間絶縁膜７５の表面には、ヴィアホール７４を介して導体配線７２に接続するように導体配線７６が設けられている。なお、必要に応じて、導体配線７６上に更にヴィアホールが形成された層間絶縁膜及び導体配線を繰返し設けることにより、基板を多層配線化することもある。
しかしながら、このビルトアッププリント基板７０は、ベースコア基板７３にガラスエポキシプリント基板を使用しているため耐熱性が不十分であり、層間絶縁膜７５を形成するための熱処理により、ベースコア基板７３に収縮、反り及びうねり等の変形が発生するという問題点がある。この結果、導体層（図示せず）をパターニングして導体配線７６を形成する際のレジストの露光工程において、露光の位置精度が著しく低下し、層間絶縁膜７５上に、高密度且つ微細な配線パターンを形成することが困難になる。また、貫通スルーホール７１と導体配線７２とを確実に接続するために、導体配線７２における貫通スルーホール７１との接続部分にはランド部を設ける必要がある。層間絶縁膜７５及び導体配線７６からなるビルトアップ層において高速化に対応した配線設計を行っても、このランド部と厚い貫通スルーホールが存在することにより、インピーダンスの制御が困難になると共に、ループインダクタンスが大きくなる。このため、ビルトアッププリント基板全体の動作速度が低下し、半導体デバイスの高速化への対応が困難であるという問題点がある。
このようなビルトアッププリント基板における貫通スルーホールに起因する問題点を解決することを目的として、ドリルを使用してガラスエポキシ基板に貫通スルーホールを形成する方法に代わるプリント基板の製造方法が考案されている（例えば、特許文献１及び非特許文献１参照。）。
図１５（ａ）乃至（ｃ）は特許文献１に記載のビルトアッププリント基板の製造方法をその工程順に示す断面図である。特許文献１に記載の従来のビルトアッププリント基板の製造方法においては、先ず、図１５（ａ）に示すように、表面に所定の導体配線８１が形成されたプリプレグ８２を用意する。次に、プリプレグ８２にレーザ加工により直径が１５０乃至２００μｍのスルーホール８３を形成する。次に、図１５（ｂ）に示すように、スルーホール８３内に導体ペースト８４を埋め込む。そして、図１５（ｃ）に示すように、このようなプリプレグ８２、即ち、スルーホール８３が形成され、スルーホール８３内に導体ペースト８４が埋め込まれたプリプレグ８２を複数個作製し、相互に積層する。このとき、導体配線８１におけるランドパターン８６が、隣接するプリプレグのスルーホール８３に接続されるようにする。これにより、貫通スルーホールがないビルトアッププリント基板８５を作製することができる。
しかしながら、この従来の技術においては、プリプレグ８２を積層する際の位置精度が低く、ランドパターン８６の小径化が困難であるという問題点がある。このため、配線の高密度化が困難であり、また、インピーダンスの制御性を向上させる効果及びループインダクタンスを低減させる効果が不十分である。更に、積層時のプロセス温度がプリプレグ材によって制限されるため、積層後のスルーホールの接続信頼性が劣るという問題点もある。
上述した従来の配線基板の問題点を解決するため、本発明者等は、金属板等の支持体上に配線層を形成し、その後支持体の一部を除去することにより配線基板を作製する方法を提案している（特許文献２参照。）。図１６（ａ）及び（ｂ）は特許文献２に記載の配線基板の製造方法をその工程順に示す断面図である。この特許文献２に記載の従来の配線基板の製造方法においては、先ず、図１６（ａ）に示すように、金属板等からなる支持板９１を用意する。そして、この支持板９１上に導体配線９２を形成し、この導体配線９２を覆うように、層間絶縁膜９３を形成し、この層間絶縁膜９３に導体配線９２に接続されるようにヴィアホール９４を形成する。その後、層間絶縁膜９３上に導体配線９５を形成する。導体配線９５は、ヴィアホール９４を介して導体配線９２に接続されるように形成する。なお、必要に応じて、層間絶縁膜９３、ヴィアホール９４、導体配線９５の形成工程を繰り返すことにより、多層配線化することもある。次に、図１６（ｂ）に示すように、エッチングにより支持板９１の一部を除去して、導体配線９２を露出させると共に、支持体９６を形成する。これにより、配線基板９７を製造する。
この特許文献２に記載の技術によれば、配線基板９７には貫通スルーホールが全く存在していないため、前述の貫通スルーホールに起因する問題点を解消することができ、高速配線設計を行うことができる。また、支持板９１として耐熱性が優れた金属板等を使用しているため、ガラスエポキシ基板を使用する場合のような収縮、反り、うねり等の変形が発生することがなく、高密度微細配線化が可能となる。更に、層間絶縁膜９３の機械的特性を上述のように規定することにより、強度が高い配線基板を得ることができる。
特開２０００−２６９６４７号公報 特開２００２−１９８４６２号公報（第８頁、第１１頁、第１７図）
小山 利徳、外３名，「全層微細ピッチＩＶＨを有するパッケージ」，２００１年１０月，第１１回マイクロエレクトロニクスシンポジウム予稿集、ｐ．１３１−１３４
しかしながら、前述の従来の技術には以下に示す問題点がある。近時、モバイル機器等におけるめざましい高性能化及び多機能化に伴い、半導体デバイスを高密度に搭載するため、１つの配線基板上に複数の半導体デバイスを実装する技術、所謂システム・イン・パッケージ（System in Package：ＳｉＰ）が注目されている。従来の配線基板を適用し、このＳｉＰ型の半導体パッケージにおける高信頼性化を実現するためには、上下配線とヴィアとの接触面であるヴィア径を可能な限り大きくして、電気的導通確保すると共に配線の機械的密着強度を向上させることが望ましいが、ヴィア径を大きくすると、製造工程における位置合わせ精度の関係から、ヴィアと接触するランド部の径も大きくせざるを得ず、例えば配線の最小線幅が決まっている場合は、ランド間を走る配線本数が少なくなり、高密度配線化の流れに逆行してしまうという問題点がある。その一方で、半導体デバイスの多機能化に伴い、配線基板のヴィア径及びランド径は共に年々縮小化される傾向にあり、配線との接続信頼性の点ではより不利となる。
また、一般に配線基板に形成されるヴィアホールには、層間絶縁膜として感光性樹脂を使用し、ガラスマスクを介してこの感光性樹脂に紫外線を照射して、露光及び現像を行うことによりパターニングするフォトヴィアと、レーザアブレーションによりヴィア部に相当する層間絶縁膜を熱的に除去するレーザヴィアの２種類がある。ヴィアの開口形状は、いずれの場合も通常のプロセスでは円柱形状、又は露光面若しくはレーザ照射面の方が開口径の大きい円錐形状となる。しかしながら、このような円柱形又は円錐形のヴィア形状では、信頼性試験の１つである熱サイクル試験中に、熱膨張係数が異なる配線材料と絶縁樹脂との間で熱応力が発生し、その結果ヴィアと配線との間、特に開口径の小さなヴィア底と下層配線との界面で、代表的な配線導体であるＣｕの界面剥離が生じ、回路オープンとなる不具合が発生するという問題点がある。特に、ヴィア底開口径が８０μｍ未満であり、且つヴィア底開口径と絶縁樹脂との厚さから求められるヴィアのアスペクト比が１以上である微細ヴィアにおいては、この不具合が顕著となる。
この原因は、前述したように、配線材料と絶縁樹脂との間の熱膨張係数差であるが、それに加えてヴィアの内部導体とヴィア側面の層間絶縁膜との接触面積が小さいことが要因となっている。また、落下衝撃試験のように、配線基板に一度に過大な加速度が与えられる場合、接合強度の弱いヴィア底部において剥離が発生するという問題点もある。これは、ヴィア形状が円柱形状又は円錐形状の場合、開口径の小さなヴィア底から開口径の大きなヴィア頂上部に向かう方向に外力が加わったとき、ヴィア導体がヴィア底より剥離して抜けてしまうことを抑制することが形状的に困難であるためである。
これらの問題点は、貫通スルーホールが設けられた厚いコア材を備えた従来の一般的なビルドアップ基板よりも、むしろ特許文献２及び非特許文献１に記載の配線基板のように、コア材が設けられていないコアレスタイプの新しい配線基板の方が、その極端な薄さのために深刻である。従来の一般的なビルドアップ基板においては、コア材が厚いため、基板として剛直であり、反りもほとんど発生しないが、コアレスタイプの従来の配線基板は、基板製造時における熱処理工程の温度履歴、及び上下非対称な構造のために反りが発生しやすい。また、反りの形状によっては、ヴィア底への応力集中が加速されてしまう場合がある。
本発明はかかる問題点に鑑みてなされたものであって、半導体デバイスの高集積化、高速化又は多機能化による端子数の増加及び端子間の間隔の狭ピッチ化に有効で、且つ信頼性が優れた配線基板及び半導体パッケージを提供することを目的とする。
本願第１発明に係る配線基板は、厚さが２０乃至１００μｍで、その一方の面に凹部が形成された基体絶縁膜と、前記基体絶縁膜の前記凹部内に形成された第１の配線と、前記基体絶縁膜の他方の面上に形成された第２の配線と、前記基体絶縁膜に形成され前記第１の配線と前記第２の配線とを相互に接続するヴィアホールと、を有し、前記基体絶縁膜は耐デスミア性の異なる複数の層により構成されており、前記ヴィアホールの前記基体絶縁膜の厚さ方向における断面が蛇腹形状であり、前記ヴィアホールを介して相互に接続されている２つの配線の接続界面が、前記ヴィアホールの前記基体絶縁膜の厚さ方向における中央部分に存在していることを特徴とする。
本願第１発明の配線基板は、ヴィアホールが、その両端部の断面積よりも内部の断面積の方が大きい蛇腹形状であるため、ヴィアホール内に充填される内部導体とヴィアホールの側面を構成する絶縁膜との接触総面積が増大し、機械的な密着強度を増加させることができる。これにより、半導体デバイスの高集積化、高速化又は多機能化による端子数の増加及び端子間の間隔の狭ピッチ化に有効であり、組立工程及び実使用環境における熱ストレス及び耐衝撃性等に対する信頼性が優れた配線基板を得ることができる。また、前記ヴィアホールを介して相互に接続されている２つの配線の接続界面が、前記ヴィアホールの前記基体絶縁膜の厚さ方向における中央部分に存在しているので、上下配線の接続部の断面積を大きくすることができる。これにより、配線間の密着強度を更に高めることができる。
前記基体絶縁膜の前記他方の面上に、複数の絶縁膜が積層された積層構造を有し、前記各絶縁膜間には夫々中間配線が形成されており、前記絶縁膜に形成されたヴィアホールが、前記基体絶縁膜の前記第２の配線と前記絶縁膜の下層に形成された前記配線同士及び前記絶縁膜の上層及び下層に形成された配線同士を相互に接続するように構成してもよい。
更に、前記第１の配線の表面と前記基体絶縁膜の一方の面との間には、０．５乃至１０μｍの段差が形成されていてもよい。又は、前記第１の配線の表面と前記基体絶縁膜の一方の面とが同一平面上に位置していてもよい。これらが同一平面上に位置している場合、前記基体絶縁膜の一方の面及び前記第１の配線上に保護膜を形成し、この保護膜における前記第１の配線上に形成された部分の少なくとも一部に開口部が設け、前記開口部において前記第１の配線の表面を露出させることもできる。
更にまた、前記基体絶縁膜の他方の面及び前記第２の配線上にはソルダーレジスト層を形成し、このソルダーレジスト層における前記第２の配線上に形成された部分の少なくとも一部に開口部を設け、前記開口部において前記第２の配線の表面を露出させることもできる。
更にまた、前記絶縁膜の上層に形成された配線上にはソルダーレジスト層が形成されており、このソルダーレジスト層における前記配線上に形成された部分の少なくとも一部には開口部が設けられており、前記開口部において前記配線の表面が露出しているように構成することもできる。このとき、前記絶縁膜の厚さは、例えば、２０乃至１００μｍである。
更にまた、前記基体絶縁膜の他方の面にも凹部が形成されており、前記第２の配線はこの凹部内に形成されていてもよい。
本願第２発明に係る半導体パッケージは、前述の配線基板と、この配線基板上に搭載された１又は複数の半導体デバイスと、を有することを特徴とする。
前記半導体デバイスは、前記配線基板の第１の配線に接続されていてもよい。また、前記半導体デバイスを、前記配線基板の第２の配線に接続することもできる。更に、前記第１の配線又は前記第２の配線に接続されており、外部素子に接続される接続用端子を有していてもよい。
本発明によれば、ヴィアホールの形状を、厚さ方向における断面積が両端部よりも中央部の方が大きい蛇腹形状としているため、半導体デバイスを高集積化、高速化又は多機能化しても、優れた信頼性を得ることができる。
本発明の第１の実施形態の配線基板を示す断面図である。 （ａ）乃至（ｃ）は本発明の第１の実施形態の配線基板の製造方法をその工程順に示す断面図である。 （ａ）乃至（ｃ）は本発明の第１の実施形態の配線基板の製造方法をその工程順に示す断面図であり、（ａ）は図２（ｃ）の次の工程を示す。 （ａ）乃至（ｃ）はヴィアホールの形状を示す拡大断面図である。 本発明の第２の実施形態の半導体パッケージを示す断面図である。 本発明の第２の実施形態の第１変形例の半導体パッケージを示す断面図である。 （ａ）及び（ｂ）は本発明の第２実施形態の第１変形例の半導体パッケージの製造方法をその工程順に示す断面図であり、（ｃ）は本発明の第２実施形態の第１変形例の半導体パッケージを更にモールディングする工程を示す断面図である。 本発明の第２の実施形態の第２変形例の半導体パッケージを示す断面図である。 本発明の第３の実施形態の配線基板を示す断面図である。 本発明の第４の実施形態の半導体パッケージを示す断面図である。 本発明の第５の実施形態の配線基板を示す断面図である。 （ａ）乃至（ｃ）は本発明の第６の実施形態の配線基板の製造方法をその工程順に示す断面図である。 本発明の第７の実施形態の配線基板を示す断面図である。 従来の一般的なビルトアッププリント基板を示す断面図である。 （ａ）乃至（ｃ）は特許文献１に記載のビルトアッププリント基板の製造方法をその工程順に示す断面図である。 （ａ）及び（ｂ）は特許文献２に記載の配線基板の製造方法をその工程順に示す断面図である。
以下、本発明の実施の形態について、添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施形態に係る配線基板について説明する。図１は本実施形態の配線基板を示す断面図である。図１に示すように、本実施形態の配線基板１３においては、一方の面（下面）に複数の凹部７ａが形成された基体絶縁膜７が設けられている。この基体絶縁膜７の凹部７ａ内には、配線本体６が形成されており、配線本体６上にはエッチングバリア層５が形成されている。そして、このエッチングバリア層５及び配線本体６により下層配線が形成されている。即ち、基体絶縁膜７に設けられた凹部７ａ内に下層配線が形成されている。この下層配線におけるエッチングバリア層５の表面は露出しており、配線基板１３の下面の一部を構成している。本実施形態の配線基板１３における配線本体６は、例えばＣｕ、Ｎｉ、Ａｕ、Ａｌ及びＰｄ等により形成することができ、その膜厚は例えば２乃至２０μｍである。また、エッチングバリア層５は、例えばＮｉ、Ａｕ及びＰｄ等により形成することができ、その膜厚は例えば０．１乃至７．０μｍである。更に、エッチングバリア層５の表面は、基体絶縁膜７の一方の面（下面）よりも例えば０．５乃至１０μｍ程度上方の位置、即ち、凹部７ａにおける奥まった位置にある。
一方、基体絶縁膜７における凹部７ａの直上域の一部には、ヴィアホール１０が形成されている。このヴィアホール１０の最大直径は、配線基板１３がチップサイズパッケージ（Chip Size Package：ＣＳＰ）タイプの半導体パッケージに使用される場合は、例えば７５μｍであり、配線基板１３がフリップチップボールグリッドアレイ（Flip Chip Ball Grid Array：ＦＣＢＧＡ）の半導体パッケージに使用される場合は、例えば４０μｍである。また、ヴィアホール１０の形状は、従来の配線基板のように、円柱状又は円錐台形状ではなく、基体絶縁膜７の厚さ方向に垂直な断面が、両端部よりも中央部の方が大きい樽型形状となっている。そして、このヴィアホール１０の内部には、導電材料からなる内部導体８が埋め込まれている。
また、基体絶縁膜７の他方の面（上面）上には、内部導体８に接触するように上層配線１１が形成されている。なお、この上層配線１１とヴィアホール１０内の内部導体８とを一体的に形成することもできる。この上層配線１１は、膜厚が例えば２乃至２０μｍであり、ヴィアホール１０内に充填された内部導体８を介して配線本体６に接続されている。更に、基体絶縁膜７の他方の面（上面）上には、上層配線１１の一部、例えばパッド電極となる部分を露出させ、それ以外の部分を覆うように、ソルダーレジスト層１２が形成されている。ソルダーレジスト層１２の膜厚は例えば５乃至４０μｍである。
本実施形態の配線基板１３においては、ヴィアホール１０を樽型形状にしているため、このヴィアホール１０内に充填されている内部導体８と、ヴィアホール１０の側面を構成している基体絶縁膜７との接触面積が増大し、機械的な密着強度を増加させることができる。これにより、熱サイクル試験においては、ヴィアホール１０の底部での導体剥離による配線オープンを防止することができると共に、落下衝撃試験においては、ヴィアホール１０の縦方向の引張応力を緩和することができる。その結果、半導体デバイスの高集積化、高速化又は多機能化による端子数の増加及び端子間の間隔の狭ピッチ化に有効であり、組立工程及び実使用環境における熱ストレス及び耐衝撃性等の信頼性が優れた配線基板が得られる。
次に、本実施形態の配線基板１３の製造方法について説明する。図２（ａ）乃至（ｃ）及び図３（ａ）乃至（ｃ）は本実施形態の配線基板１３の製造方法をその工程順に示す断面図である。先ず、図２（ａ）に示すように、例えばＣｕ等の金属又は合金からなる支持基板１を用意し、この支持基板１の一方の面上にレジストパターン２を形成する。次に、例えばめっき法等により、支持基板１の一方の面上に、エッチング容易層４、エッチングバリア層５及び配線本体６をこの順に形成する。このとき、支持基板１の一方の面におけるレジストパターン２が形成されていない領域上にのみ、エッチング容易層４、エッチングバリア層５、配線本体６からなる導体配線層３が形成され、レジストパターン２が形成されている領域上には、導体配線層３は形成されない。
この導体配線層３におけるエッチング容易層４は、例えばＣｕ単層のめっき層、Ｃｕ層及びＮｉ層からなる２層めっき層又はＮｉ単層のめっき層により形成することができ、その厚さは例えば０．５乃至１０μｍである。このエッチング容易層４を、前述のＣｕ層及びＮｉ層からなる２層めっき層とし、Ｎｉ層をエッチングバリア層５側に設けることにより、高温下においてエッチング容易層４のＣｕ層とエッチングバリア層５との拡散を防止することができる。その場合、エッチング容易層４におけるＮｉ層の厚さを例えば０．１μｍ以上とすることが望ましい。また、エッチングバリア層５は、例えばＮｉ、Ａｕ又はＰｄからなるめっき層であり、その厚さは例えば０．１乃至７．０μｍとすることができる。更に、配線本体６は、例えばＣｕ、Ｎｉ、Ａｕ、Ａｌ及びＰｄ等の導体からなるめっき層であり、その厚さは例えば２乃至２０μｍとすることができる。なお、エッチングバリア層５をＡｕにより形成し、配線本体６をＣｕにより形成した場合は、これら元素の拡散を防止するために、エッチングバリア層５と配線本体６との間にＮｉ層を設けてもよい。
次に、図２（ｂ）に示すように、レジストパターン２を除去する。その後、図２（ｃ）に示すように、支持基板１の一方の面上に導体配線層３を覆うように基体絶縁膜７を形成する。この基体絶縁膜７は、例えば、シート状の絶縁フィルムを支持基板１にラミネートするか、又はプレス法により支持基板１に貼付し、例えば１００乃至４００℃の温度に１０分乃至２時間保持する加熱処理を行って絶縁フィルムを硬化させることにより形成することができる。その際、加熱処理の温度及び時間は、絶縁フィルムの種類に応じて適宜調整する。そして、この基体絶縁膜７における導体配線層３の直上域の一部に、レーザ加工法によりヴィアホール１０を形成する。一般に、ヴィアホールを形成する際は、底部の絶縁膜残渣を除去するため、例えば過マンガン酸カリウム溶液等によるデスミア処理が行われるが、本実施形態の配線基板の製造方法においては、先ず円柱形状の孔（ヴィアホール）を形成し、デスミア処理を行う際に薬液の濃度及び時間を調整して、この円柱形状の孔を、端部よりも内部の絶縁膜をオーバーエッチングすることにより、基体絶縁膜７の厚さ方向における中央部分の側面を横方向に後退させ、樽型のヴィアホールを形成する。
次に、図３（ａ）に示すように、ヴィアホール１０内に導電材料からなる内部導体８を埋め込むと共に、基体絶縁膜７上に上層配線１１を形成する。これにより、上層配線１１は、ヴィアホール１０に充填された内部導体８を介して配線本体６と接続される。ヴィアホール１０内に充填される内部導体８及び上層配線１１は、例えばＣｕ、Ｎｉ、Ａｕ、Ａｌ又はＰｄ等の導体めっき層により形成することができる。なお、電解Ｃｕめっきにより内部導体８及び上層配線１１を一体で形成する場合、先ず１μｍ以下の厚さが極めて薄い無電解Ｃｕめっき層を形成した後で電解Ｃｕめっきを行うと、上層配線１１と配線本体６との接続界面はヴィアホール１０の略下端となる。一方、ヴィアホール１０が形成された部分に露出している下層配線である配線本体６上に電解Ｃｕめっき層を析出させてヴィアホール１０を約半分程度埋めた後で、無電解Ｃｕめっき層と電解Ｃｕめっき層とにより構成される上層配線１１を形成すると、上層配線１１と配線本体６との接続界面はヴィアホール１０の中央部付近となる。その後、必要に応じて、基体絶縁膜７上に、上層配線１１の一部、例えばパッド電極となる部分を露出させ、それ以外の部分を覆うように、例えば厚さが５乃至４０μｍのソルダーレジスト層１２を形成する。
次に、図３（ｂ）に示すように、化学的エッチング又は研磨等により、支持基板１を除去する。その後、図３（ｃ）に示すように、エッチングにより、エッチング容易層４を除去し、エッチングバリア層５を露出させる。これにより、図１に示す配線基板１３が得られる。このとき、支持基板１を形成する材料がエッチング容易層４を形成する材料と異なる場合、上述の如くエッチング工程が２回必要になるが、支持基板１とエッチング容易層４とが同じ材料により形成されている場合は、図３（ｂ）及び（ｃ）に示すエッチング工程を同時に行うことができる。
本実施形態の配線基板の製造方法においては、例えばＣｕ等の金属又は合金からなる硬質な支持基板１上に、導体配線層３、基体絶縁膜７及び上層配線１１等を形成しているため、平坦度が高い配線基板１３を製造することができる。
なお、本実施形態の配線基板の製造方法においては、金属又は合金からなる支持基板１を使用しているが、本発明はこれに限定されるものではなく、支持基板１としてシリコンウエハ、ガラス、セラミック及び樹脂等の絶縁体からなる基板を使用してもよい。このように、絶縁体からなる基板を使用する場合には、レジストパターン２を形成した後、無電解めっき法により導体配線層３を形成するか、又は、無電解めっき法、スパッタリング法及び蒸着法等の方法により給電導体層を形成した後、電解めっき法により導体配線層３を形成すればよい。
また、前述の第１の実施形態の配線基板においては、樽状のヴィアホール１０を形成しているが、本発明はこれに限定されるものではなく、ヴィアホールの形状は釣り鐘状及び蛇腹状でもよい。図４（ａ）乃至（ｃ）はヴィアホールの形状を示す拡大断面図である。これらのヴィアホールのうち、図４（ｂ）に示す釣り鐘形状のヴィアホール１０ｂは、先ず円錐台形状の孔を形成し、その後、図４（ａ）に示す樽型形状のヴィアホールと同様に、デスミア処理を行う際に、側面を横方向にオーバーエッチングすること等により形成することができる。また、薬液の噴流状態又は耐デスミア性の異なる複数層により基体絶縁膜７を構成することにより、図４（ｃ）に示す蛇腹形状のヴィアホール１０ｃを形成することができる。
図４（ａ）に示す樽型形状、図４（ｂ）に示す釣り鐘形状及び図４（ｃ）に示す蛇腹形状のいずれのヴィア形状においても、従来の配線基板のヴィアホールのような単純な円柱形状及び円錐台形状に比べて、ヴィアホールに充填されている内部導体とヴィアホールの側面を構成する基体絶縁膜７との接触面積が増大しているため、内部導体８と基体絶縁膜７との密着強度を高めることができる。また、図４（ａ）乃至（ｃ）に示す形状のヴィアホールは、いずれも側面が曲面により形成されているため、基体絶縁膜７が熱膨張係数が大きい絶縁樹脂により形成されており、熱サイクル試験において、高温保持中に基体絶縁膜７が膨張し、ヴィアホールに充填されている内部導体８と上層配線１１及び配線本体６との界面に、相互に引き剥がされる方向の力が加わったとしても、最大開口径部の上下、即ち、ヴィアホールの両端部周辺に存在する基体絶縁膜７によりその応力が緩和されるため、良好な接続を保持することができる。
更に、落下衝撃試験時において、開口径の小さいヴィアホールの端部から開口径が大きなヴィアホールの中央部に向かう方向に外力が加わった場合でも、図４（ａ）に示す樽型形状のヴィアホール１０ａ及び図４（ｂ）に示す釣り鐘形状のヴィアホール１０ｂは、その中央部に最大開口径部が形成されているため、内部導体８がヴィアホール１０ａ及び１０ｂから抜け出す方向の応力を抑制することができる。一方、同じヴィア径で比較した場合、図４（ｃ）に示す蛇腹形状のヴィアホール１０ｃの場合、側面が凹凸に入り組んだ形状となっているため、内部導体８と基体絶縁膜７との密着強度は、これらの３種類の形状のうち最大であり、また、落下衝撃試験時における応力緩和効果も最大となるため、高い信頼性が得られる。但し、樽型形状及び釣り鐘形状のヴィアホールは、前述したように、１種類の材料からなる基体絶縁膜７を、製造プロセスを工夫してエッチングすることにより形成することができるため、製造コストの観点からはこれらの形状の方が好ましい。また、別の観点として、配線間隔の微細化及び半導体デバイスの多ピン化への対応という点においては、ヴィアホールの中央部分の径（最大直径）よりも両端部の開口径をより小さくすることができる樽型形状及び蛇腹形状が、釣り鐘形状に比べて配線収容性が優れている。
更に、本実施形態の配線基板１３においては、ヴィアホール１０内に充填された内部導体８と上層配線１１とが一体形成されておらず、例えば、下層配線の配線本体６と上層配線１１とがヴィアホール１０の中央部で接続されていてもよい。内部導体８と上層配線１１とを一体化して形成した場合、上層配線１１と配線本体６とは開口径が小さく、断面積が小さいヴィアホール１０の底部で接続されるため、これらの接続界面には常に密着性が懸念される。しかしながら、図４（ａ）乃至（ｃ）に示すように、ヴィアホール１０形状を樽型形状、釣り鐘形状及び蛇腹形状とし、厚さ方向における断面積が最大となる箇所又はその周辺で上層配線１１と配線本体６とが接続されるように、下層配線である配線本体６の一部をヴィアホール１０の内部にまで形成することにより、上層配線１１と配線本体６との接続界面の面積を大きくすることができるため、これらの密着性を向上することができる。なお、配線本体６を形成する際に、その一部をヴィアホール１０の内部にまで形成することが困難である場合は、先ず、密着力が高い手法でヴィアホール１０内に内部導体８の一部を形成し、その後、汎用的な手法で残りの内部導体８及び上層配線１１を一体的に形成すればよい。具体的には、例えばＣｕにより上層配線１１と配線本体６を形成する場合、先ず、配線本体６の表面におけるヴィアホール１０の直下域、即ち、ヴィアホール１０によって露出している領域上に、基体絶縁膜７に対して密着力が強い電解Ｃｕめっきを施し、ヴィアホール１０の下部、即ち、配線本体６側の部分に内部導体８の一部を形成する。その後、通常の無電解Ｃｕめっきを行って、それを給電層として電解Ｃｕめっきを施すことにより、残りの内部導体８及び上層配線１１を一体的に形成する。
更にまた、基体絶縁膜７としてアラミド繊維又はガラスクロスを樹脂に含浸させた材料を使用した場合は、ヴィアホール１０は樹脂により形成されている部分が図４（ａ）乃至（ｃ）に示すような形状となっていれば、アラミド繊維及びガラスクロスがヴィアホール１０の側面から内部に向かって突出していてもよい。このように、基体絶縁膜７を構成する絶縁材料の一部が突出することにより、内部導体８と基体絶縁膜７との接触面積が更に増大し、信頼性が向上する。
次に、本発明の第２の実施形態に係る半導体パッケージについて説明する。図５は本実施形態の半導体パッケージを示す断面図である。なお、図５においては、図１に示す第１の実施形態の配線基板１３の構成要素と同じものには同じ符号を付し、その詳細な説明は省略する。図５に示すように、本実施形態の半導体パッケージ１９は、図１に示す配線基板１３に、例えばＬＳＩ（Large Scale Integrated circuit：大規模集積回路）等の半導体デバイス１５を搭載したものである。具体的には、配線基板１３の下面上に、マウント材２６を介して半導体デバイス１５が配置されており、この半導体デバイス１５の電極（図示せず）と所定の位置のエッチングバリア層５とが、ワイヤ２７を介して相互に接続されている。
また、配線基板１３における上層配線１１の露出部上、即ち、パッド電極部上には、はんだボール１８が配置されている。このはんだボール１８は、上層配線１１、ヴィアホール１０内に形成された内部導体８、配線本体６及びエッチングバリア層５からなる下層配線、並びにワイヤ２７を介して、半導体デバイス１５の電極に接続されている。そして、この半導体パッケージ１９は、はんだボール１８を介して実装用ボード（図示せず）に実装される。なお、本実施形態の半導体パッケージ１９においては、配線基板１３のヴィアホール１０の形状は、その厚さ方向における断面積が両端部よりも中央部の方が大きい樽型形状となっている。
本実施形態の半導体パッケージ１９においては、厚さ方向における断面積が両端部よりも中央部の方が大きい形状のヴィアホールが設けられた配線基板１３を使用しているため、半導体デバイスを高集積化、高速化又は多機能化しても、優れた信頼性を得ることができる。
次に、本発明の第２の実施形態の第１変形例に係る半導体パッケージについて説明する。図６は本変形例の半導体パッケージを示す断面図である。なお、図６においては、図５に示す第２の実施形態の半導体パッケージの構成要素と同じものには同じ符号を付し、その詳細な説明は省略する。前述の第２の実施形態の半導体パッケージ１９においては、ワイヤボンディング法により半導体デバイス１５を配線基板１３に搭載しているが、本発明はこれに限定されるものではなく、フリップチップ法及びテープオートメッドボンディング法等の種々の搭載方法を適用することができる。図６に示すように、本変形例の半導体パッケージ２９は、フリップチップ法により、配線基板１３の下面上に例えばＬＳＩ等の半導体デバイス１５を搭載したものである。
具体的には、配線基板１３の各エッチングバリア層５上に夫々バンプ１４が配置されており、このバンプ１４を介して、配線基板１３のエッチングバリア層５と半導体デバイス１５に設けられた電極（図示せず）とが相互に接続されている。また、配線基板１３と半導体デバイス１５との間におけるバンプ１４の周囲には、アンダーフィル１６が充填されている。一方、配線基板１３の上層配線１１の露出部上、即ち、パッド電極の一部の上には、はんだボール１８が配置されている。このはんだボール１８は、上層配線１１、ヴィアホール１０内に形成された内部導体８、配線本体６及びエッチングバリア層５からなる下層配線、並びにバンプ１４を介して、半導体デバイス１５の電極に接続されている。そして、この半導体パッケージ２９は、はんだボール１８を介して実装用ボード（図示せず）に実装される。なお、本変形例の半導体パッケージ２９においては、配線基板１３のヴィアホール１０の形状は、その厚さ方向における断面積が両端部よりも中央部の方が大きい樽型形状となっている。また、本変形例の半導体パッケージ２９における上記以外の構成は、前述の第２の実施形態の半導体パッケージ１９と同様である。
本変形例の半導体パッケージ２９は、厚さ方向における断面積が両端部よりも中央部の方が大きい形状のヴィアホールが設けられた配線基板１３を使用しているため、フリップチップ法により配線基板１３に半導体デバイス１５を搭載した場合においても、前述の第２の実施形態の半導体パッケージ１９と同様に、半導体デバイスを高集積化、高速化又は多機能化しても、優れた信頼性を得ることができる。
次に、本変形例の半導体パッケージ２９の製造方法について説明する。図７（ａ）及び（ｂ）は本変形例の半導体パッケージの製造方法をその工程順に示す断面図であり、図７（ｃ）は本変形例の半導体パッケージを更にモールディングする工程を示す断面図である。本変形例の半導体パッケージの製造方法においては、先ず、図７（ａ）に示すように、各エッチングバリア層５の表面にバンプ１４を接合する。そして、このバンプ１４を介して、フリップチップ法により、配線基板１３の下面上に半導体デバイス１５を搭載する。このとき、半導体デバイス１５の電極（図示せず）が、バンプ１４に接続されるようにする。次に、図７（ｂ）に示すように、配線基板１３と半導体デバイス１５との間にアンダーフィル１６を流し込んだ後、アンダーフィル１６を固化させる。これにより、バンプ１４がアンダーフィル１６内に埋め込まれる。次に、配線基板１３における上層配線１１の露出部上にはんだボール１８を搭載し、図６に示す半導体パッケージ２９とする。
なお、本変形例の半導体パッケージの製造方法においては、図７（ｂ）に示すアンダーフィル１６の形成工程を省略してもよい。また、図７（ｃ）に示すように、配線基板１３の下面に、アンダーフィル１６及び半導体デバイス１５を覆うように、適宜モールディング１７を形成することもできる。
次に、本発明の第２の実施形態の第２変形例に係る半導体パッケージについて説明する。図８は本変形例の半導体パッケージを示す断面図である。なお、図８においては、図５に示す第２の実施形態の半導体パッケージの構成要素と同じものには同じ符号を付し、その詳細な説明は省略する。図８に示すように、本変形例の半導体パッケージ３９においては、配線基板１３の両面に半導体デバイスが搭載されている。即ち、バンプ１４を介して下層配線（配線本体６及びエッチングバリア層５）に接続された半導体デバイス１５の他に、バンプ２４を介して上層配線１１に半導体デバイス２５が接続されている。そして、半導体デバイス１５の電極（図示せず）の一部は、バンプ１４、エッチングバリア層５及び配線本体６からなる下層配線、ヴィアホール１０内の内部導体８、上層配線１１並びにバンプ２４を介して、半導体デバイス２５の電極（図示せず）に接続されている。なお、本変形例の半導体パッケージ３９においては、配線基板１３のヴィアホール１０の形状は、その厚さ方向における断面積が両端部よりも中央部の方が大きい樽型形状となっている。また、本変形例の半導体パッケージ３９における上記以外の構成は、前述の第２の実施形態の半導体パッケージ１９と同様である。
本変形例の半導体パッケージ３９においては、配線基板１３の両面に半導体デバイスを搭載しているため、１枚の配線基板１３に複数の半導体デバイスを搭載することができる。その結果、半導体デバイスの高集積化することができると共に、多種多様な半導体デバイスを搭載することができる。
なお、前述の第２の実施形態及びその変形例の半導体パッケージにおいては、配線基板のヴィアホールの形状を樽型形状としているが、本発明はこれに限定されるものではなく、配線基板のヴィアホールは、図４（ｂ）に示す釣り鐘形状及び図４（ｃ）に示す蛇腹形状でもよく、これらの形状の場合でも、ヴィアホールが樽型形状である場合と同様の効果が得られる。
次に、本発明の第３の実施形態に係る配線基板について説明する。図９は本実施形態の配線基板を示す断面図である。なお、図９においては、図１に示す第１の実施形態の配線基板１３の構成要素と同じものには同じ符号を付し、その詳細な説明は省略する。図９に示すように、本実施形態の配線基板２３は、一方の面（下面）に複数の凹部７ａが形成された基体絶縁膜７が設けられている。この基体絶縁膜７の凹部７ａ内には、配線本体６が形成されており、配線本体６上にはエッチングバリア層５が形成されている。そして、このエッチングバリア層５及び配線本体６により下層配線が形成されている。即ち、基体絶縁膜７に設けられた凹部７ａ内に下層配線が形成されている。なお、エッチングバリア層５及び配線本体６の構成は、前述の第１の実施形態の配線基板１５と同様である。
また、基体絶縁膜７における凹部７ａの直上域の一部には、ヴィアホール１０が形成されており、このヴィアホール１０内には導電材料からなる内部導体８が埋め込まれている。更に、基体絶縁膜７上には中間配線３１が形成されている。この中間配線３１は例えばヴィアホール１０内の内部導体８と一体的に形成されており、内部導体８を介して中間配線３１と配線本体６とが相互に接続されている。更にまた、基体絶縁膜７上には、中間配線３１を覆うように、中間絶縁膜３７が形成されており、中間絶縁膜３７における中間配線３１の直上域の一部には、ヴィアホール３０が形成されている。このヴィアホール３０内には導電材料からなる内部導体３８が埋め込まれている。そして、中間絶縁膜３７上には上層配線１１が形成されており、例えばこの上層配線１１とヴィアホール３０内の内部導体３８とは、一体的に形成されており、上層配線１１と下層配線の配線本体６とはヴィアホール３０の内部導体３８を介して相互に接続されている。なお、本実施形態の配線基板２３における、ヴィアホール１０及びヴィアホール３０の形状は、厚さ方向における断面積が両端部よりも中央部の方が大きい樽型形状としている。
更にまた、中間絶縁膜３７上には、上層配線１１の一部、例えばパッド電極となる部分を露出させ、それ以外の部分を覆うように、ソルダーレジスト層１２が形成されている。なお、中間絶縁膜３７の膜厚及び機械的特性は、基体絶縁膜７の膜厚及び機械的特性と同様とすることが望ましいが、必要に応じて基体絶縁膜７の膜厚及び機械的特性と異なるものにすることもできる。また、本実施形態の配線基板２３における上記以外の構成は、前述の第１の実施形態の配線基板と同様である。
本実施形態の配線基板２３においては、絶縁膜が、基体絶縁膜７及び中間絶縁膜３７からなる２層構造となっており、これらの絶縁膜の間に中間配線３１を設けることができるため、前述の第１の実施形態の配線基板よりも、搭載された半導体デバイスに入出力する信号数を増加させることができる。なお、本実施形態の配線基板２３における上記以外の効果は、前述の第１の実施形態の配線基板と同様である。
なお、本実施形態の配線基板２３においては、基体絶縁膜７及び中間絶縁膜３７の２層の絶縁膜を設けているが、本発明はこれに限定されるものではなく、配線基板内に３層以上の絶縁膜を設けることもでき、その場合も本実施形態と同様の効果が得られる。また、ヴィアホールの形状についても、樽型形状に限定されるものではなく、釣り鐘形状又は蛇腹形状とすることもできる。更に、ヴィアホール１０の内部の内部導体８と中間配線３１、及び／又はヴィアホール３０の内部の内部導体３８と上層配線１１とが一体的に形成されておらず、上下の各配線がヴィアホール１０及び／又はヴィアホール３０の中央部で相互に接続されていてもよい。更にまた、基体絶縁膜７及び／又は中間絶縁膜３７を、アラミド繊維又はガラスクロスを樹脂に含浸させた材料により形成した場合は、樹脂により形成されている部分が図４（ａ）乃至（ｃ）に示すような形状となっていれば、アラミド繊維及びガラスクロスがヴィアホール１０の側面から内部に向かって突出していてもよい。
次に、本発明の第４の実施形態に係る半導体パッケージについて説明する。図１０は本実施形態の半導体パッケージを示す断面図である。なお、図１０においては、図５に示す第２の実施形態の半導体パッケージ１９及び図９に示す第３の実施形態の配線基板２３の構成要素と同じものには同じ符号を付し、その詳細な説明は省略する。図１０に示すように、本実施形態の半導体パッケージージ４９は、前述の第３の実施形態の配線基板２３の下面上に、ＬＳＩ等の半導体デバイス１５を搭載したものである。具体的には、配線基板２３の各エッチングバリア層５上に夫々バンプ１４が配置されており、このバンプ１４を介して、配線基板２３のエッチングバリア層５と半導体デバイス１５に設けられた電極（図示せず）とが相互に接続されている。また、配線基板２３と半導体デバイス１５との間におけるバンプ１４の周囲には、アンダーフィル１６が充填されている。
一方、配線基板２３の上層配線１１の露出部上、即ち、パッド電極の一部の上には、はんだボール１８が搭載されている。この半田ボール１８は上層配線１１、ヴィアホール３０内に充填された内部導体３８、中間配線３１、ヴィアホール１０内に充填された内部導体８、配線本体６及びエッチングバリア層５からなる下層配線、並びにバンプ１４を介して、半導体デバイス１５の電極に接続されている。なお、本実施形態の半導体パッケージ４９においては、配線基板２３のヴィアホール１０及び３０の形状は、その厚さ方向における断面積が両端部よりも中央部の方が大きい樽型形状となっている。また、本実施形態の半導体パッケージ４９におけるにおける上記以外の構成及び動作は、前述の第２の実施形態の半導体パッケージと同様である。
本実施形態の半導体パッケージ４９においては、絶縁膜が基体絶縁膜７及び中間絶縁膜２３からなる２層構造となっており、各絶縁膜間に中間配線３１が設けられた配線基板２３を使用しているため、前述の第２の実施形態の半導体パッケージに比べて、半導体デバイス１５に入出力する信号数を増加させることができる。なお、本実施形態の半導体パッケージ４９における上記以外の効果は、前述の第２の実施形態の半導体パッケージと同様である。
次に、本発明の第５の実施形態の配線基板について説明する。図１１は本実施形態の配線基板を示す断面図である。なお、図１１においては、図１に示す第１の実施形態の配線基板の構成要素と同じものには同じ符号を付し、その詳細な説明は省略する。図１１に示すように、本実施形態の配線基板３３は、図１に示す第１の実施形態の配線基板１３を２枚用意し、それらを上層配線１１が形成されている側の面が内側になるように積層し、ソルダーレジスト層３２に形成された接続ヴィア２８を介して、これら２枚の配線基板の上層配線１１を相互に接続したものである。このため、本実施形態の配線基板３３においては、その上下両面に凹部７ａが存在している。なお、本実施形態の配線基板３３におけるヴィアホール１０及び接続ヴィア２８の形状は、その厚さ方向における断面積が両端部よりも中央部の方が大きい樽型形状である。また、本実施形態の配線基板３３における上記以外の構成は、前述の第１の実施形態の配線基板と同様である。
本実施形態の配線基板３３においては、配線総数は４層となっているが、作製工程上は配線層を２層形成する工程に貼り合わせ工程を追加しただけですむため、４層全てをビルドアップする配線基板に比べて歩留まり及びトータルコストの点で有利である。なお、本実施形態の配線基板３３における上記以外の効果は、前述の第１の実施形態の配線基板と同様である。
次に、本発明の第６の実施形態の配線基板について説明する。図１２（ａ）乃至（ｃ）は本実施形態の配線基板の製造方法をその工程順に示す断面図である。なお、図１２（ａ）乃至（ｃ）においては、図２及び図３に示す第１の実施形態の配線基板の製造方法における各構成要素と同じものには同じ符号を付し、その詳細な説明は省略する。図１２（ｃ）に示すように、本実施形態の配線基板４３は、基体絶縁膜７の下面とエッチングバリア層５の表面とが、同一平面上に位置している。そして、基体絶縁膜７の下面及びエッチングバリア層５の表面上には、例えばエポキシ樹脂又はポリイミドからなり、膜厚が例えば１乃至５０μｍである保護膜４１が形成されている。この保護膜４１には、開口部４２が形成されており、この開口部４２においてエッチングバリア層５の表面の一部が露出している。即ち、本実施形態の配線基板４３の下面には、エッチングバリア層５の一部、例えばバンプが接続される部分を露出させ、それ以外の部分を覆うように、保護膜４１が形成されている。
なお、本実施形態の配線基板４３におけるヴィアホール１０の形状は、その厚さ方向における断面積が両端部よりも中央部の方が大きい樽型形状である。また、本実施形態の配線基板４３における上記以外の構成及び動作は、前述の第１の実施形態の配線基板と同様である。
本実施形態の配線基板４３は、例えば、以下に示す方法により製造することができる。先ず、図１２（ａ）に示すように、支持基板上１の一方の面の全面に、例えばエポキシ樹脂又はポリイミドからなり、膜厚が例えば１乃至５０μｍである保護膜４１を形成した後、この保護膜４１上にレジストパターン２を形成する。そして、図２に示す第１の実施形態の配線基板と同様の方法で、エッチングバリア層５、配線本体６、基体絶縁膜７、ヴィアホール１０、内部導体８、上部配線１１及びソルダーレジスト層１２を形成する。その際、エッチング容易層は形成しない。次に、図１２（ｂ）に示すように、化学的エッチング又は研磨等により、支持基板１を除去する。その後、図１２（ｃ）に示すように、エッチングにより、保護膜４１に開口部４２を形成し、エッチングバリア層５を露出させる。
本実施形態の配線基板４３においては、半導体デバイスが搭載される下面側に保護膜４１を設けているため、配線基板４３とアンダーフィル等の樹脂層との密着性を向上させることができる。なお、本実施形態の配線基板４３における上記以外の効果は、前述の第１の実施形態の配線基板と同様である。
次に、本発明の第７の実施形態に係る配線基板について説明する。図１３は本実施形態の配線基板を示す断面図である。なお、図１３においては、図１２（ｃ）に示す第６の実施形態の配線基板の構成要素と同じものには同じ符号を付し、その詳細な説明は省略する。図１３に示すように、本実施形態の配線基板５３は、図１２（ｃ）に示す第６の実施形態の配線基板４３と比較して、保護膜４１が省略されている。そして、エッチングバリア層５の表面は、基体絶縁膜７の下面よりも凹んでおらず、これらは同一平面上に位置している。また、ヴィアホール１０の形状は、その厚さ方向における断面積が両端部よりも中央部の方が大きい樽型形状となっている。なお、本実施形態の配線基板５３における上記以外の構成は、前述の第６の実施形態の配線基板と同様である。
本実施形態の配線基板においては、保護膜４１を設けていないため、図１２（ｃ）に示す第６の実施形態の配線基板４３に比べて製造コストを低減することができる。また、エッチング容易層４の形成工程を省略することができるため、図１に示す第１の実施形態の配線基板１３と比較しても、製造コストを低減することができる。特に、半導体デバイスの電極の配設ピッチがそれほど微細ではなく、且つバンプの配設密度が低く、バンプの位置決め精度がそれほど要求されない場合であって、更に半導体デバイスをモールディングしない場合、又はモールディングしても、モールディング材料と配線基板との密着性がそれほど要求されない場合には、コストの観点から、本実施形態の配線基板が適している。なお、本実施形態の配線基板における上記以外の効果は、前述の第１の実施形態の配線基板と同様である。
上記の実施形態の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。
（付記１）
厚さが２０乃至１００μｍで、その一方の面に凹部が形成された基体絶縁膜と、前記基体絶縁膜の前記凹部内に形成された第１の配線と、前記基体絶縁膜の他方の面上に形成された第２の配線と、前記基体絶縁膜に形成され前記第１の配線と前記第２の配線とを相互に接続するヴィアホールと、を有し、前記ヴィアホールの前記基体絶縁膜の厚さ方向における断面が樽型形状であることを特徴とする配線基板。
（付記２）
厚さが２０乃至１００μｍで、その一方の面に凹部が形成された基体絶縁膜と、前記基体絶縁膜の前記凹部内に形成された第１の配線と、前記基体絶縁膜の他方の面上に形成された第２の配線と、前記基体絶縁膜に形成され前記第１の配線と前記第２の配線とを相互に接続するヴィアホールと、を有し、前記ヴィアホールの前記基体絶縁膜の厚さ方向における断面が釣り鐘形状であることを特徴とする配線基板。
（付記３）
厚さが２０乃至１００μｍで、その一方の面に凹部が形成された基体絶縁膜と、前記基体絶縁膜の前記凹部内に形成された第１の配線と、前記基体絶縁膜の他方の面上に形成された第２の配線と、前記基体絶縁膜に形成され前記第１の配線と前記第２の配線とを相互に接続するヴィアホールと、を有し、前記ヴィアホールの前記基体絶縁膜の厚さ方向における断面が蛇腹形状であることを特徴とする配線基板。
（付記４）
前記基体絶縁膜の前記他方の面上に、複数の絶縁膜が積層された積層構造を有し、前記各絶縁膜間には夫々中間配線が形成されており、前記絶縁膜に形成されたヴィアホールが、前記基体絶縁膜の前記第２の配線と前記絶縁膜の下層に形成された前記配線同士及び前記絶縁膜の上層及び下層に形成された配線同士を相互に接続することを特徴とする付記１乃至３のいずれか１つに記載の配線基板。
（付記５）
前記ヴィアホールの前記絶縁膜の厚さ方向における断面が樽型形状、釣り鐘形状、又は蛇腹形状であることを特徴とする付記４に記載の配線基板。
（付記６）
前記ヴィアホールを介して相互に接続されている２つの配線の接続界面が、前記ヴィアホールの前記基体絶縁膜の厚さ方向における中央部分に存在していることを特徴とする付記１乃至５のいずれか１つに記載の配線基板。
（付記７）
前記第１の配線の表面と、前記基体絶縁膜の一方の面との間に０．５乃至１０μｍの段差が形成されていることを特徴とする付記１乃至６のいずれか１つに記載の配線基板。
（付記８）
前記第１の配線の表面と前記基体絶縁膜の一方の面とが同一平面上に位置していることを特徴とする付記１乃至６のいずれか１つに記載の配線基板。
（付記９）
前記基体絶縁膜の一方の面及び前記第１の配線上には保護膜が形成されており、この保護膜における前記第１の配線上に形成された部分の少なくとも一部には開口部が設けられており、前記開口部において前記第１の配線の表面が露出していることを特徴とする付記８に記載の配線基板。
（付記１０）
前記基体絶縁膜の他方の面及び前記第２の配線上にはソルダーレジスト層が形成されており、このソルダーレジスト層における前記第２の配線上に形成された部分の少なくとも一部には開口部が設けられており、前記開口部において前記第２の配線の表面が露出していることを特徴とする付記１乃至３のいずれか１つに記載の配線基板。
（付記１１）
前記絶縁膜の上層に形成された配線上にはソルダーレジスト層が形成されており、このソルダーレジスト層における前記配線上に形成された部分の少なくとも一部には開口部が設けられており、前記開口部において前記配線の表面が露出していることを特徴とする付記４又は５に記載の配線基板。
（付記１２）
前記基体絶縁膜の他方の面にも凹部が形成されており、前記第２の配線はこの凹部内に形成されていることを特徴とする付記１乃至１１のいずれか１つに記載の配線基板。
（付記１３）
前記絶縁膜の厚さが２０乃至１００μｍであることを特徴とする付記４又は５に記載の配線基板。
（付記１４）
厚さが２０乃至１００μｍで、その一方の面に凹部が形成された基体絶縁膜と、前記基体絶縁膜の前記凹部内に形成された第１の配線と、前記基体絶縁膜の他方の面上に形成された第２の配線と、前記基体絶縁膜に形成され前記第１の配線と前記第２の配線とを相互に接続するヴィアホールとを有する配線基板の製造方法であって、前記基体絶縁膜の一部を薬液によるデスミヤ処理することにより、前記ヴィアホールの前記基体絶縁膜の厚さ方向における断面を樽型形状、釣り鐘形状又は蛇腹形状にする工程を有することを特徴とする配線基板の製造方法。
（付記１５）
付記１乃至１３のいずれか１つに記載の配線基板と、この配線基板上に搭載された１又は複数の半導体デバイスと、を有することを特徴とする半導体パッケージ。
（付記１６）
前記半導体デバイスは、前記配線基板の第１の配線に接続されていることを特徴とする付記１５に記載の半導体パッケージ。
（付記１７）
前記半導体デバイスは、前記配線基板の第２の配線に接続されていることを特徴とする付記１５又は１６に記載の半導体パッケージ。
（付記１８）
更に、前記第１の配線又は前記第２の配線に接続されており、外部素子に接続される接続用端子を有することを特徴とする付記１５乃至１７のいずれか１つに記載の半導体パッケージ。
付記１乃至３の配線基板は、ヴィアホールが、その両端部の断面積よりも内部の断面積の方が大きい樽型形状、又はその変形である釣り鐘形状若しくは蛇腹形状であるため、ヴィアホール内に充填される内部導体とヴィアホールの側面を構成する絶縁膜との接触総面積が増大し、機械的な密着強度を増加させることができる。これにより、半導体デバイスの高集積化、高速化又は多機能化による端子数の増加及び端子間の間隔の狭ピッチ化に有効であり、組立工程及び実使用環境における熱ストレス及び耐衝撃性等に対する信頼性が優れた配線基板を得ることができる。
付記１４の製造方法においては、前記基体絶縁膜の一部を薬液によるデスミヤ処理することにより、前記ヴィアホールの前記基体絶縁膜の厚さ方向における断面を樽型形状、釣り鐘形状又は蛇腹形状にしているため、このような断面形状のヴィアホールを容易に形成することができる。
１；支持基板
２；レジストパターン
３；導体配線層
４；エッチング容易層
５；エッチングバリア層
６；配線本体
７；基体絶縁膜
７ａ；凹部
８、３８；内部導体
１０、３０、７４、９４；ヴィアホール
１１；上層配線
１２、３２；ソルダーレジスト層
１３、２３、３３、４３、５３、９７；配線基板
１４、２４；バンプ
１５、２５；半導体デバイス
１６；アンダーフィル
１７；モールディング
１８；はんだボール
１９、２９、３９、４９；半導体パッケージ
３１；中間配線
３７；中間絶縁層
２６；マウント材
２７；ワイヤ
２８；接続ヴィア
４１；保護膜
４２；開口部
７０、８５；ビルドアッププリント基板
７１、８３；スルーホール
７２、７３、８１、９２、９５；導体配線
７３；ベースコア基板
７５、９３；層間絶縁膜
８２；プリプレグ
８４；導体ペースト
８６；ランドパターン
９１；支持板
９６；支持体

Claims (13)

  1. 厚さが２０乃至１００μｍで、その一方の面に凹部が形成された基体絶縁膜と、前記基体絶縁膜の前記凹部内に形成された第１の配線と、前記基体絶縁膜の他方の面上に形成された第２の配線と、前記基体絶縁膜に形成され前記第１の配線と前記第２の配線とを相互に接続するヴィアホールと、を有し、前記基体絶縁膜は耐デスミア性の異なる複数の層により構成されており、前記ヴィアホールの前記基体絶縁膜の厚さ方向における断面が蛇腹形状であり、前記ヴィアホールを介して相互に接続されている２つの配線の接続界面が、前記ヴィアホールの前記基体絶縁膜の厚さ方向における中央部分に存在していることを特徴とする配線基板。
  2. 前記基体絶縁膜の前記他方の面上に、複数の絶縁膜が積層された積層構造を有し、前記各絶縁膜間には夫々中間配線が形成されており、前記絶縁膜に形成されたヴィアホールが、前記基体絶縁膜の前記第２の配線と前記絶縁膜の下層に形成された前記配線同士及び前記絶縁膜の上層及び下層に形成された配線同士を相互に接続することを特徴とする請求項１に記載の配線基板。
  3. 前記第１の配線の表面と、前記基体絶縁膜の一方の面との間に０．５乃至１０μｍの段差が形成されていることを特徴とする請求項１又は２に記載の配線基板。
  4. 前記第１の配線の表面と前記基体絶縁膜の一方の面とが同一平面上に位置していることを特徴とする請求項１又は２に記載の配線基板。
  5. 前記基体絶縁膜の一方の面及び前記第１の配線上には保護膜が形成されており、該保護膜における前記第１の配線上に形成された部分の少なくとも一部には開口部が設けられており、前記開口部において前記第１の配線の表面が露出していることを特徴とする請求項４に記載の配線基板。
  6. 前記基体絶縁膜の他方の面及び前記第２の配線上にはソルダーレジスト層が形成されており、該ソルダーレジスト層における前記第２の配線上に形成された部分の少なくとも一部には開口部が設けられており、前記開口部において前記第２の配線の表面が露出していることを特徴とする請求項１に記載の配線基板。
  7. 前記絶縁膜の上層に形成された配線上にはソルダーレジスト層が形成されており、該ソルダーレジスト層における前記配線上に形成された部分の少なくとも一部には開口部が設けられており、前記開口部において前記配線の表面が露出していることを特徴とする請求項２に記載の配線基板。
  8. 前記基体絶縁膜の他方の面にも凹部が形成されており、前記第２の配線は前記凹部内に形成されていることを特徴とする請求項１乃至７のいずれか１項に記載の配線基板。
  9. 前記絶縁膜の厚さが２０乃至１００μｍであることを特徴とする請求項２に記載の配線基板。
  10. 請求項１乃至９のいずれか１項に記載の配線基板と、該配線基板上に搭載された１又は複数の半導体デバイスと、を有することを特徴とする半導体パッケージ。
  11. 前記半導体デバイスは、前記配線基板の第１の配線に接続されていることを特徴とする請求項１０に記載の半導体パッケージ。
  12. 前記半導体デバイスは、前記配線基板の第２の配線に接続されていることを特徴とする請求項１０又は１１に記載の半導体パッケージ。
  13. 更に、前記第１の配線又は前記第２の配線に接続されており、外部素子に接続される接続用端子を有することを特徴とする請求項１０乃至１２のいずれか１項に記載の半導体パッケージ。
JP2011248228A 2005-06-17 2011-11-14 配線基板及び半導体パッケージ Expired - Fee Related JP5331958B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011248228A JP5331958B2 (ja) 2005-06-17 2011-11-14 配線基板及び半導体パッケージ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005178415 2005-06-17
JP2005178415 2005-06-17
JP2011248228A JP5331958B2 (ja) 2005-06-17 2011-11-14 配線基板及び半導体パッケージ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006168083A Division JP4890959B2 (ja) 2005-06-17 2006-06-16 配線基板及びその製造方法並びに半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2012033974A JP2012033974A (ja) 2012-02-16
JP5331958B2 true JP5331958B2 (ja) 2013-10-30

Family

ID=37572231

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011248227A Expired - Fee Related JP5451719B2 (ja) 2005-06-17 2011-11-14 配線基板及び半導体パッケージ
JP2011248228A Expired - Fee Related JP5331958B2 (ja) 2005-06-17 2011-11-14 配線基板及び半導体パッケージ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011248227A Expired - Fee Related JP5451719B2 (ja) 2005-06-17 2011-11-14 配線基板及び半導体パッケージ

Country Status (2)

Country Link
US (1) US7838779B2 (ja)
JP (2) JP5451719B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4821852B2 (ja) * 2006-06-01 2011-11-24 パナソニック株式会社 洗濯機用ブラシレスモータおよびそれを搭載した洗濯機
JP4935217B2 (ja) * 2006-07-18 2012-05-23 富士通株式会社 多層配線基板
TW200810043A (en) * 2006-08-04 2008-02-16 Phoenix Prec Technology Corp Circuit board structure with capacitor embedded therein and method for fabricating the same
KR100871380B1 (ko) * 2007-06-18 2008-12-02 주식회사 하이닉스반도체 수동소자가 탑재된 반도체 패키지
JP2009302427A (ja) * 2008-06-17 2009-12-24 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US20100075495A1 (en) * 2008-09-25 2010-03-25 Chien-Wei Chang Method Of Selectively Plating Without Plating Lines
KR101006603B1 (ko) * 2009-01-09 2011-01-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8410376B2 (en) * 2009-08-28 2013-04-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5566200B2 (ja) * 2010-06-18 2014-08-06 新光電気工業株式会社 配線基板及びその製造方法
JP5675443B2 (ja) 2011-03-04 2015-02-25 新光電気工業株式会社 配線基板及び配線基板の製造方法
US20130037929A1 (en) * 2011-08-09 2013-02-14 Kay S. Essig Stackable wafer level packages and related methods
KR101633373B1 (ko) * 2012-01-09 2016-06-24 삼성전자 주식회사 Ｃｏｆ 패키지 및 이를 포함하는 반도체 장치
TWI694557B (zh) * 2012-03-26 2020-05-21 先進封裝技術私人有限公司 半導體基板、半導體封裝件及其製造方法
US9860985B1 (en) 2012-12-17 2018-01-02 Lockheed Martin Corporation System and method for improving isolation in high-density laminated printed circuit boards
CN104254191B (zh) * 2013-06-28 2017-08-25 碁鼎科技秦皇岛有限公司 无芯层封装基板及其制作方法
US9426900B2 (en) * 2013-11-13 2016-08-23 GlobalFoundries, Inc. Solder void reduction for component attachment to printed circuit boards
KR20170067426A (ko) * 2015-12-08 2017-06-16 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지
US10811182B2 (en) * 2016-10-28 2020-10-20 Samsung Electro-Mechanics Co., Ltd. Inductor and method of manufacturing the same
KR102019355B1 (ko) 2017-11-01 2019-09-09 삼성전자주식회사 반도체 패키지
US11160163B2 (en) * 2017-11-17 2021-10-26 Texas Instruments Incorporated Electronic substrate having differential coaxial vias
US11652036B2 (en) * 2018-04-02 2023-05-16 Santa Clara Via-trace structures
KR20200062648A (ko) * 2018-11-27 2020-06-04 삼성전기주식회사 인쇄회로기판

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3471631A (en) * 1968-04-03 1969-10-07 Us Air Force Fabrication of microminiature multilayer circuit boards
JPH02194689A (ja) * 1989-01-24 1990-08-01 Mitsubishi Electric Corp プリント配線板およびその製造方法
JP3442200B2 (ja) * 1995-08-08 2003-09-02 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント回路基板、プリント回路基板の製造方法
JP3395621B2 (ja) * 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
KR19990000816A (ko) * 1997-06-10 1999-01-15 윤종용 앵커드 텅스텐 플러그를 구비한 반도체장치의 금속배선구조 및 그 제조방법
US6013877A (en) * 1998-03-12 2000-01-11 Lucent Technologies Inc. Solder bonding printed circuit boards
JP2000022337A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Works Ltd 多層配線板及びその製造方法
US6674017B1 (en) * 1998-12-24 2004-01-06 Ngk Spark Plug Co., Ltd. Multilayer-wiring substrate and method for fabricating same
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP2000269647A (ja) 1999-03-18 2000-09-29 Ibiden Co Ltd 片面回路基板、多層プリント配線板およびその製造方法
JP4523120B2 (ja) * 2000-06-20 2010-08-11 東レエンジニアリング株式会社 ポリイミドフィルム基材のエッチングにおける貫通孔径制御方法
JP3546961B2 (ja) 2000-10-18 2004-07-28 日本電気株式会社 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
US6465084B1 (en) * 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
JP4802402B2 (ja) * 2001-06-25 2011-10-26 凸版印刷株式会社 高密度多層ビルドアップ配線板及びその製造方法
US6753480B2 (en) * 2001-10-12 2004-06-22 Ultratera Corporation Printed circuit board having permanent solder mask
TWI229574B (en) * 2002-11-05 2005-03-11 Siliconware Precision Industries Co Ltd Warpage-preventing circuit board and method for fabricating the same
JP3841079B2 (ja) * 2002-11-12 2006-11-01 日本電気株式会社 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
JP2005136052A (ja) * 2003-10-29 2005-05-26 Kyocera Corp 配線基板及び電気装置並びにその製造方法
JP2004274071A (ja) * 2004-04-20 2004-09-30 Nec Toppan Circuit Solutions Inc 半導体装置用基板並びに半導体装置及びそれらの製造方法

Also Published As

Publication number Publication date
JP2012033974A (ja) 2012-02-16
US20060283625A1 (en) 2006-12-21
JP5451719B2 (ja) 2014-03-26
JP2012033973A (ja) 2012-02-16
US7838779B2 (en) 2010-11-23

Similar Documents

Publication Publication Date Title
JP5331958B2 (ja) 配線基板及び半導体パッケージ
US7122901B2 (en) Semiconductor device
JP5649490B2 (ja) 配線基板及びその製造方法
JP3591524B2 (ja) 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
JP3677429B2 (ja) フリップチップ型半導体装置の製造方法
JP4890959B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP4716819B2 (ja) インターポーザの製造方法
JP5258716B2 (ja) プリント基板及びその製造方法
US20100044845A1 (en) Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate
WO2015151512A1 (ja) インターポーザ、半導体装置、インターポーザの製造方法、半導体装置の製造方法
JP2006019368A (ja) インターポーザ及びその製造方法並びに半導体装置
JP6079992B2 (ja) 一体的金属コアを備えた多層電子支持構造体
KR20110039337A (ko) 감소된 도전체 공간을 가진 마이크로전자 상호접속 소자
TWI772480B (zh) 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板
JP2015207580A (ja) 配線基板およびその製造方法
JP4900624B2 (ja) 回路装置
JP4759981B2 (ja) 電子部品内蔵モジュールの製造方法
JP3841079B2 (ja) 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
JP4063240B2 (ja) 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
JP5206217B2 (ja) 多層配線基板及びそれを用いた電子装置
JP4241202B2 (ja) めっきポスト型配線基板の製造方法
JP2006080356A (ja) 半導体装置及びその製造方法
JP6354130B2 (ja) 両面配線基板の製造方法、両面配線基板、半導体装置
JP2006147932A (ja) 多層配線基板及びその製造方法
JP3834305B2 (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130613

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130710

R150 Certificate of patent or registration of utility model

Ref document number: 5331958

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees