JP3442200B2 - プリント回路基板、プリント回路基板の製造方法 - Google Patents
プリント回路基板、プリント回路基板の製造方法Info
- Publication number
- JP3442200B2 JP3442200B2 JP20198595A JP20198595A JP3442200B2 JP 3442200 B2 JP3442200 B2 JP 3442200B2 JP 20198595 A JP20198595 A JP 20198595A JP 20198595 A JP20198595 A JP 20198595A JP 3442200 B2 JP3442200 B2 JP 3442200B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- circuit board
- printed circuit
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000013508 migration Methods 0.000 claims description 44
- 230000005012 migration Effects 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 42
- 239000004020 conductor Substances 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 22
- 238000000016 photochemical curing Methods 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 229910021645 metal ion Inorganic materials 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 9
- 239000011347 resin Substances 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 230000002265 prevention Effects 0.000 claims 5
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 113
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 230000002950 deficient Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- WBYWAXJHAXSJNI-VOTSOKGWSA-M .beta-Phenylacrylic acid Natural products [O-]C(=O)\C=C\C1=CC=CC=C1 WBYWAXJHAXSJNI-VOTSOKGWSA-M 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- IMROMDMJAWUWLK-UHFFFAOYSA-N Ethenol Chemical compound OC=C IMROMDMJAWUWLK-UHFFFAOYSA-N 0.000 description 1
- 244000126211 Hericium coralloides Species 0.000 description 1
- OWYWGLHRNBIFJP-UHFFFAOYSA-N Ipazine Chemical compound CCN(CC)C1=NC(Cl)=NC(NC(C)C)=N1 OWYWGLHRNBIFJP-UHFFFAOYSA-N 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229930016911 cinnamic acid Natural products 0.000 description 1
- 235000013985 cinnamic acid Nutrition 0.000 description 1
- -1 cinnamic acid ester Chemical class 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- WBYWAXJHAXSJNI-UHFFFAOYSA-N methyl p-hydroxycinnamate Natural products OC(=O)C=CC1=CC=CC=C1 WBYWAXJHAXSJNI-UHFFFAOYSA-N 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/025—Abrading, e.g. grinding or sand blasting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【０００１】
【発明の属する技術分野】本願発明はプリント基板の製
造方法及びその構造に係わる。特に、本願発明では表層
プリント多層基板（ＳＬＣ）において耐マイグレーショ
ン性を高めるための製造方法及びその構造に係わるもの
である。
造方法及びその構造に係わる。特に、本願発明では表層
プリント多層基板（ＳＬＣ）において耐マイグレーショ
ン性を高めるための製造方法及びその構造に係わるもの
である。
【０００２】
【従来技術】樹脂性またはセラミック性の多層基板は半
導体装置や抵抗、コンデンサなどを搭載してモジュール
を形成するためのものである。その構造は一般に基板上
に形成された複数の配線層とそれを絶縁する絶縁層から
なり、配線層間がバイアホールと呼ばれる孔上の導体メ
ッキによって接続されている。
導体装置や抵抗、コンデンサなどを搭載してモジュール
を形成するためのものである。その構造は一般に基板上
に形成された複数の配線層とそれを絶縁する絶縁層から
なり、配線層間がバイアホールと呼ばれる孔上の導体メ
ッキによって接続されている。
【０００３】基板としては紙フェノール基板、ガラスエ
ポキシ基板、絶縁金属基板、フレキシブルプリント基板
のような耐熱性のあるものが用いられるのが一般であ
る。配線層としては一般に銅または銀などの導電性の高
い金属が用いられる。これらの金属は無電解または電解
によるメッキによって形成されたり、あるいは、導体ペ
ーストを用いてスクリーン印刷法などによって基板上ま
たは絶縁層上に形成される。また、絶縁層は光硬化性の
樹脂によることが多く、例えば、アクリル系樹脂（ポリ
アクリエートなど）、ビニルアルコール系樹脂（ケイ皮
酸エステルポリビニルアルコールなど）を利用すること
ができる。
ポキシ基板、絶縁金属基板、フレキシブルプリント基板
のような耐熱性のあるものが用いられるのが一般であ
る。配線層としては一般に銅または銀などの導電性の高
い金属が用いられる。これらの金属は無電解または電解
によるメッキによって形成されたり、あるいは、導体ペ
ーストを用いてスクリーン印刷法などによって基板上ま
たは絶縁層上に形成される。また、絶縁層は光硬化性の
樹脂によることが多く、例えば、アクリル系樹脂（ポリ
アクリエートなど）、ビニルアルコール系樹脂（ケイ皮
酸エステルポリビニルアルコールなど）を利用すること
ができる。
【０００４】かかるプリント配線基板における一つの問
題はマイグレーションの発生である。マイグレーション
とは時間の経過とともに導体層金属イオンが絶縁層内を
拡散し、絶縁層を隔てて形成された別の導体層との間に
導電路を形成することによって短絡を起こす現象をい
う。マイグレーションは拡散現象に基づくものであるか
ら、本質的には導体金属の絶縁材料中の拡散定数と絶縁
層の厚さ、あるいは、プリント基板が使用される環境、
特に温度によってその発生までの時間が影響される。
題はマイグレーションの発生である。マイグレーション
とは時間の経過とともに導体層金属イオンが絶縁層内を
拡散し、絶縁層を隔てて形成された別の導体層との間に
導電路を形成することによって短絡を起こす現象をい
う。マイグレーションは拡散現象に基づくものであるか
ら、本質的には導体金属の絶縁材料中の拡散定数と絶縁
層の厚さ、あるいは、プリント基板が使用される環境、
特に温度によってその発生までの時間が影響される。
【０００５】古くは単に回路のパターン間隔を広くした
り、回路パターン上に化学的に安定で、マイグレーショ
ン耐性があるカーボンペーストを塗布したりすることに
よってこれを行ってきた。しかし、前者によれば配線層
の高密度化、チップの高集積化に対応しきれず、また、
後者によれば工程が非常に複雑になる。従って、これら
の従来技術では工程をいたずらに複雑にすることなくし
て、マイグレーションを有効に防止することはできなか
った。
り、回路パターン上に化学的に安定で、マイグレーショ
ン耐性があるカーボンペーストを塗布したりすることに
よってこれを行ってきた。しかし、前者によれば配線層
の高密度化、チップの高集積化に対応しきれず、また、
後者によれば工程が非常に複雑になる。従って、これら
の従来技術では工程をいたずらに複雑にすることなくし
て、マイグレーションを有効に防止することはできなか
った。
【０００６】絶縁層中にピンホールなどがあるとその部
分がマイグレーションパスとなり、マイグレーションの
発生を促進する。この点に着目して、導体層をピンホー
ルの多い絶縁層と接触させないようにする従来技術も存
在する。
分がマイグレーションパスとなり、マイグレーションの
発生を促進する。この点に着目して、導体層をピンホー
ルの多い絶縁層と接触させないようにする従来技術も存
在する。
【０００７】例えば、特開平５−２４３７１３では導電
性ペーストによって形成した導体層のマイグレーション
の防止を行うために、この導体層上にレジスト材料を密
に電着し、マイグレーションの起こる経路であるピンホ
ールが導体層と密接して生じないようにする技術が開示
されている。また、特開平１−１７５２９５でも回路基
板においてマイグレーションを防止する方法が開示され
ているが、これは（１）回路パターンを形成した後に、
液状レジストを回路間に充填し、その後、（２）感光性
ドライフィルムを（１）上に積層することによるもので
ある。この方法は（１）のステップにおいて配線層上に
均一にドライフィルムの積層が可能となるように平坦化
を行い、（２）のステップによってピンホールが存在し
ないフィルムを積層することによってマイグレーション
を防止する趣旨のものである。しかし、これらの方法に
よることは既存の工程の大幅な変更を要し、生産性の観
点で問題がある。
性ペーストによって形成した導体層のマイグレーション
の防止を行うために、この導体層上にレジスト材料を密
に電着し、マイグレーションの起こる経路であるピンホ
ールが導体層と密接して生じないようにする技術が開示
されている。また、特開平１−１７５２９５でも回路基
板においてマイグレーションを防止する方法が開示され
ているが、これは（１）回路パターンを形成した後に、
液状レジストを回路間に充填し、その後、（２）感光性
ドライフィルムを（１）上に積層することによるもので
ある。この方法は（１）のステップにおいて配線層上に
均一にドライフィルムの積層が可能となるように平坦化
を行い、（２）のステップによってピンホールが存在し
ないフィルムを積層することによってマイグレーション
を防止する趣旨のものである。しかし、これらの方法に
よることは既存の工程の大幅な変更を要し、生産性の観
点で問題がある。
【０００８】本願発明の技術は特に表層プリント基板
（ＳＬＣ）に利用されるものである。ＳＬＣとは配線パ
ターンを施しつつ、絶縁層を一層一層積み上げていき(b
uild-up)、同時に絶縁層の所定の箇所にバイアホールを
形成してその表面にも導体メッキを施すことによって各
層の配線パターン間を電気的に接続した構造を有するも
のである。ＳＬＣを製造するときの従来工程を図１〜図
３に示す。図１に示すように、基板１上に絶縁層２とし
て感光性のエポキシを塗布し、その後、特定のパターン
で表面を露光し、光硬化層３を形成する。光硬化層３を
マスクとしてエッチングを行い、バイアホール４を形成
する。このバイアホール４は後に形成される導体層（図
示せず）との接続をする基板１上に形成された導体層５
上に形成される。次に図２のように光硬化層３および絶
縁層２の一部を除去する。光硬化層３の除去は一般的に
は研削等の機械的な方法によって行う。図２において、
除去された部分を破線で示す。最後に全体に銅メッキ６
を行う。これによって、すでに形成された導体層５とそ
の上の層に形成される導体層６がバイアホール４上に施
された銅メッキ７によって電気的に接続される。図示し
ないが、この後銅メッキ層６は所定のパターンにパタニ
ングされた後に、絶縁層が塗布されて図１と同様に当該
絶縁層には電気的接続のためのバイアホールが形成され
る。このようなプロセスを繰り返し、バイアホールと導
体パターン層を有する層を積み上げることによってＳＬ
Ｃが形成される。
（ＳＬＣ）に利用されるものである。ＳＬＣとは配線パ
ターンを施しつつ、絶縁層を一層一層積み上げていき(b
uild-up)、同時に絶縁層の所定の箇所にバイアホールを
形成してその表面にも導体メッキを施すことによって各
層の配線パターン間を電気的に接続した構造を有するも
のである。ＳＬＣを製造するときの従来工程を図１〜図
３に示す。図１に示すように、基板１上に絶縁層２とし
て感光性のエポキシを塗布し、その後、特定のパターン
で表面を露光し、光硬化層３を形成する。光硬化層３を
マスクとしてエッチングを行い、バイアホール４を形成
する。このバイアホール４は後に形成される導体層（図
示せず）との接続をする基板１上に形成された導体層５
上に形成される。次に図２のように光硬化層３および絶
縁層２の一部を除去する。光硬化層３の除去は一般的に
は研削等の機械的な方法によって行う。図２において、
除去された部分を破線で示す。最後に全体に銅メッキ６
を行う。これによって、すでに形成された導体層５とそ
の上の層に形成される導体層６がバイアホール４上に施
された銅メッキ７によって電気的に接続される。図示し
ないが、この後銅メッキ層６は所定のパターンにパタニ
ングされた後に、絶縁層が塗布されて図１と同様に当該
絶縁層には電気的接続のためのバイアホールが形成され
る。このようなプロセスを繰り返し、バイアホールと導
体パターン層を有する層を積み上げることによってＳＬ
Ｃが形成される。
【０００９】ＳＬＣにおいても導体層のマイグレーショ
ンは深刻な問題を呈する場合がある。特に図３に示すよ
うな導体層８がマイグレーション９を起こして上層の導
体層６と短絡すると意図しない接続が生じることになり
誤動作の原因となる。絶縁層の厚さは３０〜６０μｍと
非常に薄いので、このようなｚ方向のマイグレーション
が最も問題となる。従って、絶縁層の厚さ方向（ｚ方
向）のマイグレーションを抑制することがＳＬＣにおい
て製品寿命の向上のための大きな指針となる。
ンは深刻な問題を呈する場合がある。特に図３に示すよ
うな導体層８がマイグレーション９を起こして上層の導
体層６と短絡すると意図しない接続が生じることになり
誤動作の原因となる。絶縁層の厚さは３０〜６０μｍと
非常に薄いので、このようなｚ方向のマイグレーション
が最も問題となる。従って、絶縁層の厚さ方向（ｚ方
向）のマイグレーションを抑制することがＳＬＣにおい
て製品寿命の向上のための大きな指針となる。
【００１０】
【発明が解決しようとする課題】多層プリント回路基板
において導体層のマイグレーションを抑制することが本
願発明の第一の課題である。そして、これをもって多層
プリント基板回路の寿命を一層延ばすことが本願発明の
課題である。
において導体層のマイグレーションを抑制することが本
願発明の第一の課題である。そして、これをもって多層
プリント基板回路の寿命を一層延ばすことが本願発明の
課題である。
【００１１】この多層プリント回路基板のマイグレーシ
ョンの抑制を簡略な製造工程または構造で行うことが本
願発明の第二の課題である。本願発明で提供される製造
工程は従来のプロセスを大きく変更するものであっては
ならない。また、その構造は従来使用されていないよう
な特殊な材料等を使用するものであってはならない。
ョンの抑制を簡略な製造工程または構造で行うことが本
願発明の第二の課題である。本願発明で提供される製造
工程は従来のプロセスを大きく変更するものであっては
ならない。また、その構造は従来使用されていないよう
な特殊な材料等を使用するものであってはならない。
【００１２】
【課題を解決するための手段】発明者らはｚ方向に絶縁
層を隔てて形成された導体層と導体層との間に光硬化層
を設けるとｚ方向のマイグレーションの耐性が向上する
ことを発見した。
層を隔てて形成された導体層と導体層との間に光硬化層
を設けるとｚ方向のマイグレーションの耐性が向上する
ことを発見した。
【００１３】この発見を用いて本願発明は第一層の導体
層と第二層の導体層との間に耐マイグレーション層たる
光硬化層を介在させたＳＬＣ基板を提供するものであ
る。
層と第二層の導体層との間に耐マイグレーション層たる
光硬化層を介在させたＳＬＣ基板を提供するものであ
る。
【００１４】また、かかるＳＬＣ基板は本来の絶縁層の
厚さの約半分の厚さに絶縁層を塗布し、一旦絶縁層の表
面に光を照射して硬化層を得た後に所定のパターンでバ
イアホールを形成し、さらに再度絶縁層の塗布・研削及
び同一の箇所にバイアホールを形成することによって製
造することができる。
厚さの約半分の厚さに絶縁層を塗布し、一旦絶縁層の表
面に光を照射して硬化層を得た後に所定のパターンでバ
イアホールを形成し、さらに再度絶縁層の塗布・研削及
び同一の箇所にバイアホールを形成することによって製
造することができる。
【００１５】
【発明の実施の形態】本願発明に係わる工程を図４〜８
に示す。図４に前述した既存の方法によって得られた多
層プリント回路基板の断面を示す。基板１上に絶縁層２
が塗布されており、バイアホール４が絶縁層２に形成さ
れている。この絶縁層２は通常よりも研削により薄く形
成され、その厚さは一つの層に要求される厚さの半分程
度の厚さである。好適な実施例によればこの厚さは概略
１５〜３０μｍであるが、厚さ自体は発明の本質ではな
い。また、従来技術と異なり形成された薄い絶縁層２は
この時点で光硬化を受け、光硬化層１３がその表面に形
成されている。露光は好ましくはバイアホール４の部分
を除き絶縁層２全体に対して均一に行われる。従って、
走査露光などは効率の点で適さない。
に示す。図４に前述した既存の方法によって得られた多
層プリント回路基板の断面を示す。基板１上に絶縁層２
が塗布されており、バイアホール４が絶縁層２に形成さ
れている。この絶縁層２は通常よりも研削により薄く形
成され、その厚さは一つの層に要求される厚さの半分程
度の厚さである。好適な実施例によればこの厚さは概略
１５〜３０μｍであるが、厚さ自体は発明の本質ではな
い。また、従来技術と異なり形成された薄い絶縁層２は
この時点で光硬化を受け、光硬化層１３がその表面に形
成されている。露光は好ましくはバイアホール４の部分
を除き絶縁層２全体に対して均一に行われる。従って、
走査露光などは効率の点で適さない。
【００１６】次に図５に示すように光硬化層１３上に再
度絶縁層１２を塗布する。絶縁層１２は形成されたバイ
アホール４の直上に凹状部分２４を形成するが、これは
バイアホール４の形状が反映されたためである。
度絶縁層１２を塗布する。絶縁層１２は形成されたバイ
アホール４の直上に凹状部分２４を形成するが、これは
バイアホール４の形状が反映されたためである。
【００１７】次に図６のように絶縁層１２をパターン露
光し、光硬化層２３を形成する。光硬化はバイアホール
４の直上部分については行われず、従って、図６のよう
にエッチングによってバイアホール４と連続してバイア
ホール１４が形成できる。
光し、光硬化層２３を形成する。光硬化はバイアホール
４の直上部分については行われず、従って、図６のよう
にエッチングによってバイアホール４と連続してバイア
ホール１４が形成できる。
【００１８】次に図７に示すように、光硬化層２３及び
絶縁層１２の一部が所望の厚さにまで研削される。好適
な実施例によれば絶縁層全体の厚さは３０〜６０μｍで
ある。図中には研削される部分３０を破線で示す。最後
に図８に示すように銅メッキ層６が形成される。これに
よって図３に示した従来技術によるものと同様の機能を
有する多層プリント回路基板断面が形成されるが、本願
発明によるものは絶縁層に光硬化層１３を含んでいるこ
とが特徴である。
絶縁層１２の一部が所望の厚さにまで研削される。好適
な実施例によれば絶縁層全体の厚さは３０〜６０μｍで
ある。図中には研削される部分３０を破線で示す。最後
に図８に示すように銅メッキ層６が形成される。これに
よって図３に示した従来技術によるものと同様の機能を
有する多層プリント回路基板断面が形成されるが、本願
発明によるものは絶縁層に光硬化層１３を含んでいるこ
とが特徴である。
【００１９】また、上の方法では図４に示すように、一
旦所定の場所にバイアホールを形成しているが、これを
省略することもできる。例えば、図４で光硬化層１３を
形成した後に、直ちに絶縁材料１２を塗布し、その後バ
イアホール１４を形成する方法である。このときは、光
硬化層を形成する際に、後にバイアホールとすべき部分
についてはマスクを行い、硬化をさせないような工夫を
施す必要がある。光硬化した部分についてバイアホール
を形成することは困難だからである。
旦所定の場所にバイアホールを形成しているが、これを
省略することもできる。例えば、図４で光硬化層１３を
形成した後に、直ちに絶縁材料１２を塗布し、その後バ
イアホール１４を形成する方法である。このときは、光
硬化層を形成する際に、後にバイアホールとすべき部分
についてはマスクを行い、硬化をさせないような工夫を
施す必要がある。光硬化した部分についてバイアホール
を形成することは困難だからである。
【００２０】本願発明による作用を示す。図８に示すよ
うに、導体層８がマイグレーション９を起こすことによ
って上層の導体層６と短絡するときにマイグレーション
による回路の破壊が生じる。しかし、本願発明によれば
ｚ方向のマイグレーションの経路に架橋密度の高い、緻
密な光硬化層１３が介在するので、ｚ方向のマイグレー
ションは光硬化層１３によって遮断される。つまり、光
硬化層１３よりも基板側に位置する絶縁層１２ａにおい
ては通常通りにマイグレーションが発生するのである
が、光硬化層１３によってマイグレーションが抑制・遮
断される結果、その上の絶縁層１２ｂにはマイグレーシ
ョンが発生しない。従って、マイグレーションによる導
体８と導体６との間の短絡が防止できる。
うに、導体層８がマイグレーション９を起こすことによ
って上層の導体層６と短絡するときにマイグレーション
による回路の破壊が生じる。しかし、本願発明によれば
ｚ方向のマイグレーションの経路に架橋密度の高い、緻
密な光硬化層１３が介在するので、ｚ方向のマイグレー
ションは光硬化層１３によって遮断される。つまり、光
硬化層１３よりも基板側に位置する絶縁層１２ａにおい
ては通常通りにマイグレーションが発生するのである
が、光硬化層１３によってマイグレーションが抑制・遮
断される結果、その上の絶縁層１２ｂにはマイグレーシ
ョンが発生しない。従って、マイグレーションによる導
体８と導体６との間の短絡が防止できる。
【００２１】本願発明のように、光硬化層を形成するこ
とによってマイグレーションを防止できる点については
以下のように考えることができる。つまり、マイグレー
ションとは絶縁層に存在する分子間を金属イオンが移動
する現象であるが、この移動を何らかの方法で遮ってや
る必要がある。樹脂を光反応により硬化させると樹脂が
網目構造となり、金属イオンが通り抜けることが困難に
なるからであると考えられる。従って、かかる金属イオ
ンの拡散しにくい構造が得られれば本願発明の目的は達
成できる。このために上記実施例では光硬化を用いた
が、熱硬化でも構わない。また、このような硬化層の拡
散定数は硬化していない絶縁層における拡散定数よりも
一桁以上小さい。従って、本願発明は広くは絶縁層中に
金属イオンの拡散定数の小さい層を形成することにより
マイグレーションを防止する方法に係わるものであると
いえる。
とによってマイグレーションを防止できる点については
以下のように考えることができる。つまり、マイグレー
ションとは絶縁層に存在する分子間を金属イオンが移動
する現象であるが、この移動を何らかの方法で遮ってや
る必要がある。樹脂を光反応により硬化させると樹脂が
網目構造となり、金属イオンが通り抜けることが困難に
なるからであると考えられる。従って、かかる金属イオ
ンの拡散しにくい構造が得られれば本願発明の目的は達
成できる。このために上記実施例では光硬化を用いた
が、熱硬化でも構わない。また、このような硬化層の拡
散定数は硬化していない絶縁層における拡散定数よりも
一桁以上小さい。従って、本願発明は広くは絶縁層中に
金属イオンの拡散定数の小さい層を形成することにより
マイグレーションを防止する方法に係わるものであると
いえる。
【００２２】
【実施例】以下に示すような実験を行うことによって光
硬化層の有無によるマイグレーションの差を比較した。
ＦＲ−４基板上に銅の櫛歯パターンを形成した後に、プ
ロビマー５２（チバガイギー製）をカーテンコータで硬
化後約３０μｍの厚さになるように塗布した。予備乾燥
後、３０００ｍｊの光量の光を照射して光硬化層を形成
した。この光硬化層の厚さは５μｍ以下である。この上
にさらに、同じ工程条件でプロビマー５２の絶縁層を塗
布し、予備乾燥後３０００ｍｊの光量の光を照射し、そ
の後現像を行いバイアホールを形成し熱硬化させた。得
られた基板の表面を研磨し、４０μｍの絶縁層を形成
し、過マンガン酸処理、銅メッキ、パターン形成を行
い、表面に櫛歯パターン全面を覆う形の銅のパターンを
形成し実施例とした。
硬化層の有無によるマイグレーションの差を比較した。
ＦＲ−４基板上に銅の櫛歯パターンを形成した後に、プ
ロビマー５２（チバガイギー製）をカーテンコータで硬
化後約３０μｍの厚さになるように塗布した。予備乾燥
後、３０００ｍｊの光量の光を照射して光硬化層を形成
した。この光硬化層の厚さは５μｍ以下である。この上
にさらに、同じ工程条件でプロビマー５２の絶縁層を塗
布し、予備乾燥後３０００ｍｊの光量の光を照射し、そ
の後現像を行いバイアホールを形成し熱硬化させた。得
られた基板の表面を研磨し、４０μｍの絶縁層を形成
し、過マンガン酸処理、銅メッキ、パターン形成を行
い、表面に櫛歯パターン全面を覆う形の銅のパターンを
形成し実施例とした。
【００２３】このように概略４０μｍの絶縁層を隔てて
二つの導電層を形成し、下層の櫛歯パターンの左右にそ
れぞれ０．５Ｖ、上層に０Ｖの直流電流をかけて、１１
９．８℃、８５％ＲＨの条件下で絶縁劣化の状況を観察
した。この導電層間の絶縁抵抗値をモニタし、絶縁抵抗
値が１０5以下になった時に不良と判定した。
二つの導電層を形成し、下層の櫛歯パターンの左右にそ
れぞれ０．５Ｖ、上層に０Ｖの直流電流をかけて、１１
９．８℃、８５％ＲＨの条件下で絶縁劣化の状況を観察
した。この導電層間の絶縁抵抗値をモニタし、絶縁抵抗
値が１０5以下になった時に不良と判定した。
【００２４】なお、比較例としては全く同じ絶縁層厚さ
を隔てて形成された二つの導電層を有する試料を用い
た。表１に時間ごとの累積不良率（試験に供したサンプ
ルのうちマイグレーションをおこしたものの割合）を示
す。
を隔てて形成された二つの導電層を有する試料を用い
た。表１に時間ごとの累積不良率（試験に供したサンプ
ルのうちマイグレーションをおこしたものの割合）を示
す。
【表１】
累積不良率（％）
経過時間（Ｈ） 実施例 比較例
４８ ０ ０
１３１ ０ ０
１５２ ０ ３４
１７６ ０ １００
このように、中間に光硬化層を形成した実施例は絶縁劣
化に至る時間が長く、比較例が全数不良となる１７６時
間後においても全く問題を生じない。
化に至る時間が長く、比較例が全数不良となる１７６時
間後においても全く問題を生じない。
【００２５】
【発明の効果】本願発明では基板上絶縁層中に光硬化層
を設けることによって、厚さ方向のマイグレーションを
抑制し、導体層間の短絡を防止できる。また、本願発明
によれば特別な物質を使用することなく、かつ、工程の
大幅な変更や特別のプロセスの導入を行うことなくマイ
グレーション耐性を向上させることができる。
を設けることによって、厚さ方向のマイグレーションを
抑制し、導体層間の短絡を防止できる。また、本願発明
によれば特別な物質を使用することなく、かつ、工程の
大幅な変更や特別のプロセスの導入を行うことなくマイ
グレーション耐性を向上させることができる。
【図１】従来技術によるＳＬＣの一層の形成方法の工程
図である。
図である。
【図２】従来技術によるＳＬＣの一層の形成方法の工程
図である。
図である。
【図３】従来技術によるＳＬＣの一層の形成方法の工程
図である。
図である。
【図４】本願発明によるＳＬＣの一層の形成方法の工程
図である。
図である。
【図５】本願発明によるＳＬＣの一層の形成方法の工程
図である。
図である。
【図６】本願発明によるＳＬＣの一層の形成方法の工程
図である。
図である。
【図７】本願発明によるＳＬＣの一層の形成方法の工程
図である。
図である。
【図８】本願発明によるＳＬＣの一層の形成方法の工程
図である。
図である。
１ 基板
２、１２ 絶縁層
３、１３、２３ 光硬化層
４、１４ バイアホール
５、６、８ 導体層
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 白井 正治
滋賀県野洲郡野洲町大字市三宅800番地
日本アイ・ビー・エム株式会社 野洲
事業所内
(72)発明者 塚田 裕
滋賀県野洲郡野洲町大字市三宅800番地
日本アイ・ビー・エム株式会社 野洲
事業所内
(56)参考文献 特開 平４−370997（ＪＰ，Ａ)
特開 昭63−86550（ＪＰ，Ａ)
特開 平７−162147（ＪＰ，Ａ)
特開 平２−125495（ＪＰ，Ａ)
特公 平１−41276（ＪＰ，Ｂ２)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H05K 3/46
Claims (13)
- 【請求項１】 基板と、 前記基板上の第１導体層と、 前記第１導体層上の絶縁層と、 前記絶縁層上の第２導体層と、 前記絶縁層中に設けられ、前記第１導体層および第２導
体層間での前記絶縁層の厚さ方向の前記２つの導体層中
の金属のマイグレーションを防止する層と、 を含むプリント回路基板。 - 【請求項２】 前記金属マイグレーション防止層は金属
イオンの拡散定数が前記絶縁層よりも小さいことを特徴
とする、請求項１のプリント回路基板。 - 【請求項３】 前記金属マイグレーション防止層は金属
イオンの拡散定数が前記絶縁層よりも１桁以上小さいこ
とを特徴とする、請求項１のプリント回路基板。 - 【請求項４】 前記金属マイグレーション防止層は光硬
化層であることを特徴とする、請求項１のプリント回路
基板。 - 【請求項５】 前記光硬化層は前記絶縁層の表面を光硬
化して得られることを特徴とする、請求項４のプリント
回路基板。 - 【請求項６】 前記光硬化層は樹脂が網目構造をなして
いることを特徴とする、請求項４のプリント回路基板。 - 【請求項７】 基板上に第１導体層を形成するステップ
と、 前記第１導体層上に第１絶縁層を形成するステップと、 前記第１絶縁層上に基板厚さ方向の金属マイグレーショ
ンを防止する層を形成するステップと、 前記金属マイグレーション防止層上に第２絶縁層を形成
するステップと、前記第２絶縁層上に第２導体層を形成するステップと、 を有するプリント回路基板の製造方法。 - 【請求項８】 前記金属マイグレーション防止層は金属
イオンの拡散定数が前記第１絶縁層よりも小さいことを
特徴とする、請求項７のプリント回路基板の製造方法。 - 【請求項９】 前記金属マイグレーション防止層は金属
イオンの拡散定数が前記第１絶縁層よりも１桁以上小さ
いことを特徴とする、請求項７のプリント回路基板の製
造方法。 - 【請求項１０】 前記金属マイグレーション防止層を形
成するステップは光硬化層を形成するステップを含むこ
とを特徴とする、請求項７のプリント回路基板の製造方
法。 - 【請求項１１】 前記光硬化層を形成するステップは、 前記第１絶縁層の表面を光硬化するステップを含むこと
を特徴とする、請求項１０のプリント回路基板の製造方
法。製造方法。 - 【請求項１２】 前記光硬化層は金属イオンの拡散定数
が前記第２絶縁層よりも小さいことを特徴とする、請求
項１１のプリント回路基板の製造方法。 - 【請求項１３】 さらに、前記第１絶縁層に第１バイア
ホールを形成するステップと、 前記第２絶縁層に第２バイアホールを形成するステップ
を有し、 前記第２バイアホールを形成するステップは前記第１バ
イアホールと連結するように第２バイアホールを形成す
ることを特徴とする、請求項７のプリント回路基板の製
造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20198595A JP3442200B2 (ja) | 1995-08-08 | 1995-08-08 | プリント回路基板、プリント回路基板の製造方法 |
| TW085101448A TW333742B (en) | 1995-08-08 | 1996-02-06 | The improving & producing method for PCB with migration resistance |
| US08/647,513 US5776662A (en) | 1995-08-08 | 1996-05-14 | Method for fabricating a chip carrier with migration barrier, and resulating chip carrier |
| KR1019960028781A KR100275235B1 (ko) | 1995-08-08 | 1996-07-12 | 프린트 회로기판 및 프린트 회로기판의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20198595A JP3442200B2 (ja) | 1995-08-08 | 1995-08-08 | プリント回路基板、プリント回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0951168A JPH0951168A (ja) | 1997-02-18 |
| JP3442200B2 true JP3442200B2 (ja) | 2003-09-02 |
Family
ID=16450034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20198595A Expired - Lifetime JP3442200B2 (ja) | 1995-08-08 | 1995-08-08 | プリント回路基板、プリント回路基板の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5776662A (ja) |
| JP (1) | JP3442200B2 (ja) |
| KR (1) | KR100275235B1 (ja) |
| TW (1) | TW333742B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG70654A1 (en) * | 1997-09-30 | 2000-02-22 | Ibm | Copper stud structure with refractory metal liner |
| JP2000022337A (ja) * | 1998-06-30 | 2000-01-21 | Matsushita Electric Works Ltd | 多層配線板及びその製造方法 |
| US6207354B1 (en) * | 1999-04-07 | 2001-03-27 | International Business Machines Coporation | Method of making an organic chip carrier package |
| US6871396B2 (en) | 2000-02-09 | 2005-03-29 | Matsushita Electric Industrial Co., Ltd. | Transfer material for wiring substrate |
| US6548224B1 (en) * | 2000-03-07 | 2003-04-15 | Kulicke & Soffa Holdings, Inc. | Wiring substrate features having controlled sidewall profiles |
| US6614175B2 (en) | 2001-01-26 | 2003-09-02 | Xerox Corporation | Organic light emitting devices |
| KR100632579B1 (ko) * | 2004-04-07 | 2006-10-09 | 삼성전기주식회사 | 인쇄회로기판의 비아홀 형성방법 |
| US7838779B2 (en) * | 2005-06-17 | 2010-11-23 | Nec Corporation | Wiring board, method for manufacturing same, and semiconductor package |
| CN101169450B (zh) * | 2006-10-27 | 2012-06-27 | 深圳迈瑞生物医疗电子股份有限公司 | 全自动生化分析方法及装置 |
| WO2010008552A1 (en) * | 2008-07-15 | 2010-01-21 | Fusao Ishii | Mirror device with flat and smooth mirror surface without protrusion or dip |
| KR20140018027A (ko) * | 2012-08-03 | 2014-02-12 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판 제조 방법 |
| TWI582861B (zh) * | 2014-09-12 | 2017-05-11 | 矽品精密工業股份有限公司 | 嵌埋元件之封裝結構及其製法 |
| US10334728B2 (en) * | 2016-02-09 | 2019-06-25 | Advanced Semiconductor Engineering, Inc. | Reduced-dimension via-land structure and method of making the same |
| CN114080100A (zh) * | 2020-08-21 | 2022-02-22 | 欣兴电子股份有限公司 | 线路板及其孔洞的形成方法 |
| TWI756788B (zh) * | 2020-08-21 | 2022-03-01 | 欣興電子股份有限公司 | 線路板及其孔洞形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4377619A (en) * | 1981-05-08 | 1983-03-22 | Bell Telephone Laboratories, Incorporated | Prevention of surface mass migration by means of a polymeric surface coating |
| JP2925103B2 (ja) * | 1993-01-18 | 1999-07-28 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 表面平滑な絶縁層の形成方法 |
| JPH08259912A (ja) * | 1995-03-28 | 1996-10-08 | Hitachi Chem Co Ltd | 絶縁接着フィルム及びこれを用いた多層プリント配線板の製造方法 |
-
1995
- 1995-08-08 JP JP20198595A patent/JP3442200B2/ja not_active Expired - Lifetime
-
1996
- 1996-02-06 TW TW085101448A patent/TW333742B/zh not_active IP Right Cessation
- 1996-05-14 US US08/647,513 patent/US5776662A/en not_active Expired - Lifetime
- 1996-07-12 KR KR1019960028781A patent/KR100275235B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5776662A (en) | 1998-07-07 |
| JPH0951168A (ja) | 1997-02-18 |
| KR100275235B1 (ko) | 2000-12-15 |
| KR970014493A (ko) | 1997-03-29 |
| TW333742B (en) | 1998-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3442200B2 (ja) | プリント回路基板、プリント回路基板の製造方法 | |
| JPS6129195A (ja) | 多層回路基板の製造方法 | |
| US20080264676A1 (en) | Circuit board and method for manufaturing thereof | |
| US4119480A (en) | Method of manufacturing thick-film circuit devices | |
| US6606793B1 (en) | Printed circuit board comprising embedded capacitor and method of same | |
| US6280907B1 (en) | Process for forming polymer thick film resistors and metal thin film resistors on a printed circuit substrate | |
| US6651324B1 (en) | Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer | |
| JPH0964493A (ja) | 回路基板の配線構造及びその形成法 | |
| JPH0653660A (ja) | 配線層の平坦化方法 | |
| US20060096780A1 (en) | Thin film circuit integrating thick film resistors thereon | |
| JP2003264361A (ja) | 回路基板の製造方法 | |
| US6274291B1 (en) | Method of reducing defects in I/C card and resulting card | |
| US5234745A (en) | Method of forming an insulating layer on a printed circuit board | |
| KR100276262B1 (ko) | 다층인쇄회로기판제조방법 | |
| JP2755019B2 (ja) | 多層配線基板の製造方法 | |
| JPH09260560A (ja) | リードフレーム及びその製造方法 | |
| JPH03225894A (ja) | プリント配線板の製造方法 | |
| JP4701853B2 (ja) | 抵抗素子を内蔵した多層配線基板及び抵抗素子の抵抗値調整方法 | |
| JPH08116150A (ja) | 電極配線および抵抗素子の形成方法 | |
| JP2002020897A (ja) | 電子部品用多層配線基板の製造方法 | |
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| JP4433971B2 (ja) | プリント配線板およびその製造方法 | |
| JP2004179485A (ja) | プリント配線板の製造方法及びプリント配線板 | |
| JPH1187925A (ja) | 多層配線板の製造方法 | |
| JPH10335786A (ja) | 高密度プリント配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
| S802 | Written request for registration of partial abandonment of right |
Free format text: JAPANESE INTERMEDIATE CODE: R311802 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |