JP2002020897A - 電子部品用多層配線基板の製造方法 - Google Patents

電子部品用多層配線基板の製造方法

Info

Publication number
JP2002020897A
JP2002020897A JP2000204044A JP2000204044A JP2002020897A JP 2002020897 A JP2002020897 A JP 2002020897A JP 2000204044 A JP2000204044 A JP 2000204044A JP 2000204044 A JP2000204044 A JP 2000204044A JP 2002020897 A JP2002020897 A JP 2002020897A
Authority
JP
Japan
Prior art keywords
core substrate
copper plating
plated
wiring board
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000204044A
Other languages
English (en)
Inventor
Shigenao Tomabechi
重尚 苫米地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP2000204044A priority Critical patent/JP2002020897A/ja
Publication of JP2002020897A publication Critical patent/JP2002020897A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】 【課題】 電解銅めっき厚みのばらつきを少なくして電
気信号伝達の性能低下を防止し、絶縁樹脂層の膜厚ばら
つきを少なくして電子部品用多層配線基板としての性能
低下を防止した電子部品用多層配線基板の製造方法を提
供する。 【解決手段】 表裏に異なる面積で被めっき部を有する
コア基板12を中心にし、その両側に第1、第2のアノ
ード電極31、32を配置して電解銅めっきを行い、各
層の配線パターン14、19、22を形成する電子部品
用多層配線基板11の製造方法において、コア基板12
の被めっき部の面積の小さい側にコア基板12とは別の
第1の補助カソード電極33を配置し、コア基板12の
表裏のめっき厚みのばらつきを緩和した。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コア基板に電解銅
めっきを行って各層の配線パターンを形成する電子部品
用多層配線基板の製造方法に関する。
【0002】
【従来の技術】近年、半導体素子等の電子部品を搭載す
る回路基板は配線が高密度化しており、その対応の一例
として、ビルドアップ法による多層配線基板がある。こ
のビルドアップ多層配線基板の代表的な製造方法は、先
ず、ガラスエポキシ等から成るコア基板にスルーホール
用の孔を穿設し、Pd等の触媒を付与し、全面に無電解
銅めっきを施し、この上にフォトリソグラフィ法でドラ
イフィルムレジストによる開口部を形成し、無電解銅め
っき層に電流を通して開口部に電解銅めっき層を形成す
る。ドライフィルムを除去した後、露出した無電解銅め
っき層をエッチングで除去し、無電解銅めっきと電解銅
めっきからなる配線パターンを形成する(一般的にこの
めっき方法はパターンめっき法と呼ばれている)。
【0003】次に、配線パターン上に感光性の絶縁樹脂
層を形成し、この層上にビア形成用のパターンマスクを
密着させ、紫外線で露光し、現像することでビアを形成
する。この感光性絶縁樹脂を硬化させて、絶縁樹脂層と
し、前述と同様のパターンめっき法に基づき、表面を粗
化し、Pd等の触媒を付与した後、全面に無電解銅めっ
きを行った後、ドライフィルムを貼付し、パターンマス
クを密着させ、紫外線で露光し、現像することで配線パ
ターン導体やビア導体となる開口部を形成する。次い
で、この開口部に電解銅めっきを形成し、ドライフィル
ムを剥離後、銅めっき表面をエッチングで、銅めっき層
の薄い無電解銅めっき部分を剥離除去し、電解銅めっき
で銅めっき層が厚くなった部分の配線パターン導体やビ
ア導体を残すことで絶縁樹脂層上に配線パターンを形成
する。以後、同様の工程を順次繰り返して多層化するも
のである。
【0004】この電子部品用多層配線基板の配線パター
ンを形成するための電解銅めっきの方法(パターンめっ
き法)は、図7に示すように、無電解銅めっき層を形成
したパネル状のコア基板をカソード電極61とし、この
コア基板を中心にして両側に銅板や銅ボールをアノード
電極62として配置する。そして、コア基板に配設され
ている多数個の電子部品用多層配線基板の表裏面のそれ
ぞれの被めっき部の面積を算出し、カソード電極とアノ
ード電極間の電流値を設定して、ピロリン酸銅浴、硫酸
銅浴等のめっき浴63中で直流電源装置64に電圧を印
加して電解銅めっきを行っている。通常、表裏面の電流
値が同じであれば、配線パターン密度が大きい面(被め
っき部の面積が大きい面)は電流密度が小さくなり、め
っき厚みはうすくなり、反対に配線パターン密度が小さ
い面(被めっき部の面積が小さい面)は電流密度が大き
くなって、めっき厚みが厚くなる。従って、表裏面の被
めっき部の面積によって電流値を変化させて、表裏面の
めっき厚みの均一化を行っている。
【0005】
【発明が解決しようとする課題】しかしながら、前述し
たような従来の電解銅めっきによる電子部品用多層配線
基板の製造方法では、次のような課題がある。 (1)多数個の電子部品用多層配線基板からなるパネル
状のコア基板の表面と裏面の被めっき部の面積差が大き
い場合は、表面と裏面の設定電流差が大きくなる。この
状態で電圧を印加すると設定電流の大きい面から小さい
面へ銅イオンが回り込み、コア基板の端部に金属銅が過
析出する場合がある。 (2)また、パネル状のコア基板の表面及び裏面の被め
っき部の面積が最適化されていたとしても、個々の電子
部品用多層配線基板の配置等の関係でパネル内で場所に
よる被めっき部の面積のばらつきが発生する場合があ
る。例えば、パネルの中央部の電子部品用多層配線基板
が周辺部の電子部品用多層配線基板よりも析出過多にな
ったりする。 (3)パネル内での配線膜厚のばらつきが大きい場合
は、電気信号伝達の性能低下に繋がる電子部品用多層配
線基板が発生するだけでなく、絶縁樹脂層の膜厚ばらつ
きを引き起こし、更に性能低下の電子部品用多層配線基
板を増加させる。本発明は、かかる事情に鑑みてなされ
たものであって、電解銅めっきの厚みのばらつきを少な
くして電気信号伝達の性能低下を防止し、絶縁樹脂層の
膜厚ばらつきを少なくして電子部品用多層配線基板とし
ての性能低下を防止した電子部品用多層配線基板の製造
方法を提供することを目的とする。
【0006】
【課題を解決するための手段】前記目的に沿う第1の発
明に係る電子部品用多層配線基板の製造方法は、表裏に
異なる面積で被めっき部を有するコア基板を中心にし、
その両側に第1、第2のアノード電極を配置して電解銅
めっきを行い、各層の配線パターンを形成する電子部品
用多層配線基板の製造方法において、コア基板の被めっ
き部の面積の小さい側にコア基板とは別の第1の補助カ
ソード電極を配置し、コア基板の表裏のめっき厚みのば
らつきを緩和する。多数個の電子部品用多層配線基板か
らなるパネル状のコア基板の表面と裏面の被めっき部の
面積に差があっても、被めっき部の面積の小さい側のア
ノード電極はコア基板との電流値と第1の補助カソード
電極との電流値を必要とし、被めっき部の面積の大きい
面側のアノード電極に設定する電流値との差が小さいも
のとなるので、設定電流差による大きい面積側から小さ
い面積側への電流の回り込みがなくなり、コア基板の被
めっき部の面積の小さい側のめっき厚みのばらつきは緩
和され、厚みばらつきの少ないめっきが可能となり、電
気信号伝達の性能低下を防止し、電子部品用多層配線基
板としての性能低下を防止できる。
【0007】ここで、コア基板の被めっき部の面積の大
きい側に、更に別の第2の補助カソード電極を配置し、
第1、第2の補助カソード電極の電流を調整して、コア
基板の表裏のめっき厚みのばらつきを緩和してもよい。
これにより、パネル状のコア基板の表面と裏面の被めっ
き部の面積に差があっても、第1、第2の補助カソード
電極の電流の調整により、被めっき部の面積の大きい面
側から小さい面側へ銅イオンが回り込むのを制御でき、
コア基板のめっき厚みのばらつきを低減できる。
【0008】前記目的に沿う第2の発明に係る電子部品
用多層配線基板の製造方法において、表裏に被めっき部
を有するコア基板を中心にし、その両側に第1、第2の
アノード電極を配置して電解銅めっきを行い、各層の配
線パターンを形成する電子部品用多層配線基板の製造方
法において、コア基板の被めっき部の電流が集中する部
分の正面側に、更に別の電極を配置し、コア基板から別
の電極に電流を流して、コア基板のめっき厚みのばらつ
きを緩和する。パネル状のコア基板の面内に被めっき部
の面積のばらつきが発生した場合、配線パターン密度が
小さい部分は電流密度が大きくなってめっき厚みが厚く
なり、配線パターン密度が大きい部分は電流密度が小さ
くなってめっき厚みが薄くなるが、電流が集中する個所
に別の電極を配置することによって、コア基板から別の
電極に電流が流れるので、逆にコア基板から別の電極に
めっきを行うこととなり、コア基板の厚くなった部分の
めっき厚みを薄くすることができ、厚みばらつきの少な
いめっきが可能であり、電気信号伝達の性能低下を防止
し、電子部品用多層配線基板としての性能低下を防止す
ることができる。
【0009】
【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態について説明し、本
発明の理解に供する。ここに、図1は本発明の一実施の
形態に係る電子部品用多層配線基板の製造方法により製
造された電子部品用多層配線基板の部分拡大断面図、図
2は同電子部品用多層配線基板の製造方法に適用される
電解銅めっきの説明図、図3は同電子部品用多層配線基
板の製造方法に適用される変形例に係る電解銅めっきの
説明図、図4は同電子部品用多層配線基板の製造方法に
適用される他の変形例に係る電解銅めっきの説明図、図
5は同電子部品用多層配線基板の製造方法の工程を説明
する部分拡大断面図、図6は実施例における銅めっき厚
みの測定箇所を示す説明図である。
【0010】まず、図1に示すように、本発明の一実施
の形態に係る電子部品用多層配線基板の製造方法により
製造される電子部品用多層配線基板11は、例えば、ポ
リイミド系、ガラスエポキシ系等の絶縁樹脂で形成さ
れ、その決められた位置にはスルーホール13が形成さ
れたコア基板12の上下両面に無電解銅めっき及び、電
解銅めっきによって配線パターン14が形成されてい
る。また、スルーホール13の内周面には、無電解銅め
っきと電解銅めっきからなるスルーホール導体15が導
通するように形成されている。そして、スルーホール導
体15の中空部にはエポキシ等の孔埋め樹脂16が充填
されている。
【0011】コア基板12両面の配線パターン14上に
は、第1の絶縁樹脂層17が形成され、この第1の絶縁
樹脂層17の所定位置にはフォトリソグラフィ法等で第
1のビアホール18が形成されている。この第1の絶縁
樹脂層17の表面と第1のビアホール18とには、無電
解銅めっき及び電解銅めっきにより第1の配線パターン
19と第1のビア導体20が形成され、コア基板12上
の配線パターン14と第1の絶縁樹脂層17上の第1の
配線パターン19とが第1のビア導体20を介して電気
的に接続されている。さらに上層を積層するには、第1
の配線パターン19上に、第2の絶縁樹脂層21が形成
され、この第2の絶縁樹脂層21の所定位置にフォトリ
ソグラフィ法等で第2のビアホール23が形成され、無
電解銅めっき及び電解銅めっきにより第2の配線パター
ン22と第2のビア導体24が形成されている。なお、
コア基板12には多数個の電子部品用多層配線基板11
が形成されており、製造工程ではパネル状の基板として
取り扱われて、最終工程で切断されて、個々の電子部品
用多層配線基板11としている。
【0012】次に、図2を参照して、本発明の一実施の
形態に係る電子部品用多層配線基板の製造方法に適用さ
れる電解銅めっきの形成方法について説明する。この電
解銅めっきは、電子部品用多層配線基板11の各層の配
線パターン14、19、22を形成するために行われ
る。先ず、無電解銅めっきが施され、表裏面の被めっき
部の面積が異なる(ここでは、a面側の被めっき部の面
積をb面側より小さく設定している)コア基板12をカ
ソード電極として配置する。コア基板12を中心にし
て、その両側に銅板や銅ボール等からなる銅部材を用い
た第1、第2のアノード電極31、32を配設し、更
に、コア基板12の被めっき部の面積が小さいa面側
に、第2のアノード電極32を中心にして、コア基板1
2と対向する第1の補助カソード電極33を配設する。
この第1の補助カソード電極33はモニター用のパネル
状のコア基板からなる。
【0013】そして、表裏面それぞれの被めっき部の面
積に見合った電流値を設定し、電圧を印加することで、
被めっき部に金属銅を析出させる。この電流値の設定
は、コア基板12と第1のアノード電極31との間の第
1の直流電源装置34を大きい電流値とし、コア基板1
2と第2のアノード電極32の間の第2の直流電源装置
35を小さい電流値としている。そして、第1の補助カ
ソード電極33と第2のアノード電極32の間の第1の
補助直流電源装置36は、第2の直流電源装置35の電
流値よりさらに小さい電流値を設定しているが、第2の
アノード電極32によって、コア基板12と第1の補助
カソード電極33の被めっき部に金属銅を析出させるた
めに、第1の直流電源装置34の電流値と、第2の直流
電源装置35及び第1の補助直流電源装置36の和の電
流値との間の差は小さいものとなる。
【0014】このような電流値の設定により、コア基板
の両面の被めっき部の面積に差があってもコア基板12
の被めっき部の面積の小さい側に第1の補助カソード電
極33を設けることで、第1の補助カソード電極33の
銅めっき分を考慮して、第2の直流電源装置35及び第
1の補助直流電源装置36の和の電流値を下げるのを抑
えることができる。第1のアノード電極31と第2のア
ノード電極32にかける電流値の差を少なくできるので
設定電流の大きい側のアノード電極から被めっき部の面
積の小さい面への銅イオンの回り込みが解消でき、めっ
き厚みのばらつきの少ない各層の配線パターン14、1
9、22を形成することができる。なお、電解銅めっき
に使用されるめっき浴37は、通常のピロリン酸銅浴、
硫酸銅浴等が使用される。
【0015】次に、図3を参照して、本発明の一実施の
形態に係る電子部品用多層配線基板の製造方法に適用さ
れる電解銅めっきの変形例について説明する。この電解
銅めっき方法は、図2を参照して説明した電解銅めっき
において、更にコア基板12の被めっき部の面積の大き
いb面側に、第1のアノード電極31を中心にしてコア
基板12と対向する第2の補助カソード電極38を配設
する。この第2の補助カソード電極38は、銅めっきが
可能なモニター用のパネル状のコア基板からなる。
【0016】そして、コア基板12の表裏面それぞれの
被めっき部の面積に見合った電流値を設定し、電圧を印
加することで、被めっき部に金属銅を析出させる。この
電流値の設定は、コア基板12と第1のアノード電極3
1との間の第1の直流電源装置34を大きい電流値と
し、コア基板12と第2のアノード電極32の間の第2
の直流電源装置35を小さい電流値とし、第1の補助カ
ソード電極33と第2のアノード電極32の間の第1の
補助直流電源装置36をさらに小さい電流値にを設定し
ている。そして、更に、第1のアノード電極31と第2
の補助カソード電極38の間の第2の補助直流電源装置
39の電流値を、第1の補助直流電源装置36の電流値
との調整用にし、相互の電流値を調整して最適に設定す
ることで、コア基板12の表裏のめっき厚みのばらつき
を更に少なくしている。
【0017】なお、本実施の形態では、第1の補助カソ
ード電極33、第2の補助カソード電極38を第1のア
ノード電極31あるいは、第2のアノード電極32を中
心にして、コア基板12と対向して配設しているが、コ
ア基板12と第1のアノード電極31あるいは、第2の
アノード電極32の間に配設してもよい。また、第1の
補助カソード電極又は、第2の補助カソード電極は複数
箇所に配設してもよい。
【0018】次いで、図4を参照して、本発明の一実施
の形態に係る電子部品用多層配線基板の製造方法に適用
される電解銅めっきの他の変形例について説明する。カ
ソード電極として表裏面に無電解銅めっき層を施した被
めっき部を有するコア基板12を配設し、コア基板12
を中心にして、その両側に銅板や銅ボール等からなる銅
部材を用いた第1、第2のアノード電極40、41を配
設する。更に、コア基板12の配線パターン密度が小さ
くて電流が集中する部分(ここでは、図4に示すc部
分)の正面側で、コア基板12と第1のアノード電極4
0との間に別の電極42を配設し、コア基板12から別
の電極42に電流が流れるようにしている。コア基板1
2と第1、第2のアノード電極40、41の間には、コ
ア基板12のそれぞれの面の被めっき部の面積に見合っ
た電流値を設定し、第1、第2の直流電源装置43、4
4で電圧を印加することで、被めっき部に金属銅を析出
させている。
【0019】コア基板12の被めっき部の電流が集中す
る部分は、めっき厚みが厚くなるが、コア基板12の被
めっき部の電流が集中する部分の正面側に設けられた別
の電極42とコア基板12との間の第3の直流電源装置
45で、コア基板12から別の電極42に電流を流すこ
とで、コア基板12の電流が集中し厚くなった銅を取っ
て、別の電極42に銅めっきの析出をさせている。従っ
て、コア基板12の面内の配線パターンの面積にばらつ
きがあっても、めっき厚みのばらつきの少ない配線パタ
ーンを形成することができる。
【0020】なお、別の電極42は、パネル状のコア基
板12の被めっき部の面積のばらつきによってコア基板
12の両面側及び/又は片面側で複数箇所配設してもよ
い。電解銅めっきに使用されるめっき浴46は、通常の
ピロリン酸銅浴、硫酸銅浴等が使用される。
【0021】次に、図5を参照して、本発明の一実施の
形態に係る電子部品用多層配線基板の製造方法について
工程順に詳細に説明する。 (1)コア基板、配線パターンの形成 まず、ガラスエポキシ等からなるコア基板12にスルー
ホール13を形成し、このコア基板12の上下両面とス
ルーホール13の内周面に、無電解銅めっきを施し、こ
の無電解銅めっき上に、例えば有機フィラー含有のエポ
キシ系感光性樹脂から成るドライフィルムを貼着し、こ
のドライフィルム上にパターンマスクを密着させ、紫外
線で露光し、現像するフォトリソグラフィ法で開口部を
形成し、次いで、開口部に電解銅めっきを施す。その
後、ドライフィルムを除去し、エッチングして、露出し
ている無電解銅めっきを除去することで、無電解銅めっ
き及び電解銅めっきから成る配線パターン14や、スル
ーホール導体15を形成する。その後、スルーホール導
体15の空洞部に、エポキシ等の孔埋め樹脂16を充填
する。この電解銅めっきは前述した電解銅めっき方法の
いずれか(図2〜図4参照)を適用する。
【0022】(2)感光性絶縁樹脂の塗布 配線パターン14層上にスクリーン印刷やロールコータ
ー等により感光性絶縁樹脂を塗布し、例えば、55℃で
15分間乾燥する。この感光性絶縁樹脂の塗布、乾燥は
層間の絶縁性の十分な樹脂厚み、例えば30μmを得る
ために本実施の形態では、3回繰り返して行った。ま
た、配線パターン14と第1の絶縁樹脂層17との密着
性を向上させる目的で配線パターン14上に針状めっき
(インタープレートめっき)例えば、Cu−Ni−P針
状無電解めっきを施し、表面粗化をしてもよい。さら
に、表面粗化された表面に厚さ0.5μm程度の置換S
nめっきを施してもよい。
【0023】(3)ビア形成 第1の絶縁樹脂層17層上にガラス板からなるパターン
マスクを密着させ、例えば、600mj/cm2 の紫外
線で露光し、現像することで第1のビアホール18を形
成し、次いで、紫外線キュア、熱キュアを行い、硬化さ
せて、第1のビアホール18を有する第1の絶縁樹脂層
17を形成する。
【0024】(4)無電解銅めっき、ドライフィルムレ
ジスト、及び、電解銅めっき形成 次に、第1の絶縁樹脂層17表面をクロム酸、過マンガ
ン酸等で粗化し、Pd等の触媒を付与した後、無電解銅
めっきを施す。次いで、この無電解銅めっき層25上に
感光性絶縁樹脂層、例えば、感光性のドライフィルムレ
ジスト26(日本合成化学製NIT−240)をラミネ
ートし、パターンマスクを密着させ露光、現像し、ドラ
イフィルムレジスト26による開口部を形成する。その
後、無電解銅めっき層25を通して電流を流し、開口部
に電解銅めっき層27を形成する。この電解銅めっき層
27の形成方法においても、前述した電解銅めっき方法
のいずれか(図2〜図4参照)が適用できる。
【0025】(5)ドライフィルム剥離、無電解銅めっ
きエッチング その後、ドライフィルムレジスト26を除去し、エッチ
ングすることで、無電解銅メッキ層25のみの銅厚みの
薄い部分をエッチング除去し、無電解銅めっき層25と
電解銅めっき層27から第1の配線パターン19を形成
する。
【0026】次に、さらに多層にするために、上記と同
様の方法で、第1の配線パターン19と第2の配線パタ
ーン22とを接続するための第2のビアホール23形成
用の感光性絶縁樹脂層を形成する。その後、パターンマ
スクを密着させ、紫外線で露光し、現像することで第2
のビアホール23を形成し、次いで、紫外線キュア、熱
キュアを行い、硬化させて、第2のビアホール23を有
する第2の絶縁樹脂層21を形成する。
【0027】そして、第2の絶縁樹脂層21表面に無電
解銅めっきを施し、次いで、この無電解銅めっき上にド
ライフィルム等で感光性絶縁樹脂層を形成し、パターン
マスクを密着させ露光、現像し、ドライフィルムレジス
トによる開口部を形成する。そして、無電解銅めっき層
を通して電流を流し、開口部に電解銅めっき層を形成す
る。ここでも、前述の電解銅めっきの形成方法のいずれ
か(図2〜図4参照)が適用できる。その後、感光性ド
ライフィルムレジストを除去し、エッチングすること
で、無電解銅めっき層のみの銅厚みの薄い部分をエッチ
ング除去し、無電解銅めっきと電解銅めっきから成る第
2の配線パターン22を形成する。なお、本実施の形態
では、絶縁樹脂層の積層数を2層としたが、1層又は3
層以上あってもよい。また、本実施の形態では、ビルド
アップ法による多層配線基板での電解銅めっきで説明し
たが、一般的なBGA(Ball Grid Array )タイプの多
層プリント配線基板等の樹脂基板に銅配線を形成する場
合の電解銅めっきにも採用できることは言うまでもな
い。
【0028】
【実施例】本発明者は、本発明に係る電子部品多層配線
基板の製造方法により製造された電解銅めっきの厚みを
測定した。比較例として従来方法での電解銅めっきの厚
みを測定した。コア基板の大きさは、405×500m
mで、被めっき部の面積は、大きい面が13.6dm2
小さい面が6.0dm2 であった。本発明の設定電流は
両面とも34.5A(電流密度1.7A/dm2 )で電
解銅めっきを行った。従来方法である比較例の設定電流
は、被めっき部の面積の大きい面に53.5A(電流密
度2.0A/dm2 )、小さい面に16.2A(電流密
度1.3A/dm2 )で電解銅めっきを行った。それぞ
れの電解銅めっきの厚みの測定結果を表1に示す。な
お、測定を行った測定箇所は図6に示すように、14列
12行に区分した中からサンプリングしている。この測
定結果は、実施例におけるめっき厚みのばらつき(σ:
標準偏差)が小さいことを示している。
【0029】
【表1】
【0030】
【発明の効果】請求項1、2記載の電子部品用多層配線
基板の製造方法においては、コア基板の被めっき部の面
積の小さい側にコア基板とは別の第1の補助カソード電
極を配置し、コア基板の表裏のめっき厚みのばらつきを
緩和したので、電子部品用多層配線基板の表面と裏面の
被めっき部の面積差があっても、厚みばらつきの少ない
めっきが可能である。従って、電気信号伝達の性能低下
を防止し、電子部品用多層配線基板としての性能低下を
防止する。特に、請求項2記載の電子部品用多層配線基
板の製造方法においては、コア基板の被めっき部の面積
の大きい側に、更に別の第2の補助カソード電極を配置
し、第1、第2の補助カソード電極の電流を調整して、
コア基板の表裏のめっき厚みのばらつきを緩和したの
で、被めっき部の面積の大きい面側のアノード電極から
被めっき部の面積の小さい側への銅イオンの回り込みを
制御でき、めっき厚みのばらつきの少ないめっきが可能
となり、電気信号伝達の性能低下を防止し、電子部品用
多層配線基板としての性能低下を防止する。請求項3記
載の電子部品用多層配線基板の製造方法においては、コ
ア基板の被めっき部の電流が集中する部分の正面側に、
更に別の電極を配置し、コア基板から別の電極に電流を
流して、コア基板のめっき厚みのばらつきを緩和したの
で、電子部品用多層配線基板の被めっき部の面積の面内
ばらつきが発生した場合であっても、厚みばらつきの少
ないめっきが可能である。従って、電気信号伝達の性能
低下を防止し、電子部品用多層配線基板としての性能低
下を防止する。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る電子部品用多層配
線基板の製造方法により製造された電子部品用多層配線
基板の部分拡大断面図である。
【図2】同電子部品用多層配線基板の製造方法に適用さ
れる電解銅めっきの説明図である。
【図3】同電子部品用多層配線基板の製造方法に適用さ
れる変形例に係る電解銅めっきの説明図である。
【図4】同電子部品用多層配線基板の製造方法に適用さ
れる他の変形例に係る電解銅めっきの説明図である。
【図5】同電子部品用多層配線基板の製造方法の工程を
説明する部分拡大断面図である。
【図6】実施例における銅めっき厚みの測定箇所を示す
説明図である。
【図7】従来の電子部品用多層配線基板の製造方法に適
用される電解銅めっきの説明図である。
【符号の説明】
11:電子部品用多層配線基板、12:コア基板、1
3:スルーホール、14:配線パターン、15:スルー
ホール導体、16:孔埋め樹脂、17:第1の絶縁樹脂
層、18:第1のビアホール、19:第1の配線パター
ン、20:第1のビア導体、21:第2の絶縁樹脂層、
22:第2の配線パターン、23:第2のビアホール、
24:第2のビア導体、25:無電解銅めっき層、2
6:ドライフィルムレジスト、27:電解銅めっき層、
31:第1のアノード電極、32:第2のアノード電
極、33:第1の補助カソード電極、34:第1の直流
電源装置、35:第2の直流電源装置、36:第1の補
助直流電源装置、37:めっき浴、38:第2の補助カ
ソード電極、39:第2の補助直流電源装置、40:第
1のアノード電極、41:第2のアノード電極、42:
電極、43:第1の直流電源装置、44:第2の直流電
源装置、45:第3の直流電源装置、46:めっき浴

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 表裏に異なる面積で被めっき部を有する
    コア基板を中心にし、その両側に第1、第2のアノード
    電極を配置して電解銅めっきを行い、各層の配線パター
    ンを形成する電子部品用多層配線基板の製造方法におい
    て、前記コア基板の被めっき部の面積の小さい側に前記
    コア基板とは別の第1の補助カソード電極を配置し、前
    記コア基板の表裏のめっき厚みのばらつきを緩和したこ
    とを特徴とする電子部品用多層配線基板の製造方法。
  2. 【請求項2】 請求項1記載の電子部品用多層配線基板
    の製造方法において、前記コア基板の被めっき部の面積
    の大きい側に、更に別の第2の補助カソード電極を配置
    し、前記第1、第2の補助カソード電極の電流を調整し
    て、前記コア基板の表裏のめっき厚みのばらつきを緩和
    したことを特徴とする電子部品用多層配線基板の製造方
    法。
  3. 【請求項3】 表裏に被めっき部を有するコア基板を中
    心にし、その両側に第1、第2のアノード電極を配置し
    て電解銅めっきを行い、各層の配線パターンを形成する
    電子部品用多層配線基板の製造方法において、前記コア
    基板の被めっき部の電流が集中する部分の正面側に、更
    に別の電極を配置し、前記コア基板から前記別の電極に
    電流を流して、前記コア基板のめっき厚みのばらつきを
    緩和したことを特徴とする電子部品用多層配線基板の製
    造方法。
JP2000204044A 2000-07-05 2000-07-05 電子部品用多層配線基板の製造方法 Pending JP2002020897A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000204044A JP2002020897A (ja) 2000-07-05 2000-07-05 電子部品用多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000204044A JP2002020897A (ja) 2000-07-05 2000-07-05 電子部品用多層配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2002020897A true JP2002020897A (ja) 2002-01-23

Family

ID=18701370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000204044A Pending JP2002020897A (ja) 2000-07-05 2000-07-05 電子部品用多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2002020897A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7854829B2 (en) 2006-07-04 2010-12-21 Tdk Corporation Method of plating and method of manufacturing a micro device
JP2017115221A (ja) * 2015-12-25 2017-06-29 住友電工プリントサーキット株式会社 プリント配線板用めっき装置及びプリント配線板の製造方法
JP2020139197A (ja) * 2019-02-28 2020-09-03 住友金属鉱山株式会社 フレキシブル基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7854829B2 (en) 2006-07-04 2010-12-21 Tdk Corporation Method of plating and method of manufacturing a micro device
JP2017115221A (ja) * 2015-12-25 2017-06-29 住友電工プリントサーキット株式会社 プリント配線板用めっき装置及びプリント配線板の製造方法
JP2020139197A (ja) * 2019-02-28 2020-09-03 住友金属鉱山株式会社 フレキシブル基板の製造方法
JP7273361B2 (ja) 2019-02-28 2023-05-15 住友金属鉱山株式会社 フレキシブル基板の製造方法

Similar Documents

Publication Publication Date Title
EP2647267B1 (en) Method for manufacturing printed circuit board
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
EP3557957B1 (en) Wiring substrate, multilayer wiring substrate, and method for manufacturing wiring substrate
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
JP5576547B2 (ja) 配線基板の製造方法
JP4388611B2 (ja) 銅被膜からなる配線を有するプリント配線板およびその製造方法、並びに銅被膜からなる回路を有する回路板
US6629366B1 (en) Method of producing a multilayer wiring board
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JP5432800B2 (ja) 配線基板の製造方法
JPH09312471A (ja) 多層配線板及びその製造方法
JP2002020897A (ja) 電子部品用多層配線基板の製造方法
JPH05327224A (ja) 多層配線基板の製造方法及びその製造方法で製造される多層配線基板
JPH09181445A (ja) プリント配線板の製造方法
JP4089198B2 (ja) 半導体装置用基板の製造方法
JP2005197648A (ja) 電解めっきを利用した配線基板の製造方法
JP2005136282A (ja) 多層配線基板及びその製造方法
JP2001332864A (ja) 電子部品用多層配線基板及びその製造方法
TWI690249B (zh) 微細層間線路結構及其製法
JP3815431B2 (ja) 半導体装置用テープキャリアおよびその製造方法
JP5028717B2 (ja) 半導体装置用多層配線基板の製造方法
JPH06112628A (ja) 配線パターンを有する回路基板の製造方法
TWI621379B (zh) 電路板及其製造方法
KR101987359B1 (ko) 인쇄회로기판 및 그의 제조 방법
CN117177481A (zh) 多层线路板及其制作方法
JP2000332417A (ja) 多層プリント基板のビア形成方法