JP3815431B2 - 半導体装置用テープキャリアおよびその製造方法 - Google Patents

半導体装置用テープキャリアおよびその製造方法 Download PDF

Info

Publication number
JP3815431B2
JP3815431B2 JP2002368857A JP2002368857A JP3815431B2 JP 3815431 B2 JP3815431 B2 JP 3815431B2 JP 2002368857 A JP2002368857 A JP 2002368857A JP 2002368857 A JP2002368857 A JP 2002368857A JP 3815431 B2 JP3815431 B2 JP 3815431B2
Authority
JP
Japan
Prior art keywords
semiconductor device
tape carrier
conductive layer
metal conductive
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002368857A
Other languages
English (en)
Other versions
JP2004200520A (ja
Inventor
亮 松浦
聡 珍田
一宜 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2002368857A priority Critical patent/JP3815431B2/ja
Publication of JP2004200520A publication Critical patent/JP2004200520A/ja
Application granted granted Critical
Publication of JP3815431B2 publication Critical patent/JP3815431B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置用テープキャリアおよびその製造方法に関し、特に、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型のパッケージに好適な半導体装置用テープキャリアおよびその製造方法に関するものである。
【０００２】
【従来の技術】
電子機器の小型化、高密度化に伴い、ＢＧＡ型パッケージのはんだボールの狭ピッチ化、小径化が進んでいる。はんだボールの脱落や破損等は、はんだボールの小径化に伴いより大きな問題となってきている。ＢＧＡ型パッケージのはんだボールの信頼性向上の一手段として、ＢＧＡ型パッケージのインターポーザとして用いられる配線板のはんだボール搭載用ブラインドビアに、所定の厚みの導電層を形成することが提案されている。導電層の形成には、導電性ペーストのような導電材料を充填する方法、また、電解めっきによりブランドビア内に金属導電層を形成する方法が知られている（例えば、特許文献１）。
【０００３】
【特許文献１】
特開平１０−０４１３５６号公報
【０００４】
【発明が解決しようとする課題】
電解めっきにより作られた金属導電層は、導電性ペースト等の充填により形成する場合に比較して導電性が高く、微細なブラインドビアにも適用できる利点がある。また、電解時間の長短によって導電金属層の厚みを変更できるため、金属導電層の厚みの自由度も高い。
【０００５】
しかしながら、電解めっきによる場合、各ビア毎の電流分布が異なるとめっきの析出速度にばらつきが生じ、ビア毎のめっき厚を均一にすることが難しいという点が課題となっており、めっき厚の均一性を高めることが要求されている。また、絶縁層と導電層の熱膨張係数の違いや製造途中での応力発生等により、配線板に反りが発生する問題があり、後工程での不良や寸法精度低下の原因となる。
【０００６】
本発明は上記に基づいてなされたもので、その目的とするところは、各ブラインドビア内の金属導電層のめっき厚の均一性を高めることができ、しかもテープキャリアに反りが発生しにくい半導体装置用テープキャリアおよびその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明は、片面に複数の配線パターンが形成された絶縁テープ基材の他面に、内部に電解めっきにより金属導電層が形成されたブラインドビアを複数個有する半導体装置用テープキャリアにおいて、前記ブラインドビアの周囲に、内部に電解めっきにより金属導電層が形成された開口部を有することを特徴とする半導体装置用テープキャリアを提供する。
【０００８】
また、本発明は、ブラインドビアとなる孔を複数個と、このブラインドビアとなる複数の孔の周囲に開口部となる孔が形成された絶縁テープ基材の片面に、銅箔とマスキングテープを順次貼り合わせ、そのテープ材を電解めっき液中に浸漬して前記銅箔に通電することにより、ブラインドビア内部に電解めっきにより金属導電層を形成すると同時に開口部内部に電解めっきにより金属導電層を形成することを特徴とする半導体装置用テープキャリアの製造方法を提供する。
【０００９】
【発明の実施の形態】
添付図面を参照しながら本発明の半導体装置用テープキャリアおよびその製造方法の実施の形態について説明する。
【００１０】
図１は、本発明の半導体装置用テープキャリアの一実施の形態の説明図であり、絶縁層側から見た図面である。１は絶縁層であり、絶縁層１には、ブラインドビア３と、ブラインドビア３の周囲に形成された開口部４が設けられている。なお、ブラインドビア３および開口部４の内部には図示はされていないが後述する金属導電層が電解めっきにより形成されている。
【００１１】
ブラインドビア３へ電解めっきを行う場合、開口部４が存在しないときは、外周部に位置するブランドビア３に電流が集中して析出速度が大きくなり、めっき厚が他の部分よりも大きくなってしまうという問題が発生していたが、本発明のように、ブラインドビア３の周囲に開口部４を形成し、しかも開口部４にも電解めっきを行うことで、ブラインドビア３に対しては均一なめっき厚を行うことが可能となる。
【００１２】
一般に、ブラインドビア３は、図１に示すように、整列配置されたものが複数個配置されるが、その周辺に開口部４を形成することで電流集中が軽減され、金属導電層の厚みの均一化を図ることができる。また、内部に金属導電層が形成された開口部４が配列されることで絶縁層の剛性が高められ、半導体装置用テープキャリアの反りの発生を抑制できるという効果も同時に達成される。
【００１３】
図２は、本発明の半導体装置用テープキャリアの製造方法の一実施の態様の説明図である。
【００１４】
まず、（ａ）に示すように、絶縁層１にブラインドビアおよび開口部となる孔２をプレス加工により形成する。
【００１５】
（ｂ）に示すように、絶縁層１に銅箔５をラミネートし、ブラインドビア３および開口部４を形成する。
【００１６】
（ｃ）に示すように、銅箔５の表面にマスキングテープ６をラミネートする。
【００１７】
（ｄ）に示すように、テープ材をめっき液中に浸漬して銅箔５に通電し、ブラインドビア３および開口部４に金属導電層７を析出させる。
【００１８】
（ｅ）に示すように、マスキングテープ６を剥離して銅箔５を露出させる。
【００１９】
（ｆ）に示すように、銅箔５の表面にエッチング用レジスト８を塗布し、露光、現像を行うことにより、（ｇ）に示すような配線パターン９を形成する。
【００２０】
最後に、（ｈ）に示すように、エッチング用レジスト８を剥離して半導体装置用テープキャリアを得る。
【００２１】
（実施例）
厚さ５０μｍのポリイミドテープに厚さ１２μｍの接着剤を塗布した絶縁テープ基材（絶縁層）に、金型を用いてＢＧＡパッケージのはんだボール搭載位置に相当する場所に直径３００μｍの貫通孔を複数個形成すると同時に、この貫通孔の周囲に幅１００μｍ、長さ４００μｍの貫通孔を複数個形成した。続いて、厚さ１８μｍの銅箔を貼り合わせて貫通孔の一方を塞ぎ、直径３００μｍのブラインドビアおよび幅１００μｍ、長さ４００μｍの開口部を形成した。ブラインドビアは等間隔に整列配置し、その周囲を開口部が取り囲むようにした。銅箔の全表面を覆うようにマスキングテープを貼り合わせ、この状態で硫酸銅めっき液中に浸漬し、陰極電流密度５Ａ／ｃｍ２で２７分間電解銅めっきを行い、ブラインドビア内と開口部内に３０μｍ厚の銅めっき層（金属導電層）を形成した。その後、マスキングテープを剥し、銅箔面にエッチング用の感光性液体レジストを厚さ３μｍで塗布し、配線パターンのマスクを用いて配線パターンを形成し、液体レジストをアルカリ性のレジスト剥離液で除去し、目的とする半導体装置用テープキャリアを得た。
【００２２】
図３および図４は、それぞれ、本発明の半導体装置用テープキャリアの他の実施の形態を示したもので、図３は、ブラインドビア３の周囲を円形の開口部１０で取り囲んだもの、図４は、ブラインドビア３の周囲を長方形の開口部４４で連続的に取り囲んだものである。
【００２３】
【発明の効果】
以上説明してきた通り、本発明は、内部に電解めっきにより金属導電層が形成されたブラインドビアを複数個有する半導体装置用テープキャリアにおいて、前記ブラインドビアの周囲に、内部に電解めっきにより金属導電層が形成された開口部を有する半導体装置用テープキャリアを提供するものであり、これによって、各ブランドビア内の金属導電層のめっき厚の均一性を高めることができ、しかもテープキャリアに反りが発生しにくい半導体装置用テープキャリアを実現できるようになる。
【図面の簡単な説明】
【図１】本発明の半導体装置用テープキャリアの一実施の形態の説明図。
【図２】本発明の半導体装置用テープキャリアの製造方法の一実施の形態の説明図。
【図３】本発明の半導体装置用テープキャリアの他の実施の形態の説明図。
【図４】本発明の半導体装置用テープキャリアの他の実施の形態の説明図。
【符号の説明】
１：絶縁層
２：孔
３：ブラインドビア
４：開口部
５：銅箔
６：マスキングテープ
７：金属導電層
８：レジスト
９：配線パターン

Claims (5)

  1. 片面に複数の配線パターンが形成された絶縁テープ基材の他面に、内部に電解めっきにより金属導電層が形成されたブラインドビアを複数個有する半導体装置用テープキャリアにおいて、前記ブラインドビアの周囲に、内部に電解めっきにより金属導電層が形成された開口部を有することを特徴とする半導体装置用テープキャリア。
  2. 前記ブラインドビアは、その複数個が整列配置されている請求項１記載の半導体装置用テープキャリア。
  3. 前記ブラインドビア内に形成された金属導電層と前記開口部に形成された金属導電層とは、同時に電解めっきにより形成されたものである請求項１記載の半導体装置用テープキャリア。
  4. ブラインドビアとなる孔を複数個と、このブラインドビアとなる複数の孔の周囲に開口部となる孔が形成された絶縁テープ基材の片面に、銅箔とマスキングテープを順次貼り合わせ、そのテープ材を電解めっき液中に浸漬して前記銅箔に通電することにより、ブラインドビア内部に電解めっきにより金属導電層を形成すると同時に開口部内部に電解めっきにより金属導電層を形成することを特徴とする半導体装置用テープキャリアの製造方法。
  5. 前記ブラインドビアとなる孔は、その複数個が整列配置されている請求項４記載の半導体装置用テープキャリアの製造方法。
JP2002368857A 2002-12-19 2002-12-19 半導体装置用テープキャリアおよびその製造方法 Expired - Fee Related JP3815431B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002368857A JP3815431B2 (ja) 2002-12-19 2002-12-19 半導体装置用テープキャリアおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002368857A JP3815431B2 (ja) 2002-12-19 2002-12-19 半導体装置用テープキャリアおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2004200520A JP2004200520A (ja) 2004-07-15
JP3815431B2 true JP3815431B2 (ja) 2006-08-30

Family

ID=32765311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002368857A Expired - Fee Related JP3815431B2 (ja) 2002-12-19 2002-12-19 半導体装置用テープキャリアおよびその製造方法

Country Status (1)

Country Link
JP (1) JP3815431B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4150930B2 (ja) * 2004-10-21 2008-09-17 日立電線株式会社 半導体装置用両面配線テープキャリアの製造方法

Also Published As

Publication number Publication date
JP2004200520A (ja) 2004-07-15

Similar Documents

Publication Publication Date Title
CN101112141B (zh) 多层印刷线路板
US5081562A (en) Circuit board with high heat dissipations characteristic
KR100688864B1 (ko) 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법
TWI413461B (zh) 佈線板之製造方法
CN101404259A (zh) 配线板、半导体设备以及制造配线板和半导体设备的方法
JPH0378795B2 (ja)
JP2016072398A (ja) 配線基板
CN101107892B (zh) 多层印刷线路板
US9736945B2 (en) Printed wiring board
JP2013140955A (ja) 部品組込み型印刷回路基板及びその製造方法
JP5432800B2 (ja) 配線基板の製造方法
JP3815431B2 (ja) 半導体装置用テープキャリアおよびその製造方法
JP4051273B2 (ja) 配線基板及び配線基板の製造方法
JP3770895B2 (ja) 電解めっきを利用した配線基板の製造方法
US9837342B2 (en) Multilayer wiring board and method for manufacturing same
JP2023045568A (ja) 配線基板及び配線基板の製造方法
JP2001156453A (ja) プリント配線板における埋め込みヴィアの形成方法
TWI418275B (zh) 電路板線路導電結構之製造方法
JPH01145891A (ja) ハンダバンプ付き回路基板の製造方法
JP7412735B2 (ja) 半導体パッケージの製造方法
JPH04170036A (ja) 異方性導電膜の製造方法
JP2006054322A (ja) キャビティ構造プリント配線板とその製造方法及び実装構造
KR20110043898A (ko) 극미세 회로를 갖는 인쇄회로기판 제조 방법
US20040079643A1 (en) Method for manufacturing wiring substrates
Chinda et al. Investigation of high reliability micro bump plating technique on tape carrier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060529

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100616

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100616

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110616

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120616

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120616

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130616

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140616

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees