JP2006054322A - キャビティ構造プリント配線板とその製造方法及び実装構造 - Google Patents

キャビティ構造プリント配線板とその製造方法及び実装構造 Download PDF

Info

Publication number
JP2006054322A
JP2006054322A JP2004234909A JP2004234909A JP2006054322A JP 2006054322 A JP2006054322 A JP 2006054322A JP 2004234909 A JP2004234909 A JP 2004234909A JP 2004234909 A JP2004234909 A JP 2004234909A JP 2006054322 A JP2006054322 A JP 2006054322A
Authority
JP
Japan
Prior art keywords
cavity
wiring board
printed wiring
post
substrate surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004234909A
Other languages
English (en)
Other versions
JP4396839B2 (ja
Inventor
Kazuyuki Kawashima
和之 川嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2004234909A priority Critical patent/JP4396839B2/ja
Publication of JP2006054322A publication Critical patent/JP2006054322A/ja
Application granted granted Critical
Publication of JP4396839B2 publication Critical patent/JP4396839B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

【課題】プリント配線板の片面、または両面に、切削加工を行わずにキャビティを一括形成するとともに、任意の高さに銅ポストを形成するプリント配線板の製造方法を提供する。
【解決手段】電解めっき用のリード４が接続された外部端子２を有し、且つ表面に回路３を有するプリント配線板１の表面に剥離可能な樹脂を選択的に印刷し、加熱工程を経てキャビティの底面となる部分にめっきレジスト５を形成する。次に、めっきレジスト５を含むプリント配線板１の表面に感光性樹脂６を所定の厚さに塗布し、露光・現像により外部端子２上にポスト穴７、およびキャビティ８を形成した後、電解銅めっきにて外部端子２上に銅ポスト９を形成し、めっきレジスト５を除去する。
【選択図】図１

Description

本発明は、プリント配線板に関し、特にキャビティ構造を有するプリント配線板とその製造方法およびキャビティ構造を有する配線板を用いた実装構造に関する。
電子部品を実装するためのキャビティをプリント配線板に設けたキャビティ構造を有するプリント配線板が実用化されている。
キャビティ構造を持つプリント配線板の製造方法としては、キャビティ形成のため内部に配線を有する積層体をその表面から切削加工により所定の形状・深さまで削る手法が一般的である。そしてキャビティ底面と同じ面に形成された内部配線を外部の回路等に導く外部端子を表層に引き出す手段として、貫通スルーホールを用いる手段が一般的であった。しかし、切削加工によるキャビティの形成は、キャビティ底面となるべき深さにキャビティ内に実装する電子部品と接続するための回路が形成されている場合には、回路の表面が露出するまで切削により削り出す必要がある。キャビティ底面の回路幅を狭くすると切削時に回路を切断してしまうおそれが有り、キャビティ底面の回路幅の狭小化は制約を受け、高密度実装上問題がある。
また、貫通スルーホールによる表層への回路引き出しはプリン配線板の両面を使用することとなるため、高密度実装用のプリント配線板としては有効な手段ではない。
前者の問題に対処するため、例えば、特開平１０−０２２６４３号公報（特許文献１）は、ＮＣ加工機を用い、座繰り加工具とプリント配線板との接触を電気的に感知し、厳密なＺ軸方向の制御を行うことによりキャビティ底面の回路を切断しないよう切削加工する手法を開示している。この手法は、座繰り加工具とプリント配線板上の回路が僅かに触れただけでも電気的な感知が可能であり、前述の問題のある程度の解決が可能である。
しかし、この手法は、キャビティを１穴ずつ加工することになるため、量産性に優れた手段とはいえず製造コストに問題がある。また、キャビティ底面の回路幅が数十ミクロンとなった場合、座繰り加工具が僅かに触れただけでも回路が切断する可能性があるため、高密度実装用のプリント配線板には必ずしも有効ではない。
一方、表層への回路引き出し手段については、図７（ａ）に示すように非貫通スルーホール７１を用いる手法が一般的な解決方法と考えられる。プリント配線板の両面を使用することがなくなる他、図７（ｂ）に示すように無電解銅めっき７３で穴を埋めることにより、外部回路との接続用パッドとしてもつかえるので、モジュール基板等の高密度実装用プリント配線板に適した手法といえる。
しかし、非貫通スルーホールを無電解銅めっきで埋めるためには、高度なめっき技術を要し、且つリードタイムが長くなるため価格的な問題がある。また、無電解銅めっきによる穴埋めは穴の深さに限度があるため、ある一定の深さ（７０ミクロン程度）を超えた場合、図７（ｃ）に示すように複数段に非貫通スルーホール７３、７５を積まなければならず、大幅なコストアップを招く。さらに、仮に非貫通スルーホールの穴を埋めない場合、外部回路との接続の際、穴に閉じ込められた空気がボイドとなり、接続信頼性上問題が発生するため、図７（ｄ）に示すように非貫通スルーホール７１と外部接続用パッド７４をずらして配置する必要があり、実装面積を必要とし、高密度実装に有効な手段とはいえない。
キャビティ構造を持つプリント配線板の別の製造方法として、特開平７‐１５４０７３号公報（特許文献２）は、積層セラミック基板の形成過程でビアホール導体とキャビティとを形成する技術が開示されている。絶縁膜と絶縁膜上に形成した導体内部配線とからなる構造の上に絶縁膜を形成し、この絶縁膜を選択的に露光処理して、所定部位にキャビティとなる凹部とビアホール用の貫通凹部を形成する技術である。
同公報記載の技術は、切削加工によるキャビティの形成ではないので、切削加工に伴うキャビティ底面の配線導体切断の問題はなく、回路幅が小さくなってもキャビティ付きプリント配線板を形成することができると考えられるが、ビアホール用の貫通孔に導電性ペーストを充填しビアホール導体を形成するものであるため、貫通孔の径が小さい場合には、導電性ペーストの粘度のために貫通孔の内部に導電性ペーストが入り難くなり作業効率が悪化するのに加え、導電性ペーストが貫通孔全体に行き渡らず接続の信頼性に問題を生ずる可能性がある。このための高密度実装用のキャビティ付きプリント配線板としては問題があると考えられる。
特開平１０−０２２６４３号公報 特開平７‐１５４０７３号公報
本発明の目的は、高密度実装に適したキャビティを有するプリント配線板及びその製造方法並びにそのプリント配線板を用いた実装構造を提供することにある。
本発明によれば、キャビティを有するプリント配線基板の製造方法であって、基板面に形成されたプリント回路と外部端子とを有するプリント配線基板の前記プリント回路上に選択的にめっきレジストを形成する第１の工程と、前記めっきレジストの形成されたプリント配線基板に所定の厚みの感光性樹脂を塗布して露光・現像処理によって前記外部端子及びプリント回路上の前記感光性樹脂を除去し、ポスト穴及びキャビティを形成する第２の工程と、前記ポスト穴に銅ポストを形成する第３の工程と、前記プリント回路上の前記めっきレジストを除去する第４の工程とを含むことを特徴とするキャビティを有するプリント配線基板の製造方法が得られる。
本発明の実施形態によれば、前記第１の工程は、キャビティの底面となるプリント回路に剥離可能な樹脂を選択的に印刷工程と加熱工程とを含む。
前記プリント配線基板は外部端子と電気的に接続された電解メッキようのリードを有し、前記第３の工程は前記リードを用いて電解銅めっきによって前記銅ポストを形成する。
本発明によれば、また、キャビティを有するプリント配線基板の製造方法であって、基板面に形成されたプリント回路と外部端子とを有するプリント配線基板に感光性樹脂を塗布して露光・現像処理によって前記外部端子上の前記感光性樹脂を除去しポスト穴を形成する第１の工程と、前記ポスト穴に銅ポストを形成する第２の工程と、前記プリント回路上の前記感光性樹脂を選択的に露光・現像処理してキャビティを形成する第３の工程とを含むことを特徴とするキャビティを有するプリント配線基板の製造方法が得られる。
本発明の実施形態によれば、前記プリント配線基板は外部端子と電気的に接続された電解メッキ用のリードを有し、前記第２の工程は前記リードを用いて電解銅めっきによって前記銅ポストを形成する。
さらに、本発明のよれば、基板面に形成されたプリント回路と外部端子とを有するプリント配線基板と、前記外部端子の面上に形成され前記基板面から垂直方向に伸びる金属材料のポストと、前記基板面にキャビティ形状を規制するともに前記ポストの形状を規制する絶縁部材とを含むことを特徴とするキャビティを有するプリント配線基板が得られる。
本発明の実施形態のよれば、前記キャビティは前記プリント回路上に形成される。前記キャビティは、前記プリント回路上でプリント回路部分が露出する深さに形成される。
本発明によれば、また、基板面に形成されたプリント回路と外部端子と前記外部端子の面上に形成され前記基板面から垂直方向に伸びる導電性材料のポストと前記基板面にキャビティ形状を規制するともに前記ポストの形状を規制する絶縁部材とを含むキャビティを有するプリント配線基板と、前記プリント配線基板のキャビティ内に配置された電子部品と、前記ポスト上に形成された外部電極とを含むことを特徴とする実装構造が得られる。
本発明の実施形態では、前記電子部品は、前記キャビティ内で露出したプリント回路と電気的に接続され固定される。
さらに、本発明によれば、基板面に形成されたプリント回路と外部端子と前記外部端子の面上に形成され前記基板面から垂直方向に伸びる導電性材料のポストと前記基板面にキャビティ形状を規制するともに前記ポストの形状を規制する絶縁部材とを含むキャビティを有するプリント配線基板と、前記プリント配線基板のキャビティ内に配置された電子部品と、前記ポスト上に形成された外部電極とを含むモジュールを複数個重ねて形成したマルチモジュール実装構造が得られる。
本発明のよれば、また、第１の構造と第２の構造を含むマルチモジュール実装構造であって、前記第１の構造は、基板面に形成されたプリント回路と外部端子と前記外部端子の面上に形成され前記基板面から垂直方向に伸びる導電性材料のポストと前記基板面にキャビティ形状を規制するともに前記ポストの形状を規制する絶縁部材とを含む第１のキャビティを有する第１のプリント配線基板と、前記第１のプリント配線基板のキャビティ内に配置された電子部品と、前記ポスト上に形成された外部電極とを含み、前記第２の構造は、基板面に形成されたプリント回路と外部端子と前記外部端子の面上に形成され前記基板面から垂直方向に伸びる導電性材料のポストと前記基板面にキャビティ形状を規制するともに前記ポストの形状を規制する絶縁部材とを含むのキャビティを有する第２のプリント配線基板と、前記第１のプリント配線基板の前記ポスト上に形成された外部電極とを含み、前記第２の構造のキャビティが前記電子部品を覆うように前記第１の構造のキャビティと相対して配置されたマルチモジュール実装構造が得られる。
本発明では、露光・現像による一括加工によりキャビティを形成できるため、安価な製造コストでキャビティ構造を有するプリント配線板が実現できる。
本発明では、露光・現像によるウェットプロセスでのキャビティ形成手法であるため、断線の懸念なくキャビティ底面にファイン回路を設けておくことができる。
本発明は、電解銅めっきによる銅ポストで外部端子を表層に引き出す手法であるため、専用設備を使用せずに銅ポストを外部接続用端子としたモジュール基板を安価で実現できる。
本発明では、電解銅めっきによる銅ポストで外部端子を表層に引き出す手法であるため、銅ポストを形成すべき非貫通孔の径が小さくてもめっき液が孔を通って外部端子表面まで届き電解メッキ処理によって非貫通孔に銅ポストが形成できるから、非貫通スルーホールの占める領域を小さくすることができ、高密度実装を実現することができる。
本発明では、特定回路のみにめっきリードを接続し、めっきが施される回路を特定し、めっきが施されるべきでない回路にはめっきリードを設けないようにして、特定部分にのみめっきを形成することができるから、高密度に配線を形成することができる。
本発明の実施の形態について図を参照して説明する。
図１は、本発明の第１の実施例に関するプリント配線板の製造方法を示す断面図である。
同図において、プリント配線板１は、その表面に、電解めっき用のリード４が接続されたパッドである外部端子２および回路３を有する（図１（ａ））。プリント配線板１は、表面の回路３以外に内部に多層配線による回路が施されているが、図面上には表示していない。外部端子は、表面から見ると円形の銅材であり、めっき用のリードは、外部端子から伸びる矩形状の銅配線である。このプリント配線板４の表面に露出している回路３を覆う領域に剥離可能な樹脂を選択的に印刷する。次に加熱工程によって樹脂を硬化させる。そしてキャビティの底面となる部分にめっきレジスト５を形成する（図１（ｂ））。めっきレジスト５は、その部分への電解めっきが形成されるのを防ぐ。
次に、めっきレジスト５を含むプリント配線板１の表面に感光性樹脂６を所定の厚さに塗布する。その後、露光・現像処理により、外部端子２上にポスト穴７、およびキャビティ８と成るべき凹部を形成する（図１（ｃ））。次に、電解銅めっきによって外部端子２上に銅ポスト９を形成する（図１（ｄ））。電解銅めっきはめっきリード２から電流を流してめっき液に浸けることによってめっき液に浸っており電流が流れている箇所に選択的に電解銅めっきを施すことができる。このようにしてポスト穴に所定の高さの銅めっきポストが形成される。このようにして、感光性樹脂６の印刷厚と電解銅めっきの時間・電流値を制御することにより、外部回路との接続用パッドとしても使用可能な任意の高さの銅ポストを安価で形成することができる。次に、めっきレジスト５を除去することにより、キャビティを有するプリント配線板１０が得られる（図１（ｅ））。
この後、必要により感光性樹脂６を研磨することにより銅ポスト９の表面を削り出しても良いし、ソルダーレジストや銅パッドの表面処理などを行っても良い。
なお、上記説明では、めっきレジスト５として樹脂を選択的に印刷して加熱して形成したが、露光・現像処理するフォトリゾグラフィ技術により形成してもよい。
また、上記説明では、ポスト穴の形成を選択的露光・現像処理によって形成したが、レーザー光を照射して穴あけをしてもよい。
さらに、片面にのみキャビティを形成する場合は、キャビティ裏面全面に感光性樹脂５を塗布するか、裏面全面をマスキングしてもよい。
図２は、本発明の第２の実施例の製造方法を示す断面図である。この実施例では、第１の実施例におけるめっきレジスト５の機能を感光性樹脂６で兼用させて製造する。
図２を参照すると、表面に電解めっき用のリード４が接続された外部端子２と表面に回路３を有するプリント配線板１を用意する（図２（ａ））。これは第１の実施例に示したものと同じである。次に、プリント配線板１の表面に所定の厚さの感光性樹脂６を塗布し、選択的に露光し、現像処理により外部端子１上にポスト穴７を形成する（図２（ｂ））。次に、電解銅めっきをして、外部端子１上に銅ポスト９を形成する（図２（ｃ））。銅ポストの形成の仕方は第１の実施例の場合と同じである。次に、キャビティが形成されるべき位置で上から見ると矩形状の露光を感光性樹脂６に対して行い。現像してその部分の樹脂を溶解してキャビティを作り、第１の実施例と同様なキャビティを有するプリント配線板１０を形成する（図２（ｄ））。
本実施例では、感光性樹脂６が永久レジストとめっきレジストの両方の役割を果たしているので、使用する樹脂材料の種類の削減と、めっきレジストの印刷工程を削減できる利点がある。
なお、上記実施例では、ポスト穴は、感光性樹脂を塗布し、マスクを通してポスト穴が形成されるべき位置に露光し、現像処理によってその位置で所定の深さまで樹脂を溶解して除去して形成したが、レーザー加工による穴あけで形成してもよい。
次に、本発明で得られたキャビティを有するプリント配線其板を用いた実装構造について説明する。
図３（ａ）は、第３の実施例に関し、本発明で得られるキャビティを有するプリント配線基板１０に電子部品を実装したモジュール構造の断面図である。同図において、キャビティを有するプリント配線板１０は、構造としては第１図（ｅ）および第２図（ｄ）に示したものと実質的に同じものが用いられる。プリント配線基板１０は下面に樹脂が周囲を形成してキャビティ８を作り上げている。また、キャビティ底面には回路３が形成されている。さらに銅ポスト９が樹脂に規制されたポスト穴領域で外部端子９上に形成されている。この銅ポスト９は、図の断面で、キャビティの両サイドに３個ずつ配置されている。銅ポストの上にはハンダバンプ１５が形成されて外部回路等への接続用電極となリ、マザーボード３０上の配線３３と接続している。またプリント配線板１０の反対側の面にも電子部品と接続用の配線が露出して形成されている。キャビティ内には電子部品１１が導電性材料１３を介して回路３に接続され、固定されている。導電性材料１３と電子部品１１及び回路３との電気的接続は溶着、圧着などによって行う。プリント配線板の製造時に、外部電極の高さと銅ポストの高さとの和がキャビティ内に電子部品が配置されたときのその高さより高くなるように感光樹脂の厚みおよび銅ポストの高さを決める。
プリント配線板のキャビティ形成面と反対の面には、電子部品１６が、基板面に形成された配線と接続するようにハンダバンプ１８を介して接続固定されている。また、より小型の電子部品９５が、ハンダを介してプリント配線基板に接続固定されている。このようにして、キャビティ底面に電子部品、およびその反対面に他の電子部品をキャビティダウンで実装することにより、高密度の三次元実装構造１００が実現できる。
この実装構造を図６に示す従来の実装構造と比較してみる。図６の実装構造では、プリント配線基板６０は、プリント基板上に回路とその外部取出し端子６３を同一面に有するが、電子部品１１を配置する場所は、外部端子にハンダボール６４の所定の高さに積み上げて形成している。
すなわち、図６の構造は、ハンダボール６４によって電子部品１１の高さを吸収する構造であるのでその高さを高くするとハンダボールの断面形状も大きくなり全体として占める領域も大きくなる。図３に示す本発明の構造はハンダボールにより電子部品の高さを吸収する構造ではなく、ポストの広がりが樹脂によって規制され、より小さい面積で多数の外部電極を配置することが可能である。したがって高密度の実装を行うことができる。
また、ハンダボールを使用する図６の構造と比べ、図３に示す本発明の構造は、キャビティ領域を除く領域に樹脂及び銅ポストが形成されているので、電子部品が実装された時の実装高さを変えずにプリント配線板の厚みを厚くすることが可能であるため、プリン配線板は反りに対して強い構造となる。
さらに、図６の構造の場合、ハンダボール搭載用に専用設備が必要であるが、図３に示す本発明の構造は、そのような専用設備は不要で表面実装技術（ＳＭＴ）で用いる汎用設備で実装可能である。
図４は、第４の実施例に関し、キャビティに電子部品を搭載した複数のモジュールを、高さ方向に実装することによって得られる小面積のマルチチップモジュールを示したものである。すなわち、上段のモジュール１００は、図３に示した構造そのもので、下段のモジュール２００は、プリント配線基板のキャビティと反対側の面には電子部品を配置していないものを使用している。下段モジュールのプリント配線板の表面の配線と上段モジュールの銅ポスト上のバンプが圧着により接続されている。
図５は、第５の実施例に関し、キャビティ内に実装する電子部品１１の背がキャビティ深さよりも高い場合の実装構造を示す。同図では、一方のでプリント配線板のキャビティに電子部品を配置して固定してモジュール１００を組立てた後、他方のモジュールで３００のプリント配線板のキャビティが、一方のプリント配線板のキャビティに搭載した電子部品を覆うように配置する。すなわちキャビティ同士が向き合って電子部品を収容する構造となっている。片方のキャビティの深さを電子部品の高さ吸収するために利用する構造になっている。
本発明の第１の実施例であるプリント配線基板の製造プロセスを示す断面図である。 本発明の第２の実施例であるプリント配線基板の製造プロセスを示す断面図である。 本発明の第３の実施例であるプリント配線板を用いたモジュール構造の断面図である。 本発明の第４の実施例であるプリント配線板を複数用いたマルチモジュール構造の断面図である。 本発明の第５の実施例であるプリント配線板を複数用いたモジュール構造の断面図である。 従来のモジュール構造の断面図である。 従来の非貫通スルーホールの各種断面図である。
符号の説明
１ プリント配線板
２ 外部端子
３ 回路
４ めっきリード
５ めっきレジスト
６ 感光性樹脂
７ ポスト穴
８ キャビティ
９ 銅ポスト
１０ キャビティを有するプリント配線板
１１，１６，１７ 電子部品
３０ マザーボード
１００、２００，３００ モジュール構造

Claims (12)

  1. キャビティを有するプリント配線基板の製造方法であって、基板面に形成されたプリント回路と外部端子とを有するプリント配線基板の前記プリント回路上に選択的にめっきレジストを形成する第１の工程と、前記めっきレジストの形成されたプリント配線基板に所定の厚みの感光性樹脂を塗布して露光・現像処理によって前記外部端子及びプリント回路上の前記感光性樹脂を除去し、ポスト穴及びキャビティを形成する第２の工程と、前記ポスト穴に銅ポストを形成する第３の工程と、前記プリント回路上の前記めっきレジストを除去する第４の工程とを含むことを特徴とするキャビティを有するプリント配線基板の製造方法。
  2. 前記第１の工程は、キャビティの底面となるプリント回路に剥離可能な樹脂を選択的に印刷工程と加熱工程とを含むことを特徴とする請求項１記載のキャビティを有するプリント配線基板の製造方法。
  3. 前記プリント配線基板は外部端子と電気的に接続された電解メッキようのリードを有し、前記第３の工程は前記リードを用いて電解銅めっきによって前記銅ポストを形成することを特徴とする請求項２記載のキャビティを有するプリント配線基板の製造方法。
  4. キャビティを有するプリント配線基板の製造方法であって、基板面に形成されたプリント回路と外部端子とを有するプリント配線基板に感光性樹脂を塗布して露光・現像処理によって前記外部端子上の前記感光性樹脂を除去しポスト穴を形成する第１の工程と、前記ポスト穴に銅ポストを形成する第２の工程と、前記プリント回路上の前記感光性樹脂を選択的に露光・現像処理してキャビティを形成する第３の工程とを含むことを特徴とするキャビティを有するプリント配線基板の製造方法。
  5. 前記プリント配線基板は外部端子と電気的に接続された電解メッキ用のリードを有し、前記第２の工程は前記リードを用いて電解銅めっきによって前記銅ポストを形成することを特徴とする請求項４記載のキャビティを有するプリント配線基板の製造方法。
  6. 基板面に形成されたプリント回路と外部端子とを有するプリント配線基板と、前記外部端子の面上に形成され前記基板面から垂直方向に伸びる金属材料のポストと、前記基板面にキャビティ形状を規制するともに前記ポストの形状を規制する絶縁部材とを含むことを特徴とするキャビティを有するプリント配線基板。
  7. 前記キャビティが、前記プリント回路上に形成されることを特徴とする請求項６記載のキャビティを有するプリント配線基板。
  8. 前記キャビティは、前記プリント回路上でプリント回路部分が露出する深さに形成されることを特徴とする請求項７記載のキャビティを有するプリント配線基板。
  9. 基板面に形成されたプリント回路と外部端子と前記外部端子の面上に形成され前記基板面から垂直方向に伸びる導電性材料のポストと前記基板面にキャビティ形状を規制するともに前記ポストの形状を規制する絶縁部材とを含むキャビティを有するプリント配線基板と、前記プリント配線基板のキャビティ内に配置された電子部品と、前記ポスト上に形成された外部電極とを含むことを特徴とする実装構造。
  10. 前記電子部品は、前記キャビティ内で露出したプリント回路と電気的に接続され固定されていることを特徴とする請求項９記載の実装構造。
  11. 基板面に形成されたプリント回路と外部端子と前記外部端子の面上に形成され前記基板面から垂直方向に伸びる導電性材料のポストと前記基板面にキャビティ形状を規制するともに前記ポストの形状を規制する絶縁部材とを含むキャビティを有するプリント配線基板と、前記プリント配線基板のキャビティ内に配置された電子部品と、前記ポスト上に形成された外部電極とを含むモジュールを複数個重ねて形成したマルチモジュール実装構造。
  12. 第１の構造と第２の構造を含むマルチモジュール実装構造であって、前記第１の構造は、基板面に形成されたプリント回路と外部端子と前記外部端子の面上に形成され前記基板面から垂直方向に伸びる導電性材料のポストと前記基板面にキャビティ形状を規制するともに前記ポストの形状を規制する絶縁部材とを含む第１のキャビティを有する第１のプリント配線基板と、前記第１のプリント配線基板のキャビティ内に配置された電子部品と、前記ポスト上に形成された外部電極とを含み、前記第２の構造は、基板面に形成されたプリント回路と外部端子と前記外部端子の面上に形成され前記基板面から垂直方向に伸びる導電性材料のポストと前記基板面にキャビティ形状を規制するともに前記ポストの形状を規制する絶縁部材とを含むのキャビティを有する第２のプリント配線基板と、前記第１のプリント配線基板の前記ポスト上に形成された外部電極とを含み、前記第２の構造のキャビティが前記電子部品を覆うように前記第１の構造のキャビティと相対して配置されたマルチモジュール実装構造。

JP2004234909A 2004-08-11 2004-08-11 キャビティ構造プリント配線板とその製造方法及び実装構造 Expired - Fee Related JP4396839B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004234909A JP4396839B2 (ja) 2004-08-11 2004-08-11 キャビティ構造プリント配線板とその製造方法及び実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004234909A JP4396839B2 (ja) 2004-08-11 2004-08-11 キャビティ構造プリント配線板とその製造方法及び実装構造

Publications (2)

Publication Number Publication Date
JP2006054322A true JP2006054322A (ja) 2006-02-23
JP4396839B2 JP4396839B2 (ja) 2010-01-13

Family

ID=36031601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004234909A Expired - Fee Related JP4396839B2 (ja) 2004-08-11 2004-08-11 キャビティ構造プリント配線板とその製造方法及び実装構造

Country Status (1)

Country Link
JP (1) JP4396839B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087018A (ja) * 2008-09-29 2010-04-15 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2015012139A (ja) * 2013-06-28 2015-01-19 凸版印刷株式会社 半導体装置及びその製造方法
KR101531101B1 (ko) * 2013-10-02 2015-06-23 삼성전기주식회사 인쇄회로기판의 제조방법
JP2018507556A (ja) * 2015-02-20 2018-03-15 クアルコム，インコーポレイテッド 集積回路パッケージ用の導電性ポスト保護
JP2022036015A (ja) * 2020-08-21 2022-03-04 珠海越亜半導体股▲分▼有限公司 埋め込み構造およびその作製方法ならびに基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087018A (ja) * 2008-09-29 2010-04-15 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2015012139A (ja) * 2013-06-28 2015-01-19 凸版印刷株式会社 半導体装置及びその製造方法
KR101531101B1 (ko) * 2013-10-02 2015-06-23 삼성전기주식회사 인쇄회로기판의 제조방법
JP2018507556A (ja) * 2015-02-20 2018-03-15 クアルコム，インコーポレイテッド 集積回路パッケージ用の導電性ポスト保護
JP2022036015A (ja) * 2020-08-21 2022-03-04 珠海越亜半導体股▲分▼有限公司 埋め込み構造およびその作製方法ならびに基板
JP7257463B2 (ja) 2020-08-21 2023-04-13 珠海越亜半導体股▲分▼有限公司 埋め込み構造およびその作製方法ならびに基板
US11942465B2 (en) 2020-08-21 2024-03-26 Zhuhai Access Semiconductor Co., Ltd. Embedded structure, manufacturing method thereof and substrate

Also Published As

Publication number Publication date
JP4396839B2 (ja) 2010-01-13

Similar Documents

Publication Publication Date Title
US4985601A (en) Circuit boards with recessed traces
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
KR101046077B1 (ko) 부품 내장 배선판, 부품 내장 배선판의 제조 방법
US5055637A (en) Circuit boards with recessed traces
JP4673207B2 (ja) 多層プリント配線板およびその製造方法
US9699905B2 (en) Wiring board
KR20140079203A (ko) 임베디드 패키지 및 제조 방법
US20150313015A1 (en) Wiring board
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
JP3577421B2 (ja) 半導体装置用パッケージ
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
JP6189592B2 (ja) 部品組込み型印刷回路基板及びその製造方法
JP2017084997A (ja) プリント配線板及びその製造方法
JP2008124247A (ja) 部品内蔵基板及びその製造方法
US20120152606A1 (en) Printed wiring board
JP4396839B2 (ja) キャビティ構造プリント配線板とその製造方法及び実装構造
JP2004134424A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
KR101501902B1 (ko) 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
KR101865123B1 (ko) 메탈 포스트를 구비한 회로기판 제조방법 및 그 제조방법에 의해 제조된 회로기판
JP2001308484A (ja) 回路基板及びその製造方法
JP2004111578A (ja) ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板
KR100771320B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
JP2014123592A (ja) プリント配線板の製造方法及びプリント配線板
JP3656590B2 (ja) 半導体装置用テープキャリアの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091013

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131030

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees