JP2018507556A - 集積回路パッケージ用の導電性ポスト保護 - Google Patents

集積回路パッケージ用の導電性ポスト保護 Download PDF

Info

Publication number
JP2018507556A
JP2018507556A JP2017543343A JP2017543343A JP2018507556A JP 2018507556 A JP2018507556 A JP 2018507556A JP 2017543343 A JP2017543343 A JP 2017543343A JP 2017543343 A JP2017543343 A JP 2017543343A JP 2018507556 A JP2018507556 A JP 2018507556A
Authority
JP
Japan
Prior art keywords
substrate
conductive
dielectric
integrated circuit
posts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017543343A
Other languages
English (en)
Other versions
JP2018507556A5 (ja
JP6789228B2 (ja
Inventor
ジエ・フ
チン−クァン・キム
マニュエル・アルドレーテ
ミリンド・プラヴィン・シャア
ドウェイン・リチャード・シャーリー
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2018507556A publication Critical patent/JP2018507556A/ja
Publication of JP2018507556A5 publication Critical patent/JP2018507556A5/ja
Application granted granted Critical
Publication of JP6789228B2 publication Critical patent/JP6789228B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

集積回路パッケージが、複数の導電性コンタクトを有する基板／インターポーザ組立体と、基板／インターポーザ組立体内の導電性コンタクトのうちの少なくとも一部に電気的に結合された、銅ポストなど、複数の導電性ポストとを有する。導電性ポストは、フォトイメージャブル誘電体（ＰＩＤ）などの保護誘電体によって取り囲まれる。基板／インターポーザ組立体上の、誘電体によって取り囲まれた内部空間内に、集積回路ダイが配設されてよい。パッケージオンパッケージ（ＰＯＰ）構成では、追加の集積回路ダイが設けられてよい。

Description

米国特許法第１１９条に基づく優先権の主張
本特許出願は、本明細書の譲受人に譲渡され、参照により本明細書に明示的に組み込まれる、２０１５年２月２０日に出願された「ＣＯＰＰＥＲ ＰＯＳＴ ＰＲＯＴＥＣＴＩＯＮ ＦＯＲ ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵＩＴ ＰＡＣＫＡＧＥＳ」という名称の仮出願第６２／１１８，８８６号の優先権を主張するものである。
本明細書において説明する様々な実施例は、集積回路パッケージに関し、より詳細には、集積回路パッケージ用の導電性ポスト保護に関する。
従来のフリップチップパッケージなど、従来の集積回路パッケージでは、複数の導電性ポストが、上部基板またはインターポーザと底部基板またはインターポーザとの間に設けられ得る。集積回路ダイ、たとえばフリップチップダイが、それらの基板またはインターポーザの一方、たとえば底部基板またはインターポーザに取り付けられ、２つの基板またはインターポーザ間に位置付けられ得る。集積回路パッケージの機械的支持ならびに電気的接続を行うために、上部基板またはインターポーザと底部基板またはインターポーザとの間に、複数の導電性ポストが設けられる。これらの導電性ポストは、良好な電気伝導性が得られるように、銅ポストであり得る。上部基板またはインターポーザおよび底部基板またはインターポーザの各々は、複数の導電性コンタクトを含み得、底部基板またはインターポーザ内の導電性コンタクトのうちの一部と上部基板またはインターポーザ内の導電性コンタクトのうちの一部との間に、導電性ポストが結合され得る。
そのような集積回路パッケージを作製するための従来のプロセスでは、銅ポストなどの導電性ポストが、それらの基板またはインターポーザの一方、たとえば上部基板またはインターポーザ内の、それぞれの導電性コンタクト上に直接設けられる。複数のはんだボールが、他方の基板またはインターポーザ、たとえば底部基板またはインターポーザ内の、それぞれの導電性コンタクト上に設けられ得る。上部基板またはインターポーザ内のそれぞれの導電性コンタクトに取り付けられている銅ポストは、底部基板またはインターポーザ内のそれぞれの導電性コンタクトに、それぞれのはんだボールを用いてはんだ付けされる。上部基板またはインターポーザおよび底部基板またはインターポーザと銅ポストが組み立てられて、底部基板またはインターポーザを下にして置かれ得る集積回路パッケージを成した後、上部基板またはインターポーザにとっての唯一の機械的支持は、銅ポストによって行われ得る。
そのような従来の集積回路パッケージでは、銅ポストが取り付けられる上部基板またはインターポーザの製造の際に、銅ポストに亀裂または破断の傾向があり得る。銅ポストの亀裂または破断のそのような傾向は、銅ポスト基板の製造の際の低歩留まり、銅ポストパッケージの組立ての際の低歩留まり、および信頼性試験不良の高リスクを招き、それにより、製造のコストが増加するおそれがある。銅ポストの製造歩留まりを向上させ、信頼性試験不良のリスクを低下させようと、様々な方式が考案されてきた。１つのそのような方式が、銅ポストを保護するために、集積回路パッケージの上部基板またはインターポーザと底部基板またはインターポーザとの間の内部空間全体を埋めるモールドまたはエポキシフラックスを設けるというものである。しかしながら、そのような方式には、高価な製造プロセスが伴うことがあり、それにもかかわらず、銅基板製造の歩留まりを改善することができない。
本開示の実施例は、集積回路デバイスおよびそれを作製する方法を対象とする。本開示の実施例による集積回路デバイスおよび方法は、導電性ポスト基板の製造ならびに導電性ポストパッケージの組立ての歩留まりを向上させることが期待される。その上、本開示の実施例によるデバイスおよび方法を用いて、より狭いインターポーザピッチ、またパッケージオンパッケージ（ＰＯＰ）構成ではより狭いＰＯＰピッチが達成され得、それにより、全体的なパッケージサイズの低下が可能になる。
一実施例では、第１の表面および第２の表面を備える第１の基板と、第１の基板の第１の表面上の複数の導電性コンタクトと、第１の基板の第１の表面上にあり、複数の開口を有する誘電体と、導電性コンタクトのうちの少なくとも一部に結合された複数の導電性ポストとを備え、誘電体が複数の導電性ポストを少なくとも部分的に取り囲む、デバイスが提供される。
別の実施例では、第１の表面および第２の表面を有する第１の基板と、第１の基板の第１の表面上の第１の複数の導電性コンタクトと、第１の表面および第２の表面を有する第２の基板と、第２の基板の第１の表面上の第２の複数の導電性コンタクトと、第１の基板の第１の表面と第２の基板の第１の表面との間に配設された誘電体であって、複数の開口を有する、誘電体と、誘電体内の開口のすべてではないが前記開口の一部内に配設された複数の導電性ポストであって、第１の基板の第１の表面上の第１の複数の導電性コンタクトのうちの少なくとも一部、および第２の基板の第１の表面上の第２の複数の導電性コンタクトのうちの少なくとも一部に電気的に結合された、導電性ポストと、第２の基板の第１の表面上の、誘電体の開口のうち導電性ポストのうちの１つによって占有されていない１つの開口内に配設された、集積回路ダイとを備える、集積回路パッケージが提供される。
さらに別の実施例では、第１の表面および第２の表面を有する基板を提供するステップと、基板の少なくとも第１の表面上に複数の導電性コンタクトを形成するステップと、基板の第１の表面上に誘電体を形成するステップと、誘電体内に複数の開口を形成するステップと、誘電体内の開口のすべてではないが前記開口の一部内に複数の導電性ポストを形成するステップとを含む、デバイスを作製する方法が提供される。
添付の図面は、本開示の実施例の説明を助けるために提示されたものであり、実施例を限定するためではなくそれを単に例証するために提供されている。
誘電体によって保護された導電性ポストを備えた、基板／インターポーザ組立体の一実施例を示す断面図である。 導電性ポストに追加された導電性パッドを備えた、基板／インターポーザ組立体の別の実施例を示す断面図である。 誘電体によって保護された導電性ポストを備えた、集積回路パッケージの一実施例を示す断面図である。 導電性ポストが上部基板／インターポーザ組立体の代わりに底部基板／インターポーザ組立体の導電性コンタクト上に設けられていることを除き、図３に示す実施例に類似している、集積回路パッケージの別の実施例を示す断面図である。 上部基板／インターポーザ組立体および底部基板／インターポーザ組立体にそれぞれ、個別の１組の導電性ポストが設けられる、集積回路パッケージの別の実施例を示す断面図である。 上部基板／インターポーザ組立体および底部基板／インターポーザ組立体が、パッケージオンパッケージ（ＰＯＰ）構成で提供される、さらに別の実施例を示す断面図である。 図１に示す、基板／インターポーザ組立体および誘電体により保護された導電性ポストを備えた構造体を作製するプロセスの一実施例を示す断面図である。 図１に示す、基板／インターポーザ組立体および誘電体により保護された導電性ポストを備えた構造体を作製するプロセスの一実施例を示す断面図である。 図１に示す、基板／インターポーザ組立体および誘電体により保護された導電性ポストを備えた構造体を作製するプロセスの一実施例を示す断面図である。 図１に示す、基板／インターポーザ組立体および誘電体により保護された導電性ポストを備えた構造体を作製するプロセスの一実施例を示す断面図である。 図１に示す、基板／インターポーザ組立体および誘電体により保護された導電性ポストを備えた構造体を作製するプロセスの一実施例を示す断面図である。 図１に示す、基板／インターポーザ組立体および誘電体により保護された導電性ポストを備えた構造体を作製するプロセスの一実施例を示す断面図である。 図１に示す、基板／インターポーザ組立体および誘電体により保護された導電性ポストを備えた構造体を作製するプロセスの一実施例を示す断面図である。 図１に示す、基板／インターポーザ組立体および誘電体により保護された導電性ポストを備えた構造体を作製するプロセスの一実施例を示す断面図である。 図１に示す、基板／インターポーザ組立体および誘電体により保護された導電性ポストを備えた構造体を作製するプロセスの一実施例を示す断面図である。 図２に示す、基板／インターポーザ組立体ならびに誘電体により保護された導電性ポストおよび関連付けられた導電性パッドを備えた構造体を作製するプロセスの一実施例を示す断面図である。 図２に示す、基板／インターポーザ組立体ならびに誘電体により保護された導電性ポストおよび関連付けられた導電性パッドを備えた構造体を作製するプロセスの一実施例を示す断面図である。 図２に示す、基板／インターポーザ組立体ならびに誘電体により保護された導電性ポストおよび関連付けられた導電性パッドを備えた構造体を作製するプロセスの一実施例を示す断面図である。 図２に示す、基板／インターポーザ組立体ならびに誘電体により保護された導電性ポストおよび関連付けられた導電性パッドを備えた構造体を作製するプロセスの一実施例を示す断面図である。 図２に示す、基板／インターポーザ組立体ならびに誘電体により保護された導電性ポストおよび関連付けられた導電性パッドを備えた構造体を作製するプロセスの一実施例を示す断面図である。 図２に示す、基板／インターポーザ組立体ならびに誘電体により保護された導電性ポストおよび関連付けられた導電性パッドを備えた構造体を作製するプロセスの一実施例を示す断面図である。 図２に示す、基板／インターポーザ組立体ならびに誘電体により保護された導電性ポストおよび関連付けられた導電性パッドを備えた構造体を作製するプロセスの一実施例を示す断面図である。 図２に示す、基板／インターポーザ組立体ならびに誘電体により保護された導電性ポストおよび関連付けられた導電性パッドを備えた構造体を作製するプロセスの一実施例を示す断面図である。 図２に示す、基板／インターポーザ組立体ならびに誘電体により保護された導電性ポストおよび関連付けられた導電性パッドを備えた構造体を作製するプロセスの一実施例を示す断面図である。 図２に示す、基板／インターポーザ組立体ならびに誘電体により保護された導電性ポストおよび関連付けられた導電性パッドを備えた構造体を作製するプロセスの一実施例を示す断面図である。
特定の実施例を対象とする以下の説明および関係する図面において、本開示の態様について説明する。本開示の範囲から逸脱することなく、代替の実施例が考案され得る。加えて、本開示の関連する詳細を不明瞭にしないように、よく知られている要素については詳細に説明しないか、または省略する。
「例示的」という単語は、本明細書において、「実施例、実例、または例証としての役割を果たすこと」を意味するために使用される。本明細書において「例示的」として説明されるどんな実施例も、他の実施例に比べて好ましいまたは有利であると必ずしも解釈すべきではない。同様に、「実施例」という用語は、論じられる特徴、利点、または動作モードをすべての実施例が含むことを要求するものではない。
本明細書において使用される用語は、特定の実施例について説明するためのものであり、実施例を限定するものではない。本明細書では、単数形「１つの（ａ）」、「１つの（ａｎ）」、および「その（ｔｈｅ）」は、文脈が別段明らかに示していない限り、複数形も含むものとする。本明細書において使用されるとき、「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、または「含んでいる（ｉｎｃｌｕｄｉｎｇ）」という用語は、述べられた特徴、整数、ステップ、動作、要素、および／または構成要素の存在を明示するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、またはそれらのグループの存在または追加を排除するものではないことが、さらに理解されよう。その上、明示的に別段の定めをした場合を除き、「または」という単語は、ブール演算子「ＯＲ」と同じ意味を有し、すなわち、「いずれか一方」および「両方」の可能性を包含し、「排他的論理和」（「ＸＯＲ」）に限定されないことが理解されよう。２つの隣接する単語間のシンボル「／」は、明示的に別段の定めをした場合を除き、「または」と同じ意味を有することも理解されよう。その上、「に接続された」、「に結合された」、または「と連通する」などの句は、明示的に別段の定めをした場合を除き、直接接続に限定されない。さらに、「上部」、「底部」、「上方」、「下方」、「左」、または「右」などの単語は、図中での相対位置または配向について説明するために使用されているにすぎず、デバイス内の任意の要素がその製造または使用の際にある特定の様式で位置付けられ、または配向されることを要求するものではない。たとえば、デバイスが上下反対にされる場合、デバイス内の「底部基板」が「上部基板」になり得、逆も同様である。
図１は、誘電体によって保護された導電性ポストを備えた、基板／インターポーザ組立体１００の一実施例を示す断面図である。図１では、基板またはインターポーザ構造体１０４が示されており、基板またはインターポーザ構造体１０４の両表面間での電気的接続を行うために、基板またはインターポーザ構造体１０４内に、導電性コンタクト１０６ａ、１０６ｂ、１０６ｃ、および１０６ｄを含む複数の導電性コンタクト（たとえば基板貫通ビア）が実装されている。一実施例では、基板またはインターポーザ構造体１０４は、はんだレジスト１０２を含んでよい。そのような基板／インターポーザ組立体１００は、従来通りに製造され得る。一実施例では、銅ポストなど、複数の導電性ポスト１０８ａ、１０８ｂ、１０８ｃ、および１０８ｄがそれぞれ、基板／インターポーザ組立体１００内の導電性コンタクト１０６ａ、１０６ｂ、１０６ｃ、および１０６ｄに結合される。一実施例では、誘電体１１０が設けられ、それが導電性ポスト１０８ａ、１０８ｂ、１０８ｃ、および１０８ｄを少なくとも部分的に取り囲んで保護する。別の実施例では、誘電体１１０は、フォトイメージャブル誘電体（ＰＩＤ）材料を含む。
図１に示す実施例では、誘電体１１０の高さｈ１は、導電性ポスト１０８ａ、１０８ｂ、１０８ｃ、および１０８ｄが周囲の誘電体１１０内でわずかに凹所を成すように、導電性ポスト１０８ａ、１０８ｂ、１０８ｃ、および１０８ｄの高さｈ２よりもわずかに大きい。その上、図１に示す実施例では、誘電体１１０は、基板／インターポーザ組立体１００の、導電性ポスト１０８ｂと１０８ｃとの間の領域１１２全体を覆っているわけではない。その代わりに、誘電体１１０の内壁の一部が、下でさらに詳細に説明する１つまたは複数の集積回路ダイ（図１には図示せず）を収容するための内部空間１１２を開いたままにしている。
図２は、銅パッドなど、複数の導電性パッド２０２ａ、２０２ｂ、２０２ｃ、および２０２ｄがそれぞれ導電性ポスト１０８ａ、１０８ｂ、１０８ｃ、および１０８ｄに追加されていることを除き、図１に類似の様式で誘電体１１０によって保護された、導電性ポスト１０８ａ、１０８ｂ、１０８ｃ、および１０８ｄを備えた、基板／インターポーザ組立体１００の別の実施例を示す断面図である。図１のように、導電性コンタクト１０６ａ、１０６ｂ、１０６ｃ、および１０６ｄを含む複数の導電性コンタクトが、図２の基板／インターポーザ組立体１００内に設けられる。この場合もやはり、そのような基板／インターポーザ組立体１００は、従来通りに製造され得る。銅ポストなど、複数の導電性ポスト１０８ａ、１０８ｂ、１０８ｃ、および１０８ｄがそれぞれ、基板／インターポーザ組立体１００内の導電性コンタクト１０６ａ、１０６ｂ、１０６ｃ、および１０６ｄに結合される。一実施例では、誘電体１１０が設けられ、それが導電性ポスト１０８ａ、１０８ｂ、１０８ｃ、および１０８ｄを取り囲んで保護する。別の実施例では、誘電体１１０は、フォトイメージャブル誘電体（ＰＩＤ）材料を含む。
図２に示す実施例では、銅パッドなどの導電性パッド２０２ａ、２０２ｂ、２０２ｃ、および２０２ｄがそれぞれ、銅ポストなどの導電性ポスト１０８ａ、１０８ｂ、１０８ｃ、および１０８ｄに直接結合される。一実施例では、導電性パッド２０２ａ、２０２ｂ、２０２ｃ、および２０２ｄがそれぞれ、導電性ポスト１０８ａ、１０８ｂ、１０８ｃ、および１０８ｄの一体部分として製造され、それが誘電体１１０の高さｈ１を越えて延在してよい。導電性パッド２０２ａ〜ｄは、誘電体１１０を越えて延在してよい。図２に示すように、誘電体１１０の高さｈ１は、導電性ポスト１０８ａ、１０８ｂ、１０８ｃ、および１０８ｄと導電性パッド２０２ａ、２０２ｂ、２０２ｃ、および２０２ｄとを組み合わせた高さｈ３にわずかに満たない。その上、図１に示す実施例に類似して、図２に示す実施例における誘電体１１０も、基板／インターポーザ組立体１００の、導電性ポスト１０８ｂと１０８ｃとの間の領域１１２全体を覆っているわけではない。その代わりに、誘電体１１０の内壁の一部が、下でさらに詳細に説明する１つまたは複数の集積回路ダイ（図２には図示せず）を収容するための内部空間１１２を開いたままにしている。
図３は、誘電体によって保護された導電性ポストを備えた、集積回路パッケージの一実施例を示す断面図である。図３では、第１の（たとえば底部）基板／インターポーザ組立体３０２、第１の基板／インターポーザ組立体３０２の上に位置付けられた集積回路ダイ３０４、および第２の（たとえば上部）基板／インターポーザ組立体３０６。図３に示す実施例では、銅ポストなど、複数の導電性ポスト３０８ａ、３０８ｂ、３０８ｃ、および３０８ｄがそれぞれ、上部基板／インターポーザ組立体３０６内の導電性コンタクト３１０ａ、３１０ｂ、３１０ｃ、および３１０ｄと接触している。一実施例では、ＰＩＤなどの誘電体３１２が設けられ、それが導電性ポスト３０８ａ、３０８ｂ、３０８ｃ、および３０８ｄの各々を取り囲んで保護する。図３に示す実施例では、上部基板／インターポーザ組立体３０６と、導電性ポスト３０８ａ、３０８ｂ、３０８ｃ、および３０８ｄと、導電性ポスト３０８ａ、３０８ｂ、３０８ｃ、および３０８ｄを保護する誘電体３１２との組合せが、図１に示し上で説明した組立体の実施例に類似している。
図３に示す実施例では、複数のはんだボール３１４ａ、３１４ｂ、３１４ｃ、および３１４ｄがそれぞれ、底部基板／インターポーザ組立体３０２の導電性コンタクト３１６ａ、３１６ｂ、３１６ｃ、および３１６ｄ上に設けられる。一実施例では、集積回路ダイ３０４を備えた底部基板／インターポーザ組立体３０２、ならびに導電性ポスト３０８ａ、３０８ｂ、３０８ｃ、および３０８ｄと保護誘電体３１２とを備えた上部基板／インターポーザ組立体３０６が、導電性ポスト３０８ａ、３０８ｂ、３０８ｃ、および３０８ｄがそれぞれ、底部基板／インターポーザ組立体３０２の導電性コンタクト３１６ａ、３１６ｂ、３１６ｃ、および３１６ｄにはんだボール３１４ａ、３１４ｂ、３１４ｃ、および３１４ｄを用いてはんだ付けされる前に、個別に製造され得る。図３に示す実施例では、底部基板／インターポーザ組立体３０２は、集積回路パッケージの基板と見なされてよく、一方、上部基板／インターポーザ組立体３０６とそれに関連付けられた、保護誘電体３１２によって取り囲まれた導電性ポスト３０８ａ、３０８ｂ、３０８ｃ、および３０８ｄは、パッケージのインターポーザと見なされてよい。
図３では、底部基板／インターポーザ組立体３０２の導電性コンタクト３１６ａ、３１６ｂ、３１６ｃ、および３１６ｄにはんだ付けされている導電性ポスト３０８ａ、３０８ｂ、３０８ｃ、および３０８ｄが、底部基板／インターポーザ組立体３０２と上部基板／インターポーザ組立体３０６との間の構造的支持ならびに電気的接続を行う。その上、図３に示す実施例では、底部基板／インターポーザ組立体３０２と、上部基板／インターポーザ組立体３０６と、保護誘電体３１２との間の内部空間内に、集積回路ダイ３０４が収容される。銅ポストなどの導電性ポスト３０８ａ、３０８ｂ、３０８ｃ、および３０８ｄ、ならびにＰＩＤなどの保護誘電体３１２は、銅ポストが比較的大きいアスペクト比、すなわち直径に対する高さの比を有し、それによりダイ３０４にとって十分な内部空間がとれるように、製造されてよい。図３は、導電性ポストを基板上のそれぞれの導電性コンタクトに結合するためにはんだボールが使用される一実施例を示すが、はんだボールを用いる、または用いない、基板／インターポーザ組立体の他の実装形態が、本開示の範囲内で考案され得る。
図４は、導電性ポスト４０８ａ、４０８ｂ、４０８ｃ、および４０８ｄがそれぞれ、上部基板／インターポーザ組立体４０６の代わりに底部基板／インターポーザ組立体４０２の導電性コンタクト４１６ａ、４１６ｂ、４１６ｃ、および４１６ｄ上に設けられていることを除き、図３に示し上で説明した実施例に類似している、集積回路パッケージの別の実施例を示す断面図である。図４に示す実施例では、底部基板／インターポーザ組立体４０２上の導電性ポスト４０８ｂおよび４０８ｃを保護する誘電体４１２間の空間内に、集積回路ダイ４０４が設けられる。保護誘電体４１２は、たとえばＰＩＤ材料を含んでよい。図４に示す実施例では、複数のはんだボール４１４ａ、４１４ｂ、４１４ｃ、および４１４ｄがそれぞれ、上部基板／インターポーザ組立体４０６の導電性コンタクト４１０ａ、４１０ｂ、４１０ｃ、および４１０ｄ上に設けられる。銅ポストなどの導電性ポスト４０８ａ、４０８ｂ、４０８ｃ、および４０８ｄはそれぞれ、上部基板／インターポーザ組立体４０６の導電性コンタクト４１０ａ、４１０ｂ、４１０ｃ、および４１０ｄに、はんだボール４１４ａ、４１４ｂ、４１４ｃ、および４１４ｄを用いてはんだ付けされてよい。底部基板／インターポーザ組立体４０２および上部基板／インターポーザ組立体４０６が相互に組み立てられると、集積回路ダイ４０４を収容する内部空間４１８が形成する。
図５は、上部基板／インターポーザ組立体および底部基板／インターポーザ組立体にそれぞれ、個別の１組の導電性ポストが設けられる、集積回路パッケージの別の実施例を示す断面図である。図５では、集積回路ダイ５０４が底部基板／インターポーザ組立体５０２に取り付けられ、上部基板／インターポーザ組立体５０６が最初に底部基板／インターポーザ組立体５０２とは別に提供される。一実施例では、銅ポストなど、第１の複数の導電性ポスト５０８ａ、５０８ｂ、５０８ｃ、および５０８ｄがそれぞれ、底部基板／インターポーザ組立体５０２の導電性コンタクト５１０ａ、５１０ｂ、５１０ｃ、および５１０ｄ上に設けられる。同様に、銅ポストなど、第２の複数の導電性ポスト５１２ａ、５１２ｂ、５１２ｃ、および５１２ｄがそれぞれ、上部基板／インターポーザ組立体５０６の導電性コンタクト５１４ａ、５１４ｂ、５１４ｃ、および５１４ｄ上に設けられる。
その上、ＰＩＤなどの誘電体５１６が、底部基板／インターポーザ組立体５０２に結合された第１の複数の導電性ポスト５０８ａ、５０８ｂ、５０８ｃ、および５０８ｄの各々を取り囲んで保護し、一方、ＰＩＤなど、別の誘電体５１８が、上部基板／インターポーザ組立体５０６に結合された第２の複数の導電性ポスト５１２ａ、５１２ｂ、５１２ｃ、および５１２ｄの各々を取り囲んで保護する。一実施例では、第１の複数の導電性ポスト５０８ａ、５０８ｂ、５０８ｃ、および５０８ｄをそれぞれ第２の複数の導電性ポスト５１２ａ、５１２ｂ、５１２ｃ、および５１２ｄとはんだ付けするために、複数のはんだボール５２０ａ、５２０ｂ、５２０ｃ、および５２０ｄが設けられる。図５に示すように、底部基板／インターポーザ組立体５０２、上部基板／インターポーザ組立体５０６、第１の複数の導電性ポスト５０８ａ、５０８ｂ、５０８ｃ、および５０８ｄを保護する誘電体５１６、ならびに第２の複数の導電性ポスト５１２ａ、５１２ｂ、５１２ｃ、および５１２ｄを保護する誘電体５１８によって形成された内部空間５２２が、集積回路ダイ５０４を収容する。
図６は、上部基板／インターポーザ組立体および底部基板／インターポーザ組立体が、パッケージオンパッケージ（ＰＯＰ）構成で提供される、さらに別の実施例を示す断面図である。図６では、銅ポストなど、複数の導電性ポスト６０８ａ、６０８ｂ、６０８ｃ、および６０８ｄがそれぞれ、底部基板／インターポーザ組立体６０２の導電性コンタクト６１６ａ、６１６ｂ、６１６ｃ、および６１６ｄ上に設けられ、底部基板／インターポーザ組立体６０２は、第１の集積回路ダイ６０４も支持する。一実施例ではＰＩＤ材料を含む誘電体６１２が、導電性ポスト６０８ａ、６０８ｂ、６０８ｃ、および６０８ｄの各々を取り囲んで保護する。複数のはんだボール６１４ａ、６１４ｂ、６１４ｃ、および６１４ｄが、上部基板／インターポーザ組立体６０６の導電性コンタクト６１０ａ、６１０ｂ、６１０ｃ、および６１０ｄ上に設けられる。底部基板／インターポーザ組立体６０２と、上部基板／インターポーザ組立体６０６と、誘電体６１２とによって形成された内部空間６１８が、第１の集積回路ダイ６０４を収容する。第２のダイが実装されてＰＯＰを成す前は、第１の集積回路ダイ６０４を収容するための、底部基板／インターポーザ組立体６０２および上部基板／インターポーザ組立体６０６ならびに誘電体６１２によって取り囲まれた導電性ポスト６０８ａ、６０８ｂ、６０８ｃ、および６０８ｄは、図４に示し上で説明した構成に類似している。
図６に示す実施例では、第１の集積回路ダイ６０４を収容するための空間６１８の外側の、上部基板／インターポーザ組立体６０６の上面上に、第２の集積回路ダイ６２０が形成される。別の実施例では、図６に示すＰＯＰ構成を形成するために、従来通りに第２の集積回路ダイ６２０を覆ってモールドまたはエポキシフラックス６２２が設けられてよい。あるいは、底部基板／インターポーザ組立体６０２に対して設けられた導電性ポスト６０８ａ、６０８ｂ、６０８ｃ、および６０８ｄ、ならびに周囲の誘電体６１２と同様に、上部基板／インターポーザ組立体６０６の上面上に、銅ポストなど、追加の導電性ポスト、および銅ポストを保護するための、ＰＩＤなど、周囲の誘電体が設けられてよい。さらに別の実施例では、様々なＰＯＰ構成において１つまたは追加のダイを積層する場合と同様に、第２の集積回路ダイ６２０の上に、１つまたは複数の追加の基板またはインターポーザが設けられてよい。
図７Ａ〜図７Ｉは、図１に示し上で説明した、基板／インターポーザ組立体および誘電体によって保護された導電性ポストを備えた構造体を作製するプロセスの一実施例を示す断面図である。図７Ａ〜図７Ｉに示すプロセスは、図１の構造体を作製するためのプロセスの多くの実施例のうちの１つにすぎない。図７Ａを参照すると、インターポーザの作製に備えて、コア材料７０２、ならびにコア材料７０２の両表面上の上部金属層７０４および底部金属層７０６が、最初に提供される。図７Ｂは、上部金属層および底部金属層がパターン形成され、コア材料を貫通してビアが形成された後の、インターポーザの作製の次段階を示す。図７Ｂに示す実施例では、導電性コンタクト７０４ａ、７０４ｂ、…７０４ｆを形成するように、上部金属層７０４がパターン形成およびエッチングされており、一方、導電性コンタクト７０６ａ、７０６ｂ、…７０６ｆを形成するように、底部金属層７０６がパターン形成およびエッチングされている。
コア材料７０２を貫通して、複数のビア７０８ａ、７０８ｄ、および７０８ｅが設けられる。導電性コンタクト７０４ａと７０６ａとの間、導電性コンタクト７０４ｄと７０６ｄとの間、および７０４ｅと７０６ｅとの間にそれぞれ電気的接続を形成するために、ビア７０８ａ、７０８ｄ、および７０８ｅ内に金属などの導体が設けられる。図７Ｂに示す実施例では、上部金属層内の導電性コンタクトおよび底部金属層内の対応する導電性コンタクトのすべてではないが前記開口の一部が、ビアを通じて電気的に結合される。図７Ｃは、コア材料７０２の上部表面および底部表面上に基板材料７１０および７１２が形成された後の、基板／インターポーザ組立体７１４を示す。一実施例では、基板／インターポーザ組立体７１４は、図７Ｃに示す段階まで従来通りに製造され得る。
図７Ｄは、基板／インターポーザ組立体の底部上に形成された誘電体被覆７１６を示す断面図である。一実施例では、誘電体被覆７１６は、ＰＩＤ材料を含む。銅ポストなどの導電性ポストの保護に適している可能性のある多くのタイプの誘電体材料の中で、ＰＩＤは、比較的低い材料コストおよび製造の容易さという利点を有していると考えられ得る。基板／インターポーザ組立体７１４に誘電体被覆７１６が施された後、図７Ｅに示すように、開口７１８ａ、７１８ｂ、…７１８ｅを形成するように誘電体被覆７１６の部分が除去される。図７Ｅに示す実施例では、開口７１８ａ、７１８ｂ、７１８ｄ、および７１８ｅは、銅ポストなどの導電性ポスト用に確保された空間であり、一方、中心開口７１８ｃは、集積回路ダイを収容するための内部空間の一部として確保される。
図７Ｆは、基板／インターポーザ組立体７１４に裏面マスキングが施される実施例を示す断面図である。図７Ｆでは、基板／インターポーザ組立体７１４の上面に裏面マスク７２０が施される。図７Ｇは、図７Ｅに示す誘電体被覆７１６内の開口７１８ａ、７１８ｂ、７１８ｄ、および７１８ｅ内にそれぞれ、銅ポストなどの導電性ポスト７２２ａ、７２２ｂ、７２２ｃ、および７２２ｄを形成するための、銅などの金属のめっきを示す断面図である。図７Ｇに示すように、導電性ポスト７２２ａ、７２２ｂ、７２２ｃ、および７２２ｄの高さは、図１に示し上で説明したように、導電性ポスト７２２ａ、７２２ｂ、７２２ｃ、および７２２ｄが誘電体被覆７１６内でわずかに凹所を成すように、誘電体被覆７１６の高さにわずかに満たない。図７Ｈは、裏面マスクが剥ぎ取られ、または除去された後の、基板／インターポーザ組立体を示す断面図である。図７Ｉは、たとえば、基板／インターポーザ組立体７１４の上面上での表面仕上げプロセスなど、さらなるプロセスの後の、基板／インターポーザ組立体を示す断面図である。
図８Ａ〜図８Ｊは、図２に示し上で説明した、基板／インターポーザ組立体ならびに誘電体により保護された導電性ポストおよび関連付けられた導電性パッドを備えた構造体を作製するプロセスの一実施例を示す断面図である。図８Ａ〜図８Ｊに示すプロセスは、図２の構造体を作製するためのプロセスの多くの実施例のうちの１つにすぎない。図８Ａを参照すると、インターポーザの作製に備えて、コア材料７０２、ならびにコア材料７０２の両表面上の上部金属層７０４および底部金属層７０６が、最初に提供される。図８Ｂは、上部金属層および底部金属層がパターン形成され、コア材料を貫通してビアが形成された後の、インターポーザの作製の次段階を示す。図８Ｂに示す実施例では、導電性コンタクト７０４ａ、７０４ｂ、…７０４ｆを形成するように、上部金属層７０４がパターン形成およびエッチングされており、一方、導電性コンタクト７０６ａ、７０６ｂ、…７０６ｆを形成するように、底部金属層７０６がパターン形成およびエッチングされている。
コア材料７０２を貫通して、複数のビア７０８ａ、７０８ｄ、および７０８ｅが設けられる。導電性コンタクト７０４ａと７０６ａとの間、導電性コンタクト７０４ｄと７０６ｄとの間、および７０４ｅと７０６ｅとの間にそれぞれ電気的接続を形成するために、ビア７０８ａ、７０８ｄ、および７０８ｅ内に金属などの導体が設けられる。図８Ｂに示す実施例では、上部金属層内の導電性コンタクトおよび底部金属層内の対応する導電性コンタクトのすべてではないが前記開口の一部が、ビアを通じて電気的に結合される。図８Ｃは、コア材料７０２の上部表面および底部表面上に基板材料７１０および７１２が形成された後の、基板／インターポーザ組立体７１４を示す。図８Ｃに示す実施例では、基板／インターポーザ組立体７１４は、はんだレジスト７１０および７１２、ならびに基板／インターポーザコア７０２を含む。
図８Ｄは、基板／インターポーザ組立体の底部上に形成された誘電体被覆７１６を示す断面図である。一実施例では、誘電体被覆７１６は、ＰＩＤ材料を含む。一実施例では、ＰＩＤが、その比較的低い材料コストおよび製造の容易さのため、誘電体被覆７１６の材料として選択され得る。あるいは、フェノール樹脂、ポリイミド樹脂、アクリル樹脂、またはポリヒドロキシスチレンなど、別の材料が、誘電体被覆７１６の材料として使用されてもよい。基板／インターポーザ組立体７１４に誘電体被覆７１６が施された後、図８Ｅに示すように、開口７１８ａ、７１８ｂ、…７１８ｅを形成するように誘電体被覆７１６の部分が除去される。図８Ｅに示す実施例では、開口７１８ａ、７１８ｂ、７１８ｄ、および７１８ｅは、銅ポストなどの導電性ポスト用に確保された空間であり、一方、中心開口７１８ｃは、集積回路ダイを収容するための内部空間の一部として確保される。
図８Ｆは、基板／インターポーザ組立体７１４の上部表面および底部表面上ならびに誘電体被覆７１６を覆ってシード層８０２が被覆される実施例を示す断面図である。図８Ｇは、基板／インターポーザ組立体７１４に裏面マスキングが施される実施例を示す断面図である。図８Ｇでは、裏面マスク８０４が、基板／インターポーザ組立体７１４の上面上のシード層８０２を覆って施され、別のマスク８０６も、基板／インターポーザ組立体７１４の底部上および誘電体被覆７１６上のシード層８０２を覆って施される。図８Ｈは、図８Ｅに示す誘電体被覆７１６内の開口７１８ａ、７１８ｂ、７１８ｄ、および７１８ｅ内にそれぞれ、銅ポストなどの導電性ポスト８０６ａ、８０６ｂ、８０６ｃ、および８０６ｄを形成するための、銅などの金属のめっきを示す断面図である。図８Ｈでは、基板／インターポーザ組立体７１４上にマスク８０４および８０６が残っている間に、導電性ポスト８０６ａ、８０６ｂ、８０６ｃ、および８０６ｄを形成するために金属めっきが施される。
図８Ｈに示す実施例では、導電性ポスト８０６ａ、８０６ｂ、８０６ｃ、および８０６ｄの高さは、図２に示し上で説明したように、誘電体被覆７１６の高さよりもわずかに大きい。一実施例では、誘電体被覆７１６の開口内に銅ポストなどの導電性ポスト８０６ａ、８０６ｂ、８０６ｃ、および８０６ｄが形成された後、基板／インターポーザ組立体７１４の上および下のマスク８０４および８０６が剥ぎ取られ、または除去され、それに続いてシード層８０２が除去される。図８Ｉは、マスク８０４および８０６、ならびにシード層８０２が除去された後の、基板／インターポーザ組立体を示す断面図である。図８Ｊは、たとえば、基板／インターポーザ組立体７１４の上面上での表面仕上げプロセスなど、さらなるプロセスの後の、基板／インターポーザ組立体を示す断面図である。図８Ｊに示す実施例では、導電性ポスト８０６ａ、８０６ｂ、８０６ｃ、および８０６ｄの底部部分８０８ａ、８０８ｂ、８０８ｃ、および８０８ｄがそれぞれ、誘電体被覆７１６を越えて延在し、それぞれの導電性ポストの導電性パッドとしての役割を果たす。この実施例では、導電性パッドは、誘電体被覆によって保護されたそれぞれの導電性ポストの一体延長部分として形成される。あるいは、誘電体被覆を越えて延在する導電性パッドは、それぞれの導電性パッドの上に、個別のプロセスにおいて形成されてもよい。
前述の開示は、例証となる実施例を示しているが、添付の特許請求の範囲に記載の範囲から逸脱することなく、本明細書において様々な変更および修正を行えることに留意されたい。本明細書において説明した実施例による方法クレームに記載の機能またはアクションは、明示的に別段の定めをした場合を除き、任意の特定の順序で実施されなくてもよい。さらに、要素が単数形で説明または特許請求されていることがあるが、単数形に限定することが明確に述べられていない限り、複数形が企図される。
１００ 基板／インターポーザ組立体
１０２ はんだレジスト
１０４ 基板またはインターポーザ構造体
１０６ａ 導電性コンタクト
１０６ｂ 導電性コンタクト
１０６ｃ 導電性コンタクト
１０６ｄ 導電性コンタクト
１０８ａ 導電性ポスト
１０８ｂ 導電性ポスト
１０８ｃ 導電性ポスト
１０８ｄ 導電性ポスト
１１０ 誘電体
１１２ 領域、内部空間
２０２ａ 導電性パッド
２０２ｂ 導電性パッド
２０２ｃ 導電性パッド
２０２ｄ 導電性パッド
３０２ 第１の基板／インターポーザ組立体、底部基板／インターポーザ組立体
３０４ 集積回路ダイ
３０６ 第２の基板／インターポーザ組立体、上部基板／インターポーザ組立体
３０８ａ 導電性ポスト
３０８ｂ 導電性ポスト
３０８ｃ 導電性ポスト
３０８ｄ 導電性ポスト
３１０ａ 導電性コンタクト
３１０ｂ 導電性コンタクト
３１０ｃ 導電性コンタクト
３１０ｄ 導電性コンタクト
３１２ 保護誘電体
３１４ａ はんだボール
３１４ｂ はんだボール
３１４ｃ はんだボール
３１４ｄ はんだボール
３１６ａ 導電性コンタクト
３１６ｂ 導電性コンタクト
３１６ｃ 導電性コンタクト
３１６ｄ 導電性コンタクト
４０２ 底部基板／インターポーザ組立体
４０４ 集積回路ダイ
４０６ 上部基板／インターポーザ組立体
４０８ａ 導電性ポスト
４０８ｂ 導電性ポスト
４０８ｃ 導電性ポスト
４０８ｄ 導電性ポスト
４１０ａ 導電性コンタクト
４１０ｂ 導電性コンタクト
４１０ｃ 導電性コンタクト
４１０ｄ 導電性コンタクト
４１２ 保護誘電体
４１４ａ はんだボール
４１４ｂ はんだボール
４１４ｃ はんだボール
４１４ｄ はんだボール
４１６ａ 導電性コンタクト
４１６ｂ 導電性コンタクト
４１６ｃ 導電性コンタクト
４１６ｄ 導電性コンタクト
４１８ 内部空間
５０２ 底部基板／インターポーザ組立体
５０４ 集積回路ダイ
５０６ 上部基板／インターポーザ組立体
５０８ａ 第１の複数の導電性ポスト
５０８ｂ 第１の複数の導電性ポスト
５０８ｃ 第１の複数の導電性ポスト
５０８ｄ 第１の複数の導電性ポスト
５１０ａ 導電性コンタクト
５１０ｂ 導電性コンタクト
５１０ｃ 導電性コンタクト
５１０ｄ 導電性コンタクト
５１２ａ 第２の複数の導電性ポスト
５１２ｂ 第２の複数の導電性ポスト
５１２ｃ 第２の複数の導電性ポスト
５１２ｄ 第２の複数の導電性ポスト
５１４ａ 導電性コンタクト
５１４ｂ 導電性コンタクト
５１４ｃ 導電性コンタクト
５１４ｄ 導電性コンタクト
５１６ 誘電体
５１８ 誘電体
５２０ａ はんだボール
５２０ｂ はんだボール
５２０ｃ はんだボール
５２０ｄ はんだボール
５２２ 内部空間
６０２ 底部基板／インターポーザ組立体
６０４ 第１の集積回路ダイ
６０６ 上部基板／インターポーザ組立体
６０８ａ 導電性ポスト
６０８ｂ 導電性ポスト
６０８ｃ 導電性ポスト
６０８ｄ 導電性ポスト
６１０ａ 導電性コンタクト
６１０ｂ 導電性コンタクト
６１０ｃ 導電性コンタクト
６１０ｄ 導電性コンタクト
６１２ 誘電体
６１４ａ はんだボール
６１４ｂ はんだボール
６１４ｃ はんだボール
６１４ｄ はんだボール
６１６ａ 導電性コンタクト
６１６ｂ 導電性コンタクト
６１６ｃ 導電性コンタクト
６１６ｄ 導電性コンタクト
６１８ 内部空間
６２０ 第２の集積回路ダイ
６２２ モールドまたはエポキシフラックス
７０２ コア材料、基板／インターポーザコア
７０４ 上部金属層
７０４ａ 導電性コンタクト
７０４ｂ 導電性コンタクト
７０４ｃ 導電性コンタクト
７０４ｄ 導電性コンタクト
７０４ｅ 導電性コンタクト
７０４ｆ 導電性コンタクト
７０６ 底部金属層
７０６ａ 導電性コンタクト
７０６ｂ 導電性コンタクト
７０６ｃ 導電性コンタクト
７０６ｄ 導電性コンタクト
７０６ｅ 導電性コンタクト
７０６ｆ 導電性コンタクト
７０８ａ ビア
７０８ｄ ビア
７０８ｅ ビア
７１０ 基板材料、はんだレジスト
７１２ 基板材料、はんだレジスト
７１４ 基板／インターポーザ組立体
７１６ 誘電体被覆
７１８ａ 開口
７１８ｂ 開口
７１８ｃ 中心開口
７１８ｄ 開口
７１８ｅ 開口
７２０ 裏面マスク
７２２ａ 導電性ポスト
７２２ｂ 導電性ポスト
７２２ｃ 導電性ポスト
７２２ｄ 導電性ポスト
８０２ シード層
８０４ 裏面マスク
８０６ マスク
８０８ａ 底部部分
８０８ｂ 底部部分
８０８ｃ 底部部分
８０８ｄ 底部部分
ｈ１ 高さ
ｈ２ 高さ
ｈ３ 組み合わせた高さ

Claims (30)

  1. 第１の表面および第２の表面を備える第１の基板と、
    前記第１の基板の前記第１の表面上の複数の導電性コンタクトと、
    前記第１の基板の前記第１の表面上にあり、複数の開口を有する誘電体と、
    前記導電性コンタクトのうちの少なくとも一部に結合された複数の導電性ポストと
    を備え、前記誘電体が前記複数の導電性ポストを少なくとも部分的に取り囲む、デバイス。
  2. 前記第１の基板が第１のインターポーザを備える、請求項１に記載のデバイス。
  3. 前記誘電体がフォトイメージャブル誘電体（ＰＩＤ）を含む、請求項１に記載のデバイス。
  4. 前記導電性ポストが銅ポストを備える、請求項１に記載のデバイス。
  5. 前記導電性ポストにそれぞれ結合された複数の導電性パッドをさらに備える、請求項１に記載のデバイス。
  6. 前記導電性パッドが銅パッドを備える、請求項５に記載のデバイス。
  7. 第１の表面および第２の表面を有する第２の基板と、
    前記第２の基板の前記第１の表面上の複数の導電性コンタクトと
    をさらに備える、請求項１に記載のデバイス。
  8. 前記第２の基板が第２のインターポーザを備える、請求項７に記載のデバイス。
  9. 前記導電性ポストが、前記導電性コンタクトのうちの少なくとも一部に電気的に結合される、請求項７に記載のデバイス。
  10. 前記導電性ポストと前記導電性コンタクトのうちの前記少なくとも一部との間にそれぞれ結合された、複数のはんだボールをさらに備える、請求項９に記載のデバイス。
  11. 前記誘電体内の開口内に集積回路ダイをさらに備える、請求項７に記載のデバイス。
  12. 前記集積回路ダイが、前記第２の基板の前記第１の表面上に配設される、請求項１１に記載のデバイス。
  13. 前記第１の基板の前記第２の表面上に配設された第２の集積回路ダイをさらに備える、請求項１２に記載のデバイス。
  14. 前記第１の基板の前記第２の表面および前記第２の集積回路ダイ上にモールドをさらに備える、請求項１３に記載のデバイス。
  15. 第１の表面および第２の表面を有する第１の基板と、
    前記第１の基板の前記第１の表面上の第１の複数の導電性コンタクトと、
    第１の表面および第２の表面を有する第２の基板と、
    前記第２の基板の前記第１の表面上の第２の複数の導電性コンタクトと、
    前記第１の基板の前記第１の表面と前記第２の基板の前記第１の表面との間に配設された誘電体であって、複数の開口を有する、誘電体と、
    前記誘電体内の前記開口のすべてではないが前記開口の一部内に配設された複数の導電性ポストであって、前記第１の基板の前記第１の表面上の前記第１の複数の導電性コンタクトのうちの少なくとも一部、および前記第２の基板の前記第１の表面上の前記第２の複数の導電性コンタクトのうちの少なくとも一部に電気的に結合された、導電性ポストと、
    前記第２の基板の前記第１の表面上の、前記誘電体の前記開口のうち前記導電性ポストのうちの１つによって占有されていない１つの開口内に配設された、集積回路ダイと
    を備える、集積回路パッケージ。
  16. 前記第１の基板が第１のインターポーザを備え、前記第２の基板が第２のインターポーザを備える、請求項１５に記載の集積回路パッケージ。
  17. 前記誘電体がフォトイメージャブル誘電体（ＰＩＤ）を含む、請求項１５に記載の集積回路パッケージ。
  18. 前記導電性ポストが銅ポストを備える、請求項１５に記載の集積回路パッケージ。
  19. 前記導電性ポストにそれぞれ結合された複数の導電性パッドをさらに備える、請求項１５に記載の集積回路パッケージ。
  20. 前記導電性パッドが銅パッドを備える、請求項１９に記載の集積回路パッケージ。
  21. 前記導電性ポストと前記第２の基板の前記第１の表面上の前記第２の複数の導電性コンタクトのうちの前記少なくとも一部との間にそれぞれ結合された、複数のはんだボールをさらに備える、請求項１５に記載の集積回路パッケージ。
  22. 前記第１の基板の前記第２の表面上に配設された第２の集積回路ダイをさらに備える、請求項１５に記載の集積回路パッケージ。
  23. 前記第１の基板の前記第２の表面および前記第２の集積回路ダイ上にモールドをさらに備える、請求項２２に記載の集積回路パッケージ。
  24. 第１の表面および第２の表面を有する基板を提供するステップと、
    前記基板の少なくとも前記第１の表面上に複数の導電性コンタクトを形成するステップと、
    前記基板の前記第１の表面上に誘電体を形成するステップと、
    前記誘電体内に複数の開口を形成するステップと、
    前記誘電体内の前記開口のすべてではないが前記開口の一部内に複数の導電性ポストを形成するステップと
    を含む、デバイスを作製する方法。
  25. 前記基板がインターポーザを備える、請求項２４に記載の方法。
  26. 前記誘電体内の前記開口のすべてではないが前記開口の一部内に複数の導電性ポストを形成するステップが、金属でめっきするステップを含む、請求項２４に記載の方法。
  27. 前記金属が銅を含む、請求項２６に記載の方法。
  28. 前記誘電体がフォトイメージャブル誘電体（ＰＩＤ）を含む、請求項２４に記載の方法。
  29. 前記導電性ポスト上にそれぞれ複数の導電性パッドを形成するステップをさらに含む、請求項２４に記載の方法。
  30. 前記導電性パッドがそれぞれ、前記導電性ポストの一体延長部分として形成される、請求項２９に記載の方法。
JP2017543343A 2015-02-20 2016-02-18 集積回路パッケージ用の導電性ポスト保護 Active JP6789228B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562118886P 2015-02-20 2015-02-20
US62/118,886 2015-02-20
US14/859,318 2015-09-20
US14/859,318 US9768108B2 (en) 2015-02-20 2015-09-20 Conductive post protection for integrated circuit packages
PCT/US2016/018504 WO2016134165A1 (en) 2015-02-20 2016-02-18 Conductive post protection for integrated circuit packages

Publications (3)

Publication Number Publication Date
JP2018507556A true JP2018507556A (ja) 2018-03-15
JP2018507556A5 JP2018507556A5 (ja) 2019-03-07
JP6789228B2 JP6789228B2 (ja) 2020-11-25

Family

ID=55442905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017543343A Active JP6789228B2 (ja) 2015-02-20 2016-02-18 集積回路パッケージ用の導電性ポスト保護

Country Status (8)

Country Link
US (1) US9768108B2 (ja)
EP (1) EP3259776A1 (ja)
JP (1) JP6789228B2 (ja)
KR (1) KR102469282B1 (ja)
CN (1) CN107251217B (ja)
BR (1) BR112017017746A2 (ja)
SG (1) SG11201705672XA (ja)
WO (1) WO2016134165A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023135720A1 (ja) * 2022-01-14 2023-07-20 キヤノン株式会社 モジュールおよび機器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102397905B1 (ko) 2017-12-27 2022-05-13 삼성전자주식회사 인터포저 기판 및 반도체 패키지
US11791276B2 (en) * 2021-04-08 2023-10-17 Qualcomm Incorporated Package comprising passive component between substrates for improved power distribution network (PDN) performance

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347501A (ja) * 2002-05-23 2003-12-05 Hitachi Cable Ltd 半導体モジュール及びそれに用いる配線板、ならびに半導体モジュールの製造方法及び配線板の製造方法
JP2006054322A (ja) * 2004-08-11 2006-02-23 Nec Corp キャビティ構造プリント配線板とその製造方法及び実装構造
JP2007053327A (ja) * 2005-07-21 2007-03-01 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
JP2007053235A (ja) * 2005-08-18 2007-03-01 Matsushita Electric Ind Co Ltd 基台及び半導体デバイス
JP2009099750A (ja) * 2007-10-17 2009-05-07 Powertech Technology Inc 半導体パッケージ
US8623753B1 (en) * 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US20140210101A1 (en) * 2013-01-31 2014-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Die package with Openings Surrounding End-portions of Through Package Vias (TPVs) and Package on Package (PoP) Using the Die Package
US20140374894A1 (en) * 2012-08-28 2014-12-25 HongQiSheng Precision Electronics (QinHuangDao) Co.,Ltd. Package on package structrue and method for manufacturing same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
JP3973624B2 (ja) * 2003-12-24 2007-09-12 富士通株式会社 高周波デバイス
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
US7632708B2 (en) 2005-12-27 2009-12-15 Tessera, Inc. Microelectronic component with photo-imageable substrate
JP2007194436A (ja) * 2006-01-19 2007-08-02 Elpida Memory Inc 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法
JP5185062B2 (ja) * 2008-10-21 2013-04-17 パナソニック株式会社 積層型半導体装置及び電子機器
JP2011095705A (ja) * 2009-09-30 2011-05-12 Fujifilm Corp 感光性組成物、感光性ソルダーレジスト組成物及び感光性ソルダーレジストフィルム、並びに、永久パターン、その形成方法及びプリント基板
US8169065B2 (en) * 2009-12-22 2012-05-01 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
US8531021B2 (en) 2011-01-27 2013-09-10 Unimicron Technology Corporation Package stack device and fabrication method thereof
US8476770B2 (en) 2011-07-07 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for forming through vias
US8637992B2 (en) 2011-11-30 2014-01-28 Invensas Corporation Flip chip package for DRAM with two underfill materials
US9362143B2 (en) 2012-05-14 2016-06-07 Micron Technology, Inc. Methods for forming semiconductor device packages with photoimageable dielectric adhesive material, and related semiconductor device packages
CN103681365B (zh) * 2012-08-31 2016-08-10 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法
CN103681359A (zh) * 2012-09-19 2014-03-26 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法
US9368438B2 (en) 2012-12-28 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package (PoP) bonding structures
US8946901B2 (en) 2013-01-22 2015-02-03 Invensas Corporation Microelectronic package and method of manufacture thereof
CN104051389B (zh) * 2013-03-12 2018-05-15 台湾积体电路制造股份有限公司 具有焊盘连接件上通孔的叠层封装件
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347501A (ja) * 2002-05-23 2003-12-05 Hitachi Cable Ltd 半導体モジュール及びそれに用いる配線板、ならびに半導体モジュールの製造方法及び配線板の製造方法
JP2006054322A (ja) * 2004-08-11 2006-02-23 Nec Corp キャビティ構造プリント配線板とその製造方法及び実装構造
JP2007053327A (ja) * 2005-07-21 2007-03-01 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
JP2007053235A (ja) * 2005-08-18 2007-03-01 Matsushita Electric Ind Co Ltd 基台及び半導体デバイス
JP2009099750A (ja) * 2007-10-17 2009-05-07 Powertech Technology Inc 半導体パッケージ
US8623753B1 (en) * 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US20140374894A1 (en) * 2012-08-28 2014-12-25 HongQiSheng Precision Electronics (QinHuangDao) Co.,Ltd. Package on package structrue and method for manufacturing same
US20140210101A1 (en) * 2013-01-31 2014-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Die package with Openings Surrounding End-portions of Through Package Vias (TPVs) and Package on Package (PoP) Using the Die Package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023135720A1 (ja) * 2022-01-14 2023-07-20 キヤノン株式会社 モジュールおよび機器

Also Published As

Publication number Publication date
WO2016134165A1 (en) 2016-08-25
US20160247754A1 (en) 2016-08-25
BR112017017746A2 (pt) 2018-04-03
KR102469282B1 (ko) 2022-11-18
EP3259776A1 (en) 2017-12-27
KR20170113581A (ko) 2017-10-12
SG11201705672XA (en) 2017-09-28
CN107251217B (zh) 2021-03-12
US9768108B2 (en) 2017-09-19
JP6789228B2 (ja) 2020-11-25
CN107251217A (zh) 2017-10-13

Similar Documents

Publication Publication Date Title
US7507655B2 (en) Method of forming solder connection portions, method of forming wiring substrate and method of producing semiconductor device
US7663250B2 (en) Wafer level package and manufacturing method thereof
US10964659B2 (en) Semiconductor device
US7183652B2 (en) Electronic component and electronic configuration
US20060278997A1 (en) Soldered assemblies and methods of making the same
US9159692B2 (en) Millimeter wave wafer level chip scale packaging (WLCSP) device and related method
US9974174B1 (en) Package to board interconnect structure with built-in reference plane structure
JP2007250764A (ja) 半導体装置及びその製造方法
US7221053B2 (en) Integrated device and electronic system
US8382487B2 (en) Land grid array interconnect
JP2018507556A (ja) 集積回路パッケージ用の導電性ポスト保護
US9105626B2 (en) High-density package-on-package structure
KR20140007659A (ko) 멀티-칩 패키지 및 그의 제조 방법
JP2009528707A (ja) 多層パッケージ構造物及びその製造方法
US9437490B2 (en) Semiconductor device and manufacturing method thereof
KR20130116643A (ko) 범프를 갖는 기판, 반도체칩, 및 반도체 패키지와, 그 제조방법
KR101476772B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP6549790B2 (ja) キャビティ構造を使用するウェハレベルパッケージ（ｗｌｐ）ボール支持体
KR101261485B1 (ko) 반도체 장치 및 이의 제조 방법
KR20020034217A (ko) 캐패시터 내장형 칩 스케일 패키지 및 이를 이용한 반도체모듈

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201102

R150 Certificate of patent or registration of utility model

Ref document number: 6789228

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250