JP2007053235A - 基台及び半導体デバイス - Google Patents

基台及び半導体デバイス Download PDF

Info

Publication number
JP2007053235A
JP2007053235A JP2005237309A JP2005237309A JP2007053235A JP 2007053235 A JP2007053235 A JP 2007053235A JP 2005237309 A JP2005237309 A JP 2005237309A JP 2005237309 A JP2005237309 A JP 2005237309A JP 2007053235 A JP2007053235 A JP 2007053235A
Authority
JP
Japan
Prior art keywords
metal layer
base
layer
insulator
insulator layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005237309A
Other languages
English (en)
Inventor
Masanori Nano
匡紀 南尾
Toshiyuki Fukuda
敏行 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005237309A priority Critical patent/JP2007053235A/ja
Publication of JP2007053235A publication Critical patent/JP2007053235A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】基台を配線基板などへ強く実装可能な基台及びその基台を備えた半導体デバイスを提供する。
【解決手段】基台１００は、デバイス用基板であり、複数の外部端子部１０１，１０１，…と、複数の内部端子部１０３，１０３，…と、チップ戴置部１０５と、複数の実装部１１１，１１１，…とを備えている。各内部端子部１０３は、光学素子チップ１５３に電気的に接続されるように形成されている。チップ戴置部１０５は、配線基板に対向して配置される略面一の対向面３ａと反対側の面に形成されている。各実装部１１１は、対向面３ａから突設しており、裏面側絶縁体層２と裏面側金属層１とが順に積層されて形成されている。そして、各外部端子部１０１は、各実装部１１１における裏面側金属層１である。
【選択図】図２

Description

本発明は、基台及び半導体デバイスに関し、特に、半導体素子チップが搭載される基台及びその基台を備えた半導体デバイスに関する。
従来より、半導体装置としては、高周波用の半導体装置及び光学系の半導体装置などが知られている。
高周波用の半導体装置は、例えば、特許文献１に開示されている。特許文献１に開示されている高周波用の半導体装置は、複数の誘電体層が積層された誘電体多層基板を備えている。そして、この半導体装置を製造するためには、まず、誘電体多層基板を作成する。具体的には、表面に所定の金属パターンが印刷された誘電体シートを準備し、この誘電体シートを貼り合わせて誘電体多層基板を作成する。次に、この誘電体多層基板の表面の所定の領域にレーザ光を照射し、多層基板の表面から誘電体を研削する。このとき、金属面に達した段階で、研削の進行を止めることができる。これにより、多層基板の表面に凹部を形成することができ、凹部を形成した領域を上方から観察すると、金属面のみが観察される状態となる。そして、このような精度が高い加工は、型抜きなどでは実現できない、と記載されている。
特願２００１−３３２６５６号公報
ところで、多くの場合、半導体装置は、基台と、半導体素子チップと、配線基板とを備えており、基台は、チップ戴置部と、内部端子部と、外部端子部とを備えている。ここで、内部端子部は、外部端子部と光学素子チップとを電気的に接続可能に形成された端子である。また、外部端子部は、外部電圧が印加可能に形成された端子であり、基台の裏面に面一に形成されている場合が多い。そのため、配線基板への基台の実装強度を確保することは困難である。
特に、基台が有機基台である場合には、外部端子部が基台の裏面よりも凹状となるため、ダストがその凹状部分へ付着してしまう。そのため、半田などの導電性接着剤がその凹状部分に付着されにくくなってしまい、その結果、配線基板への基台の実装強度の低下を招来してしまう。
また、半導体素子チップを戴置するためのキャビティが基台表面に形成された基台では、基台が裏面側へ反ってしまう虞がある。そのため、基台に鏡筒などを搭載させる際には、煽りに影響を与えてしまう。
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、基台を配線基板などへ強く実装可能な基台及びその基台を備えた半導体デバイスを提供することにある。
本発明の第１の基台は、配線基板に実装され、半導体素子チップが搭載される基台である。その基台は、配線基板に対向して配置される略面一の対向面とは反対側の面に形成され、半導体素子チップが戴置されるチップ戴置部と、半導体素子チップと電気的に接続される内部端子部と、内部端子部と電気的に接続されており、配線基板と電気的に接続される外部端子部と、絶縁体層と金属層とが対向面に交互に積層されて対向面から突設され、対向面から最も離れて配置されている最表層が金属層である実装部とを備えている。そして、外部端子部は、実装部の最表層である。
上記の構成では、外部端子部が対向面から突出して形成されているため、外部端子部に半田などの導電性接着剤を付着しやすくなる。その結果、基台を配線基板へ強く実装可能である。
ここで、「対向面」は、実質的に面一の面である。「実質的に面一」とは、数学的に厳格な意味で面一であるということだけでなく、若干歪曲されていてもよい。
また、「対向面と反対側の面」は、実質的に面一な面であってもよく、凹部や凸部が形成された面であってもよい。なお、「チップ戴置部」は、半導体素子チップが戴置される部分であるため、面一であることが好ましい。
本発明の第２の基台は、半導体素子チップが搭載される基台である。その基台は、金属層と絶縁体層とが交互に積層されて形成され、半導体素子チップが戴置されるチップ戴置部と、半導体素子チップと電気的に接続される内部端子部と、内部端子部と電気的に接続されており、外部電圧が印加可能な第１及び第２外部端子部と、略矩形の開口部を有し、底面が第１の金属層であり、底面から開口部に向かう方向に順に第１の絶縁体層及び第２の金属層が積層されて内壁面が形成されたキャビティ部と、キャビティ部の内壁面から突設されており、第１の絶縁体層と第２の金属層とで形成されている突設部と、第２の絶縁体層及び第３の金属層が順に第２の金属層の表面に積層されて第２の金属層の表面から突設された第１実装部と、チップ戴置部に対して第１の絶縁体層とは反対側に形成された第３の絶縁体層と、第３の絶縁体層の表面に形成された第４の金属層と、第４の絶縁体層及び第５の金属層が順に第４の金属層の表面に積層されて第１実装部の突設方向とは逆向きに第４の金属層の表面から突設された第２実装部とを備えている。そして、キャビティ部における第１の金属層が、チップ戴置部であり、第１実装部における第３の金属層が、第１外部端子部であり、第２実装部における第５の金属層が、第２外部端子部である。
上記の構成では、第１及び第２外部端子部が対向面から突出して形成されているため、第１及び第２外部端子部に半田などの導電性接着剤を付着しやすくなる。その結果、基台を配線基板などへ強く実装可能である。
なお、本発明の第１及び第２の基台では、「金属層」は、何れも、Ｃｕ層であってもよく、めっきがＣｕ層の表面に施されて形成されていてもよい。めっきは、Ｎｉ層の表面にＡｕ層が形成されて構成されていることが好ましい。
本発明の第１の半導体デバイスは、本発明の第１の基台と、基台のチップ戴置部に戴置された半導体素子チップとを備えている。
本発明の第２の半導体デバイスは、２つ以上の本発明の第２の基台と、各基台のチップ戴置部に戴置された半導体素子チップとを備えている。そして、２つ以上の基台は、第１の基台の第１外部端子部と第２の基台の第２外部端子部とが電気的に接続されて、積層されている。
本発明では、基台を配線基板などへ強く実装可能である。
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下に示す実施形態に限定されるわけではない。
《発明の実施形態１》
実施形態１では、図１乃至図１０を用いて、基台１００の構成、半導体デバイス１５０の構成、半導体装置１９０の構成、基台１００の製造方法及び半導体デバイス１５０の製造方法を示す。
−構成−
まず、図１乃至図３を用いて、基台１００の構成を示す。図１は、基台１００を基台表面側から見たときの斜視図であり、図２は基台１００を基台裏面側から見たときの斜視図である。図３は、図１に示すIII−III線における断面図である。
基台１００は、図１乃至図３に示すように、１６個の外部端子部１０１，１０１，…と、キャビティ部１０９と、チップ戴置部１０５と、１６個の内部端子部１０３，１０３，…と、透光性部材戴置部１０７とを備えている。第１金属層３の裏面（対向面）３ａには、レジスト層２１と、合計１６個の実装部１１１，１１１，…とが形成されている。第１金属層３の表面には、第１絶縁体層４、第２金属層５、第２絶縁体層（第１の絶縁体層）６、第３金属層（第２の金属層）７及び第３絶縁体層８がこの順に積層されている。なお、金属層は、何れも、Ｃｕなどにより形成されていることが好ましい。絶縁体層は、何れも、吸湿機能を有する多孔質材料（不図示）を含有することが好ましい。また、レジスト層は、配線の防鎖や配線間のショート防止などの絶縁体として、また、基台１００の耐衝撃性、耐湿性及び耐熱性を向上させるために、基台１００の最表面に形成されることが多く、アクリル系樹脂にエポキシ系硬化材が含有されていることが好ましい。また、「第１の金属層」は、第２金属層５の表面にめっき１３が施されて形成されている。「金属層」は、裏面側金属層１の表面にめっき１３が施されて形成されており、「最表層」は、裏面側金属層１の表面にめっき１３が施されて形成された層である。
実装部１１１，１１１，…は、図２及び図３に示すように、各々、第１金属層３の裏面３ａの各辺に対して４個ずつ、互いに等間隔に配置されている。また、各実装部１１１は、裏面側絶縁体層（絶縁体層）２と裏面側金属層１とがこの順に第１金属層３の裏面３ａに積層されて形成されており、裏面側金属層１の表面にはめっき１３が施されている。めっき１３は、Ｎｉ層の表面にＡｕ層が積層されて形成されている。
各外部端子部１０１は、図２及び図３に示すように、めっき２３が裏面側金属層１の側面と裏面側金属層１の表面に形成されためっき１３の表面及び側面とに施されて形成されている。めっき２３は、Ｎｉ層の表面にＡｕ層が積層されて形成されている。
キャビティ部１０９は、図１に示すように、略矩形の開口部１０９ａを有し、略直方体状にくり抜かれて形成されている。底面は、第２金属層５の表面に形成されためっき１３の表面の一部である。また、内壁面は、第２絶縁体層６、第３金属層７及び第３絶縁体層８で形成されており、合計１６個の突設部１７，１７，…を有している。突設部１７，１７，…は、各内壁面に４個ずつ、互いに等間隔に配置されており、各々、第２絶縁体層６と第３金属層７とが３方の側面を面一とするように形成されている。
チップ戴置部１０５は、図１及び図３に示すように、キャビティ部１０９の底面にめっき２３が施されて形成されており、表面のＲｚが１μｍ以上５μｍ以下となるように形成されている。また、チップ戴置部１０５は、チップ戴置部１０５と第２金属層５の上面との距離が半導体素子チップ１５３の厚み以下となるように形成されており、その距離が５０μｍ以上５７５μｍ以下となるように形成されている。なお、その距離が５０μｍよりも短ければ、第２絶縁体層６の層厚が非常に薄くなりすぎるため第２絶縁体層６を設けることが難しい。また、その距離が５７５μｍよりも長ければ、各内部端子部１０３の上面が半導体素子チップ１５３の上面よりも上方に配置されてしまう。以上より、その距離が５０μｍ以上５７５μｍ以下であることが好ましい。ここで、実際に用いられる半導体素子チップ１５３の厚みは、多くの場合、１００μｍ以上２００μｍ以下の範囲内におけるいずれかの値である。
各内部端子部１０３は、図１及び図３に示すように、めっき２３がキャビティ部１０９の各突設部１７における第３金属層７の表面及び側面に施されて形成されている。
各外部端子部１０１と各内部端子部１０３とは、電気的に接続されている。具体的には、合計１６個のスルーホール１１，１１，…（図７（ｂ）に記載）が、各々、実装部１１１，１１１，…、第１金属層３、第１絶縁体層４及び第２金属層５を貫通して形成されており、各スルーホール１１の内壁面、第２金属層５の表面及び裏面側金属層１の表面には、めっき１３が施されている。また、第２絶縁体層６には、合計１６個の貫通部６ａ，６ａ，…が、各々、スルーホール１１，１１，…よりも外側に、スルーホール１１，１１，…と対応して形成されている。すなわち、図３に示すように、各貫通部６ａにおいて、第２金属層５と第３金属層７とが互いに接している。以上より、各外部端子部１０１は、めっき１３を介して第２金属層５と電気的に接続され、第２金属層５は、各貫通部６ａにおいて、第３金属層７と電気的に接続されている。これにより、各外部端子部１０１は、各内部端子部１０３と電気的に接続されている。
なお、第２金属層５のスルーホール１１，１１，…よりも内側には、底面略「ロ」状の溝部５ｂが形成されている。そのため、チップ戴置部１０５が各外部端子部１０１と電気的に接続されることはない。また、各スルーホール１１のめっき１３の内側には、樹脂部１５が形成されている。
透光性部材戴置部１０７は、図３に示すように、第３絶縁体層８の表面に形成されたレジスト層１９の表面である。
次に、図４及び図５を用いて、半導体デバイス１５０の構成を示す。図４は、半導体デバイス１５０の斜視図であり、図５は、半導体デバイス１５０の断面図である。
半導体デバイス１５０は、図４及び図５に示すように、基台１００と、半導体素子チップ１５３と、透光性部材１５７とを備えている。半導体素子チップ１５３は、ＣＭＯＳやＣＣＤ等の固体撮像素子（イメージセンサー）や、レーザーやフォトダイオードなどの発光素子などである。また、半導体デバイスが透光性部材１５７でなく遮光性部材を備えている場合には、システムＬＳＩやメモリ素子などが半導体素子チップ１５３として搭載される。そして、半導体素子チップ１５３は、接着剤１５１を用いて基台１００のチップ戴置部１０５に戴置されており、１６本の導電性細線１５５，１５５，…を用いて、各々、基台１００の内部端子部１０３，１０３，…と電気的に接続されている。透光性部材１５７は、少なくとも７０％以上の透過率を有するガラスからなり、基台１００の透光性部材戴置部１０７に戴置されている。
続いて、図６を用いて、半導体装置１９０の構成を示す。図６は、半導体装置１９０の斜視図である。
半導体装置１９０は、図６に示すように、半導体デバイス１５０と、配線基板１９３とを備えており、基台１００の外部端子部１０１，１０１，…が半田１９１を介して配線基板１９３の所定位置に実装されて形成されている。
−製造方法−
まず、図７乃至図９を用いて、基台１００の製造方法を示す。図７乃至図９は、何れも、基台１００の製造方法を示す断面図である。
まず、図７（ａ）に示すように、第１金属層３の表面に、第１絶縁体層４層及び第２金属層５をこの順で積層する。また、第１金属層３の裏面に、裏面側絶縁体層２及び裏面側金属層１をこの順で積層する。
次に、第２金属層５の表面の各辺と略平行な直線上に４箇所ずつ、レーザ光を照射する。これにより、図７（ｂ）に示すように、合計１６個のスルーホール１１，１１，…が形成される。
続いて、図７（ｃ）に示すように、各スルーホール１１の表面と第２金属層５の表面と裏面側金属層１の表面とに、Ｎｉ層を形成後そのＮｉ層の表面にＡｕ層を形成して、めっき１３が施される。
続いて、図７（ｄ）に示すように、各内壁にめっき１３が施された各スルーホール１１内に樹脂を注入し、樹脂部１５を形成する。そして、めっき１３の表面における各樹脂部１５に、不図示のめっきを施す。
続いて、めっき１３の表面の一部にエッチングマスクを形成し、第２金属層５の一部及び裏面側金属層１の一部をエッチングする。これにより、図７（ｅ）に示すように、第２金属層５及び第２金属層５の表面に形成されためっき１３には、略「ロ」状の溝部５ｂが樹脂部１５よりも内側に形成される。また、裏面側金属層１及び裏面側金属層１の表面に形成されためっき１３は、大部分がエッチングされ、裏面側絶縁体層２の裏面の各辺に４箇所ずつ合計１６箇所残存する。
続いて、図８（ａ）に示すように、第２金属層５の表面に形成されためっき１３の表面と溝部５ｂ内とに第２絶縁体層６を形成する。
続いて、第２絶縁体層６の表面の一部にエッチングマスクを形成し、エッチングを行う。これにより、図８（ｂ）に示すように、１６個の貫通部６ａ，６ａ，…が、各々、樹脂部１５よりも外側に、樹脂部１５と対応して形成される。
続いて、図８（ｃ）に示すように、第２絶縁体層６の表面及び各貫通部６ａの表面に、第３金属層７を形成する。
続いて、図８（ｄ）に示すように、第３金属層７の表面の一部にエッチングマスクを形成してエッチングを行う。これにより、第３金属層７の中央部分が略矩形状にエッチングされる一方、エッチングされた部分（エッチング部）には、合計１６個の舌片部７ａ，７ａ，…がエッチングされずに残存する。舌片部７ａ，７ａ，…は、各々、エッチング部の各辺からエッチング部の内側へ延びており、エッチング部の各辺に４個ずつ、互いに等間隔に形成されている。
続いて、図８（ｅ）に示すように、第３金属層７の表面とエッチングにより露出された第２絶縁体層６の部分とに、第３絶縁体層８を形成する。これにより、母材基板１０を形成することができる。
続いて、図８（ｅ）に示す母材基板１０の表面の一部及び裏面にレーザ光を照射する。すると、図９（ａ）に示すように、母材基板１０の表面側では、レーザ光が照射されなかった第３絶縁体層８の部分が除去されずに残存し、第３金属層７の舌片部７ａ，７ａ，…と第２金属層５の表面に形成されためっき１３の表面の中央部分とが露出する。母材基板１０の裏面側では、裏面側絶縁体層２の大部分が除去され、裏面に裏面側金属層１が形成されている裏面側絶縁体層２のみが残存する。
このとき、上述のように、金属層がレーザストップ層として機能するため、第２絶縁体層６は、端面が第３金属層７の各舌片部７ａの端面と面一となるように除去される。これにより、突設部１７，１７，…が形成される。また、裏面側絶縁体層２は、端面が裏面側金属層１の端面と面一となるようにして、除去される。これにより、実装部１１１，１１１，…が形成される。
続いて、図９（ｂ）に示すように、第３絶縁体層８の表面の一部にレジスト層１９を形成する。これにより、透光性部材戴置部１０７を形成することができる。また、第１金属層３の裏面３ａの中央部分に、レジスト層２１を形成する。これにより、外部端子部１０１同士の短絡を防ぐことができる。
そして、めっき２３を舌片部７ａ，７ａ，…の表面と露出されためっき１３の表面とに施す。舌片部７ａ，７ａ，…は、めっき２３が施されて内部端子部１０３，１０３，…となる。第２金属層５の表面に形成されためっき１３の表面は、めっき２３が施されてチップ戴置部１０５となる。各実装部１１１における裏面側金属層１は、めっき２３が施されて外部端子部１０１となる。これにより、図３に示す基台１００を製造することができる。
次に、図１０を用いて、半導体デバイス１５０の製造方法を示す。図１０は、半導体デバイス１５０の製造工程を示す断面図である。
まず、図１０（ａ）に示すように、接着剤１５１を用いて、基台１００のチップ戴置部１０５に半導体素子チップ１５３を接着させる。
次に、図１０（ｂ）に示すように、１６本の導電性細線１５５，１５５，…を用いて、各々、半導体素子チップ１５３と基台１００の内部端子部１０３，１０３，…とを接続する。このとき、導電性接着剤（不図示）を用いて、導電性細線１５５，１５５，…を半導体素子チップ１５３及び内部端子部１０３，１０３，…に接続することが好ましい。その後、導電性細線１５５，１５５，…を樹脂（不図示）で封じる。
続いて、接着剤（不図示）を用いて、レジスト層１９の表面に透光性部材１５７を接着させる。これにより、図５に示す半導体デバイス１５０を製造することができる。
そして、半田１９１を用いて、基台１００の外部端子部１０１，１０１，…を配線基板１９３の所定箇所に実装すると、図６に示す半導体装置１９０を製造することができる。
−効果−
まず、本実施形態における基台１００が奏する効果を示す。
各外部端子部１０１は、各実装部１１１における裏面側金属層１の表面及び側面にめっき２３が施されて形成されている。そのため、基台１００は、図６に示すように、各外部端子部１０１が配線基板１９３の表面と接するように、形成されている。従って、基台１００が配線基板１９３に接着可能となる充分な量の半田１９１を各外部端子部１０１に塗ることができる。そのため、基台１００を配線基板１９３へ強固に実装させることができる。
さらに、基台１００は、各外部端子部が基台の裏面よりも凹状となってしまう従来の基台と異なり、各外部端子部１０１の表面にダストが付着していない状態で配線基板１９３へ実装できるため、半田１９１の濡れ不良を防止することができる。そのため、基台１００を配線基板１９３へさらに強固に実装させることができる。
また、基台１００は、実装部１１１，１１１，…を備えているため、基台１００の裏面側への反りを防止することができる。そのため、煽りに影響を与えることなく、基台１００に鏡筒などを搭載させることができる。
また、各内部端子部１０３の上面とチップ戴置部１０５との間の距離は、半導体素子チップ１５３以下である。そのため、図１０（ａ）に示すように、チップ戴置部１０５に半導体素子チップ１５３を戴置すると、半導体素子チップ１５３の上面は、各内部端子部１０３の上面よりも上方に配置される。これにより、半導体素子チップ１５３が光学素子チップである場合、導電性細線１５５，１５５，…の表面で乱反射した反射光が半導体素子チップ１５３により受光されてしまうことを防止できる。また、半導体素子チップ１５３により発光された光が導電性細線１５５，１５５，…の表面で乱反射して出射してしまうことを防止できる。
また、チップ戴置部１０５のＲｚが１μｍ以上５μｍ以下であるため、基台１００は、平坦性に優れたチップ戴置部１０５を提供することができる。そのため、煽りに影響を与えることなく、鏡筒などを取り付けることができる。
次に、本実施形態における半導体デバイス１５０が奏する効果を示す。
本実施形態における半導体デバイス１５０は、基台１００を備えているため、上述の効果を奏することができる。
また、透光性部材１５７は、接着剤を介してレジスト層１９の表面に戴置されるため、基台１００に強固に固定される。
続いて、本実施形態における基台１００の製造方法が奏する効果を示す。
母材基板１０の表面及び裏面にレーザを照射して絶縁体層を除去することにより、各外部端子部１０１、各内部端子部１０３及びチップ戴置部１０５を形成することができる。そのため、設計通りに基台１００を製造することができる。
《発明の実施形態２》
実施形態２では、図１１及び図１２を用いて、基台２００の構成を示す。なお、本実施形態は、第１金属層３における外部端子部２０１，２０１，…の配置を上記実施形態１と異にする。そして、本実施形態では、上記実施形態１と重複する箇所の記載を省略する。
−構成−
まず、図１１及び図１２を用いて、基台２００の構成を示す。図１１は基台２００を基台裏面側から見たときの斜視図であり、図１２は、基台２００の断面図である。
基台２００は、図１１及び図１２に示すように、上記実施形態１の基台１００と同様、１６個の外部端子部２０１，２０１，…と、１６個の内部端子部１０３，１０３，…と、チップ戴置部１０５と、透光性部材戴置部１０７とを備えている。そして、第１金属層３の裏面３ａには、合計１６個の実装部２１１，２１１，…が形成されている。
実装部２１１，２１１，…は、図１１及び図１２に示すように、各々、第１金属層３の裏面３ａに互いに等間隔に配置されている。
各外部端子部２０１は、図１１及び図１２に示すように、第１金属層３の裏面３ａ全体に、互いに等間隔となるように配置されている。また、図１２に示すように、左側の外部端子部はダミー端子として機能し、ダミー端子の隣りの外部端子部は接地端子として機能する。
−効果−
本実施形態における基台２００が奏する効果を示す。
基台２００は、上記実施形態１の基台１００と略同一の効果を奏する。また、ダミー端子を設けることにより基台２００の歪みを防止することができるため、上記実施形態１の基台１００に比べて、煽りに影響を与えることなく基台２００に鏡筒などを搭載することができる。
《発明の実施形態３》
実施形態３では、図１３乃至図１５を用いて、基台３００の構成、半導体デバイス３５０の構成及び基台３００の製造方法を示す。なお、本実施形態は、基台３００の構成を上記実施形態１と異にする。そして、本実施形態では、上記実施形態１と重複する箇所の記載を省略する。
−構成−
まず、図１３を用いて、基台３００の構成を示す。図１３は、基台３００の構成を示す断面図である。
基台３００は、図１３に示すように、１６個の第１外部端子部３０１，３０１，…と、１６個の第２外部端子部３０２，３０２，…と、１６個の内部端子部３０３，３０３，…と、チップ戴置部１０５とを備えている。第１金属層（第４の金属層）３の表面には、第１絶縁体層（第３の絶縁体層）４、第２金属層（第１の金属層）５、第２絶縁体層（第１の絶縁体層）６及び第３金属層（第２の金属層）７がこの順に積層されて形成されており、第３金属層７の表面には合計１６個の第１実装部３１１，３１１，…が形成されている。また、第１金属層３の裏面３ａには、合計１６個の第２実装部３１２，３１２，…が形成されている。
第１実装部３１１，３１１，…は、第３金属層７の表面の各辺に対して４個ずつ、各々、互いに等間隔に配置されている。また、各第１実装部３１１は、表面側絶縁体層（第２の絶縁体層）３２と表面側金属層３１とがこの順に第３金属層７の表面に積層されて形成されており、表面側金属層３１の表面にはめっき１３が施されている。なお、「第３の金属層」は、めっき１３が表面側金属層３１の表面に施されて形成されている。
各第１外部端子部３０１は、めっき２３が表面側金属層３１の表面に形成されためっき１３の表面に施されて形成されている。
各第２実装部３１２は、上記実施形態１の各第１実装部１１１と略同一に形成されており、各第２外部端子部３０２は、めっき２３が裏面側金属層１の側面及び各第２実装部３１２におけるめっき１３の表面及び側面に施されて形成されている。なお、「第５の金属層」は、めっき１３が裏面側金属層１の表面に施されて形成されている。
キャビティ部は、略直方体状にくり抜かれて形成されている。底面は、第２金属層５の表面に形成されためっき１３の表面の一部である。また、内壁面は、第２絶縁体層６及び第３金属層７で形成されており、合計１６個の突設部１７，１７，…を有している。突設部１７，１７，…は、各内壁面に４個ずつ、互いに等間隔に配置されており、各々、第２絶縁体層６と第３金属層７とが３方の側面を面一とするように形成されている。
各内部端子部３０３は、図１３に示すように、キャビティ部の各突設部１７における第３金属層７の表面にめっき２３が施されて形成されている。
各第１外部端子部３０１と各内部端子部３０３とは、電気的に接続されている。具体的には、図１３に示すように、合計１６個のスルーホールが第１実装部３１１，３１１，…を貫通して形成されている。各スルーホールの内壁面には、めっき１３が施されている。これにより、各第１外部端子部３０１と各内部端子部３０３とは電気的に接続されている。
また、各第２外部端子部３０２と各内部端子部３０３とは、上記実施形態１に記載の各外部端子部１０１と各内部端子部１０３とが電気的に接続されているように、電気的に接続されている。
次に、図１４を用いて、半導体デバイス３５０の構成を示す。図１４は、半導体デバイス３５０の構成を示す断面図である。
半導体デバイス３５０は、図１４に示すように、３つの基台３１０，３２０，３３０を備えており、下段基台３１０の各第１外部端子部３０１と中段基台３２０の各第２外部端子部３０２とが半田（不図示）により互いに電気的に接続され、中段基台３２０の各第１外部端子部３０１と上段基台３３０の各第２外部端子部３０２とが半田（不図示）により互いに電気的に接続されて、積層されている。基台３１０，３２０，３３０のチップ戴置部１０５，１０５，１０５には、各々、半導体素子チップ３５３，３５４，３５５が戴置されている。
−製造方法−
次に、図１５を用いて、基台３００の製造方法を示す。図１５は、基台３００の製造工程の一部を示す断面図である。
まず、上記実施形態１に示す方法に従って、図８（ｄ）に示す基板を形成する。
次に、図１５（ａ）に示すように、第２絶縁体層６の表面と第３金属層７の表面とに、表面側絶縁体層３２及び表面側金属層３１をこの順に積層する。
続いて、表面側金属層３１の表面の大部分にエッチングマスクを形成し、エッチングを行う。すると、図１５（ｂ）に示すように、表面側金属層３１は、大部分がエッチングされ、表面側絶縁体層３２の裏面の各辺に４箇所ずつ合計１６箇所が残存するのみである。
続いて、各表面側金属層３１にレーザ光を照射する。これにより、合計１６個のスルーホールが形成される。その後、スルーホールの表面と表面側金属層３１の表面とにＮｉ層を形成し、そのＮｉ層の表面にＡｕ層を形成して、めっき１３を施す。その後、内壁にめっき１３が施された各スルーホール内に樹脂を注入し、図１５（ｃ）に示すように、樹脂部１５を形成する。そして、表面側金属層３１の表面における各樹脂部１５に、めっき（不図示）を施す。これにより、母材基板３０が形成される。
続いて、母材基板３０の表面及び裏面にレーザ光を照射する。これにより、母材基板３０の表面側では、第３金属層７の舌片部７ａ，７ａ，…と第２金属層５の表面に形成されためっき１３の表面の中央部分とが露出する。母材基板３０の裏面側では、裏面側絶縁体層２の大部分が除去され、裏面に裏面側金属層１が形成されている裏面側絶縁体層２のみが残存する。
そして、上記実施形態１に記載の方法に従って、レジスト層１９，２１を形成してめっき２３を施す。これにより、図１３に示す基台３００を製造することができる。
−効果−
まず、本実施形態における基台３００が奏する効果を示す。
基台３００は、上記実施形態１に記載の効果と略同一の効果を奏する。また、基台３００は、第１外部端子部３０１，３０１，…と第２外部端子部３０２，３０２，…とを備えているため、図１４に示すように、複数の基台３００を積層させることが可能である。よって、配線基板１９３の小型化を図ることができ、その結果、半導体装置の小型化の実現を図ることができる。
次に、本実施形態における半導体デバイス３５０が奏する効果を示す。
半導体デバイス３５０では、半導体素子チップの構成例としては、最上段の半導体素子チップ３５３としてＣＭＯＳやＣＣＤ等の固体撮像素子（イメージセンサー）が搭載され、半導体素子チップ３５４，３５５として各々システムＬＳＩやメモリ素子などが搭載される。これにより、半導体デバイス３５０はカメラモジュールとして機能し、複数の機能を有する半導体デバイス３５０を実現することができる。この場合、配線基板（不図示）は、下段基台３３０の第２外部端子部３０２，３０２，…と電気的に接続されるため、配線基板に基台１つ分のスペースがあれば、配線基板に半導体デバイス３５０を実装させて撮像装置として利用可能になる。そのため、半導体装置の小型化を図ることができる。
《発明の実施形態４》
実施形態４では、図１６を用いて、基台４００の構成と基台４００の製造方法とを示す。なお、本実施形態は、透光性部材戴置部１０７の構成を上記実施形態１と異にする。そして、本実施形態では、上記実施形態１と重複する箇所の記載を省略する。
−構成−
まず、図１６を用いて、基台４００の構成を示す。図１６は、基台４００の構成を示す断面図である。
基台４００は、図１６に示すように、上記実施形態１の基台１００と同様、１６個の外部端子部１０１，１０１，…と、１６個の内部端子部１０３，１０３，…と、チップ戴置部１０５と、透光性部材戴置部４０７とを備えている。
透光性部材戴置部４０７は、第３絶縁体層８の表面が粗面化されて形成されている。具体的には、第３絶縁体層８の表面は、Ｒｚが５μｍ以上２０μｍ以下となるように粗面化されていればよい。
−製造方法−
次に、基台４００の製造方法を示す。
まず、上記実施形態１に示す方法に従って、図８（ｅ）に示す母材基板１０を形成する。
次に、図８（ｅ）に示す母材基板１０の表面及び裏面にレーザ光を照射する。このとき、母材基板１０の表面に対しては、強度が相対的に強いレーザー光（以下、「強いレーザ光」という。）を母材基板１０の表面の中央部分に照射し、強度が相対的に弱いレーザ光（以下、「弱いレーザ光」という。）を母材基板１０の表面の周縁部分に照射する。すると、強いレーザ光の照射により、第３絶縁体層８の一部が除去され、第３金属層７の舌片部７ａ，７ａ，…と第２金属層５の表面に形成されためっき１３の表面の中央部分とが露出する。また、弱いレーザ光の照射により、第３絶縁層８の残存部分の表面は、Ｒｚが５μｍ以上２０μｍ以下となるように粗面化される。この弱いレーザ光の照射により、透光性部材戴置部４０７が形成される。
続いて、第１金属層３の裏面３ａの略中央部分に、レジスト層２１を形成する。
その後は、上記実施形態１に記載の方法に従って、めっき２３を施す。これにより、図１６に示す基台４００を製造することができる。
−効果−
本実施形態の基台４００が奏する効果を示す。
基台４００は、上記実施形態１に記載の効果と略同一の効果を奏する。また、透光性部材戴置部４０７が粗面化された第３絶縁体層８の表面であるため、第３絶縁体層８の表面にレジスト層を設けることなく透光性部材戴置部１０７を形成することができる。よって、上記実施形態１に比べて低コストで基台４００を製造することができる。
《発明の実施形態５》
実施形態５では、図１７乃至図１９を用いて、基台５００の構成と半導体デバイス５５０の構成と基台５００の製造方法とを示す。なお、本実施形態は、透光性部材戴置部５０７の構成を上記実施形態１と異にする。そして、本実施形態では、上記実施形態１と重複する箇所の記載を省略する。
−構成−
まず、図１７を用いて、基台５００の構成を示す。図１７は、基台５００の構成を示す断面図である。
基台５００は、図１７に示すように、上記実施形態１の基台１００と同様、１６個の外部端子部１０１，１０１，…と、１６個の内部端子部１０３，１０３，…と、チップ戴置部１０５と、透光性部材戴置部５０７とを備えている。そして、第１金属層３の表面には、第１絶縁体層４、第２金属層５、第２絶縁体層（第１の絶縁体層）６、第３金属層（第２の金属層）７、第３絶縁体層（第２の絶縁体層）８、第４金属層（第３の金属層）５１及び第４絶縁体層（第３の絶縁体層）５２がこの順で積層されている。なお、「第１の金属層」は、めっき１３が第２金属層５の表面に施されて形成されている。
キャビティ部５０９（図１９（ｃ）に記載）は、略直方体状にくり抜かれて形成されている。底面は、第２金属層５の表面に形成されためっき１３の表面の一部である。内壁面は、第２絶縁体層６、第３金属層７、第３絶縁体層８及び第４金属層５１で形成されており、合計１６個の突設部１７，１７，…と１個の透光性部材戴置部５０７とを有している。透光性部材戴置部５０７は、突設部１７，１７，…よりも短く突設されており、第３絶縁体層８と第４金属層５１とで構成されている。
次に、図１８を用いて、半導体デバイス５５０の構成を示す。図１８は、半導体デバイス５５０の構成を示す断面図である。
半導体デバイス５５０は、上記実施形態１と同様、基台５００と、半導体素子チップ１５３と、透光性部材１５７とを備えている。透光性部材１５７は、図１８に示すように、上面が第４絶縁体層５２の上面と面一となるように戴置されている。
−製造方法−
続いて、図１９を用いて、基台５００の製造方法を示す。図１９は、基台５００の製造工程の一部を示す断面図である。
まず、上記実施形態１に記載の方法で、図８（ｅ）に示す積層体を形成する。
次に、第３絶縁体層８の表面に、第４金属層５１を形成する。そして、第４金属層５１の表面の中央部分にエッチングマスクを形成して、エッチングを行う。これにより、図１９（ａ）に示すように、第４金属層５１は、第３絶縁体層８の表面の周縁部付近に残存する。
続いて、図１９（ｂ）に示すように、第４金属層５１の表面とエッチングにより露出された第３絶縁体層８の表面とに、第４絶縁体層５２を形成する。これにより、母材基板５０を形成することができる。
続いて、母材基板５０の表面の一部及び母材基板５０の裏面に、レーザ光を照射する。これにより、母材基板５０の表面側では、図１９（ｃ）に示すように、第４金属層５１の表面と第３金属層７の舌片部７ａ，７ａ，…と第２金属層５の表面に形成されためっき１３の中央部分とが露出する。そして、第４金属層５１の表面の露出により、透光性部材戴置部５０７が形成される。
続いて、第１金属層３の裏面３ａの略中央部分に、レジスト層２１を形成する。
そして、上記実施形態１に記載の方法に従って、めっき２３を施す。これにより、図１７に示す基台５００を製造することができる。
−効果−
本実施形態の基台５００が奏する効果を示す。
基台５００は、上記実施形態１に記載の効果と略同一の効果を奏する。また、透光性部材戴置部５０７がキャビティ部５０９内に形成されているため、透光性部材１５７は、図１８に示すように、基台５００内部に戴置される。よって、基台５００は、上記実施形態１の基台１００に比べて、コンパクトな半導体デバイス５５０を提供することができる。
《発明の実施形態６》
実施形態６では、図２０及び図２１を用いて、基台６００の構成と基台６００の製造方法とを示す。なお、本実施形態では、基台６００は、透光性部材戴置部ではなく鏡筒戴置部６０７を備えている。そして、本実施形態では、上記実施形態１と重複する箇所の記載を省略する。
−構成−
まず、図２０を用いて、基台６００の構成を示す。図２０は、基台６００の構成を示す断面図である。
基台６００は、図２０に示すように、上記実施形態１の基台１００と同様、１６個の外部端子部１０１，１０１，…、１６個の内部端子部１０３，１０３，…及びチップ戴置部１０５を備えており、さらに、鏡筒戴置部６０７を備えている。そして、第１金属層３の表面には、第１絶縁体層４、第２金属層５、第２絶縁体層（第１の絶縁体層）６、第３金属層（第２の金属層）７、第３絶縁体層（第２の絶縁体層）８、第４金属層（第３の金属層）６１及び第４絶縁体層６２がこの順に積層されている。
鏡筒戴置部６０７は、キャビティ部６０９（図２１（ｃ）に記載）の開口部を取り囲むように凹状に形成されている。その凹状に形成された部分の底面は、第４金属層６１の表面の一部である。
−製造方法−
次に、図２１を用いて、基台６００の製造方法を示す。図２１は、基台６００の製造工程の一部を示す断面図である。
まず、上記実施形態１に記載の方法で、図８（ｅ）に示す積層体を形成する。
次に、第３絶縁体層８の表面に、第４金属層６１を形成する。そして、第４金属層６１の表面の中央部分にエッチングマスクを形成して、エッチングを行う。これにより、図２１（ａ）に示すように、第４金属層６１は、第３絶縁体層８の表面の周縁に残存する。
続いて、図２１（ｂ）に示すように、第４金属層６１の表面とエッチングにより露出された第３絶縁体層８の表面とに、第４絶縁体層６２を形成する。これにより、母材基板６０を形成することができる。
続いて、レーザ光を母材基板６０の表面及び裏面に照射する。これにより、母材基板６０の表面側では、図２１（ｃ）に示すように、第４金属層６１の表面と第３金属層７の舌片部７ａ，７ａ，…と第２金属層５の表面に形成されためっき１３の表面の中央部分とが露出する。そして、第４金属層６１の表面の露出により、鏡筒戴置部６０７が形成される。
続いて、第１金属層３の裏面３ａの略中央部分に、レジスト層２１を形成する。
そして、上記実施形態１に記載の方法に従って、めっき２３を施す。これにより、図２０に示す基台６００を製造することができる。
−効果−
本実施形態の基台６００が奏する効果を示す。
基台６００は、上記実施形態１に記載の効果と略同一の効果を奏する。また、基台６００には、鏡筒戴置部６０７が形成されているため、鏡筒を基台６００に戴置することができる。
《発明の実施形態７》
実施形態７では、図２２乃至図２４を用いて、基台７００の構成と半導体デバイス７５０の構成と基台７００の製造方法とを示す。
−構成−
まず、図２２を用いて、基台７００の構成を示す。図２２は、基台７００の構成を示す断面図である。
基台７００は、図２２に示すように、上記実施形態１の基台１００と同様、１６個の外部端子部７０１，７０１，…、１６個の内部端子部７０３，７０３，…、チップ戴置部７０５及び透光性部材戴置部７０７を備えている。第１金属層７３の裏面７３ａには、合計１６個の実装部７１１，７１１，…が形成されている。第１金属層７３の表面には、樹脂層７４が積層されており、樹脂層７４の表面の周縁には樹脂製のリブ７５が形成されている。
実装部７１１，７１１，…は、各々、上記実施形態１の実装部１１１，１１１，…と略同一である。すなわち、実装部７１１，７１１，…は、第１金属層７３の裏面７３ａの各辺に対して４個ずつ、互いに等間隔に配置されており、各々、裏面側絶縁体層７２と裏面側金属層７１とがこの順に第１金属層７３の裏面７３ａに積層されて形成されており、裏面側金属層７１の表面にはめっき１３が施されている。なお、「金属層」は、めっき１３が裏面側金属層７１の表面に施されて形成されている。
各外部端子部７０１は、上記実施形態１の各外部端子部１０１と同様、裏面側金属層７１の表面に形成されためっき１３の表面に、めっき２３が施されて形成されている。
チップ戴置部７０５は、樹脂製のリブ７５の表面の一部である。
各内部端子部７０３は、各実装部１１１、第１金属層７３及び樹脂層７４を貫通するスルーホール７７（図２４（ｄ）に記載）の内壁面にめっき１３が施されて形成されている。各スルーホール７７内のめっき１３より内側には、樹脂部１５が形成されている。
次に、図２３を用いて、半導体デバイス７５０の構成を示す。図２３は、半導体デバイス７５０の構成を示す断面図である。
半導体デバイス７５０は、図２３に示すように、基台７００と、半導体素子チップ１５３と、透光性部材１５７とを備えている。半導体素子チップ１５３は、接着剤１５１を介してチップ戴置部１０５に固定され、導電性細線１５５，１５５，…を介して、各々、内部端子部７０３，７０３，…と半導体素子チップ１５３とを電気的に接続している。透光性部材１５７は、接着剤（不図示）を介してリブ７５の表面に固定されている。
−製造方法−
次に、図２４を用いて、基台７００の製造方法を示す。図２４は、基台７００の製造工程を示す断面図である。
まず、図２４（ａ）に示すように、第１金属層７３の表面に樹脂層７４を形成する。また、第１金属層７３の裏面に裏面側絶縁体層７２を形成し、裏面側絶縁体層７２の裏面に裏面側金属層７１を形成する。
次に、裏面側金属層７１の裏面の大部分にエッチングマスクを形成し、エッチングを行う。すると、図２４（ｂ）に示すように、裏面側金属層７１は、大部分がエッチングされ、裏面側絶縁体層７２の裏面の各辺に４箇所ずつ合計１６箇所残存する。
続いて、図２４（ｂ）に示す積層体の裏面側からレーザを照射する。これにより、図２４（ｃ）に示すように、裏面側絶縁体層７２の大部分が除去され、裏面に裏面側金属層７１が形成されている裏面側絶縁体層７２のみが残存する。
続いて、各裏面側金属層７１の表面にレーザを照射する。これにより、図２４（ｄ）に示すように、各裏面側金属層７１、裏面側絶縁体層７２、第１金属層７３及び樹脂層７４を貫通するスルーホール７７が形成される。その後、各スルーホール７７の表面と裏面側金属層７１の表面とにＮｉ層を形成し、そのＮｉ層の表面にＡｕ層を形成して、めっき１３を施す。その後、内壁にめっき１３が施されたスルホール７７内に樹脂を注入し、樹脂部１５を形成する。そして、裏面側金属層７１の表面における樹脂部１５とに、各々、めっき（不図示）を施す。
そして、樹脂層７４の表面の周縁に樹脂製のリブ７５を形成する。これにより、図２２に示す基台７００を製造することができる。
−効果−
本実施形態の基台７００が奏する効果を示す。
基台７００は、上記実施形態１と同様、実装部７１１，７１１，…を備えている。そのため、基台７００を配線基板へ強固に実装させることができるとともに、煽りに影響を与えることなく基台７００に鏡筒などを搭載させることができる。
また、図２２に示すように、半導体素子チップ１５３の上面は、各内部端子部７０３の上面よりも上方に配置される。そのため、半導体素子チップ１５３が光学素子チップである場合には、導電性細線１５５，１５５，…の表面で乱反射された光が半導体素子チップ１５３により受光されてしまうことを阻止でき、また、半導体素子チップ１５３により発光された光が導電性細線１５５，１５５，…の表面で乱反射して出射してしまうことを阻止できる。
《その他の実施形態》
本発明は、以下のような構成としてもよい。
上記実施形態３において、第１金属層３の裏面３ａにおける第２実装部３１２，３１２，…の配置は、上記実施形態１に記載の第１金属層３の裏面３ａにおける実装部１１１，１１１，…と略同一であるとしたが、上記実施形態２に記載の第１金属層３の裏面における実装部２１１，２１１，…と略同一であってもよい。また、上記実施形態４から７において、第１金属層３の裏面３ａにおける実装部の配置は、上記実施形態１に記載の第１金属層３の裏面３ａにおける実装部１１１，１１１，…と略同一であるとしたが、上記実施形態２に記載の第１金属層３の裏面における実装部２１１，２１１，…と略同一であってもよい。
また、上記実施形態１から７において、実装部の個数、内部端子部の個数及びスルホールの個数は、何れも、半導体素子チップのピン数で決まり、１６個に限定されることはない。
上記実施形態１において、スルーホール１１，１１，…を形成するさい、第２金属層５の表面にレーザ光を照射するとしたが、裏面側金属層１の表面にレーザ光を照射してもよい。
以上説明したように、本発明は、基台及び半導体デバイスについて有用である。特に、半導体素子チップが搭載される基台及びその基台を備えた半導体デバイスについて有用である。
実施形態１における基台１００を基台表面側から見たときの斜視図である。 実施形態１における基台１００を基台裏面側から見たときの斜視図である。 図１に示すIII−III線における断面図である。 実施形態１における半導体デバイス１５０の斜視図である。 実施形態１における半導体デバイス１５０の断面図である。 実施形態１における半導体装置１９０の斜視図である。 実施形態１における基台１００の製造工程の一部を示す断面図である。 実施形態１における基台１００の製造工程の別の一部を示す断面図である。 実施形態１における基台１００の製造工程のまた別の一部を示す断面図である。 実施形態１における半導体デバイス１５０の製造工程を示す断面図である。 実施形態２における基台２００を基台裏面側から見たときの斜視図である。 実施形態２における基台２００の断面図である。 実施形態３における基台３００の構成を示す断面図である。 実施形態３における半導体デバイス３５０の構成を示す断面図である。 実施形態３における基台３００の製造工程の一部を示す断面図である。 実施形態４における基台４００の構成を示す断面図である。 実施形態５における基台５００の構成を示す断面図である。 実施形態５における半導体デバイス５５０の構成を示す断面図である。 実施形態５における基台５００の製造工程の一部を示す断面図である。 実施形態６における基台６００の構成を示す断面図である。 実施形態６における基台６００の製造工程の一部を示す断面図である。 実施形態７における基台７００の構成を示す断面図である。 実施形態７における半導体デバイス７５０の構成を示す断面図である。 実施形態７における基台７００の製造工程の一部を示す断面図である。
符号の説明
１ 裏面側金属層
２ 裏面側絶縁体層
３ 第１金属層
３ａ 裏面（対向面）
４ 第１絶縁体層
５ 第２金属層
６ 第２絶縁体層
７ 第３金属層
８ 第３絶縁体層
２１ レジスト層
５１，６１ 第４金属層
５２，６２ 第４絶縁体層
１００，２００，３００，４００，５００，６００，７００ 基台
１０１，２０１，７０１ 外部端子部
１０３，３０３，７０３ 内部端子部
１０５，７０５ チップ戴置部
１０７，７０７ 透光性部材戴置部
１０９，５０９，６０９ キャビティ部
１１１，７１１ 実装部
１５０，５５０，７５０ 半導体デバイス
１５３ 半導体素子チップ
１５７ 透光性部材
３０１ 第１外部端子部
３０２ 第２外部端子部
３１１ 第１実装部
３１２ 第２実装部
６０７ 鏡筒戴置部

Claims (11)

  1. 配線基板に実装され、半導体素子チップが搭載される基台であって、
    前記配線基板に対向して配置される略面一の対向面とは反対側の面に形成され、前記半導体素子チップが戴置されるチップ戴置部と、
    前記半導体素子チップと電気的に接続される内部端子部と、
    前記内部端子部と電気的に接続されており、前記配線基板と電気的に接続される外部端子部と、
    絶縁体層と金属層とが前記対向面に交互に積層されて該対向面から突設され、該対向面から最も離れて配置されている最表層が金属層である実装部と
    を備え、
    前記外部端子部は、前記実装部の前記最表層であることを特徴とする基台。
  2. 請求項１に記載の基台であって、
    前記最表層の表面及び側面には、めっきが施されていることを特徴とする基台。
  3. 請求項１または２に記載の基台であって、
    絶縁体層と金属層とが交互に積層されて形成されており、
    前記対向面とは反対側の面に略矩形の開口部を有し、底面が第１の前記金属層であり、該底面から該開口部へ向かう方向に順に第１の前記絶縁体層、第２の前記金属層及び第２の前記絶縁体層が積層されて内壁面が形成されたキャビティ部と、
    前記キャビティ部の前記内壁面から突設されており、前記第１の絶縁体層及び前記第２の金属層で形成されている突設部と
    を備え、
    前記キャビティ部の前記底面が、前記チップ戴置部であり、
    前記突設部の前記第２の金属層が、前記内部端子部であることを特徴とする基台。
  4. 請求項３に記載の基台であって、
    前記半導体素子チップによって受光または発光された光を透過させる透光性部材が戴置される透光性部材戴置部を備え、
    前記透光性部材戴置部は、前記第２の絶縁体層の表面の一部が粗面化されて形成されていることを特徴とする基台。
  5. 請求項４に記載の基台であって、
    第２の絶縁体層の前記表面は、Ｒｚが５μｍ以上２０μｍ以下に粗面化されていることを特徴とする基台。
  6. 請求項３に記載の基台であって、
    前記半導体素子チップによって受光または発光される光を透過させる透光性部材が戴置される透光性部材戴置部と、
    前記第２の絶縁体層の表面に形成されたレジスト層と
    を備え、
    前記透光性部材戴置部は、前記レジスト層の表面であることを特徴とする基台。
  7. 請求項１または２に記載の基台であって、
    絶縁体層と金属層とが交互に積層されて形成されており、
    前記対向面とは反対側の面に略矩形の開口部を有し、底面が第１の前記金属層であり、該底面から該開口部へ向かう方向に順に第１の前記絶縁体層、第２の前記金属層、第２の前記絶縁体層、第３の前記金属層及び第３の前記絶縁体層が積層されて内壁面が形成されたキャビティ部と、
    前記キャビティ部の前記内壁面から突設されており、前記第１の絶縁体層及び前記第２の金属層で形成されている突設部と、
    前記キャビティ部の前記内壁面から前記突設部よりも短く突設されており、前記第２の絶縁体層及び前記第３の金属層で形成され、前記半導体素子チップによって受光または発光された光を透過させる透光性部材が戴置される透光性部材戴置部と
    を備え、
    前記キャビティ部の前記底面が、前記チップ戴置部であり、
    前記突設部の前記第２の金属層が、前記内部端子部であることを特徴とする基台。
  8. 請求項１または２に記載の基台であって、
    絶縁体層と金属層とが交互に積層されて形成されており、
    前記対向面とは反対側の面に略矩形の開口部を有し、底面が第１の前記金属層であり、該底面から該開口部へ向かう方向に順に第１の前記絶縁体層、第２の前記金属層及び第２の前記絶縁体層が積層されて内壁面が形成されたキャビティ部と、
    前記キャビティ部の前記内壁面から突設されており、前記第１の絶縁体層及び前記第２の金属層で形成されている突設部と、
    前記対向面とは反対側の面に前記キャビティ部の前記開口部を囲んで凹状に形成され、底面が前記第２の絶縁体層の表面に形成された第３の前記金属層であり、前記半導体素子チップによって受光または発光された光が透過する鏡筒が戴置される鏡筒搭載部と
    を備え、
    前記キャビティ部の前記底面が、前記チップ戴置部であり、
    前記突設部の前記第２の金属層が、前記内部端子部であることを特徴とする基台。
  9. 半導体素子チップが搭載される基台であって、
    金属層と絶縁体層とが交互に積層されて形成され、
    前記半導体素子チップが戴置されるチップ戴置部と、
    前記半導体素子チップと電気的に接続される内部端子部と、
    前記内部端子部と電気的に接続されており、外部電圧が印加可能な第１及び第２外部端子部と、
    略矩形の開口部を有し、底面が第１の前記金属層であり、該底面から該開口部に向かう方向に順に第１の前記絶縁体層及び第２の前記金属層が積層されて内壁面が形成されたキャビティ部と、
    前記キャビティ部の前記内壁面から突設されており、前記第１の絶縁体層と前記第２の金属層とで形成されている突設部と、
    第２の前記絶縁体層及び第３の前記金属層が順に前記第２の金属層の表面に積層されて該第２の金属層の該表面から突設された第１実装部と、
    前記チップ戴置部に対して前記第１の絶縁体層とは反対側に形成された第３の前記絶縁体層と、
    前記第３の絶縁体層の表面に形成された第４の前記金属層と、
    第４の前記絶縁体層及び第５の前記金属層が順に前記第４の金属層の表面に積層されて前記第１実装部の突設方向とは逆向きに該第４の金属層の該表面から突設された第２実装部と
    を備え、
    前記キャビティ部における前記第１の金属層が、前記チップ戴置部であり、
    前記第１実装部における前記第３の金属層が、前記第１外部端子部であり、
    前記第２実装部における前記第５の金属層が、前記第２外部端子部であることを特徴とする基台。
  10. 請求項１から８の何れか一つに記載の基台と、
    前記基台のチップ戴置部に戴置された半導体素子チップと、
    を備えていることを特徴とする半導体デバイス。
  11. 請求項９に記載の少なくとも２つの基台と、
    前記少なくとも２つの基台のチップ戴置部の各々に戴置された半導体素子チップと
    を備え、
    前記少なくとも２つの基台は、第１の前記基台の第１外部端子部と第２の前記基台の第２外部端子部とが電気的に接続されて、積層されていることを特徴とする半導体デバイス。
JP2005237309A 2005-08-18 2005-08-18 基台及び半導体デバイス Withdrawn JP2007053235A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005237309A JP2007053235A (ja) 2005-08-18 2005-08-18 基台及び半導体デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005237309A JP2007053235A (ja) 2005-08-18 2005-08-18 基台及び半導体デバイス

Publications (1)

Publication Number Publication Date
JP2007053235A true JP2007053235A (ja) 2007-03-01

Family

ID=37917479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005237309A Withdrawn JP2007053235A (ja) 2005-08-18 2005-08-18 基台及び半導体デバイス

Country Status (1)

Country Link
JP (1) JP2007053235A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235898A (ja) * 2007-03-19 2008-10-02 Infineon Technologies Ag パワー半導体モジュール、パワー半導体モジュールの製造方法、および、半導体チップ
US8618669B2 (en) 2008-01-09 2013-12-31 Ibiden Co., Ltd. Combination substrate
WO2014115766A1 (ja) * 2013-01-22 2014-07-31 京セラ株式会社 電子素子搭載用パッケージ、電子装置および撮像モジュール
JP2016092196A (ja) * 2014-11-04 2016-05-23 日本特殊陶業株式会社 配線基板
JP2018507556A (ja) * 2015-02-20 2018-03-15 クアルコム，インコーポレイテッド 集積回路パッケージ用の導電性ポスト保護

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235898A (ja) * 2007-03-19 2008-10-02 Infineon Technologies Ag パワー半導体モジュール、パワー半導体モジュールの製造方法、および、半導体チップ
US8618669B2 (en) 2008-01-09 2013-12-31 Ibiden Co., Ltd. Combination substrate
WO2014115766A1 (ja) * 2013-01-22 2014-07-31 京セラ株式会社 電子素子搭載用パッケージ、電子装置および撮像モジュール
CN104769710A (zh) * 2013-01-22 2015-07-08 京瓷株式会社 电子元件搭载用封装件、电子装置以及摄像模块
US9609754B2 (en) 2013-01-22 2017-03-28 Kyocera Corporation Package for mounting electronic element, electronic device, and imaging module
JP2016092196A (ja) * 2014-11-04 2016-05-23 日本特殊陶業株式会社 配線基板
JP2018507556A (ja) * 2015-02-20 2018-03-15 クアルコム，インコーポレイテッド 集積回路パッケージ用の導電性ポスト保護

Similar Documents

Publication Publication Date Title
JP6373574B2 (ja) 回路基板及びその製造方法
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
US20130003314A1 (en) Multilayer printed circuit board and manufacturing method therefor
US9693460B2 (en) Wiring board, manufacturing method for wiring board, and image pickup apparatus
US7286729B2 (en) Optical device cavity structure, optical device, and method for manufacturing an optical device cavity structure
US8017436B1 (en) Thin substrate fabrication method and structure
TWI694612B (zh) 半導體模組
WO2009130839A1 (ja) 光学デバイスとこれを備えた電子機器
KR101253401B1 (ko) 본딩용 패드의 제조 방법
JPH08330473A (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
JP2008258646A (ja) 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
US9324580B2 (en) Process for fabricating a circuit substrate
JP2008047832A (ja) 半導体装置および半導体装置製造方法
US9052479B2 (en) Optical board, method for manufacturing the same, and optical module
JP2007053235A (ja) 基台及び半導体デバイス
JP2004356630A (ja) 電気的相互接続のためのスタンドオフ／マスク構造
JP2013016894A (ja) 固体撮像装置およびその製造方法
JP2005243850A (ja) 多層プリント配線基板及びその製造方法
KR101842938B1 (ko) 캐비티기판 제조방법
JP2007027527A (ja) 基板及びその製造方法
JP4713204B2 (ja) 光学デバイス用キャビティ構造体、及び光学デバイス
JP4088633B2 (ja) 光学デバイス用キャビティ構造体及び光学デバイス
JP2010238994A (ja) 半導体モジュールおよびその製造方法
JP2006287124A (ja) 光学デバイス用キャビティ構造体、光学デバイス及び光学デバイス用キャビティ構造体の製造方法
US20130037938A1 (en) Embedded package and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080109

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090309