JP2005243850A

JP2005243850A - 多層プリント配線基板及びその製造方法

Info

Publication number: JP2005243850A
Application number: JP2004050513A
Authority: JP
Inventors: Koichi Kamiyama; 孝一神山; Makoto Takeuchi; 誠竹内
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 2004-02-25
Filing date: 2004-02-25
Publication date: 2005-09-08

Abstract

【課題】パッケージがなされた集積回路（ＩＣ）のように信頼性が保証された比較的厚い電子部品を用いても、密着性などの装着の信頼性も高く、しかも全体の小型化及び薄型化が可能な多層プリント配線基板を提供する。
【解決手段】電子部品８を内蔵する多層プリント配線基板２において、表面に第１の配線パターン１４Ａ，１４Ｂが形成されると共に非貫通穴６が形成されたコア材４と、その電極にバンプ１２が設けられて、前記バンプを前記非貫通穴の底部とは反対側に向けるようにして前記非貫通穴内に収容して固定された電子部品８と、前記電子部品と前記第１の配線パターンとを埋め込むようにして設けられた層間絶縁層１６Ａ，１６Ｂと、前記バンプに接続された状態で前記層間絶縁層上に形成された第２の配線パターン１８Ａ，１８Ｂと、を備える。
【選択図】図１

Description

本発明は、配線パターンを複数層に亘って形成する、いわゆるビルドアップ基板と称される多層プリント配線基板に係り、特に電子部品として例えばＩＣ等の能動素子を内蔵した多層プリント配線基板及びその製造方法に関する。

一般に、電子部品の高密度化、薄型化、多機能化に伴い、プリント配線基板は部品を配線するための配線板としてだけでなく、ＩＣ等の集積回路よりなる電子部品を基板の内部に埋め込むことにより一部の機能を付加させたアクティブ機構を有するプリント配線基板への移行が注目されてきている。このような電子部品の埋め込み型のプリント配線基板にあっては、プリント配線基板の内部にＩＣ等の電子部品を埋め込むため、プリント配線基板の表面実装する面積が削減されるため、高密度化に関して有利である。上記したような電子部品を埋め込んだ型式のプリント配線基板は例えば特許文献１に開示されている。

特開２００２−２４６５００号公報

ところで、上記した特許文献１に開示されたようなプリント配線基板では、いわゆるベアチップ（モールドパッケージされていない裸のＩＣ：集積回路）を基板内部に埋め込むようになっていることから、製品歩留りにおいて非常にリスクの高いものであった。すなわち、現段階ではベアチップの状態で信頼性などを保証したＫＧＤ（ｋｎｏｗｎｇｏｏｄＤｉｅ）は少なく、そしてこのベアチップをプリント配線基板の内部に埋め込んだ後に、ベアチップが不良品（ＮＧ）であると判明しても、これをリペア（修理）することは事実上、不可能であり、その基板は廃棄するしかなくなる。

これに対して、パッケージされたＩＣ等の集積回路（ＣＳＰ：チップサイズパッケージやＱＦＰ（ＱｕａｄＦｌａｔＰａｃｋａｇｅ）など）は予め検査が可能であり、信頼性などは保証されている。しかしながら、この種のパッケージされたＩＣ等の電子部品は、部品の厚みが厚いため、基板内部にベアチップと同様な構造で埋め込んでしまうと基板全体が厚くなってしまい、高密度化に対して、十分な効果を得ることができない。また、複数の配線パターンを、その間に絶縁層を介在させて積み上げてビルドアップ形成して行く上で、モールド材に銅めっきを形成する際に十分な密着強度を得ることができない、といった問題もある。

本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、パッケージがなされた集積回路（ＩＣ）のように信頼性が保証された比較的厚い電子部品を用いても、密着性などの装着の信頼性も高く、しかも全体の小型化及び薄型化が可能な多層プリント配線基板及びその製造方法を提供することにある。

請求項１に係る発明は、電子部品を内蔵する多層プリント配線基板の製造方法において、コア材の表面に第１の配線パターンを形成する工程と、前記コア材に非貫通穴を形成する工程と、前記非貫通穴内に、電極にバンプを設けた前記電子部品を、前記バンプが前記非貫通穴の底部とは反対側に向けられるように収容して固定する工程と、前記コア材の表面に、前記第１の配線パターンを含んで前記電子部品を埋め込むように層間絶縁層を形成する工程と、前記層間絶縁層の表面に、前記バンプに接続された第２の配線パターンを形成する工程と、を有することを特徴とする多層プリント配線基板の製造方法である。

請求項２に係る発明は、電子部品を内蔵する多層プリント配線基板において、表面に第１の配線パターンが形成されると共に非貫通穴が形成されたコア材と、その電極にバンプが設けられて、前記バンプを前記非貫通穴の底部とは反対側に向けるようにして前記非貫通穴内に収容して固定された電子部品と、前記電子部品と前記第１の配線パターンとを埋め込むようにして設けられた層間絶縁層と、前記バンプに接続された状態で前記層間絶縁層上に形成された第２の配線パターンと、を備えたことを特徴とする多層プリント配線基板である。

本発明の多層プリント配線基板及びこの製造方法によれば、次のように優れた作用効果を発揮することができる。
パッケージがなされた集積回路（ＩＣ）のように信頼性が保証された比較的厚い電子部品を用いても、密着性などの装着の信頼性も高く、しかも全体の小型化及び薄型化を推進することができる。

以下に、本発明に係る多層プリント配線基板及びその製造方法の一例を添付図面に基づいて詳述する。
図１は発明に係る多層プリント配線基板の一例を示す拡大断面図、図２はバンプの種類を示す図、図３は図１に示す多層プリント配線基板の製造工程を示す図である。尚、ここでは多層プリント配線基板内に内蔵する電子部品として能動素子を用いた場合を例にとって説明するが、これに限定されず、他の電子部品、例えば受動素子を用いるようにしてもよい。
まず、図１を参照して本発明の多層プリント配線基板について説明する。ここではコア材の両面側に配線パターンを形成した場合を例にとって説明するが、これに限定されず、コア材の片面側のみに配線パターンを形成するようにしてもよい。図１に示すように、この多層プリント配線基板２は、その厚さ方向の中心に、例えばガラスエポキシ樹脂板よりなる所定の厚さのコア材を有している。そして、このコア材４の一部に所定の大きさの非貫通穴６が形成されており、この中に電子部品として例えばＷＬＣＳＰ（ウエハレベルチップサイズパッケージ）等よりなる能動素子８が収容されて固定されている。ここでＷＬＣＳＰとは、例えばシリコンウエハ上で表面実装に対応できるように電極を再配線してこの電極にバンプを形成したチップサイズパッケージをいう。

図示例では、上記能動素子８は、その表面に電極１０が配設されており、この電極１０に例えば銅よりなる所定の高さのバンプ１２が予め取り付けられている。このバンプ１２の形状としては、例えば図２（Ａ）に示すように、柱状になされた柱状バンプ１２Ａや図２（Ｂ）に示すように球状になされた球状バンプ１２Ｂなどがあるが、ここでは柱状バンプ１２Ａを用いた場合を示している。

このような能動素子８は、図中において上記バンプ１２や電極１０を上方に向けた状態で非貫通穴６の底部に接着剤１３により強固に固定されている。そして、上記コア材４の両面側には、それぞれ所定の形状にパターン化された第１の配線パターン１４Ａ、１４Ｂが形成されている。そして、コア材４の両面側には、上記各第１の配線パターン１４Ａ、１４Ｂを埋め込むようにして例えば樹脂よりなる層間絶縁層１６Ａ、１６Ｂが形成されている。ここで、上方の層間絶縁層１６Ａにより、上記能動素子８も完全に埋め込まれた状態となっているが、そのバンプ１２は上記層間絶縁層１６Ａを貫通するように上方に延びており、その表面が露出している。そして、この層間絶縁層１６Ａ、１６Ｂの表面には、所定の形状にパターン化された第２の配線パターン１８Ａ、１８Ｂが形成されている。この場合、上記バンプ１２が露出している側に形成された第２の配線パターン１８Ａは、上記バンプ１２に接続されて導通が確保されている。

次に、上記多層プリント配線基板２の製造方法について説明する。
まず、図３（Ａ）に示すように、板状の基板母材２０を用意する。この基板母材２０は厚さが０．６ｍｍ程度であり、例えばガラスエポキシ樹脂よりなるコア材４の両面に銅膜２２が張られている。そして、この基板母材２０に対して、ドライフィルムレジスト等を用いて上記銅膜２２にパターンエッチングを施すことにより、図３（Ｂ）に示すように、コア材４の両面に第１の配線パターン１４Ａ、１４Ｂを形成する。
次に、能動素子を埋め込むために、上記コア材４の所定の位置にドリル、エンドミル、レーザ光等を用いて所定の大きさの非貫通穴６を形成する。ここでは上記能動素子８（図１参照）として例えばＷＬＣＳＰが用いられるが、この大きさは、例えばパッケージ厚さが０．５ｍｍ、バンプ高さが０．１ｍｍ、総厚が０．６ｍｍ×□７ｍｍ（縦横）である。このような能動素子８に対して、上記非貫通穴６は僅かに大きく設定され、例えば□７．２ｍｍ（縦横）、深さは０．５ｍｍである。

次に、図３（Ｄ）に示すように、後でビルドアップされる樹脂絶縁層との密着性の向上を図るために、黒化処理や、いわゆるＣＺ処理（表面粗化剤ＣＺ−８１００（メック株式会社製）を用いた表面粗化処理）のようなマイクロエッチング処理を施すことによって銅表面である上記第１の配線パターン１４Ａ、１４Ｂの表面を粗化する。
次に、上記能動素子８を固定するために、図３（Ｅ）に示すように、上記非貫通穴６の底部に接着剤１３を塗布する。この接着剤１３としては、半導体用のダイペーストや熱硬化性接着剤を用いることができるが、例えばビルドアップ絶縁層と同じ材料を用いるのが好ましい。

次に、図３（Ｆ）に示すように、能動素子８の電極１０及びこれに接続されたバンプ１２が上面になるようにして上記能動素子８を非貫通穴６内へ収容し、その下面を上記接着剤１３により接着固定する。これにより、能動素子８が非貫通穴６内に強固に固定されることになる。
次に、図３（Ｇ）に示すように、上記コア材４の両表面に、上記第１の配線パターン１４Ａ、１４Ｂやバンプ１２を含む能動素子８の全体を埋め込むようにして、例えばビルトアップ絶縁樹脂を印刷法やロール法等によって塗布し、これを硬化することによって層間絶縁層１６Ａ、１６Ｂを形成する。この時の層間絶縁層１６Ａ、１６Ｂの厚さは、例えば５０〜６０μｍ程度に設定する。

次に、図３（Ｈ）に示すように、例えばＶＦＥ−ＳＣ／−Ｍ（ジャブロ社製）等の不織布バフ２４を用いて上記層間絶縁層１６Ａ、１６Ｂの表面を例えば５〜１０μｍ程度研磨し、上方の層間絶縁層１６Ａの場合は上記バンプ１２の上端が露出して層間絶縁層１６Ａの表面と同一の高さになるように平坦化する。この結果、上記各層間絶縁層１６Ａ、１６Ｂの厚さは略５０μｍ程度になる。
次に、銅めっきとの密着性を図るために上記平坦化された各層間絶縁層１６Ａ、１６Ｂの表面を、例えば過マンガン酸カリウムなどのアルカリ液を用いて粗化する。そして、図３（Ｉ）に示すように、この層間絶縁層１６Ａ、１６Ｂの粗化された両表面に、例えば厚さが２０μｍ程度の銅膜２６を全面に亘ってめっきする。

次に、ドライフィルムレジスト等を用いて上記銅膜２６をパターンエッチングすることにより、図３（Ｊ）に示すように第２の配線パターン１８Ａ、１８Ｂをそれぞれ形成する。そして、必要に応じて、ソルダーレジスト形成、シルク印刷形成、金めっき処理、耐熱性フラックス処理等を行って図１に示すような多層プリント配線基板２を完成する。尚、層数はこの実施例に限定されず、配線パターンと層間絶縁層とをそれぞれ適当回数に亘って更に形成することにより、必要な層数だけ多層化することができる。
このように、埋め込む電子部品の厚さによらず、例えばこれが特性や信頼性が保証された保護パッケージ付きの能動素子、例えばＷＬＣＳＰであっても、これをコア材に形成した非貫通穴内に埋め込むようにして固定したので、基板全体の厚さを薄くでき、しかも密着性なども高く維持することができる。従って、電子機器の小型化及び高機能化にも大きく寄与することができる。

発明に係る多層プリント配線基板の一例を示す拡大断面図である。バンプの種類を示す図である。図１に示す多層プリント配線基板の製造工程を示す図である。

符号の説明

２…多層プリント配線基板、４…コア材、６…非貫通穴、８…能動素子（電子部品）、１０…電極、１２…バンプ、１３…接着剤、１４Ａ，１４Ｂ…第１の配線パターン、１６Ａ，１６Ｂ…層間絶縁層、１８Ａ，１８Ｂ…第２の配線パターン。

Claims

電子部品を内蔵する多層プリント配線基板の製造方法において、
コア材の表面に第１の配線パターンを形成する工程と、
前記コア材に非貫通穴を形成する工程と、
前記非貫通穴内に、電極にバンプを設けた前記電子部品を、前記バンプが前記非貫通穴の底部とは反対側に向けられるように収容して固定する工程と、
前記コア材の表面に、前記第１の配線パターンを含んで前記電子部品を埋め込むように層間絶縁層を形成する工程と、
前記層間絶縁層の表面に、前記バンプに接続された第２の配線パターンを形成する工程と、を有することを特徴とする多層プリント配線基板の製造方法。
電子部品を内蔵する多層プリント配線基板において、
表面に第１の配線パターンが形成されると共に非貫通穴が形成されたコア材と、
その電極にバンプが設けられて、前記バンプを前記非貫通穴の底部とは反対側に向けるようにして前記非貫通穴内に収容して固定された電子部品と、
前記電子部品と前記第１の配線パターンとを埋め込むようにして設けられた層間絶縁層と、
前記バンプに接続された状態で前記層間絶縁層上に形成された第２の配線パターンと、を備えたことを特徴とする多層プリント配線基板。