JP2014072372A - プリント配線板の製造方法及びプリント配線板 - Google Patents

プリント配線板の製造方法及びプリント配線板 Download PDF

Info

Publication number
JP2014072372A
JP2014072372A JP2012217283A JP2012217283A JP2014072372A JP 2014072372 A JP2014072372 A JP 2014072372A JP 2012217283 A JP2012217283 A JP 2012217283A JP 2012217283 A JP2012217283 A JP 2012217283A JP 2014072372 A JP2014072372 A JP 2014072372A
Authority
JP
Japan
Prior art keywords
pad
opening
wiring board
printed wiring
solder resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012217283A
Other languages
English (en)
Inventor
Fumitaka Takagi
史貴 高木
Nobuhisa Kuroda
展久 黒田
Mariko Kimura
麻里子 木邨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2012217283A priority Critical patent/JP2014072372A/ja
Priority to US14/041,743 priority patent/US9185806B2/en
Publication of JP2014072372A publication Critical patent/JP2014072372A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/83411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】 接続信頼性の高いプリント配線板を提供する。
【解決手段】 層間樹脂絶縁層と、
該層間樹脂絶縁層上に設けられ、半導体素子を実装するためのパッドと、
該層間樹脂絶縁層上に設けられ、前記パッドの表面と側面の一部とを露出する開口を備えるソルダーレジスト層とを有し、前記パッドの表面は、前記開口の底部を形成する前記ソルダーレジスト層の表面よりも突出していることを特徴とする。
【選択図】 図５

Description

本発明は、上面に半導体素子が実装されると共に、プリント配線板が搭載されるプリント配線板に関する。
半導体の高集積化に伴い、ペリフェラル実装用パッドのピッチが狭くなっている。ペリフェラル実装用パッドのピッチが狭くなるとアンダーフィル材の充填が上手くいかず、ボイドが残り、ボイドに起因するマイグレーションが発生し、信頼性が低下する。また、ピッチが狭いとパッド表面の半田めっきが隣のパッドと接触し、半田ブリッジが発生することがある。
特許文献１では、ペリフェラル実装用パッド間にソルダーレジスト層を充填することで、アンダーフィル材の充填性を改善している。
特開２０１２−９５８６号
しかしながら、特許文献１では、ＩＣチップとプリント配線板との間のクリアランスを保つスペーサーとして半田を用いているため、半田の高さがバラツキ、アンダーフィル材の充填が上手くいかないことも考えられる。また、半田の高さ分、ＩＣチップとプリント配線板との配線距離が長くなる。更に、特許文献１では、サンドブラスト法を用いてソルダーレジスト層を薄くしているため、製造工程が複雑になり、コストが嵩むと考えられる。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、ICチップとの接続信頼性の高いプリント配線板、及び、その製造方法を提供することにある。
本願発明のプリント配線板は、
層間樹脂絶縁層と、
該層間樹脂絶縁層上に設けられ、半導体素子を実装するためのパッドと、
該層間樹脂絶縁層上に設けられ、前記パッドの表面と側面の一部とを露出する開口を備えるソルダーレジスト層とを有し、
前記パッドの表面は、前記開口の底部を形成する前記ソルダーレジスト層の表面よりも突出していることを技術的特徴とする。
本願発明のプリント配線板の製造方法は：
層間樹脂絶縁層を設けることと、
該層間樹脂絶縁層上に半導体素子を実装するためのパッドを設けることと、
該層間樹脂絶縁層上に前記パッドの表面と側面の一部とを露出するとともに、開口を備えるソルダーレジスト層を設けることとを含み、
前記パッドの表面を、前記開口の底部を形成する前記ソルダーレジスト層の表面よりも突出させることを技術的特徴とする。
本願発明のプリント配線板においては、複数のパッド間がソルダーレジスト層により充填され、前記パッドは、表面と側面の一部を露出するので、前記パッドの表面と複数のパッド間のソルダーレジスト層表面との段差が小さくなり、アンダーフィル材の充填が容易で、ボイドが生じ難くなる。ボイドの発生を抑制できるので、ボイドを起因とするマイグレーションを抑制できる。また、前記パッドは、表面と側面の一部が複数のパッド間のソルダーレジスト層表面から僅かに突出しているので、前記パッドの表面と側面に形成する半田めっきの量を制御し易く、半田めっき過多による半田ブリッジの発生を回避することができる。ソルダーレジスト層の開口部形成方法は、露光後、未硬化ソルダーレジスト組成物を、エッチング液により表面から徐々に除去する方法であるため、開口部におけるソルダーレジスト層の厚みを制御することが可能となる。
本発明の第１実施形態に係るプリント配線板の製造方法を示す工程図。 第１実施形態のプリント配線板の製造方法を示す工程図。 第１実施形態のプリント配線板の製造方法を示す工程図。 第１実施形態のプリント配線板の製造方法を示す工程図。 第１実施形態のプリント配線板の断面図。 第１実施形態のプリント配線板の断面図。 第１実施形態に係るプリント配線板の製造工程中の平面図。 第１実施形態に係るプリント配線板の製造工程中の平面図。 第１実施形態に係るプリント配線板の一部拡大断面図。 第１実施形態に係るプリント配線板の一部拡大断面図。 第１実施形態に係るプリント配線板の一部拡大断面図。 第１実施形態の改変例に係るプリント配線板のパッドの拡大断面図。
[第１実施形態]
図５に示されるように第１実施形態のプリント配線板１０は、コア基板３０を有する。そのコア基板は第１面Ｆとその第１面と反対側の第２面Ｓとを有する絶縁基板２０ｚと絶縁基板の第１面Ｆ上に形成されている第１導体層３４Ｆと絶縁基板の第２面上に形成されている第２導体層３４Ｓを有する。コア基板はさらに第１導体層３４Ｆと第２導体層３４Ｓとを接続しているスルーホール導体３６を有する。スルーホール導体３６は絶縁基板を貫通している貫通孔３１に形成されている。貫通孔３１の形状やスルーホール導体３６の形状は、コア基板の第１面Ｆと第２面Ｓのそれぞれの表面に開口を有するそれぞれの開口部が中心に向かってテーパし、中心部で接続する砂時計形状である。図４に示されているコア基板は例えば、ＵＳ７７８６３９０に開示されている方法で製造される。コア基板の導体層は複数の導体回路やスルーホール導体３６の周りに形成されているスルーホールランドを含む。プリント配線板及びコア基板の第１面と絶縁基板の第１面は同じ面であり、プリント配線板及びコア基板の第２面と絶縁基板の第２面は同じ面である。
コア基板３０の第１面Ｆと第１導体層３４Ｆ上に層間樹脂絶縁層５０Ｆが形成されている。この層間樹脂絶縁層５０Ｆ上に導体パターン５８Ｆおよびパッド５９が形成されている。導体パターン５８Ｆおよびパッド５９と第１導体層３４Ｆやスルーホール導体３６は、層間樹脂絶縁層５０Ｆを貫通するビア導体６０Ｆで接続されている。層間樹脂絶縁層５０Ｆ、導体パターン５８Ｆ、パッド５９とビア導体６０Ｆで第１面側のビルドアップ層５５Ｆが形成されている。
コア基板３０の第２面Ｓと第２導体層３４Ｓ上に層間樹脂絶縁層５０Ｓが形成されている。この層間樹脂絶縁層５０Ｓ上に導体パターン５８Ｓが形成されている。導体パターン５８Ｓと第２導体層３４Ｓやスルーホール導体３６は、層間樹脂絶縁層５０Ｓを貫通するビア導体６０Ｓで接続されている。層間樹脂絶縁層５０Ｓと導体パターン５８Ｓとビア導体６０Ｓで第２面側のビルドアップ層５５Ｓが形成されている。
第１面側のビルドアップ層上にソルダーレジスト層７０Ｆが形成され、第２面側のビルドアップ層上にソルダーレジスト層７０Ｓが形成されている。第１面側のソルダーレジスト層７０Ｆは、導体パターン５８Ｆとビア導体（ビアランド）６０Ｆの上面を露出する半田バンプ用の開口７１Ｆと、パッド５９の上面を露出する半導体素子９０実装用の開口７０ＭＬおよび開口７０ＴＭを有する。第２面側のソルダーレジスト層７０Ｓは、導体パターン５８Ｓやビア導体（ビアランド）６０Ｓの上面を露出する開口７１Ｓを有する。
[第１実施形態]
本発明の第１実施形態に係るプリント配線板の断面が図５に示され、平面が図８（Ｂ）に示されている。図８（Ｂ）のＸ−Ｘ断面が、図５に対応する。
プリント配線板１０は、第１面側の層間樹脂絶縁層５０Ｆ上に設けられ半導体素子９０を実装するためのパッド５９と、前記層間樹脂絶縁層５０Ｆ上に設けられ前記パッド５９の表面と側面の一部とを露出する第２開口部７０ＭＬおよび半導体素子９０をその内部に収容する第１開口部７０ＴＭを備えるソルダーレジスト層７０Ｆとを有する。前記パッド５９の表面は、前記第２開口部７０ＭＬの底部を形成する第２開口部底面７０ＦＬよりも突出している。前記第２開口部７０ＭＬは、半導体素子９０のパッド９２と接続するためのパッド５９を露出させる開口であるため、半導体素子９０を収容するための前記第１開口部７０ＴＭの内部に存在し、前記前記第２開口部７０ＭＬの開口面積は、前記第１開口部７０ＴＭの開口面積より小さい。半導体素子９０は、前記第１開口部７０ＴＭの内部に収容されるので、半導体素子９０を固定するアンダーフィル材９６がプリント配線板１０の表面から流出しない。前記パッド５９は、その表面と側面の一部が露出されるのみで、複数のパッド５９間は、ソルダーレジスト層７０Ｆで充填されている。前記複数のパッド５９の間隔が狭くても、ソルダーレジスト層７０Ｆで充填されているため、アンダーフィル材９６を半導体素子９０と第２開口部７０ＭＬの間に流入したとき、複数のパッド５９間に、ボイドが残留しにくく、ボイドの発生に起因するマイグレーションを抑制できると考えられる。
前記パッド５９は、前記第２開口部底面７０ＦＬから表面と側面の一部が露出している。前記パッド５９の露出された表面と側面には半導体素子９０のパッド９２と接合するための半田めっき層７７が形成されている（図９（Ｂ））。前記半田めっき層７７は、Snめっき、Ni/Auめっき、Ni/Pd/Auめっきから成る群から選択される少なくとも1種が選択されることが望ましい。
前記パッド５９は、該パッドの表面から３〜８μｍの厚み分露出することが望ましい。露出する前記パッドの厚みが、３μｍ未満の場合、半導体素子９０と前記ソルダーレジスト層７０Ｆの第２開口部底面７０ＦLとの間隔が狭くなり、アンダーフィル材９６が流れにくくなると思われる。さらに、前記パッド５９の露出面積が小さくなるので、表面に形成する半田めっき７７の量も少なくなるので、半導体素子９０のパッド９２との接続信頼性が低下すると推測される。露出する前記パッド５９の厚みが、８μｍを超える場合、複数のパッド５９間に、ボイドが残留する不具合が生じると思われる。さらに、パッド５９の露出面積が大きくなるので、表面に形成される半田めっき７７の量が多くなり、半田ブリッジを発生する可能がある。
前記パッドの厚みに対して、該パッドの表面から露出する厚みは、該パッドの厚みの２０〜５０％であることが望ましい。露出する前記パッドの厚みが、２０％未満の場合、半導体素子９０と前記ソルダーレジスト層７０Ｆの第２開口部底面７０ＦLとの間隔が狭くなり、アンダーフィル材９６が流れにくくなると思われる。さらに、前記パッド５９の露出面積が小さくなるので、表面に形成する半田めっき７７の量も少なくなるので、半導体素子９０のパッド９２との接続信頼性が低下すると推測される。露出する前記パッドの厚みが、５０％を超える場合、複数のパッド５９間に、ボイドが残留する不具合が生じると思われる。さらに、パッド５９の露出面積が大きくなるので、表面に形成される半田めっき７７の量が多くなり、半田ブリッジを発生する可能がある。
第１実施形態のプリント配線板においては、前記パッド５９は、その表面と側面の一部が露出されるのみで、複数のパッド５９間は、ソルダーレジスト層７０Ｆで充填されている。前記複数のパッド５９の間隔が狭くても、ソルダーレジスト層７０Ｆで充填されているため、アンダーフィル材９６を半導体素子９０と第２開口部７０ＭＬの間に流入したとき、複数のパッド５９間に、ボイドが残留しにくく、ボイドの発生に起因するマイグレーションを抑制できると考えられる。
[第１実施形態のプリント配線板の製造方法]
第１実施形態のプリント配線板１０の製造方法が図１〜図４に示される
（１）第１面Ｆとその第１面と反対側の第２面Ｓを有する絶縁基板２０ｚとその両面に積層されている金属箔２２、２２からなる両面銅張積層板２０が準備される（図１（Ａ））。両面銅張積層板として住友ベークライト社製のＥＬＣ４７８５ＴＨ−Ｇを用いることができる。絶縁基板の第１面Ｆ及び第２面Ｓ上に銅箔２２，２２がそれぞれラミネートされている。
絶縁基板は樹脂と補強材で形成されていて、その補強材として例えばガラスクロス、アラミド繊維、ガラス繊維などが挙げられる。樹脂としてエポキシ樹脂、ＢＴ（ビスマレイミドトリアジン）樹脂などが挙げられる。
（２）両面銅張積層板が加工され、スルーホール導体３６、第１導体層３４Ｆ、第２導体層３４Ｓを備えるコア基板３０が完成する（図１（Ｂ））。コア基板の第１面と絶縁基板の第１面は同じ面であり、コア基板の第２面と絶縁基板の第２面は同じ面である。コア基板３０はＵＳ７７８６３９０に開示されている方法で製造される。
（３）コア基板３０の第１面Ｆ上及び第２面Ｓ上に、無機繊維とシリカなどの無機粒子とエポキシ等の熱硬化性樹脂を含むプリプレグと銅箔４８が順に積層される。その後、加熱プレスでプリプレグから層間樹脂絶縁層５０Ｆと層間樹脂絶縁層５０Ｓが形成され、銅箔４８が層間樹脂絶縁層に接着される（図１（Ｃ））。ここでは、無機繊維を備える層間樹脂絶縁層が積層されたが、心材を備えない層間樹脂絶縁層を用いることもできる。
（４）次に、ＣＯ２ガスレーザにて層間樹脂絶縁層５０Ｆ，５０Ｓにそれぞれビア導体用の開口５１Ｆ，５１Ｓが形成される（図１（Ｄ））。
（５）銅箔４８上と開口５１Ｆ、５１Ｓの内壁に無電解銅めっき層５２，５２が形成される（図２（Ａ））。
（６）無電解銅めっき層５２上にめっきレジスト５４が形成される（図２（Ｂ））。
（７）めっきレジスト５４から露出する無電解銅めっき層５２上に、電解銅めっき層５６が形成される（図２（Ｃ））。
（８）めっきレジスト５４が除去される。電解銅めっき層５２間の無電解銅めっき層５６と銅箔４８がエッチングで除去されることで、層厚が１８μｍのパッド５９、導体パターン５８Ｆ，５８Ｓ及びビア導体６０Ｆ，６０Ｓが形成される（図２（Ｄ））。ビア導体６０Ｆ、６０Ｓは、ビアランド６０ＦＲ、６０ＳＲを備える。第１面側と第２面側のビルドアップ層５５Ｆ、５５Ｓが形成される。図２（Ｄ）のプリント配線板の平面図が図７（Ａ）中に示される。図２（Ｄ）は、図７（Ａ）のＸ１−Ｘ１断面に相当する。導体パターン５８Ｆの端部５９は、後工程で被覆されるソルダーレジスト層７０Ｆから露出される。導体パターン５８Ｆの露出する部位がパッド５９を構成する。
（９）第１面側のビルドアップ層上に第１面側のソルダーレジスト組成物７０Ｆが被覆され、第２面側のビルドアップ層上に第２面側のソルダーレジスト組成物７０Ｓが被覆される（図３（Ａ））。ソルダーレジスト組成物は、例えば、特開２０１１−７１４０６号に開示されている多段化可能な樹脂から成る。
（１０）第１露光用マスク８０がソルダーレジスト組成物７０Ｆ上に載置され、露光が行われる（図３（Ｂ））。該第１露光用マスクには非硬化箇所に対応する黒点８１ａが設けられている（図３（Ｂ））。前記第１露光用マスクを使用した露光により、プリント配線板１０の周縁部のビア導体６０Ｆとビアランド６０ＦＲを被覆するソルダーレジスト層７０Ｆが枠形状に硬化するとともに、メモリー実装基板との接続用パッド上部は露光されずに未硬化になる（図３（Ｂ））。図示しないが、同様に第２面側のソルダーレジスト組成物７０Ｓが硬化される。なお、露光は、露光マスクを使用せず光源を走査して未硬化ソルダーレジスト組成物を照射する露光方法を用いてもよい。
（１１）前工程の露光により硬化されず未硬化状態のソルダーレジスト組成物７０Ｆ、７０Ｓが、エッチング液によりエッチングされる第１の開口工程が行われる。このとき、第１面側において、第１開口部７０ＴＭおよび前記第１開口部底面７０ＦＭ、接続パッド部開口７１Ｆ、および露光により硬化された部位の最上面７０ＦＴが形成される（図３（Ｃ））。前記第１開口部７０ＴＭおよび、接続パッド部開口７１Ｆの開口部の深さは、エッチング時間により調整される。エッチング液としては、例えば、特開２０１１−７１４０６号に開示されている物が用いられる。
（１２）第２露光用マスク８２がソルダーレジスト組成物７０Ｆ上に載置され、露光が行われる。該第２露光用マスクには非硬化箇所に対応する黒点８２ａが設けられている（図３（Ｄ））。前記第２露光用マスクを使用した露光により、第２開口部形成部以外の第１開口部底面７０ＦＭのソルダーレジスト層７０Ｆが硬化される。即ち、パッド５９と接続する導体パターン５８の上部のソルダーレジスト層７０Ｆが硬化される。
（１３）前工程の露光により硬化されず未硬化状態のソルダーレジスト組成物７０Ｆが、エッチング液によりエッチングされる第２の開口工程が行われる。このとき、第１面側において、露光により硬化された第１開口部底面７０ＦＭ、第２開口部７０ＭＬおよび前記第２開口部底面７０ＦＬが形成され、パッド５９の表面と側面の一部が露出される。パッド５９は、該パッドの表面から前記第２開口部底面７０ＦＬまで５μｍ分だけ突出している。本実施例では、パッド５９の層厚は１８μｍなので、層厚の２５．３％分だけ突出していることになる。同時に、最上面７０ＦＴに半田バンプ用の開口７１Ｆが形成されパッド７１ＦＯが露出され、第２面側のソルダーレジスト層７０Ｓに開口７１Ｓが形成されパッド７１ＳＯが露出される（図４（Ａ））。そして、ソルダーレジスト組成物が加熱硬化されソルダーレジスト層７０Ｆ、７０Ｓが形成される。図４（Ａ）のプリント配線板の平面図が図７（Ｂ）中に示される。図４（Ａ）は、図７（Ｂ）のＸ２−Ｘ２断面に相当する。これにより、第１開口部７０ＴＭ、第２開口部７０ＭＬ、最上面７０ＦＴ、第１開口部底面７０ＦＭ、第２開口部底面７０ＦＬを有するソルダーレジスト層７０Ｆが完成する。
ここで、エッチング処理の時間を調整することで、最上面７０ＦＴ、第１開口部底面７０ＦＭ、第２開口部底面７０ＦＬの粗度を変えることが可能である。
（１４）パッド７１ＦＯ、パッド７１ＳＯにニッケルめっき層７２が形成され、さらにニッケルめっき層７２上に金めっき層７４が形成される（図４（Ｂ））。ニッケル−金層の代わりにニッケル−パラジウム−金層が形成されてもよい。
（１５）図１０は、パッド５９の形成された第２開口部底面７０ＦＬを拡大して示す。パッド５９の表面に半田めっき７７が被覆される（図１０（Ａ））。半田めっき７７は、Snめっき、Ni/Auめっき、Ni/Pd/Auめっきから成る群から選択される少なくとも1種から被覆される。
（１６）ソルダーレジスト層７０Ｆのパッド７１ＦＯ、ソルダーレジスト層７０Ｓのパッド７１ＳＯに半田ボールが搭載され、リフローにより半田バンプ７６Ｆ、７６Ｓが形成され、プリント配線板が完成する（図５）。
パッド５９を介して半導体素子９０が実装される。図１０（Ｂ）に示すように半導体素子９０の下面には導体ポスト９２が形成されており、該導体ポスト９２の先端には半田９４が設けられている。
図１０（Ｃ）及び図１０（Ｃ）中のＹ１−Ｙ１断面を拡大して示す図９（Ｂ）に示すように、導体ポスト９２とパッド５９とが半田めっき７７及び半田９４を介して接続され、半導体素子９０が実装される。第１実施形態では、パッド５９の表面および側面の一部がソルダーレジスト層７０Ｆの第２開口部底面７０ＦＬから僅かに露出しているので、パッド５９の露出部に形成する半田めっき７７の量を制御し易く、半田めっき７７過多による半田ブリッジの発生を回避することができる。露出しているパッド５９の側面にも半田めっき７７が形成されているので接続信頼性が高い。
図１１に示すように、半導体素子９０とソルダーレジスト層７０Ｆとの間にアンダーフィル材９６が充填される。第１実施形態では、パッド５９の表面および側面の一部が、ソルダーレジスト層Ｆの第２開口部底面７０ＦＬから露出するので、パッド５９とソルダーレジスト層７０Ｆとの間の段差が小さくなり、アンダーフィル材９６の充填が容易で、ボイドが生じ難く、マイグレーションの発生を抑制できると推測される。
プリント配線板１１０が半田バンプ７６Ｆを介して搭載される。そして、半田バンプ７６Ｓを介してプリント配線板１０がマザーボード１２０に搭載される（図６）。図６の平面図を図８（Ａ）に示す。図６は、図８（Ａ）のＸ３−Ｘ３断面に相当する。
[第１実施形態の第１改変例]
図１２（Ａ）は、第１実施形態の第１改変例に係るプリント配線板のパッド５９を示している。第１実施形態の第１改変例では、パッド３９の表面がソルダーレジスト層Ｆの第２開口部底面７０ＦＬと同じ高さになっている。第１実施形態の第１改変例では、パッド３９がアンダーフィル材９６と干渉しないので、アンダーフィル材９６の信頼性を更に高めることができる。
[第１実施形態の第２改変例]
図１２（Ｂ）は、第１実施形態の第２改変例に係るプリント配線板のパッド５９を示している。第１実施形態の第２改変例では、パッド５９の表面がソルダーレジスト層Ｆの第２開口部底面７０ＦＬよりも低い高さになっている。第１実施形態の第１改変例では、パッド５９がアンダーフィル材９６と干渉しないので、アンダーフィル材９６の信頼性を更に高めることができる。
上述した実施形態では、本発明の構成をビルドアップ多層基板に適用する例を例示したが、本発明の構成は種々のプリント配線板に応用可能である。
３０ コア基板
５０Ｆ 第１層間樹脂絶縁層
５０Ｓ 第２層間樹脂絶縁層
５８Ｆ 第１導体パターン
５９ パッド
７０Ｆ ソルダーレジスト層
７０ＦＴ 最上面
７０ＦＭ 第１開口部底面
７０ＦＬ 第２開口部底面
７１Ｆ 開口
７６Ｆ 半田バンプ
７７ 半田
９０ 半導体素子
１１０ パッド

Claims (13)

  1. 層間樹脂絶縁層と、
    該層間樹脂絶縁層上に設けられ、半導体素子を実装するためのパッドと、
    該層間樹脂絶縁層上に設けられ、前記パッドの表面と側面の一部とを露出する開口を備えるソルダーレジスト層とを有し、
    前記パッドの表面は、前記開口の底部を形成する前記ソルダーレジスト層の表面よりも突出している。
  2. 請求項１のプリント配線板であって、
    前記開口は、前記ソルダーレジスト層に開口する第１開口部と、該第１開口部内部に設けられる第２開口部とから成る。
  3. 請求項１または請求項２のプリント配線板であって、
    前記第２開口部の開口面積は、前記第１開口部の開口面積より小さい。
  4. 請求項１〜請求項３のいずれか１のプリント配線板であって、
    前記半導体素子は、前記開口の内部に収容される。
  5. 請求項１〜請求項４のいずれか１のプリント配線板であって、
    前記半導体素子は、前記第１開口部の内部に収容される。
  6. 請求項１〜請求項５のいずれか１のプリント配線板であって、
    前記パッドは、該パッドの表面から３〜８μｍの厚み分露出している。
  7. 請求項１〜請求項６のいずれか１のプリント配線板であって、
    前記パッドは、該パッドの表面から該パッドの厚みの２０〜５０％の厚み分露出している。
  8. 請求項１〜請求項７のいずれか１のプリント配線板であって、
    前記パッドの露出部分は、Snめっき、Ni/Auめっき、Ni/Pd/Auめっきから成る群から選択される少なくとも1種から被覆される。
  9. 層間樹脂絶縁層を設けることと、
    該層間樹脂絶縁層上に半導体素子を実装するためのパッドを設けることと、
    該層間樹脂絶縁層上に前記パッドの表面と側面の一部とを露出するとともに、開口を備えるソルダーレジスト層を設けることとを含み、
    前記パッドの表面を、前記開口の底部を形成する前記ソルダーレジスト層の表面よりも突出させる
    ことを特徴とするプリント配線板の製造方法。
  10. 請求項９のプリント配線板の製造方法であって、
    前記開口は、
    前記ソルダーレジスト層の表面に開口し、前記パッドの表面を露出させない第１開口部を設けることと、
    前記第１開口部の内部に位置し、前記パッドの表面と側面の一部とを露出する第２開口部を設けることと、により形成される。
  11. 請求項９または請求項１０のプリント配線板の製造方法であって、
    前記パッドを、該パッドの表面から３〜８μｍの厚みを露出させるように、前記第２開口部を形成する。
  12. 請求項９〜請求項１１のいずれか１のプリント配線板の製造方法であって、
    前記パッドを、該パッドの表面から該パッドの厚みの２０〜５０％の厚み分露出させるように、前記第２開口部を形成する。
  13. 請求項９〜請求項１２のいずれか１のプリント配線板の製造方法であって、
    前記パッドの露出部分に、Snめっき、Ni/Auめっき、Ni/Pd/Auめっきから成る群から選択される少なくとも1種を形成する。
JP2012217283A 2012-09-28 2012-09-28 プリント配線板の製造方法及びプリント配線板 Pending JP2014072372A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012217283A JP2014072372A (ja) 2012-09-28 2012-09-28 プリント配線板の製造方法及びプリント配線板
US14/041,743 US9185806B2 (en) 2012-09-28 2013-09-30 Method for manufacturing printed wiring board and printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012217283A JP2014072372A (ja) 2012-09-28 2012-09-28 プリント配線板の製造方法及びプリント配線板

Publications (1)

Publication Number Publication Date
JP2014072372A true JP2014072372A (ja) 2014-04-21

Family

ID=50384146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012217283A Pending JP2014072372A (ja) 2012-09-28 2012-09-28 プリント配線板の製造方法及びプリント配線板

Country Status (2)

Country Link
US (1) US9185806B2 (ja)
JP (1) JP2014072372A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014078551A (ja) * 2012-10-09 2014-05-01 Ngk Spark Plug Co Ltd 配線基板、配線基板の製造方法
JP5873152B1 (ja) * 2014-09-29 2016-03-01 日本特殊陶業株式会社 配線基板
US11646287B2 (en) 2020-07-22 2023-05-09 Kioxia Corporation Semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015106615A (ja) * 2013-11-29 2015-06-08 イビデン株式会社 プリント配線板、プリント配線板の製造方法
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
CN113784529B (zh) * 2020-06-09 2023-01-17 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
CN113811097B (zh) * 2020-06-12 2023-06-20 庆鼎精密电子（淮安）有限公司 具有高反射率的电路板及其制备方法
US11551939B2 (en) * 2020-09-02 2023-01-10 Qualcomm Incorporated Substrate comprising interconnects embedded in a solder resist layer

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142811A (ja) * 2001-11-06 2003-05-16 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
JP2009033084A (ja) * 2007-07-26 2009-02-12 Samsung Electro-Mechanics Co Ltd 印刷回路基板及びその製造方法
JP2009289914A (ja) * 2008-05-28 2009-12-10 Shinko Electric Ind Co Ltd 配線基板
JP2010087018A (ja) * 2008-09-29 2010-04-15 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2011129903A (ja) * 2009-12-18 2011-06-30 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2011192692A (ja) * 2010-03-12 2011-09-29 Mitsubishi Paper Mills Ltd ソルダーレジストパターンの形成方法
JP2013105908A (ja) * 2011-11-14 2013-05-30 Ngk Spark Plug Co Ltd 配線基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4843214B2 (ja) * 2004-11-16 2011-12-21 株式会社東芝 モジュール基板およびディスク装置
WO2009031588A1 (ja) * 2007-09-06 2009-03-12 Murata Manufacturing Co., Ltd. 回路基板、回路モジュール及び回路基板の製造方法
US20090246911A1 (en) * 2008-03-27 2009-10-01 Ibiden, Co., Ltd. Substrate for mounting electronic components and its method of manufacture
JP5210839B2 (ja) * 2008-12-10 2013-06-12 新光電気工業株式会社 配線基板及びその製造方法
JP5026400B2 (ja) * 2008-12-12 2012-09-12 新光電気工業株式会社 配線基板及びその製造方法
US8410374B2 (en) 2009-02-27 2013-04-02 Ibiden Co., Ltd. Printed wiring board
JP5113114B2 (ja) * 2009-04-06 2013-01-09 新光電気工業株式会社 配線基板の製造方法及び配線基板
JP2012009586A (ja) 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法
US8927875B2 (en) 2011-10-28 2015-01-06 Ibiden Co., Ltd. Wiring board and method for manufacturing wiring board

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142811A (ja) * 2001-11-06 2003-05-16 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
JP2009033084A (ja) * 2007-07-26 2009-02-12 Samsung Electro-Mechanics Co Ltd 印刷回路基板及びその製造方法
JP2009289914A (ja) * 2008-05-28 2009-12-10 Shinko Electric Ind Co Ltd 配線基板
JP2010087018A (ja) * 2008-09-29 2010-04-15 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2011129903A (ja) * 2009-12-18 2011-06-30 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2011192692A (ja) * 2010-03-12 2011-09-29 Mitsubishi Paper Mills Ltd ソルダーレジストパターンの形成方法
JP2013105908A (ja) * 2011-11-14 2013-05-30 Ngk Spark Plug Co Ltd 配線基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014078551A (ja) * 2012-10-09 2014-05-01 Ngk Spark Plug Co Ltd 配線基板、配線基板の製造方法
JP5873152B1 (ja) * 2014-09-29 2016-03-01 日本特殊陶業株式会社 配線基板
US11646287B2 (en) 2020-07-22 2023-05-09 Kioxia Corporation Semiconductor device

Also Published As

Publication number Publication date
US9185806B2 (en) 2015-11-10
US20140090877A1 (en) 2014-04-03

Similar Documents

Publication Publication Date Title
JP2014072372A (ja) プリント配線板の製造方法及びプリント配線板
JP6375121B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5101169B2 (ja) 配線基板とその製造方法
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP4619223B2 (ja) 半導体パッケージ及びその製造方法
JP6266907B2 (ja) 配線基板及び配線基板の製造方法
JP6247032B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9099313B2 (en) Embedded package and method of manufacturing the same
JP2015106615A (ja) プリント配線板、プリント配線板の製造方法
JP5269563B2 (ja) 配線基板とその製造方法
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5048005B2 (ja) 金属バンプを持つプリント基板及びその製造方法
TWI543676B (zh) 印刷電路板及其製造方法
US9392684B2 (en) Wiring substrate and method for manufacturing wiring substrate
JP2009277916A (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP2017050313A (ja) プリント配線板及びプリント配線板の製造方法
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
JP2016111069A (ja) パッケージ基板
JP6368635B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5660462B2 (ja) プリント配線板
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP2005243850A (ja) 多層プリント配線基板及びその製造方法
JP2017152477A (ja) プリント配線板
JP4282161B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
KR100689018B1 (ko) 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161220