JP6368635B2 - 配線基板、半導体装置及び配線基板の製造方法 - Google Patents

配線基板、半導体装置及び配線基板の製造方法 Download PDF

Info

Publication number
JP6368635B2
JP6368635B2 JP2014250019A JP2014250019A JP6368635B2 JP 6368635 B2 JP6368635 B2 JP 6368635B2 JP 2014250019 A JP2014250019 A JP 2014250019A JP 2014250019 A JP2014250019 A JP 2014250019A JP 6368635 B2 JP6368635 B2 JP 6368635B2
Authority
JP
Japan
Prior art keywords
layer
wiring
insulating layer
protective
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014250019A
Other languages
English (en)
Other versions
JP2016111297A (ja
Inventor
拡 有坂
拡 有坂
清水 規良
規良 清水
小山 利徳
利徳 小山
六川 昭雄
昭雄 六川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014250019A priority Critical patent/JP6368635B2/ja
Priority to US14/962,536 priority patent/US9520352B2/en
Priority to US14/962,527 priority patent/US9620446B2/en
Publication of JP2016111297A publication Critical patent/JP2016111297A/ja
Application granted granted Critical
Publication of JP6368635B2 publication Critical patent/JP6368635B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、配線基板、半導体装置及び配線基板の製造方法に関するものである。
半導体チップ等の電子部品を実装するための配線基板は、様々な形状・構造のものが提案されている。近年は、半導体チップの高集積化及び高機能化に伴い、半導体チップが実装される配線基板においても配線の微細化の要求が高まっている。そこで、配線パターンの形成されたベース基板上にソルダレジスト層を形成し、そのソルダレジスト層から露出する配線パターン上に柱状の接続端子を形成した配線基板が提案されている(例えば、特許文献1参照)。
特開2010−129996号公報
ところで、ソルダレジスト層の材料として感光性樹脂を用いる場合には、そのソルダレジスト層と接続端子との界面にクラック等が生じやすいという問題がある。詳述すると、感光性樹脂からなるソルダレジスト層は、ガラスクロス等の補強材を含有していないため、機械的強度が弱い。また、ソルダレジスト層と接続端子(例えば、銅層)とは熱膨張係数が異なる。このため、接続端子が形成される領域では、接続端子とソルダレジスト層との界面に熱応力が集中し、その界面にクラック等が生じやすい。
本発明の一観点によれば、第1配線層と、感光性樹脂を主成分とする絶縁性樹脂からなり、前記第1配線層を被覆する第1絶縁層と、前記第1絶縁層を厚さ方向に貫通して前記第1配線層を露出する貫通孔内に形成された第1ビア配線と、前記第1ビア配線を介して前記第1配線層と電気的に接続され、前記第1絶縁層の上面から上方に突出して形成され、電子部品と接続される接続端子と、感光性樹脂を主成分とする絶縁性樹脂からなり、前記接続端子の側面を被覆するように前記第1絶縁層の上面に形成された保護層と、を有し、前記保護層は、前記電子部品が実装される実装領域に形成され、前記接続端子の側面に接して前記接続端子を取り囲むように形成された第1保護層と、前記実装領域よりも外側の外周領域において、前記第1絶縁層の上面を露出する第1開口部により前記第1保護層と離間して形成され、前記第1保護層よりも薄く形成された第2保護層とを有し、前記第1保護層の上面には、前記接続端子の側面側から、前記接続端子から離間する方向に向かって湾曲状に凹む湾曲部が形成されている。
本発明の一観点によれば、接続端子と絶縁層との界面にクラック等が発生することを抑制できるという効果を奏する。
(a)は、第1実施形態の配線基板を示す概略断面図(図2における1−1断面図)、(b)は、(a)に示した配線基板の一部を拡大した拡大断面図。 第1実施形態の配線基板を示す概略平面図。 第1実施形態の半導体装置を示す概略断面図。 (a),(b)は、第1実施形態の配線基板の製造方法を示す概略断面図。 (a),(b)は、第1実施形態の配線基板の製造方法を示す概略断面図。 (a),(b)は、第1実施形態の配線基板の製造方法を示す概略断面図。 (a),(b)は、第1実施形態の配線基板の製造方法を示す概略断面図。 (a)は、第1実施形態の配線基板の製造方法を示す概略断面図、(b)は、(a)の一部を拡大した拡大断面図。 (a),(b)は、第1実施形態の配線基板の製造方法を示す概略断面図。 第1実施形態の配線基板の製造方法を示す概略断面図。 第1実施形態の配線基板の製造方法を示す拡大断面図。 第1実施形態の配線基板の製造方法を示す概略断面図。 (a),(b)は、第1実施形態の配線基板の製造方法を示す拡大断面図。 (a),(b)は、第1実施形態の配線基板の製造方法を示す拡大断面図。 第1実施形態の配線基板の製造方法を示す概略断面図。 第1実施形態の半導体装置の製造方法を示す概略断面図。 (a)は、実施例サンプルのモデル構造を示す概略断面図、(b)は、比較例サンプルのモデル構造を示す概略断面図。 (a)は、実施例サンプルの応力分布のシミュレーション結果を示す説明図、(b)は、比較例サンプルの応力分布のシミュレーション結果を示す説明図。 比較例の保護層を示す概略断面図。 反りのシミュレーション結果を示す説明図。 第2実施形態の配線基板を示す概略断面図。 第3実施形態の配線基板を示す概略断面図。 第4実施形態の配線基板を示す概略断面図。 変形例の配線基板の一部を示す拡大断面図。 変形例の配線基板の一部を示す拡大断面図。
以下、一実施形態を添付図面を参照して説明する。
なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
図1(a)に示すように、配線基板10は、配線構造11(第1配線構造)と、配線構造11の一方の側(ここでは、上側)に積層された配線構造12(第2配線構造)と、配線構造11の他方の側(ここでは、下側)に積層されたソルダレジスト層13とを有している。配線基板10の平面形状は、任意の形状及び任意の大きさとすることができる。例えば、配線基板10の平面形状は、20mm×20mm〜40mm×40mm程度の正方形状とすることができる。
まず、配線構造11の構造について説明する。
配線構造11は、配線構造12よりも配線密度の低い配線層が形成された低密度配線層である。この配線構造11は、コア基板20と、コア基板20の上面20Aに積層された絶縁層31と、コア基板20の下面20Bに積層された絶縁層41とを有している。
ここで、コア基板20及び絶縁層31,41の材料としては、例えば、熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることができる。例えば、コア基板20及び絶縁層31,41の材料としては、補強材であるガラスクロス(ガラス織布)にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ樹脂を用いることができる。補強材としてはガラスクロスに限らず、例えば、ガラス不織布、アラミド織布、アラミド不織布、液晶ポリマ(Liquid Crystal Polymer:LCP)織布やLCP不織布を用いることができる。熱硬化性の絶縁性樹脂としてはエポキシ樹脂に限らず、例えば、ポリイミド樹脂やシアネート樹脂などの絶縁性樹脂を用いることができる。なお、コア基板20及び絶縁層31,41は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。また、コア基板20及び絶縁層31,41の材料としては、例えば、補強材が含有されていない熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることもできる。
コア基板20は、配線構造11の厚さ方向の中心付近に設けられている。コア基板20の厚さは、例えば80〜800μm程度とすることができる。コア基板20には、所要の箇所(図1(a)では4箇所)に貫通孔20Xが設けられている。貫通孔20Xは、コア基板20の上面20Aから下面20Bまでを貫通するように形成されている。貫通孔20X内には、コア基板20を厚さ方向に貫通する貫通電極21が形成されている。貫通電極21は、例えば、貫通孔20X内に充填されている。貫通孔20X及び貫通電極21は、図示は省略するが、例えば平面視略円形状に形成されている。これら貫通孔20X及び貫通電極21の直径は、例えば、50〜100μm程度とすることができる。貫通孔20X及び貫通電極21のピッチは、例えば、100〜200μm程度とすることができる。また、貫通電極21の材料としては、例えば、銅(Cu)や銅合金を用いることができる。
コア基板20の上面20Aには配線層22が形成され、コア基板20の下面20Bには配線層23が形成されている。これら配線層22,23は貫通電極21を介して相互に電気的に接続されている。なお、配線層22,23の材料としては、例えば、銅や銅合金を用いることができる。配線層22,23の厚さは、例えば、15〜35μm程度とすることができる。配線層22,23のラインアンドスペース(L/S)は、例えば、20μm/20μm程度とすることができる。ここで、ラインアンドスペース(L/S)は、配線の幅と、隣り合う配線同士の間隔とを示す。
コア基板20の上面20Aには、絶縁層31と、絶縁層31に形成されたビア配線32とが積層されている。
絶縁層31は、配線層22を被覆するように、コア基板20の上面20Aに積層されている。絶縁層31の厚さは、例えば、コア基板20よりも薄く設定されている。例えば、絶縁層31の厚さは40〜75μm程度とすることができる。
絶縁層31には、上面31Aの所要の箇所に開口し、当該絶縁層31を厚さ方向に貫通して配線層22の上面の一部を露出する貫通孔31Xが形成されている。貫通孔31Xは、図1(a)において下側(コア基板20側)から上側(配線構造12側)に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔31Xは、下側の開口端の開口径が上側の開口端の開口径よりも小さくなる略逆円錐台形状に形成されている。なお、貫通孔31Xの上側の開口端の開口径は、例えば、貫通電極21の直径よりも小さい。例えば、貫通孔31Xの上側の開口端の開口径は50〜70μm程度とすることができる。
絶縁層31の上面31Aは、凹凸が少ない平滑面(低粗度面)である。例えば、絶縁層31の上面31Aは研磨面である。絶縁層31の上面31Aは、例えば、貫通孔31Xの内側面よりも表面粗度が小さく、絶縁層41の下面よりも表面粗度が小さくなっている。絶縁層31の上面31Aの粗度は、表面粗さRa値で例えば15〜40nm程度となるように設定されている。また、貫通孔31Xの内側面の粗度及び絶縁層41の下面の粗度は、表面粗さRa値で例えば300〜400nm程度となるように設定されている。ここで、表面粗さRa値とは、表面粗さを表わす数値の一種であり、算術平均粗さと呼ばれるものであって、具体的には測定領域内で変化する高さの絶対値を平均ラインである表面から測定して算術平均したものである。
貫通孔31X内には、配線層22と電気的に接続されるビア配線32が形成されている。このビア配線32は、絶縁層31を厚さ方向に貫通するように形成されている。本例のビア配線32は、貫通孔31X内に充填されている。本例のビア配線32は、貫通孔31Xと同様に、上端面32Aが下端面よりも大きくなる略逆円錐台形状に形成されている。ビア配線32の上端面32Aの直径は例えば50〜70μm程度とすることができる。
ビア配線32の上端面32Aは、絶縁層31の上面31Aから露出されている。例えば、ビア配線32の上端面32Aは、絶縁層31の上面31Aと略面一に形成されている。ビア配線32の上端面32Aは、絶縁層31の上面31Aと同様に、凹凸が少ない平滑面(低粗度面)である。例えば、ビア配線32の上端面32Aは研磨面である。ビア配線32の上端面32Aの粗度は、表面粗さRa値で例えば15〜40nm程度となるように設定されている。なお、ビア配線32の材料としては、例えば、銅や銅合金を用いることができる。
コア基板20の下面20Bには、絶縁層41と、配線層42とが順に積層されている。絶縁層41は、配線層23を被覆するように、コア基板20の下面20Bに積層されている。絶縁層41の厚さは、例えば、コア基板20よりも薄く設定されている。例えば、絶縁層41の厚さは40〜75μm程度とすることができる。
配線層42は、絶縁層41の下面に積層されている。配線層42は、配線層23と電気的に接続されている。この配線層42は、貫通孔41X内に充填されたビア配線と、絶縁層41の下面に形成された配線パターンとを有している。絶縁層41の下面上に積層された配線層42の厚さは、例えば、15〜35μm程度とすることができる。配線層42のラインアンドスペース(L/S)は、例えば、20μm/20μm程度とすることができる。なお、配線層42の材料としては、例えば、銅や銅合金を用いることができる。
次に、配線構造12の構造について説明する。
配線構造12は、配線構造11の最上層に形成された絶縁層31の上面31Aに積層された配線構造である。配線構造12は、配線構造11よりも配線密度の高い配線層が形成された高密度配線層である。
配線構造12は、絶縁層31上に積層された配線層50と、絶縁層51と、配線層52と、絶縁層53と、配線層54と、保護層60とが順に積層された構造を有している。
ここで、絶縁層51,53の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等の感光性樹脂を主成分とする絶縁性樹脂を用いることができる。これら絶縁層51,53は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。
また、配線層50,52,54は、配線構造11の配線層よりも薄い配線層である。絶縁層31,51上に形成された配線層50,52の厚さは、例えば1〜3μm程度とすることができる。絶縁層53上に形成された配線層54の厚さは、例えば10〜15μm程度とすることができる。配線層50,52,54の配線幅及び配線間隔は、配線構造11内の配線層22,23,42の配線幅及び配線間隔よりも小さい。配線層50,52,54のラインアンドスペース(L/S)は、例えば2μm/2μm程度とすることができる。また、絶縁層51,53は、配線構造11内の絶縁層31,41よりも薄い絶縁層である。絶縁層51,53の厚さは、例えば3〜10μm程度とすることができる。
配線層50は、ビア配線32の上端面32Aと接続するように、絶縁層31の上面31A上に積層されている。すなわち、配線層50の下面の一部がビア配線32の上端面32Aと接しており、配線層50とビア配線32とが電気的に接続されている。換言すると、配線層50とビア配線32とは電気的に接続されているが、一体的ではない。具体的には、配線層50は、例えば、ビア配線32(例えば、銅(Cu)層)の上端面32A上に形成されたシード層50A(例えば、チタン(Ti)層とCu層の積層体)と、そのシード層50A上に形成された金属層50B(例えば、Cu層)とを有している。すなわち、金属層50Bは、シード層50Aを介してビア配線32に接続されている。
シード層50Aは、ビア配線32の上端面32Aを被覆するとともに、その上端面32A周辺の絶縁層31の上面31Aを被覆するように形成されている。金属層50Bは、シード層50Aの上面全面を被覆するように形成されている。
絶縁層51は、絶縁層31の上面31Aに、配線層50を被覆するように形成されている。絶縁層51には、所要の箇所に、当該絶縁層51を厚さ方向に貫通して配線層50の上面の一部を露出する貫通孔51Xが形成されている。
配線層52は、絶縁層51の上面に積層されている。配線層52は、配線層50と電気的に接続されている。この配線層52は、貫通孔51X内に充填されたビア配線と、絶縁層51の上面に形成された配線パターンとを有している。配線層52の材料としては、例えば、銅や銅合金を用いることができる。
絶縁層53は、絶縁層51の上面に、配線層52を被覆するように形成されている。絶縁層53には、所要の箇所に、当該絶縁層53を厚さ方向に貫通して配線層52の上面の一部を露出する貫通孔53Xが形成されている。
ここで、貫通孔51X,53Xは、図1(a)において下側(配線構造11側)から上側(配線層54側)に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔51X,53Xは、上側の開口端の開口径が下側の開口端の開口径よりも大径となる略逆円錐台形状に形成されている。貫通孔51Xの上側の開口端の開口径は、例えば10〜20μm程度とすることができる。
絶縁層53の上面53Aには、配線層54と認識マーク54Mとが形成されている。配線層54は、貫通孔53X内に充填されたビア配線55と、絶縁層53の上面53Aから上方に突出する接続端子P1とを有している。接続端子P1は、例えば、絶縁層53の上面53Aから上方に延びるように形成された柱状の接続端子(金属ポスト)である。また、認識マーク54Mは、例えば、絶縁層53の上面53Aから上方に延びるように柱状に形成されている。なお、ビア配線55及び接続端子P1の材料としては、例えば、銅や銅合金を用いることができる。
図1(b)に示すように、接続端子P1は、半導体チップ等の電子部品が実装される実装領域A1に形成されている。この接続端子P1は、電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。また、認識マーク54Mは、実装領域A1よりも外側の外周領域A2に形成されている。この認識マーク54Mは、例えば、アライメントマークとして利用される。
図2に示すように、複数の接続端子P1は、実装領域A1における絶縁層53の上面53A上に、平面視でマトリクス状に形成されている。各接続端子P1は、例えば、平面視略円形状に形成されている。すなわち、本例の接続端子P1は、略円柱状に形成されている。一方、認識マーク54Mの平面形状は、例えば、接続端子P1とは異なる形状に形成されている。例えば、本例の認識マーク54Mは、平面視略矩形状に形成されている。すなわち、本例の認識マーク54Mは、略四角柱状に形成されている。
図1(b)に示すように、接続端子P1の高さと認識マーク54Mの高さとは略同じ高さに設定されている。接続端子P1及び認識マーク54Mの高さは、例えば、10〜20μm程度とすることができる。接続端子P1の直径は、例えば、20〜30μm程度とすることができる。接続端子P1のピッチは、例えば、40〜60μm程度とすることができる。
なお、必要に応じて、接続端子P1の表面(上面及び側面、又は上面のみ)に表面処理層を形成するようにしてもよい。表面処理層の例としては、金(Au)層、ニッケル(Ni)層/Au層(Ni層とAu層をこの順番で積層した金属層)、Ni層/パラジウム(Pd)層/Au層(Ni層とPd層とAu層をこの順番で積層した金属層)などを挙げることができる。これらNi層、Au層、Pd層としては、例えば、無電解めっき法により形成された金属層(無電解めっき金属層)を用いることができる。また、Ni層はNi又はNi合金からなる金属層、Au層はAu又はAu合金からなる金属層、Pd層はPd又はPd合金からなる金属層である。また、接続端子P1の表面(上面及び側面、又は上面のみ)に、OSP(Organic Solderability Preservative)処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。
絶縁層53の上面53Aには、配線層54の側面を被覆する保護層60が形成されている。保護層60は、実装領域A1に形成された第1保護層61と、外周領域A2に形成された第2保護層62とを有している。保護層60には、第1保護層61と第2保護層62との間に、下層の絶縁層53の上面53Aを露出する溝状の開口部60Xが形成されている。この開口部60Xによって第1保護層61と第2保護層62とは互いに離間されている。開口部60Xは、例えば、実装領域A1を取り囲むように環状に形成されている。
第1保護層61は、複数の接続端子P1の各々に対応して設けられた第1保護絶縁層63と、第1保護絶縁層63と離間して形成された第2保護絶縁層64とを有している。
各第1保護絶縁層63は、接続端子P1の側面の一部と接し、その接続端子P1の側面を被覆するように形成されている。各第1保護絶縁層63は、略円柱状に形成された接続端子P1をリング状に取り囲むように形成されている。すなわち、本例の第1保護絶縁層63は、略円筒状に形成されている。各第1保護絶縁層63の厚さH2は、接続端子P1の厚さH1以下の厚さに設定されている。本例の第1保護絶縁層63の厚さH2は、接続端子P1の厚さH1よりも薄く設定されている。このため、各接続端子P1の上面及び各接続端子P1の上端部側の側面は、第1保護絶縁層63から露出されている。
第2保護絶縁層64は、実装領域A1のうち第1保護絶縁層63の形成されていない領域に形成されている。具体的には、第2保護絶縁層64は、隣接する第1保護絶縁層63の間において、絶縁層53の上面53Aに形成されている。第2保護絶縁層64の平面形状は、任意の形状及び任意の大きさとすることができる。図2に示すように、第2保護絶縁層64を平面視略菱形状に形成してもよいし、第2保護絶縁層64を一方向(ここでは、図中上下方向)に延びるように平面視略帯状に形成してもよい。また、第2保護絶縁層64を、二方向(例えば、図中上下方向及び左右方向)にそれぞれ延びるように平面視略十字状に形成してもよい。なお、第2保護絶縁層64の厚さH3(図1(b)参照)は、例えば、第1保護絶縁層63の厚さH2(図1(b)参照)と略同じ厚さに設定されている。
第1保護層61には、隣接する第1保護絶縁層63間、及び第1保護絶縁層63と第2保護絶縁層64との間に、下層の絶縁層53の上面53Aを露出する開口部61Xが形成されている。開口部61Xは、各第1保護絶縁層63を取り囲むように環状(ここでは、略円環状)に形成されている。本例の開口部61Xは、平面視において8の字が連続した形状に形成されている。この開口部61Xによって、隣接する第1保護絶縁層63が互いに離間され、第1保護絶縁層63と第2保護絶縁層64とが互いに離間されている。換言すると、開口部61Xの形成によって、第1保護絶縁層63及び第2保護絶縁層64が画定されている。
第2保護層62は、外周領域A2における絶縁層53の上面53Aを全体的に被覆するように形成されている。第2保護層62は、例えば、べた状に形成されている。図1(b)に示すように、第2保護層62は、第1保護層61よりも薄く形成されている。すなわち、第2保護層62の厚さH4は、第1保護絶縁層63の厚さH2よりも薄く、且つ第2保護絶縁層64の厚さH3よりも薄く設定されている。
第2保護層62には、例えば、認識マーク54Mを露出する開口部62Xが形成されている。第2保護層62は、開口部62Xにより認識マーク54Mと離間して形成されている。開口部62Xは、第2保護層62を厚さ方向に貫通するように形成され、下層の絶縁層53の上面53Aを露出するように形成されている。図2に示すように、開口部62Xの平面形状は、任意の形状及び任意の大きさとすることができる。本例の開口部62Xは、平面視略十字状に形成されている。そして、開口部62Xの平面視略中央部に、平面視略矩形状の認識マーク54Mが形成されている。
以上説明した保護層60、つまり第1保護層61(第1保護絶縁層63及び第2保護絶縁層64)及び第2保護層62の材料としては、例えば、感光性樹脂を主成分とする絶縁性樹脂を用いることができる。例えば、保護層60の材料としては、絶縁層53と同様の材料や、ソルダレジストを用いることができる。
図1(a)に示すように、ソルダレジスト層13は、配線構造11の下面に形成された最外層(ここでは、最下層)の絶縁層である。ソルダレジスト層13は、配線構造11の最下層に形成された絶縁層41の下面に、配線構造11の最下層の配線層42を被覆するように積層されている。
ソルダレジスト層13には、最下層の配線層42の一部を外部接続用パッドP2として露出させるための開口部13Xが形成されている。この外部接続用パッドP2には、配線基板10をマザーボード等の実装基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子86(図3参照)が接続されるようになっている。なお、必要に応じて、開口部13Xから露出する配線層42上に表面処理層を形成するようにしてもよい。表面処理層の例としては、Au層、Ni/Au層や、Ni層/Pd層/Au層などを挙げることができる。また、外部接続用パッドP2に、OSP処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。なお、開口部13Xから露出する配線層42(あるいは、配線層42上に表面処理層が形成されている場合には、その表面処理層)自体を、外部接続端子としてもよい。
開口部13X及び外部接続用パッドP2の平面形状は、任意の形状及び任意の大きさとすることができる。例えば、開口部13X及び外部接続用パッドP2の平面形状は、直径が200〜300μm程度の円形状とすることができる。なお、ソルダレジスト層13の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂などを主成分とする感光性の絶縁性樹脂を用いることができる。ソルダレジスト層13は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。
次に、図3に従って、半導体装置70の構造について説明する。
半導体装置70は、配線基板10と、1つ又は複数(ここでは、2つ)の半導体チップ80と、アンダーフィル樹脂85と、外部接続端子86とを有している。
半導体チップ80は、配線基板10にフリップチップ実装されている。すなわち、半導体チップ80の回路形成面(ここでは、下面)に配設された接続端子81を、接合部材82を介して配線基板10の接続端子P1に接合することにより、半導体チップ80は、接続端子81及び接合部材82を介して配線層54と電気的に接続されている。
半導体チップ80としては、例えば、CPU(Central Processing Unit)チップやGPU(Graphics Processing Unit)チップなどのロジックチップを用いることができる。また、半導体チップ80としては、例えば、DRAM(Dynamic Random Access Memory)チップ、SRAM(Static Random Access Memory)チップやフラッシュメモリチップなどのメモリチップを用いることもできる。なお、配線基板10に複数の半導体チップ80を搭載する場合には、ロジックチップとメモリチップとを組み合わせて配線基板10に搭載するようにしてもよい。例えば、配線基板10にCPUチップとDRAMチップとを搭載するようにしてもよいし、配線基板10にGPUチップとDRAMチップとを搭載するようにしてもよい。
半導体チップ80の大きさは、例えば、平面視で3mm×3mm〜12mm×12mm程度とすることができる。また、半導体チップ80の厚さは、例えば、50〜100μm程度とすることができる。
接続端子81としては、例えば、金属ポストを用いることができる。この接続端子81は、半導体チップ80の回路形成面から下方に延びる柱状の接続端子である。本例の接続端子81は、例えば、円柱状に形成されている。このような接続端子81の高さは、例えば、10〜20μm程度とすることができる。接続端子81の直径は、例えば、20〜30μm程度とすることができる。また、接続端子81のピッチは、例えば、40〜60μm程度とすることができる。接続端子81の材料としては、例えば、銅や銅合金を用いることができる。なお、接続端子81としては、金属ポストの他に、例えば金バンプを用いることもできる。
接合部材82は、配線層54に接合されるとともに、接続端子81に接合されている。接合部材82としては、例えば、錫(Sn)層や鉛(Pb)フリーはんだのはんだめっきを用いることができる。はんだめっきの材料としては、例えば、Sn−銀(Ag)系、Sn−Cu系、Sn−Ag−Cu系の鉛フリーはんだを用いることができる。なお、接合部材82の厚さは、例えば、5〜15μm程度とすることができる。
アンダーフィル樹脂85は、配線基板10と半導体チップ80との隙間を充填するように設けられている。このアンダーフィル樹脂85は、第1保護層61の開口部61Xを充填するように形成されている。アンダーフィル樹脂85の材料としては、例えば、エポキシ系樹脂などの絶縁性樹脂を用いることができる。
外部接続端子86は、配線基板10の外部接続用パッドP2上に形成されている。この外部接続端子86は、例えば、図示しないマザーボード等の実装基板に設けられたパッドと電気的に接続される接続端子である。外部接続端子86としては、例えば、はんだボールやリードピンを用いることができる。なお、本例では、外部接続端子86として、はんだボールを用いている。
本実施形態において、配線構造11は第1配線構造の一例、配線構造12は第2配線構造の一例、配線層22は第2配線層の一例、絶縁層31は第2絶縁層の一例、ビア配線32は第2ビア配線の一例である。また、配線層52は第1配線層の一例、絶縁層53は第1絶縁層の一例、ビア配線55は第1ビア配線の一例、半導体チップ80は電子部品の一例である。
次に、配線基板10及び半導体装置70の作用について説明する。
配線構造12の最上層の絶縁層53の上面53Aに、柱状の接続端子P1の側面に接してその接続端子P1を取り囲む保護層60(第1保護層61の第1保護絶縁層63)を形成するようにした。これにより、接続端子P1の下面が絶縁層53の上面53Aに接触されるとともに、接続端子P1の側面の一部が保護層60に接触される。このため、保護層60が形成されていない場合に比べて、接続端子P1と感光性樹脂層(絶縁層53及び保護層60)との界面を増加させることができる。これにより、接続端子P1と感光性樹脂層との熱膨張係数の相違に起因する熱応力を分散させることができ、1箇所に集中する応力を減少させることができる。この結果、接続端子P1と感光性樹脂層との界面にクラックが発生することを好適に抑制できる。
次に、配線基板10の製造方法について説明する。以下の説明では、1つの配線基板10を拡大して説明するが、実際には1つの基板上に複数の配線基板10となる部材を一括して作製した後、個々の配線基板10に個片化される。
まず、図4(a)に示す工程では、例えばコア基板20となる銅張積層板(Copper Clad Laminate:CCL)に貫通孔20Xを形成し、電解めっきやペースト充填等の方法により貫通孔20X内に貫通電極21を形成する。その後、例えばサブトラクティブ法により、コア基板20の上面20Aに配線層22を形成するとともに、コア基板20の下面20Bに配線層23を形成する。
次に、図4(b)に示す工程では、コア基板20の上面20A及び配線層22を被覆する絶縁層31を形成するとともに、コア基板20の下面20B及び配線層23を被覆する絶縁層41を形成する。絶縁層31,41として樹脂フィルムを用いる場合には、例えば、コア基板20の上面20A及び下面20Bに樹脂フィルムをラミネートする。そして、樹脂フィルムを押圧しながら硬化温度以上の温度(例えば、130〜200℃程度)で熱処理して硬化させることにより、絶縁層31,41を形成することができる。このとき、樹脂フィルムを真空雰囲気中でラミネートすることにより、ボイドの巻き込みを防止することができる。なお、樹脂フィルムとしては、例えば、エポキシ系樹脂を主成分とする熱硬化性樹脂のフィルムを用いることができる。また、絶縁層31,41として液状又はペースト状の絶縁性樹脂を用いる場合には、コア基板20の上面20A及び下面20Bに液状又はペースト状の絶縁性樹脂をスピンコート法などにより塗布する。そして、塗布した絶縁性樹脂を硬化温度以上の温度で熱処理して硬化させることにより、絶縁層31,41を形成することができる。なお、液状又はペースト状の絶縁性樹脂としては、例えば、エポキシ系樹脂を主成分とする熱硬化性樹脂を用いることができる。
続いて、図5(a)に示す工程では、配線層22の上面の一部が露出されるように絶縁層31の所定箇所に貫通孔31Xを形成するとともに、配線層23の下面の一部が露出されるように絶縁層41の所定箇所に貫通孔41Xを形成する。これら貫通孔31X,41Xは、例えば、COレーザやUV−YAGレーザ等によるレーザ加工法によって形成することができる。次いで、貫通孔31X,41Xをレーザ加工法によって形成した場合には、デスミア処理を行って、貫通孔31X,41Xの底部に露出する配線層22,23の露出面に付着した樹脂スミアを除去する。このデスミア処理により、貫通孔31Xの内側面及び絶縁層31の上面31Aが粗化されるとともに、貫通孔41Xの内側面及び絶縁層41の下面が粗化される。
次に、図5(b)に示す工程では、絶縁層41の貫通孔41Xに充填されたビア配線と、そのビア配線を介して配線層23と電気的に接続され、絶縁層41の下面に積層された配線パターンとを有する配線層42を形成する。配線層42は、例えば、セミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。
また、図5(b)に示す工程では、貫通孔31Xの内面を含む絶縁層31の表面全面及び貫通孔31Xから露出する配線層22の上面全面を被覆するシード層(図示略)を形成し、そのシード層を給電層とする電解めっきを施す。例えば、シード層を無電解銅めっき法により形成し、そのシード層を給電層とする電解銅めっき法を施す。これにより、貫通孔31Xを充填するとともに、絶縁層31の上面31A全面を被覆する導電層100が形成される。
続いて、例えばCMP法(Chemical Mechanical Polishing)等により、絶縁層31の上面31Aから突出する導電層100を研磨するとともに、粗化面である絶縁層31の上面31Aの一部を研磨する。これにより、図6(a)に示すように、貫通孔31X内に充填されたビア配線32が形成され、そのビア配線32の上端面32Aが絶縁層31の上面31Aと略面一になるように形成される。また、絶縁層31の上面31Aの一部を研磨することにより、絶縁層31の上面31Aが平滑化される。例えば、研磨前における絶縁層31の上面31Aの粗度が表面粗さRa値で300〜400nm程度であるのに対し、研磨により絶縁層31の上面31Aの粗度を表面粗さRa値で15〜40nm程度とすることができる。換言すると、本工程では、絶縁層31の上面31Aが平滑化される(例えば、表面粗さRa値で15〜40nm程度となる)ように、絶縁層31の上面31Aが研磨される。なお、貫通孔31Xの内側面及び絶縁層41の下面は粗面化された状態のままであるため、絶縁層31の上面31Aは貫通孔31Xの内側面及び絶縁層41の下面よりも表面粗度が小さくなる。本工程の研磨により、絶縁層31の上面31A及びビア配線32の上端面32Aは研磨面となる。
以上の製造工程により、配線構造11を製造することができる。
次に、図6(b)に示す工程では、絶縁層31の上面31A全面及びビア配線32の上端面32A全面を被覆するようにシード層50Aを形成する。このシード層50Aは、例えばスパッタ法や無電解めっき法により形成することができる。例えば、本工程では、絶縁層31の上面31Aが平滑面であるため、その上面31Aに対してスパッタ法によりシード層50Aを均一に形成することができ、シード層50Aの上面を平滑に形成することができる。このため、粗化面に対してスパッタ法によりシード層50Aを形成する場合に比べて、シード層50Aを薄く形成することができる。例えば、スパッタ法によりシード層50Aを形成する場合には、まず、絶縁層31の上面31A及びビア配線32の上端面32Aを被覆するように、それら上面31A及び上端面32A上にチタン(Ti)をスパッタリングにより堆積させてTi層を形成する。その後、Ti層上に銅をスパッタリングにより堆積させてCu層を形成する。これにより、2層構造(Ti層/Cu層)のシード層50Aを形成することができる。このように、シード層50Aの下層にTi層を形成することにより、絶縁層31とシード層50Aとの密着性を向上させることができる。なお、Ti層を窒化チタン(TiN)からなるTiN層に変更し、TiN層とCu層からなる2層構造のシード層50Aを形成するようにしてもよい。ここで、チタンや窒化チタンは、銅よりも耐腐食性の高い金属である。また、無電解めっき法によりシード層50Aを形成する場合には、例えば、無電解銅めっき法によりCu層(1層構造)からなるシード層50Aを形成することができる。
なお、シード層50Aを形成する前に、絶縁層31の上面31Aに、Oプラズマアッシング等のプラズマ処理を施すようにしてもよい。プラズマ処理を施すことにより、絶縁層31の上面31Aを粗化できる。絶縁層31の上面31Aを粗化することにより、シード層50Aと絶縁層31との密着性を高めることができる。但し、絶縁層31の上面31Aの粗度を低減して平滑度を向上することにより上面31A上に微細配線の形成が可能となるため、プラズマ処理を施す場合は、後工程での微細配線の形成に支障のない程度に絶縁層31の上面31Aを粗化する。
次いで、図7(a)に示す工程では、シード層50A上に、所定の箇所に開口パターン101Xを有するレジスト層101を形成する。開口パターン101Xは、配線層50(図1参照)の形成領域に対応する部分のシード層50Aを露出するように形成される。レジスト層101の材料としては、例えば、次工程のめっき処理に対して耐めっき性がある材料を用いることができる。例えば、レジスト層101の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト(例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト)等を用いることができる。例えば、感光性のドライフィルムレジストを用いる場合には、シード層50Aの上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして開口パターン101Xを有するレジスト層101を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層101を形成することができる。本工程において、シード層50Aの上面が平滑面になっているため、そのシード層50A上に形成されるレジスト層101にパターニング欠陥が生じることを抑制することができる。すなわち、レジスト層101に開口パターン101Xを高精度に形成することができる。
次に、図7(b)に示す工程では、レジスト層101をめっきマスクとして、シード層50Aの上面に、そのシード層50Aをめっき給電層に利用する電解めっき法を施す。具体的には、レジスト層101の開口パターン101Xから露出されたシード層50Aの上面に電解めっき法(ここでは、電解銅めっき法)を施すことにより、そのシード層50Aの上面に金属層50B(電解めっき金属層)を形成する。
続いて、レジスト層101を例えばアルカリ性の剥離液により除去する。次いで、金属層50Bをエッチングマスクとして、不要なシード層50Aをエッチングにより除去する。これにより、図8(a)に示すように、ビア配線32の上端面32A及び絶縁層31の上面31A上に配線層50が形成される。図8(b)に示すように、配線層50は、ビア配線32の上端面32Aと接触されたシード層50Aと、そのシード層50A上に形成された金属層50Bとから構成されている。このように、配線層50は、セミアディティブ法によって形成される。また、配線層50とビア配線32とは別工程で形成されるため、配線層50とビア配線32とは一体的に形成されていない。
次に、図9(a)に示す工程では、絶縁層31の上面31A上に、配線層50の表面(上面及び側面)全面を被覆する絶縁層51を形成する。絶縁層51として樹脂フィルムを用いる場合には、例えば、絶縁層31の上面31Aに樹脂フィルムを熱圧着によりラミネートすることにより絶縁層51を形成することができる。このとき、樹脂フィルムを真空雰囲気中でラミネートすることにより、ボイドの巻き込みを防止することができる。なお、樹脂フィルムとしては、例えば、フェノール系樹脂やポリイミド系樹脂等の感光性樹脂のフィルムを用いることができる。また、絶縁層51として液状又はペースト状の絶縁性樹脂を用いる場合には、絶縁層31の上面31Aに液状又はペースト状の絶縁性樹脂をスピンコート法などにより塗布することにより絶縁層51を形成することができる。なお、液状又はペースト状の絶縁性樹脂としては、例えば、フェノール系樹脂やポリイミド系樹脂等の感光性樹脂を用いることができる。
続いて、図9(b)に示す工程では、例えばフォトリソグラフィ法により、絶縁層51の所要箇所に、当該絶縁層51を厚さ方向に貫通して配線層50の上面を露出する貫通孔51Xを形成する。なお、このような感光性樹脂からなる絶縁層51の上面の粗度は、例えば、表面粗さRa値で2〜10nm程度とすることができる。すなわち、絶縁層51の上面は、貫通孔31Xの内側面よりも表面粗度が低く、且つ絶縁層31の上面31Aよりも表面粗度が低い。
次いで、図10に示す工程では、図6(b)〜図8(b)に示した工程と同様に、例えばセミアディティブ法により、貫通孔51Xに充填されたビア配線と、そのビア配線を介して配線層50と電気的に接続され、絶縁層51の上面に積層された配線パターンとを有する配線層52を形成する。このとき、配線層52は、図11に示すように、貫通孔51Xの内面全面及び貫通孔51X周辺の絶縁層51の上面を被覆するシード層102と、そのシード層102上に形成された電解銅めっき層103とから構成されている。
次に、図9(a)及び図9(b)に示した工程と同様に、絶縁層51上に、配線層52の上面の一部を露出する貫通孔53Xを有する絶縁層53を形成する。続いて、図6(b)〜図8(b)に示した工程と同様に、例えばセミアディティブ法により、貫通孔53Xに充填されたビア配線55と、そのビア配線55を介して配線層52と電気的に接続され、絶縁層53の上面53Aに積層された接続端子P1とを有する配線層54を形成する。このとき、配線層54は、貫通孔53Xの内面全面及び貫通孔53X周辺の絶縁層53の上面を被覆するシード層104と、そのシード層104上に形成された電解銅めっき層105とから構成されている。また、接続端子P1は、略円柱状に形成されている。なお、必要に応じて、接続端子P1の表面に表面処理層を形成するようにしてもよい。
続いて、図12に示す工程では、絶縁層53の上面53Aに、第1保護層61と第2保護層62とを有する保護層60を形成する。以下に、保護層60の形成方法の一例について説明する。
図13(a)に示す工程では、絶縁層53の上面53A上に、接続端子P1の表面(側面及び上面)全面と認識マーク54Mの表面(側面及び上面)全面とを被覆する感光性樹脂層106を形成する。感光性樹脂層106は、例えば、ワニス状の感光性樹脂をスピンコート法で塗布することによって形成することができる。このとき、感光性樹脂層106は、絶縁層53の上面53Aと接続端子P1とによって形成される段差に追従して成膜される。このため、感光性樹脂層106は、接続端子P1による段差において盛り上がるように形成される。なお、本実施形態では、感光性樹脂層106の材料として、ポジ型の感光性樹脂を用いる。但し、感光性樹脂層106の材料としては、ネガ型の感光性樹脂を用いることもできる。
次に、図13(b)に示す工程では、感光性樹脂層106をパターニングして保護層60を形成するためのフォトマスク107を準備する。フォトマスク107は、透光部107Aと遮光部107Bとを有している。そして、フォトマスク107を感光性樹脂層106の上方に配置して位置合わせする。この位置合わせの際に、認識マーク54Mをアライメントマークとして利用することができる。
続いて、フォトマスク107の透光部107Aを通じて、保護層60の開口部60X,61X,62Xに対応する位置に配置された感光性樹脂層106を露光する。
次いで、図14(a)に示す工程では、感光性樹脂層106を現像する。この現像により、所定波長の光が照射された(露光された)部分の感光性樹脂層106が完全に除去され、下層の絶縁層53の上面53Aを露出する開口部60X,61X,62Xが形成される。また、本工程では、現像を過剰に実施することにより、未露光部分の感光性樹脂層106を膜減りさせ、未露光部分の感光性樹脂層106を薄化する。これにより、接続端子P1の上端部側の一部が感光性樹脂層106から露出される。このとき、感光性樹脂層106の成膜時の膜厚差(破線参照)に起因して、過剰な現像後の感光性樹脂層106の膜厚にも差が生じる。具体的には、現像後では、実装領域A1に配置された感光性樹脂層106(つまり、第1保護層61)が、外周領域A2に配置された感光性樹脂層106(つまり、第2保護層62)よりも厚く形成される。なお、過剰な現像は、例えば、現像時間を一般的な現像時間よりも長く設定することにより実現できる。
以上説明した露光・現像工程による開口部60Xの形成によって、第1保護層61と第2保護層62とがパターニングされる。開口部61Xの形成によって、第1保護層61において第1保護絶縁層63と第2保護絶縁層64とがパターニングされる。開口部62Xの形成によって、認識マーク54Mが保護層60から露出される。
その後、感光性樹脂層106を加熱処理により硬化させる。これにより、図14(b)に示すように、絶縁層53の上面53A上に、第1保護層61と第2保護層62とを有する保護層60が形成される。
以上の製造工程により、図15に示すように、配線構造11の最上層に形成された絶縁層31の上面31A上に配線構造12を積層することができる。
次に、図15に示す工程では、配線構造11の最下層の配線層42の所要箇所に画定される外部接続用パッドP2を露出させるための開口部13Xを有するソルダレジスト層13を、絶縁層41の下面に積層する。このソルダレジスト層13は、例えば感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。
なお、必要に応じて、ソルダレジスト層13の開口部13Xから露出された配線層42(つまり、外部接続用パッドP2)上に表面処理層を形成するようにしてもよい。
以上の製造工程により、本実施形態の配線基板10を製造することができる。
次に、半導体装置70の製造方法について説明する。
図16に示す工程では、外部接続用パッドP2上に外部接続端子86を形成する。例えば、外部接続用パッドP2上に、適宜フラックスを塗布した後、外部接続端子86(ここでは、はんだボール)を搭載し、240〜260℃程度の温度でリフローして固定する。その後、表面を洗浄してフラックスを除去する。
また、図16に示す工程では、柱状の接続端子81を有する半導体チップ80を用意する。接続端子81は、公知の製造方法により製造することが可能であるため、図示を省略して詳細な説明を割愛するが、例えば以下のような方法で製造される。
まず、半導体チップ80の回路形成面(ここでは、下面)に、例えば電極パッドを露出させる開口部を有する保護膜を形成し、その保護膜の下面及び電極パッドの下面を被覆するようにシード層を形成する。次に、接続端子81の形成領域に対応する部分のシード層(電極パッドの下面を被覆するシード層)を露出させたレジスト層を形成する。続いて、レジスト層から露出されたシード層上に、そのシード層を給電層に利用する電解めっき法(例えば、電解銅めっき法)を施すことにより、電極パッド上に柱状の接続端子81を形成する。
続いて、接続端子81の下面に、接合部材82を形成する。この接合部材82は、例えばシード層上に形成されたレジスト層をめっきマスクに利用し、シード層をめっき給電層に利用する電解はんだめっき法により、接続端子81の下面にはんだを被着することにより形成することができる。その後、不要なシード層及びレジスト層を除去する。
次いで、配線基板10の接続端子P1(配線層54)上に、半導体チップ80の接続端子81をフリップチップ接合する。例えば、配線基板10と半導体チップ80とを位置合わせした後に、リフロー処理を行って接合部材82(はんだめっき層)を溶融させ、接続端子81を接続端子P1に電気的に接続する。
その後、フリップチップ接合された半導体チップ80と配線基板10との間に、アンダーフィル樹脂85(図3参照)を充填し、そのアンダーフィル樹脂85を硬化する。このとき、第1保護層61に開口部61Xを形成したことにより、毛細管現象が顕著となるため、アンダーフィル樹脂85の充填性を向上させることができる。
以上の製造工程により、図3に示した半導体装置70を製造することができる。
(シミュレーション結果)
次に、以上説明した半導体装置70における応力分布を解析したシミュレーション結果について説明する。
まず、評価用のサンプル、つまり図17(a)に示したモデル構造(実施例サンプル)と図17(b)に示したモデル構造(比較例サンプル)について説明する。
図17(a)に示すように、実施例サンプルは、図3に示した構造の半導体装置70と略同様の構造を有している。シミュレーション条件としては、半導体チップ80の平面形状を150μm×150μm、ビア配線55の下端面の直径を10μm、接続端子P1の直径を25μm、接続端子P1の厚さを10μm、接続端子81の直径を22μm、接続端子81の厚さを25μmとした。なお、実施例サンプルでは、接続端子P1の側面全面を被覆するように保護層60(第1保護層61)が形成されている。
一方、図17(b)に示すように、比較例サンプルは、絶縁層53の上面53Aから上方に突出するように接続端子P1が形成され、その絶縁層53の上面53A上には保護層60が形成されていない。このため、比較例サンプルでは、接続端子P1の側面が接合部材82Aによって被覆されている。シミュレーション条件としては、保護層60を形成していない点以外は、実施例サンプルにおけるシミュレーション条件と同様である。
図18(a)は、実施例サンプルにおける接続端子P1と感光性樹脂層(絶縁層53及び保護層60)との界面に生じる応力の分布を解析したシミュレーション結果を示している。また、図18(b)は、比較例サンプルおける接続端子P1と感光性樹脂層(絶縁層53)との界面に生じる応力の分布を解析したシミュレーション結果を示している。
図18(b)に示すように、比較例サンプルでは、接続端子P1の角部の直下、つまり接続端子P1の下面と絶縁層53の上面との界面に応力が集中している。そして、比較例サンプルにおける接続端子P1と絶縁層53との界面に生じる応力は、約146.0MPaであった。これに対し、図18(a)に示すように、実施例サンプルでは、接続端子P1と感光性樹脂層との界面に生じる応力が分散されている。これにより、実施例サンプルでは、接続端子P1の下面と絶縁層53の上面との界面に集中する応力が減少している。具体的には、実施例サンプルにおける接続端子P1と絶縁層53との界面に生じる応力は、約100.2MPaであり、比較例サンプルのそれよりも大幅に減少している。
以上説明したように、接続端子P1を取り囲むように保護層60(感光性樹脂層)を形成することにより、接続端子P1と感光性樹脂層との界面において1箇所に集中する応力が減少されることが確認された。これにより、接続端子P1と感光性樹脂層との界面にクラックが発生することを好適に抑制できる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
(1)柱状の接続端子P1の側面に接してその接続端子P1を取り囲む保護層60(第1保護層61の第1保護絶縁層63)を形成するようにした。これにより、接続端子P1と感光性樹脂層(保護層60及び絶縁層53)との界面を増加させることができるため、接続端子P1と感光性樹脂層との界面に生じる応力を分散させることができる。このため、接続端子P1と感光性樹脂層との界面において1箇所に集中する応力を減少させることができる。この結果、接続端子P1と感光性樹脂層との界面にクラックが発生することを好適に抑制できる。
(2)第1保護層61と第2保護層62とを開口部60Xによって離間して形成した。このため、アンダーフィル樹脂85が実装領域A1よりも外側に広がることを好適に抑制することができる。すなわち、開口部60Xよりも外側に形成された第2保護層62を、アンダーフィル樹脂85をせき止めるダムとして機能させることができる。また、開口部60Xによって第1保護層61と第2保護層62とを分離することができるため、樹脂の熱収縮による反りを低減することができる。
(3)第1保護層61を、第2保護層62よりも厚く形成した。これにより、第1保護層61と第2保護層62とを略同一の厚さに形成した場合に比べて、配線基板10の反りを抑制することができる。
詳述すると、図19に示すように第1保護層61と第2保護層62とを略同一の厚さに形成した比較例の場合には、配線構造12側が凹状に反る傾向にある。これは、外周領域A2では実装領域A1に比べて配線密度が低く、保護層60(感光性樹脂層)の熱膨張係数(例えば、50〜70ppm/℃程度)が接続端子P1(銅層)の熱膨張係数(例えば、17ppm/℃程度)よりも高いことに起因している。詳しくは、第1保護層61と第2保護層62とが略同一の厚さに形成されると、外周領域A2における感光性樹脂の含有量が実装領域A1における感光性樹脂の含有量よりも多くなる。すると、外周領域A2の方が実装領域A1よりも熱収縮が大きくなるため、外周領域A2が実装領域A1に向かって反り、配線構造12側が凹状に反る。これに対し、本実施形態では、実装領域A1における第1保護層61を、外周領域A2における第2保護層62よりも厚く形成するようにした。これにより、実装領域A1における感光性樹脂の含有量と、外周領域A2における感光性樹脂の含有量との差を小さくすることができる。この結果、第1保護層61と第2保護層62とを略同一の厚さに形成した場合に比べて、配線基板10の反りを抑制することができる。このことを示す評価結果例を図20に示している。
図20は、図1(a)に示した配線基板10(実施例)について、反りのシミュレーションを実行した結果を示している。具体的には、配線基板10の平面形状を40mm×40mmの正方形状とし、実装領域A1の平面形状を20mm×10mmの矩形状とした。また、コア基板20の厚さを800μm、配線構造11内の配線層22,23の厚さを25μm、配線層42の厚さを15μm、配線構造11内の絶縁層31,41の厚さを40μm、ソルダレジスト層13の厚さを20μmとした。さらに、配線構造12内の配線層50,52の厚さを2.5μm、接続端子P1の厚さを10μm、配線構造12内の絶縁層51,53の厚さを5μmとした。そして、このような配線基板10において、第1保護層61の厚さを5μm、第2保護層62の厚さを3μmとした場合の反りのシミュレーションを実行した。なお、比較例としては、図19に示した配線基板と同様に、第1保護層61と第2保護層62とを同じ厚さに設定した場合、具体的には、第1保護層61の厚さを3μm、第2保護層62の厚さを3μmとした場合の反りのシミュレーションも実行した。
図20に示したシミュレーション結果から明らかなように、第1保護層61を第2保護層62よりも厚く形成することにより、第1保護層61と第2保護層62が同じ厚さである比較例よりも、配線基板10の反り量を低減できることが確認された。
(4)隣接する第1保護絶縁層63の間に、第2保護絶縁層64をパターニングするようにした。換言すると、第1保護絶縁層63と第2保護絶縁層64との間に、第1保護絶縁層63を取り囲むように開口部61Xを形成するようにした。この開口部61Xを形成したことにより、配線基板10と半導体チップ80との間にアンダーフィル樹脂85を充填する際に、毛細管現象が顕著となるため、アンダーフィル樹脂85の充填性を向上させることができる。
(5)また、隣接する第1保護絶縁層63の間に第2保護絶縁層64を残すようにしたため、従来技術のように隣接する接続端子の間を全てアンダーフィル樹脂85で充填する必要がなくなる。すなわち、従来技術に比べて、アンダーフィル樹脂85で充填する面積を減らすことができる。これにより、アンダーフィル樹脂85中にボイド等が発生することを好適に抑制することができる。また、第2保護絶縁層64を形成したことによって毛細管現象がさらに顕著となるため、アンダーフィル樹脂85の充填性を向上させることができる。
(6)さらに、第2保護絶縁層64を形成したため、第1保護層61とアンダーフィル樹脂85との接触面積を増大させることができる。また、第2保護絶縁層64がアンダーフィル樹脂85に食い込むように形成される。これにより、大きなアンカー効果が得られるようになり、第1保護層61とアンダーフィル樹脂85との密着性を向上させることができる。
(第2実施形態)
以下、図21に従って第2実施形態について説明する。この実施形態の配線基板10Aは、配線構造11が配線構造11Aに置換された点が上記第1実施形態と異なっている。以下、第1実施形態との相違点を中心に説明する。先の図1〜図20に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図21に示すように、配線基板10Aは、配線構造11Aと、配線構造11Aの上側に積層された配線構造12と、配線構造11Aの下側に積層されたソルダレジスト層13とを有している。
配線構造11Aは、配線構造12よりも配線密度の低い配線層が形成された低密度配線層である。コア基板20の上面20A上には、配線層22を被覆する絶縁層33と、配線層34と、絶縁層31と、ビア配線32とが順に積層されている。コア基板20の下面20B上には、配線層23を被覆する絶縁層43と、配線層44と、絶縁層41と、配線層42とが順に積層されている。
絶縁層33,31,43,41の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることができる。これら絶縁層33,31,43,41は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。配線層34,44,42及びビア配線32の材料としては、例えば、銅や銅合金を用いることができる。また、絶縁層33,31,43,41の厚さは、例えば、20〜45μm程度とすることができる。配線層34,44,42の厚さは、例えば、15〜35μm程度とすることができる。配線層34,44,42のラインアンドスペース(L/S)は、例えば、20μm/20μm程度とすることができる。
絶縁層33には、所要の箇所に、当該絶縁層33を厚さ方向に貫通して配線層22の上面の一部を露出する貫通孔33Xが形成されている。絶縁層31には、所要の箇所に、当該絶縁層31を厚さ方向に貫通して配線層34の上面の一部を露出する貫通孔31Xが形成されている。これら貫通孔33X,31Xは、図21において下側(コア基板20側)から上側(配線構造12側)に向かうに連れて径が大きくなるテーパ状に形成されている。配線層34は、貫通孔33Xに充填され、配線層22と電気的に接続されたビア配線を有している。ビア配線32は、貫通孔31Xに充填され、配線層34と電気的に接続されている。そして、絶縁層31の上面31A上及びビア配線32の上端面32A上には、配線構造12が積層されている。
一方、絶縁層43には、所要の箇所に、当該絶縁層43を厚さ方向に貫通して配線層23の下面の一部を露出する貫通孔43Xが形成されている。絶縁層41には、所要の箇所に、当該絶縁層41を厚さ方向に貫通して配線層44の下面の一部を露出する貫通孔41Xが形成されている。これら貫通孔43X,41Xは、図21において上側(コア基板20側)から下側(ソルダレジスト層13側)に向かうに連れて径が大きくなるテーパ状に形成されている。配線層44は、貫通孔43Xに充填され、配線層23と電気的に接続されたビア配線を有している。配線層42は、貫通孔41Xに充填され、配線層44と電気的に接続されたビア配線を有している。
このようにコア基板20の上下両面に絶縁層と配線層とが複数層積層された場合であっても、上記第1実施形態の(1)〜(6)の効果と同様の効果を奏することができる。
なお、本実施形態において、配線構造11Aは第1配線構造の一例、配線層34は第2配線層の一例、絶縁層31は第2絶縁層の一例、ビア配線32は第2ビア配線の一例である。
(第3実施形態)
以下、図22に従って第3実施形態を説明する。この実施形態の配線基板10Bは、配線構造11が配線構造11Bに置換された点、及び配線構造12が配線構造12Bに置換された点が上記第1実施形態と異なっている。以下、第1実施形態との相違点を中心に説明する。なお、先の図1〜図21に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図22に示すように、配線基板10Bは、配線構造11Bと、配線構造11Bの上側に積層された配線構造12Bと、配線構造11Bの下側に積層されたソルダレジスト層13とを有している。
配線構造11Bは、絶縁層と配線層とが多層に積層された積層構造を有しない配線構造であり、配線構造12Bよりも配線密度の低い配線層が形成された低密度配線層である。この配線構造11Bでは、コア基板20の上面20Aに絶縁層37のみが積層され、コア基板20の下面20Bに絶縁層47及び配線層48が積層されている。絶縁層37,47の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることができる。これら絶縁層37,47は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。配線層48の材料としては、例えば、銅や銅合金を用いることができる。絶縁層37,47の厚さは、例えば、20〜45μm程度とすることができる。配線層48の厚さは、例えば、15〜35μm程度とすることができる。
コア基板20、絶縁層37及び絶縁層47には、それらコア基板20及び絶縁層37,47を厚さ方向に貫通する貫通孔20Yが形成されている。この貫通孔20Yには、貫通電極21が形成されている。貫通電極21は、例えば、貫通孔20Yを充填するように形成されている。貫通電極21の上端面は絶縁層37の上面から露出され、貫通電極21の下端面は絶縁層47の下面から露出されている。例えば、貫通電極21の上端面は絶縁層37の上面と略面一になるように形成され、貫通電極21の下端面は絶縁層47の下面と略面一になるように形成されている。そして、貫通電極21の上端面は、配線構造12B内の配線層52が有するビア配線V1と直接接合されている。貫通電極21の下端面は、配線層48と直接接合されている。
配線構造12Bは、配線層50を有さず、ビア配線V1の下端面が貫通電極21の上端面と直接接合されている。絶縁層51は、ビア配線V1から露出する絶縁層37の上面全面を被覆するように形成されている。
ソルダレジスト層13は、絶縁層47の下面に、最下層の配線層48を被覆するように形成されている。ソルダレジスト層13には、最下層の配線層48の一部を外部接続用パッドP2として露出させるための開口部13Xが形成されている。
このように配線構造11Bが絶縁層と配線層とが多層に積層された積層構造を有しない場合であっても、上記第1実施形態の(1)〜(6)の効果と同様の効果を奏することができる。
(第4実施形態)
以下、図23に従って第4実施形態を説明する。この実施形態の配線基板10Cは、配線構造11が配線構造11Cに置換された点が上記第1実施形態と異なっている。以下、第1実施形態との相違点を中心に説明する。なお、先の図1〜図22に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図23に示すように、配線構造11Cは、コア基板20を有していない配線構造であり、配線構造12よりも配線密度の低い配線層が形成された低密度配線層である。配線構造11Cは、配線層110と、絶縁層111と、配線層112と、絶縁層113と、配線層114と、絶縁層115と、ビア配線116とが順に積層された構造を有している。絶縁層111,113,115の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることができる。これら絶縁層111,113,115は、例えば、シリカやアルミナ等のフィラーを含有していてもよいし、補強材を含有していてもよい。配線層112,114及びビア配線116の材料としては、例えば、銅や銅合金を用いることができる。また、絶縁層111,113,115の厚さは、例えば、20〜45μm程度とすることができる。配線層110,112,114の厚さは、例えば、15〜35μm程度とすることができる。配線層110,112,114のラインアンドスペース(L/S)は、例えば、20μm/20μm程度とすることができる。
配線層110は、配線構造11Cの最下層の配線層である。例えば、配線層110の下面は、絶縁層111から露出されている。配線層110の下面は、例えば、絶縁層111の下面と略面一になるように形成されている。例えば、配線層110としては、第1導電層(例えば、Cu層)と、第2導電層(例えば、Ni層/Au層)とが積層された構造を採用することができる。この場合に、配線層110は、Au層が絶縁層111から露出するように形成されている。
絶縁層111は、配線層110の上面及び側面を被覆し、配線層110の下面を露出するように形成されている。絶縁層111には、所要の箇所に、当該絶縁層111を厚さ方向に貫通して配線層110の上面の一部を露出する貫通孔111Xが形成されている。
配線層112は、絶縁層111の上面に積層されている。配線層112は、貫通孔111X内に充填されたビア配線と、そのビア配線を介して配線層110と電気的に接続され、絶縁層111の上面に積層された配線パターンとを有している。
絶縁層113は、絶縁層111の上面に、配線層112を被覆するように形成されている。絶縁層113には、所要の箇所に、当該絶縁層113を厚さ方向に貫通して配線層112の上面の一部を露出する貫通孔113Xが形成されている。
配線層114は、絶縁層113の上面に積層されている。配線層114は、貫通孔113X内に充填されたビア配線と、そのビア配線を介して配線層112と電気的に接続され、絶縁層113の上面に積層された配線パターンとを有している。
絶縁層115は、絶縁層113の上面に、配線層114を被覆するように形成されている。絶縁層115には、当該絶縁層115の上面の所要の箇所に開口し、当該絶縁層115を厚さ方向に貫通して配線層114の上面の一部を露出する貫通孔115Xが形成されている。
ここで、貫通孔111X,113X,115Xは、図23において下側(ソルダレジスト層13側)から上側(配線構造12側)に向かうに連れて径が大きくなるテーパ状に形成されている。すなわち、配線構造11Cに形成された貫通孔111X,113X,115Xの全てが、ソルダレジスト層13側の開口部に対して配線構造12側の開口部が拡開されたテーパ状に形成されている。なお、貫通孔111X,113X,115Xの上側の開口端の開口径は、例えば、60〜70μm程度とすることができる。
貫通孔115X内には、配線層114と絶縁層115の上面115A上に形成された配線層50とを電気的に接続するビア配線116が形成されている。ビア配線116は、例えば、貫通孔115X内に充填されている。このため、ビア配線116は、貫通孔115Xと同様の形状に形成されている。ビア配線116の上端面116Aは、例えば、絶縁層115の上面115Aと略面一になるように形成されている。
これら絶縁層115の上面115A及びビア配線116の上端面116A上には、配線構造12が積層されている。例えば、配線構造12の配線層50は、ビア配線116の上端面116Aと接続するように、絶縁層115の上面115A上に積層されている。ここで、絶縁層115の上面115A及びビア配線116の上端面116Aを、例えば、上記第1実施形態の絶縁層31の上面31A及びビア配線32の上端面32A(図1参照)と同様に、研磨面としてもよい。
一方、ソルダレジスト層13は、絶縁層111の下面に、最下層の配線層110を被覆するように形成されている。ソルダレジスト層13には、最下層の配線層110の一部を外部接続用パッドP2として露出させるための開口部13Xが形成されている。
このように配線構造11Cがコア基板20を有しない場合であっても、上記第1実施形態の(1)〜(6)の効果と同様の効果を奏することができる。
本実施形態において、配線構造11Cは第1配線構造の一例、配線層114は第2配線層の一例、絶縁層115は第2絶縁層の一例、ビア配線116は第2ビア配線の一例である。
(他の実施形態)
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・図24に示すように、第1保護絶縁層63の上面に、接続端子P1の側面側から、その接続端子P1から離間する方向に向かって湾曲状に凹む湾曲部63Aを形成するようにしてもよい。このような湾曲部63Aによって、アンダーフィル樹脂85(図3参照)の流動性を向上させることができ、ひいてはアンダーフィル樹脂85の充填性を向上させることができる。この場合、接続端子P1の側面と最も接している第1保護絶縁層63の厚さH11よりも第2保護絶縁層64の厚さH12の方が薄く形成されている。また、第2保護絶縁層64の厚さH12よりも第2保護層62の厚さH13の方が薄く形成されている。換言すると、第2保護絶縁層64の上面は、接続端子P1の側面と最も接している第1保護絶縁層63の頂部(上端)よりも低い。また、第2保護層62の上面は、第2保護絶縁層64の上面よりも低い。なお、図示の例では、第1保護絶縁層63の上面全面に湾曲部63Aを形成するようにしたが、第1保護絶縁層63の上面の一部のみに湾曲部63Aを形成するようにしてもよい。また、第2保護絶縁層64の上面に、湾曲部63Aと同様に、湾曲状に凹む湾曲部を形成してもよい。
・図25に示すように、接続端子P1の上面及び側面を粗化面としてもよい。例えば、接続端子P1の上面及び側面の表面粗度を、配線層52の表面粗度よりも大きくしてもよい。これにより、接続端子P1と保護層60との密着性を向上させることができる。
・図25に示すように、第1保護絶縁層63の上面に、上方に盛り上がる隆起部63Bを形成するようにしてもよい。隆起部63Bは、例えば、その頂部T1(上端部)が断面視において針のように尖った形状に形成されている。具体的には、隆起部63Bは、頂部T1から接続端子P1に向かって下方に傾斜する傾斜部B1と、頂部T1から、接続端子P1から離間する方向に向かって下方に傾斜する傾斜部B2とから構成されている。図示の例では、傾斜部B1は、頂部T1から接続端子P1に向かって湾曲状に凹むように形成され、傾斜部B2は、頂部T1から、接続端子P1から離間する方向に向かって湾曲状に凹むように形成されている。このような隆起部63B(とくに、傾斜部B1)によって、はんだめっき等である接合部材82(図3参照)が接続端子P1の外側に広がることを好適に抑制することができる。また、湾曲状に凹む傾斜部B2によって、アンダーフィル樹脂85(図3参照)の流動性を向上させることができる。
なお、頂部T1は、必ずしも針のように尖った形状である必要はない。例えば、頂部T1を、平坦な面を有する形状に形成してもよい。
・上記各実施形態及び上記各変形例における開口部61Xの形成を省略してもよい。この場合には、例えば、第1保護絶縁層63と第2保護絶縁層64とが連続して一体に形成される。
・上記各実施形態及び上記各変形例における第2保護絶縁層64を省略してもよい。
・上記各実施形態及び上記各変形例における保護層60の表面(上面及び側面、又は上面のみ)にプラズマ処理を施すようにしてもよい。これにより、保護層60における濡れ性を改善することができる。
・上記各実施形態では、ビア配線32の上端面32Aを絶縁層31の上面31Aと面一になるように形成した。これに限らず、例えば、ビア配線32の上端面32Aを、絶縁層31の上面31Aよりも下方に凹むように形成してもよい。また、ビア配線32の上端面32Aを、絶縁層31の上面31Aよりも上方に突出するように形成してもよい。
・上記各実施形態及び上記各変形例の配線基板10,10A〜10Cに形成された貫通孔の断面形状は特に限定されない。例えば、配線基板10,10A〜10Cに形成された貫通孔をストレート形状(断面視略矩形状)に形成するようにしてもよい。
・上記各実施形態及び上記各変形例における配線構造11,11A〜11Cにおける配線層及び絶縁層の層数や配線の取り回しなどは様々に変形・変更することが可能である。
・上記各実施形態及び上記各変形例における配線構造12,12Bにおける配線層及び絶縁層の層数や配線の取り回しなどは様々に変形・変更することが可能である。
・上記各実施形態及び上記各変形例の配線基板10,10A〜10Cに、半導体チップ80の代わりに、チップコンデンサ、チップ抵抗やチップインダクタ等のチップ部品や水晶振動子などの半導体チップ以外の電子部品を実装するようにしてもよい。
・また、半導体チップ80、チップ部品及び水晶振動子などの電子部品の実装の形態(例えば、フリップチップ実装、ワイヤボンディング実装、はんだ実装又はこれらの組み合わせ)などは様々に変形・変更することが可能である。
・上記各実施形態では、コア基板20の貫通孔20X,20Yを充填する貫通電極21を介してコア基板20の上下の配線層を相互に電気的に接続するようにした。これに限らず、例えば、貫通孔20X,20Yの内壁に設けられたスルーホールめっき層(貫通電極)を介してコア基板20の上下の配線層を相互に電気的に接続するようにしてもよい。この場合、スルーホールめっき層よりも内側に形成された貫通孔20X,20Yの孔を樹脂で充填するようにしてもよい。
10,10A〜10C 配線基板
11,11A〜11C 配線構造(第1配線構造)
12,12B 配線構造(第2配線構造)
22,34,114 配線層(第2配線層)
31,115 絶縁層(第2絶縁層)
32 ビア配線(第2ビア配線)
52 配線層(第1配線層)
53 絶縁層(第1絶縁層)
53X 貫通孔
55 ビア配線(第1ビア配線)
60 保護層
60X 開口部(第1開口部)
61 第1保護層
61X 開口部(第2開口部)
62 第2保護層
63 第1保護絶縁層
63A 湾曲部
63B 隆起部
64 第2保護絶縁層
70 半導体装置
80 半導体チップ(電子部品)
106 感光性樹脂層
A1 実装領域
A2 外周領域
B1,B2 傾斜部
P1 接続端子
T1 頂部

Claims (8)

  1. 第1配線層と、
    感光性樹脂を主成分とする絶縁性樹脂からなり、前記第1配線層を被覆する第1絶縁層と、
    前記第1絶縁層を厚さ方向に貫通して前記第1配線層を露出する貫通孔内に形成された第1ビア配線と、
    前記第1ビア配線を介して前記第1配線層と電気的に接続され、前記第1絶縁層の上面から上方に突出して形成され、電子部品と接続される接続端子と、
    感光性樹脂を主成分とする絶縁性樹脂からなり、前記接続端子の側面を被覆するように前記第1絶縁層の上面に形成された保護層と、を有し、
    前記保護層は、
    前記電子部品が実装される実装領域に形成され、前記接続端子の側面に接して前記接続端子を取り囲むように形成された第1保護層と、
    前記実装領域よりも外側の外周領域において、前記第1絶縁層の上面を露出する第1開口部により前記第1保護層と離間して形成され、前記第1保護層よりも薄く形成された第2保護層とを有し、
    前記第1保護層の上面には、前記接続端子の側面側から、前記接続端子から離間する方向に向かって湾曲状に凹む湾曲部が形成されていることを特徴とする配線基板。
  2. 第1配線層と、
    感光性樹脂を主成分とする絶縁性樹脂からなり、前記第1配線層を被覆する第1絶縁層と、
    前記第1絶縁層を厚さ方向に貫通して前記第1配線層を露出する貫通孔内に形成された第1ビア配線と、
    前記第1ビア配線を介して前記第1配線層と電気的に接続され、前記第1絶縁層の上面から上方に突出して形成され、電子部品と接続される接続端子と、
    感光性樹脂を主成分とする絶縁性樹脂からなり、前記接続端子の側面を被覆するように前記第1絶縁層の上面に形成された保護層と、を有し、
    前記保護層は、
    前記電子部品が実装される実装領域に形成され、前記接続端子の側面に接して前記接続端子を取り囲むように形成された第1保護層と、
    前記実装領域よりも外側の外周領域において、前記第1絶縁層の上面を露出する第1開口部により前記第1保護層と離間して形成され、前記第1保護層よりも薄く形成された第2保護層とを有し、
    前記第1保護層の上面には、上方に盛り上がる隆起部が形成され、
    前記隆起部は、当該隆起部の頂部から前記接続端子に向かって湾曲状に凹むように形成されるとともに、前記頂部から、前記接続端子から離間する方向に向かって湾曲状に凹むように形成されていることを特徴とする配線基板。
  3. 前記第1保護層の厚さは、前記接続端子よりも薄いことを特徴とする請求項1又は2に記載の配線基板。
  4. 前記第1保護層は、複数の前記接続端子の各々を取り囲むように形成された第1保護絶縁層と、隣接する前記第1保護絶縁層の間に形成され、前記第1保護絶縁層と離間して形成された第2保護絶縁層と、を有し、
    前記第1保護絶縁層と前記第2保護絶縁層との間、及び隣接する前記第1保護絶縁層の間には、前記第1絶縁層の上面を露出する第2開口部が前記第1保護絶縁層を取り囲むように形成されていることを特徴とする請求項1〜3のいずれか一項に記載の配線基板。
  5. 前記第1配線層の上面及び側面は粗化面であることを特徴とする請求項1〜のいずれか一項に記載の配線基板。
  6. 第2配線層と、前記第2配線層を被覆する第2絶縁層と、前記第2絶縁層を厚さ方向に貫通して前記第2配線層と電気的に接続され、前記第2絶縁層から露出された上端面を有する第2ビア配線と、を含む第1配線構造と、
    前記第2絶縁層の上面及び前記第2ビア配線の上端面に積層された第2配線構造と、を有し、
    前記第2配線構造は、前記第2ビア配線と電気的に接続される前記第1配線層と、前記第1絶縁層と、前記第1ビア配線と、前記接続端子と、前記保護層とを含み、
    前記第1配線層の配線幅及び配線間隔は、前記第2配線層の配線幅及び配線間隔よりも小さいことを特徴とする請求項1〜のいずれか一項に記載の配線基板。
  7. 請求項1〜のいずれか一項に記載の配線基板と、
    前記接続端子にフリップチップ実装された半導体チップと、
    を有することを特徴とする半導体装置。
  8. 第1配線層を形成する工程と、
    感光性樹脂を主成分とする絶縁性樹脂からなり、前記第1配線層を被覆する第1絶縁層を形成する工程と、
    前記第1絶縁層を厚さ方向に貫通する第1ビア配線を形成するとともに、前記第1ビア配線を介して前記第1配線層と電気的に接続され、前記第1絶縁層の上面から上方に突出する柱状の接続端子を形成する工程と、
    感光性樹脂を主成分とする絶縁性樹脂からなり、前記接続端子の側面を被覆する保護層を、前記第1絶縁層の上面に形成する工程と、を有し、
    前記保護層を形成する工程では、
    前記接続端子と接続される電子部品が実装される実装領域に形成され、前記接続端子の側面に接して前記接続端子を取り囲むように形成された第1保護層と、前記実装領域よりも外側の外周領域において、前記第1絶縁層の上面を露出する第1開口部により前記第1保護層と離間して形成され、前記第1保護層よりも薄く形成された第2保護層とを有する前記保護層が形成され
    前記保護層を形成する工程は、
    前記第1絶縁層の上面にワニス状の感光性樹脂を塗布し、前記接続端子の表面全面を被覆する感光性樹脂層を形成する工程と、
    露光及び現像により、前記感光性樹脂層をパターニングするとともに、前記感光性樹脂層を薄化して前記保護層を形成する工程と、を有することを特徴とする配線基板の製造方法。
JP2014250019A 2014-12-10 2014-12-10 配線基板、半導体装置及び配線基板の製造方法 Active JP6368635B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014250019A JP6368635B2 (ja) 2014-12-10 2014-12-10 配線基板、半導体装置及び配線基板の製造方法
US14/962,536 US9520352B2 (en) 2014-12-10 2015-12-08 Wiring board and semiconductor device
US14/962,527 US9620446B2 (en) 2014-12-10 2015-12-08 Wiring board, electronic component device, and method for manufacturing those

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014250019A JP6368635B2 (ja) 2014-12-10 2014-12-10 配線基板、半導体装置及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2016111297A JP2016111297A (ja) 2016-06-20
JP6368635B2 true JP6368635B2 (ja) 2018-08-01

Family

ID=56124821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014250019A Active JP6368635B2 (ja) 2014-12-10 2014-12-10 配線基板、半導体装置及び配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP6368635B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3612008A4 (en) * 2017-05-03 2020-05-06 Huawei Technologies Co., Ltd. BOARD, PACKING STRUCTURE, TERMINAL AND BOARD PROCESSING PROCESS
KR102069659B1 (ko) 2017-08-31 2020-01-23 해성디에스 주식회사 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
JP7456097B2 (ja) * 2019-06-13 2024-03-27 Toppanホールディングス株式会社 配線基板及び配線基板の製造方法
WO2022163598A1 (ja) * 2021-01-29 2022-08-04 京セラ株式会社 電子素子実装用基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186335A (ja) * 1997-12-25 1999-07-09 Hitachi Ltd 回路基板とその製造方法及びこれを用いた電子機器
JP3367886B2 (ja) * 1998-01-20 2003-01-20 株式会社村田製作所 電子回路装置
JP3865989B2 (ja) * 2000-01-13 2007-01-10 新光電気工業株式会社 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置
JP4069778B2 (ja) * 2003-03-25 2008-04-02 セイコーエプソン株式会社 端子電極の製造方法および半導体装置の製造方法
US7382057B2 (en) * 2006-03-29 2008-06-03 Phoenix Precision Technology Corporation Surface structure of flip chip substrate
JP2012074449A (ja) * 2010-09-28 2012-04-12 Toppan Printing Co Ltd 実装基板
JP5942514B2 (ja) * 2012-03-21 2016-06-29 凸版印刷株式会社 半導体パッケージの製造方法及び半導体パッケージ
JP5580374B2 (ja) * 2012-08-23 2014-08-27 新光電気工業株式会社 配線基板及びその製造方法
JP6169955B2 (ja) * 2013-04-17 2017-07-26 新光電気工業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
JP2016111297A (ja) 2016-06-20

Similar Documents

Publication Publication Date Title
JP6375121B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6298722B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6324876B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9520352B2 (en) Wiring board and semiconductor device
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9257386B2 (en) Wiring substrate and semiconductor device
JP6170832B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6247032B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9313904B2 (en) Wiring board and method of manufacturing wiring board
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP6375159B2 (ja) 配線基板、半導体パッケージ
JP7202784B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6690929B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9392684B2 (en) Wiring substrate and method for manufacturing wiring substrate
US9565775B2 (en) Wiring board, semiconductor device, and method of manufacturing wiring board
JP6368635B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP7198154B2 (ja) 配線基板、及び配線基板の製造方法
US20220044990A1 (en) Wiring substrate, semiconductor package and method of manufacturing wiring substrate
JP2017152477A (ja) プリント配線板
JP6626687B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2014053642A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180709

R150 Certificate of patent or registration of utility model

Ref document number: 6368635

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150