JP3367886B2 - 電子回路装置 - Google Patents

電子回路装置

Info

Publication number
JP3367886B2
JP3367886B2 JP02385498A JP2385498A JP3367886B2 JP 3367886 B2 JP3367886 B2 JP 3367886B2 JP 02385498 A JP02385498 A JP 02385498A JP 2385498 A JP2385498 A JP 2385498A JP 3367886 B2 JP3367886 B2 JP 3367886B2
Authority
JP
Japan
Prior art keywords
resin
bare chip
enclosure
circuit device
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP02385498A
Other languages
English (en)
Other versions
JPH11214586A (ja
Inventor
良嗣 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP02385498A priority Critical patent/JP3367886B2/ja
Priority to US09/233,448 priority patent/US6153930A/en
Publication of JPH11214586A publication Critical patent/JPH11214586A/ja
Priority to US09/686,620 priority patent/US6368895B1/en
Application granted granted Critical
Publication of JP3367886B2 publication Critical patent/JP3367886B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は配線基板上にベアチ
ップをフェースダウン実装してなる電子回路装置に関す
るものである。
【０００２】
【従来の技術】従来、混成集積回路において、プリント
配線基板などのエポキシ樹脂等を基材とする配線基板１
に、ベアチップ２をはんだバンプ技術を用いて搭載する
場合、図１に示す方法がとられていた。すなわち、１は
配線基板、２はベアチップであり、配線基板１上に形成
された電極３上にベアチップ２のはんだバンプ４が接合
され、フェースダウン実装されている。配線基板１の電
極３は、はんだの不要な濡れ拡がりを防止するためソル
ダーレジスト膜５によって被覆されている。上記はんだ
バンプ４を接合後、フラックスを洗浄・除去し、封止樹
脂６をディスペンサ７などを用いてベアチップ２の一端
側もしくは一辺ないし二辺に吐出し、毛細管現象によっ
てベアチップ２と配線基板１の隙間に樹脂６を浸透さ
せ、熱硬化ないし光硬化を行なって樹脂封止を行なって
いる（図２参照）。なお、図１，図２では説明を簡単に
するため、配線基板１上にベアチップ２のみが実装され
ているが、実際にはベアチップ２に隣接してチップコン
デンサやチップ抵抗などの他の表面実装部品が実装され
る。
【０００３】
【発明が解決しようとする課題】上記のような混成集積
回路では、樹脂６が表面張力によりなだらかなフィレッ
ト６ａを形成し、ベアチップ２よりも外側にはみ出すこ
とになる。特に、樹脂６の浸透性を向上させるために、
基板１の加熱を行なったり、低粘度の樹脂６を用いる
と、樹脂６の表面張力が下がり、フィレット６ａが大き
くなったり、最初の吐出点において樹脂６が擬円状に拡
がってしまうという現象が生じる。また、ディスペンサ
７の吐出量のばらつきによっても、拡がりが発生するこ
とがある。このように樹脂６がベアチップ２より外側へ
大きく拡がってしまうと、その後に搭載する表面実装部
品の電極表面を樹脂６が覆うことになり、電気的な接続
が行なえず、高密度化を阻害するという不具合が発生し
た。
【０００４】そこで、本発明の目的は、不要な樹脂の拡
がりを防止し、高密度化を可能とする電子回路装置を提
供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明は、配線基板上にベアチップ
をフェースダウン実装した電子回路装置において、上記
配線基板上のベアチップ搭載部にベアチップより大形の
樹脂流れ防止用の囲いを設け、上記ベアチップを上記囲
いで囲まれたベアチップ搭載部にフェースダウン実装す
るとともに、ベアチップと配線基板との隙間に封止樹脂
を充填してなることを特徴とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明は、配線基板上にベアチップ
をフェースダウン実装した電子回路装置において、上記
配線基板上のベアチップ搭載部を除く部位に被覆膜を形
成し、上記ベアチップ搭載部を取り囲む被覆膜の内壁に
よりベアチップより大形の樹脂流れ防止用の囲いを設
け、上記樹脂流れ防止用の囲いの一部に外側へ張り出し
た樹脂注入用ゲートを設け、上記ベアチップを上記囲い
で囲まれたベアチップ搭載部にフェースダウン実装する
とともに、上記樹脂注入用ゲートから封止樹脂を注入し
て、ベアチップと配線基板との隙間に封止樹脂を充填し
てなることを特徴とする。
【０００７】ベアチップと樹脂流れ防止用囲いとの間に
封止樹脂を流し込む際、ベアチップと囲いとが近接して
いると、樹脂がベアチップ上や囲いの上へ溢れ出やす
い。そこで、請求項２に記載のように、樹脂流れ防止用
の囲いの一部に、外側へ張り出した樹脂注入用ゲートを
設けるのが望ましい。この場合には、樹脂注入部分をゲ
ートで取り囲むことで、樹脂の外側への溢れ出しを防止
できる。
【０００８】ベアチップと樹脂流れ防止用囲いとの間に
封止樹脂を流し込む際、ベアチップと囲いとが近接して
いると、樹脂がベアチップ上や囲いの上へ溢れ出やす
い。しかし、樹脂流れ防止用の囲いの一部に、外側へ張
り出した樹脂注入用ゲートを設けてあるので、樹脂注入
部分をゲートで取り囲むことで、樹脂の外側への溢れ出
しを防止できる。
【０００９】封止樹脂がベアチップと配線基板との隙間
に浸透するには例えば１０〜１５秒（チップサイズが大
きくなると増す）程度を要するが、樹脂の浸透が終了し
たことを確認するためには、ベアチップの周囲四辺を注
意深く監視しなければならず、工程短縮の障害となって
いる。特に、ベアチップとその周囲に設けられる流れ防
止用の囲いとの間隔が狭くなると、樹脂の充填が終了し
たか否かの判別が難しくなる。そこで、請求項２のよう
に、樹脂流れ防止用の囲いの注入用ゲートから最遠点部
分に、ベアチップと配線基板との隙間に充填された封止
樹脂が流れ出す充填確認溝を設けるのが望ましい。つま
り、樹脂の浸透はゲートの反対側（最遠点側）が最も遅
くなるので、充填確認溝から樹脂が流れ出してきた時に
は樹脂の充填が終了したことを示しており、充填終了を
容易に判別できるからである。
【００１０】請求項３のように、被覆膜をソルダーレジ
スト膜で形成するのが望ましい。すなわち、本発明を混
成集積回路に適用した場合、ベアチップに隣接して他の
表面実装部品を配線基板に半田付けすることになるが、
半田が余分な場所に拡がらないように表面実装部品の半
田付け部の周囲をソルダーレジスト膜で覆う必要があ
る。そこで、このソルダーレジスト膜を樹脂流れ防止用
の囲いとして兼用すれば、格別な囲いの形成作業を省略
できる。
【００１１】上記樹脂流れ防止用の囲いとベアチップと
の間には所定のクリアランスを設けておく必要があり、
囲いを高い寸法精度で形成する必要がある。通常の熱硬
化性樹脂を用いて印刷法で囲いを形成すると、±０．１
〜０．２ｍｍ程度の寸法バラツキが生じるが、請求項４
に記載のように、感光性樹脂材料を用いてフォトリソグ
ラフ法によって形成した場合には±０．０５ｍｍ以下に
でき、囲いの寸法精度が向上する。
【００１２】バンプにＡｕなどの金属材料を用いる場
合、バンプ高さは２０〜５０μｍとなるが、これを熱圧
着などの技術を用いて配線基板の電極に接合すると、バ
ンプは押しつぶされ、約１０〜３０μｍの隙間がベアチ
ップと配線基板との間に生じることになる。この隙間に
封止樹脂を注入することになるが、ベアチップと囲いと
の平面方向の間隔は例えば２００〜３００μｍ程度と狭
いので、囲いの上面がベアチップの上面より高い位置に
あると、樹脂の浸透性が悪くなり、ベアチップ上や囲い
の上面を樹脂が流れてしまうという問題がある。そのた
め、請求項５に記載のように、樹脂流れ防止用の囲いの
上面を少なくともベアチップの上面よりも低い位置とす
るのが望ましい。
【００１３】上記ベアチップ搭載部１３を取り囲むソル
ダーレジスト膜１２の内壁は樹脂流れ防止用の囲い１８
を構成しており、囲い１８はベアチップ１４より大形に
形成されている。図５に示すように、ベアチップ１４の
側面と囲い１８の内面との隙間ｄは２００〜３００μｍ
程度に設定されている。また、ソルダーレジスト膜１２
の上面は、ベアチップ１４の下面より低い位置になるよ
うに薄肉に形成されている。具体的には、ソルダーレジ
スト膜１２の厚みをｔ1 、ベアチップ１４の上面と配線
基板１０の上面との間隔をｔ2 とすると、次のように設
定されている。 ｔ1 ＜ｔ2 この実施例では、例えばｔ1 ＝１０〜５０μｍ、ｔ2 ＝
２００〜４００μｍに設定されている。
【００１４】樹脂流れ防止用の囲い１８の一部（この実
施例では角部）は、図４に示すように外側へ張り出して
おり、この部分が樹脂注入用ゲート１８ａとなってい
る。ゲート１８ａの大きさは、後述するようにディスペ
ンサなどで滴下された樹脂１６の点滴が全て入るような
大きさとする必要がある。また、このゲート１８ａと反
対側（最遠点部）には充填確認溝１８ｂが設けられてい
る。この溝１８ｂの大きさは、溝１８ｂに流れ出た封止
樹脂１６を作業者が確認できる程度の大きさであればよ
い。ゲート１８ａの形状としては、図４のように角部の
一辺側から突出した矩形形状の張り出し部に限らず、図
６に示されるように様々な形状が考えられる。すなわ
ち、（ａ）は囲い１８の一辺の半分強の領域に亘って形
成したもの、（ｂ）は囲い１８の一辺全域に亘って形成
したもの、（ｃ）は囲い１８の角部に２段状の突起形状
としたもの、（ｄ）は囲い１８の角部に丸頭状の突起形
状としたもの、（ｅ）は囲い１８の角部の２辺に亘って
矩形状の突起形状としたもの、（ｆ）は囲い１８の２辺
全域に亘って形成したものである。なお、ゲート１８ａ
の形状は上記の例に限るものではない。
【００１５】上記囲い１８で囲まれた部位でかつ、ベア
チップ１４と配線基板１０との隙間に封止樹脂１６が充
填されている。封止樹脂１６としては、ベアチップ１４
と配線基板１０との隙間への浸透性を高めるため、例え
ば２０ｐａ・ｓ以下の低粘度の絶縁樹脂（例えばエポキ
シ樹脂）を用いるのが望ましい。
【００１６】ここで、上記構造の電子回路装置の製造方
法の一例を説明する。まず、プリント配線基板１０の上
面には電極１１が予めパターン形成され、その上面全面
に感光性タイプのソルダーレジスト１２が塗布される。
【００１７】次に、露光機を用いた感光処理の後、現像
液に浸漬してベアチップ搭載部１３（ゲート１８ａおよ
び充填確認溝１８ｂを含む）のみソルダーレジスト１２
を除去し、硬化させてソルダーレジスト膜１２の形成工
程を終了する。このようにして、樹脂流れ防止用の囲い
１８が形成される。
【００１８】次に、Ａｕなどの金属バンプ１５を有する
ベアチップ１４を、そのバンプ面を基板１０側に向けて
ベアチップ搭載部１３に熱圧着などの技術を用いてフェ
ースダウン実装する。具体的には、当初のバンプ高さは
２０〜５０μｍであるが、熱圧着によってバンプ１５は
約１０〜３０μｍに押し潰される。つまり、これがベア
チップ１４と配線基板１０との隙間となる。
【００１９】次に、ゲート１８ａから封止樹脂１６をデ
ィスペンサなどを用いて吐出することにより、樹脂１６
をベアチップ１４と配線基板１０との隙間に浸透させ
る。吐出された樹脂１６は涙滴状の形に下が膨らんだ形
状で滴下されることになるので、滴下した場所で樹脂が
拡がってしまう場合があるが、滴下した樹脂１６が全て
入るようにゲート１８ａを設けておくことにより、ゲー
ト１８ａの範囲内に樹脂１６が収まり、不必要な場所に
樹脂１６が流れ出すことがない。注入された樹脂１６は
粘度が低く、あるいは基板加熱により粘度が低下してい
るので、毛細管現象によってベアチップ２と配線基板１
の隙間に樹脂１６が浸透する。樹脂１６の浸透は、ゲー
ト１８ａの反対側が最も遅くなるので、ゲート１８ａの
最遠点側に設けた充填確認溝１８ｂに樹脂１６が流れ出
してきた時には樹脂１６の充填作業が終了したことを示
しているので、充填作業の終了を容易に判別できる。樹
脂１６の充填後、熱硬化ないし光硬化を行なって樹脂１
６を硬化させる。
【００２０】上記のように、樹脂流れ防止用の囲い１８
を形成しておくことで、滴下した樹脂１６の量が多少多
くなっても、囲い１８の内側にとどまることになり、デ
ィスペンサの滴下量のばらつきを吸収できる。
【００２１】図７，図８は本発明を混成集積回路装置に
適用した一例を示す。図において、２０は回路基板、２
１は基板上にパターン形成された電極、２２はソルダー
レジスト膜、２３はベアチップ、２４，２５は表面実装
部品である。ソルダーレジスト膜２２には、ベアチップ
搭載部および表面実装部品２４，２５の半田付け部に対
応する箇所に空所２６，２７，２８が形成されている。
ベアチップ搭載部に対応するソルダーレジスト膜２２の
空所２６が樹脂流れ防止用の囲いを構成している。この
囲い２６の角部には樹脂注入用ゲート２６ａが形成さ
れ、ゲート２６ａの反対側の角部には充填確認溝２６ｂ
が形成されている。そして、ベアチップ２３と回路基板
２０との隙間に封止樹脂（図示せず）が充填されてい
る。この実施例では、ソルダーレジスト膜２２が表面実
装部品２４，２５の半田２４ａ，２５ａの流れを防止す
るだけでなく、ベアチップ２３の樹脂流れを防止する機
能も有するので、１回の膜形成で両方の機能を兼用でき
る。
【００２２】上記実施例では、樹脂流れ防止用の囲い１
８，２６をソルダーレジスト膜などの絶縁樹脂で形成し
たが、図９に示すように金属膜で形成することもでき
る。すなわち、図５において、３０は基板、３１はアー
ス電極、３２は入，出力用電極、３３は電極３１，３２
上を覆うソルダーレジスト膜などの絶縁膜、３４は絶縁
膜３３上に形成された金属膜である。この金属膜３４は
メッキなどの公知の方法で厚膜状に形成され、導通部３
５を介してアース電極３１と導通している。上記金属膜
３４はベアチップ３６の周囲を取り囲んでおり、ベアチ
ップ３６と基板３０との隙間に充填された封止樹脂３７
の流れを防止している。この実施例の場合には、金属膜
３４が樹脂流れ防止用の囲いとして機能するだけでな
く、シールド効果も発揮している。
【００２３】なお、本発明の樹脂流れ防止用の囲いは、
樹脂材料、金属材料のほか、ガラスなどを用いることも
できる。また、樹脂流れ防止用の囲いは、実施例のよう
に膜状に形成するものに限らず、ダム状あるいは堰状に
形成してもよい。封止樹脂の供給は、ベアチップのフェ
ースダウン実装後に限らず、実装と同時であってもよ
い。すなわち、配線基板のベアチップ搭載部の中央部に
予め点滴状の樹脂を供給しておき、その上からベアチッ
プをフェースダウン実装することで、樹脂をベアチップ
と配線基板の間に満たし、加熱等によって硬化させて封
止する方法を用いてもよい。
【００２４】
【発明の効果】以上の説明で明らかなように、本発明に
よれば、配線基板上にベアチップ搭載部を残して被覆膜
を形成し、ベアチップ搭載部を取り囲む被覆膜の内壁に
よりベアチップより大形の樹脂流れ防止用の囲いを設
け、ベアチップをベアチップ搭載部にフェースダウン実
装するとともに、ベアチップと配線基板との隙間に封止
樹脂を充填したので、樹脂流れ防止用囲いが不要な樹脂
の拡がりを防止し、隣接する表面実装部品などの電極を
覆うことがない。そのため、高密度化の達成が可能とな
る。また、樹脂流れ防止用の囲いの一部に外側へ張り出
した樹脂注入用ゲートを設け、このゲートから封止樹脂
を注入するようにしたので、樹脂注入部分をゲートで取
り囲むことで、樹脂の外側への広がりを防止できる。
【図面の簡単な説明】
【図１】従来の電子回路装置における樹脂充填途中の断
面図である。
【図２】図１の電子回路装置における樹脂充填後の断面
図である。
【図３】本発明にかかる電子回路装置の断面図である。
【図４】図３の電子回路装置の平面図である。
【図５】図３の一部拡大図である。
【図６】樹脂注入ゲートの変形例を示す平面図である。
【図７】本発明を混成集積回路に適用した例の平面図で
ある。
【図８】図７の混成集積回路の断面図である。
【図９】本発明の他の実施例の断面図である。
【符号の説明】
１０ 配線基板 １１ 電極 １２ ソルダーレジスト膜 １３ ベアチップ搭載部 １４ ベアチップ １５ 金属バンプ １６ 封止樹脂 １８ 樹脂流れ防止用の囲い １８ａ 樹脂注入用ゲート １８ｂ 充填確認溝

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】配線基板上にベアチップをフェースダウン
    実装した電子回路装置において、 上記配線基板上のベアチップ搭載部を除く部位に被覆膜
    を形成し、上記ベアチップ搭載部を取り囲む被覆膜の内
    壁によりベアチップより大形の樹脂流れ防止用の囲いを
    設け、上記樹脂流れ防止用の囲いの一部に外側へ張り出
    した樹脂注入用ゲートを設け、上記ベアチップを上記囲
    いで囲まれたベアチップ搭載部にフェースダウン実装す
    るとともに、上記樹脂注入用ゲートから封止樹脂を注入
    して、ベアチップと配線基板との隙間に封止樹脂を充填
    してなることを特徴とする電子回路装置。
  2. 【請求項２】上記樹脂流れ防止用の囲いの上記注入用ゲ
    ートから最遠点部分に、ベアチップと配線基板との隙間
    に充填された封止樹脂が流れ出す充填確認溝を設けたこ
    とを特徴とする請求項１に記載の電子回路装置。
  3. 【請求項３】上記被覆膜はソルダーレジスト膜で形成さ
    れていることを特徴とする請求項１または２に記載の電
    子回路装置。
  4. 【請求項４】上記被覆膜は、感光性樹脂材料を用いてフ
    ォトリソグラフ法によって形成されていることを特徴と
    する請求項１ないし３の何れかに記載の電子回路装置。
  5. 【請求項５】上記樹脂流れ防止用の囲いの上面は、ベア
    チップの上面よりも低い位置にあることを特徴とする請
    求項１ないし４の何れかに記載の電子回路装置。
JP02385498A 1998-01-20 1998-01-20 電子回路装置 Expired - Lifetime JP3367886B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP02385498A JP3367886B2 (ja) 1998-01-20 1998-01-20 電子回路装置
US09/233,448 US6153930A (en) 1998-01-20 1999-01-20 Electronic circuit device and method
US09/686,620 US6368895B1 (en) 1998-01-20 2000-10-12 Method of producing an electronic circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02385498A JP3367886B2 (ja) 1998-01-20 1998-01-20 電子回路装置

Publications (2)

Publication Number Publication Date
JPH11214586A JPH11214586A (ja) 1999-08-06
JP3367886B2 true JP3367886B2 (ja) 2003-01-20

Family

ID=12122024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02385498A Expired - Lifetime JP3367886B2 (ja) 1998-01-20 1998-01-20 電子回路装置

Country Status (2)

Country Link
US (2) US6153930A (ja)
JP (1) JP3367886B2 (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307270B1 (en) * 1999-08-05 2001-10-23 Ming-Tung Shen Electro-optic device and method for manufacturing the same
US6673690B2 (en) * 2000-04-27 2004-01-06 Siliconware Precision Industries Co., Ltd. Method of mounting a passive component over an integrated circuit package substrate
CN1278402C (zh) 2000-06-16 2006-10-04 松下电器产业株式会社 电子器件的封装方法及电子器件封装体
US6391682B1 (en) * 2000-06-21 2002-05-21 Siliconware Precision Industries Co., Ltd. Method of performing flip-chip underfill in a wire-bonded chip-on-chip ball-grid array integrated circuit package module
US6562663B2 (en) * 2001-03-28 2003-05-13 Motorola, Inc. Microelectronic assembly with die support and method
JP4659262B2 (ja) * 2001-05-01 2011-03-30 富士通セミコンダクター株式会社 電子部品の実装方法及びペースト材料
JP3687610B2 (ja) * 2002-01-18 2005-08-24 セイコーエプソン株式会社 半導体装置、回路基板及び電子機器
JP4357817B2 (ja) * 2002-09-12 2009-11-04 パナソニック株式会社 回路部品内蔵モジュール
US20050247761A1 (en) * 2004-05-04 2005-11-10 Albanese Patricia M Surface mount attachment of components
JP2006351559A (ja) * 2003-06-23 2006-12-28 Shinko Electric Ind Co Ltd 配線基板および配線基板への半導体チップ実装構造
TWI245597B (en) * 2003-06-30 2005-12-11 Siliconware Precision Industries Co Ltd Printed circuit boards and method for fabricating the same
JP4198566B2 (ja) 2003-09-29 2008-12-17 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP4340578B2 (ja) * 2004-04-09 2009-10-07 富士通株式会社 部品実装基板及び部品実装構造
US11842972B2 (en) 2004-09-28 2023-12-12 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
JP2006100385A (ja) 2004-09-28 2006-04-13 Rohm Co Ltd 半導体装置
JP4843214B2 (ja) * 2004-11-16 2011-12-21 株式会社東芝 モジュール基板およびディスク装置
JP2006253315A (ja) * 2005-03-09 2006-09-21 Matsushita Electric Ind Co Ltd 半導体装置
JP4654865B2 (ja) * 2005-09-30 2011-03-23 パナソニック株式会社 電子部品実装方法
JP4760361B2 (ja) * 2005-12-20 2011-08-31 ソニー株式会社 半導体装置
JP2007305799A (ja) * 2006-05-11 2007-11-22 Fujitsu Ltd 半導体装置の製造方法
TW200805613A (en) 2006-06-22 2008-01-16 Alps Electric Co Ltd Mounting structure of electronic component
JP4882570B2 (ja) 2006-07-20 2012-02-22 パナソニック株式会社 モジュールの製造方法と、それにより製造したモジュール
EP1914798A3 (en) 2006-10-18 2009-07-29 Panasonic Corporation Semiconductor Mounting Substrate and Method for Manufacturing the Same
JP5331303B2 (ja) * 2006-11-09 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5211493B2 (ja) * 2007-01-30 2013-06-12 富士通セミコンダクター株式会社 配線基板及び半導体装置
JP4441545B2 (ja) 2007-03-30 2010-03-31 Ｏｋｉセミコンダクタ株式会社 半導体装置
FR2919426B1 (fr) * 2007-07-23 2009-12-11 Commissariat Energie Atomique Procede d'enrobage de deux elements hybrides entre eux au moyen d'un materiau de brasure
KR101111586B1 (ko) * 2007-10-17 2012-03-13 파나소닉 주식회사 실장 구조체
JP5162226B2 (ja) * 2007-12-12 2013-03-13 新光電気工業株式会社 配線基板及び半導体装置
JP5378707B2 (ja) * 2008-05-29 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP4589428B2 (ja) * 2008-08-19 2010-12-01 アルプス電気株式会社 半導体チップモジュール
KR101627574B1 (ko) * 2008-09-22 2016-06-21 쿄세라 코포레이션 배선 기판 및 그 제조 방법
JP2010074032A (ja) * 2008-09-22 2010-04-02 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP5117371B2 (ja) * 2008-12-24 2013-01-16 新光電気工業株式会社 半導体装置およびその製造方法
US20100301006A1 (en) * 2009-05-29 2010-12-02 Nilsson Peter L J Method of Manufacturing an Electrical Component on a Substrate
JP5139400B2 (ja) * 2009-11-04 2013-02-06 ラピスセミコンダクタ株式会社 半導体装置の製造方法
KR101067216B1 (ko) * 2010-05-24 2011-09-22 삼성전기주식회사 인쇄회로기판 및 이를 구비하는 반도체 패키지
JP2011018927A (ja) * 2010-09-07 2011-01-27 Murata Mfg Co Ltd 回路基板
JP2010278480A (ja) * 2010-09-14 2010-12-09 Rohm Co Ltd 半導体装置
JP5814928B2 (ja) * 2010-11-04 2015-11-17 アルプス電気株式会社 電子部品モジュール
JP5214753B2 (ja) 2011-02-23 2013-06-19 シャープ株式会社 半導体装置およびその製造方法
US9590463B2 (en) 2011-09-22 2017-03-07 Minebea Co., Ltd. Vibration generator moving vibrator by magnetic field generated by coil and holder used in vibration-generator
JP5741458B2 (ja) * 2012-01-17 2015-07-01 トヨタ自動車株式会社 半導体パッケージの実装方法
JP6029854B2 (ja) 2012-05-22 2016-11-24 ミネベア株式会社 振動子及び振動発生器
JP2014044979A (ja) * 2012-08-24 2014-03-13 Ngk Spark Plug Co Ltd 配線基板
JP6121173B2 (ja) 2013-01-22 2017-04-26 ミネベアミツミ株式会社 振動子付ホルダ及び振動発生器
JP2013191898A (ja) * 2013-07-04 2013-09-26 Rohm Co Ltd 半導体装置
JP6225771B2 (ja) * 2014-03-17 2017-11-08 株式会社デンソー 半導体装置およびその製造方法
JP6368635B2 (ja) * 2014-12-10 2018-08-01 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US20160234941A1 (en) * 2015-02-10 2016-08-11 Samsung Electro-Mechanics Co., Ltd. Printed circuit board, semiconductor package and method of manufacturing the same
KR102412611B1 (ko) 2015-08-03 2022-06-23 삼성전자주식회사 인쇄회로기판(pcb)과 그 제조방법, 및 그 pcb를 이용한 반도체 패키지 제조방법
US9972553B1 (en) 2016-01-06 2018-05-15 National Technology & Engineering Solutions Of Sandia, Llc Packaging system with cleaning channel and method of making the same
JP2018125393A (ja) 2017-01-31 2018-08-09 ソニーセミコンダクタソリューションズ株式会社 電子部品、カメラモジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5242551A (en) * 1975-10-01 1977-04-02 Hitachi Ltd Method of molding framed menber with resin
US4143456A (en) * 1976-06-28 1979-03-13 Citizen Watch Commpany Ltd. Semiconductor device insulation method
KR0181615B1 (ko) * 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
DE69621983T2 (de) * 1995-04-07 2002-11-21 Shinko Electric Ind Co Struktur und Verfahren zur Montage eines Halbleiterchips
JP3417247B2 (ja) * 1996-05-28 2003-06-16 株式会社デンソー 樹脂封止型電子装置の製造方法

Also Published As

Publication number Publication date
JPH11214586A (ja) 1999-08-06
US6153930A (en) 2000-11-28
US6368895B1 (en) 2002-04-09

Similar Documents

Publication Publication Date Title
JP3367886B2 (ja) 電子回路装置
KR101212661B1 (ko) 반도체 장치 실장 기판 및 반도체 장치 실장 구조
KR101158139B1 (ko) 반도체 장치
JP2006339524A (ja) 電子装置及びその製造方法
JP2007059767A (ja) アンダーフィル材を用いて電子部品を搭載した基板及びその製造方法
JP2006140327A (ja) 配線基板およびこれを用いた電子部品の実装方法
KR20100117810A (ko) 전자 소자 패키지 및 그 제조 방법
JP2000200870A (ja) 半導体装置およびその製造方法
JP3353501B2 (ja) 半導体装置及び半導体装置の製造方法
JP2006351559A (ja) 配線基板および配線基板への半導体チップ実装構造
JP3642688B2 (ja) 電子部品
JP2001244384A (ja) ベアチップ搭載プリント配線基板
JP2011108814A (ja) 面実装電子部品の接合方法及び電子装置
JP3693007B2 (ja) 電子部品実装方法
JP3485509B2 (ja) フリップチップ型半導体装置及びその製造方法
JP5212392B2 (ja) 半導体装置
KR20120062434A (ko) 반도체 패키지 및 그 제조방법
JP2004014870A (ja) 回路モジュール及びその製造方法
JP3646500B2 (ja) 電子回路装置
JP3850755B2 (ja) 半導体装置およびその製造方法
JP2008243879A (ja) 電子装置およびその製造方法
WO2005101495A1 (ja) 半導体チップ実装用可撓性プリント回路基板
KR20150058954A (ko) 전자소자 패키지 및 그 제조 방법
JP2003234363A (ja) 電子デバイス
JPH09237803A (ja) 半導体チップの実装構造および実装方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071108

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081108

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091108

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101108

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101108

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111108

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111108

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121108

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121108

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131108

Year of fee payment: 11

EXPY Cancellation because of completion of term