JP5331303B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5331303B2
JP5331303B2 JP2006304244A JP2006304244A JP5331303B2 JP 5331303 B2 JP5331303 B2 JP 5331303B2 JP 2006304244 A JP2006304244 A JP 2006304244A JP 2006304244 A JP2006304244 A JP 2006304244A JP 5331303 B2 JP5331303 B2 JP 5331303B2
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
resin
opening
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006304244A
Other languages
English (en)
Other versions
JP2008124140A (ja
Inventor
崇誌 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006304244A priority Critical patent/JP5331303B2/ja
Priority to US11/936,120 priority patent/US7759802B2/en
Publication of JP2008124140A publication Critical patent/JP2008124140A/ja
Application granted granted Critical
Publication of JP5331303B2 publication Critical patent/JP5331303B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置およびその製造方法に関する。
半導体チップと配線基板、または半導体チップ同士を対向させ、バンプ電極によって接続させるフリップチップ接続技術は、半導体装置の高密度化・小型化・高機能化を実現するための実装技術として注目されている。また、このフリップチップ接続を行なった際には、接続部を保護し、信頼性を向上させる事を目的として、一般的には接続部にアンダーフィル樹脂を充填する。この充填方法としては、フリップチップ接続された上側チップの端部にアンダーフィル樹脂を塗布し、毛細管現象により樹脂を部品間に浸透させ、充填させる方式が一般にとられている。
また、半導体装置の小型化と薄型化が更に進むにつれ、非常に狭い隙間へのアンダーフィル注入が必要となるが、一方ではアンダーフィル樹脂の下側部品上への塗布濡れ広がり面積と、フリップチップされる上側チップの裏面への樹脂這い上がりを抑制する必要がある為、微小な量のアンダーフィル樹脂を何回かに分けて繰り返して注入を行なうことが求められつつある。
しかしながら、塗布量が微少になると、上側チップの端部に対して充分に樹脂が供給されず、毛細管現象が発生しない場合が生じてくる。その場合、隙間に浸透しなかった樹脂は下側の基板又はチップ面で大きく広がってしまう事となり、結果として、樹脂を塗布した位置周辺には大きな濡れ広がりが残る。またその後繰り返し塗布した樹脂が既に濡れ広がった場所に流れ易くなり、本来充填すべき部品間へ供給する樹脂量が安定せず、ばらつきが生じる事となる。
特許文献１には、アンダーフィル樹脂の広がりを抑制する為に実装基板表面に加工を行なう技術が開示されている。同文献に記載された半導体装置においては、図１３に示すように、表面にソルダーレジスト１０１が形成された実装基板１００上に、電子部品１０２がフリップチップ実装されている。すなわち、実装基板１００と電子部品１０２とは、半田ボール１０３を介して接続され、両者間の間隙にはアンダーフィル樹脂１０４が設けられている。
ソルダーレジスト１０１には、開口部１０５が形成されている。この開口部１０５は、図１４および図１５に示すように、封止すべきでない部品１０６に液状樹脂の余剰分が流れ込むのを防ぐ目的で、封止すべき部品（電子部品１０２，１０８）とそうでない部品１０６とを分断するように設けられている。
特開２００４−３４９３９９号公報
図１３〜図１５に示した半導体装置では、封止すべき部品の下部に必要量以上の液状樹脂が充填された場合に発生する余剰液状樹脂が、封止すべきでない部品に侵入するのを防ぐ目的で、ソルダーレジストに特定の構造を設けている。それゆえ、当該構造は、単純な仕切りの役目を果たす形状をしている。
しかし、小型化、薄型化が進んだ半導体装置を対象とし、微少量の樹脂塗布を行なう際には、上記構造では、封止すべき部品の端部への樹脂供給量が不足して、当該部品および基板間の間隙への樹脂の浸透が起こらず濡れ広がってしまう。このことは、上記間隙への樹脂の充填量のバラツキにつながる。
本発明による半導体装置は、第１の電子部品と、上記第１の電子部品上に実装された第２の電子部品と、上記第１および第２の電子部品間の間隙に設けられたアンダーフィル樹脂と、上記第１の電子部品上の上記第２の電子部品の近傍に設けられ、上記アンダーフィル樹脂の上記間隙への流入を促す流入促進部と、を備えることを特徴とする。
また、本発明による半導体装置の製造方法は、上記半導体装置を製造する方法であって、第１の電子部品上に第２の電子部品を実装する工程と、上記第１および第２の電子部品間の間隙に、アンダーフィル樹脂を注入する工程と、を含み、上記アンダーフィル樹脂を注入する工程においては、上記第２の電子部品と上記流入促進部との間の地点から当該アンダーフィル樹脂の塗布を開始することを特徴とする。
本発明においては、第２の電子部品の近傍に、第１および第２の電子部品間の間隙へのアンダーフィル樹脂の流入を促す為の流入促進部が設けられている。この流入促進部によって第２の電子部品の端部にアンダーフィル樹脂を積極的に供給することで、塗布開始時に、毛細管現象によるアンダーフィル樹脂の上記間隙への浸入が確実に開始される。また、これにより、後から塗布されるアンダーフィル樹脂についても、上記間隙へ流れる方向に樹脂流動が生じる。従って、アンダーフィル樹脂が、上記間隙へ流動せずに第１の電子部品上で濡れ広がってしまうという現象を防ぐことができる。
本発明によれば、アンダーフィル樹脂を良好に注入するのに適した構造の半導体装置およびその製造方法が実現される。
以下、図面を参照しつつ、本発明による半導体装置およびその製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第１実施形態）
図１（ａ）は、本発明による半導体装置の第１実施形態を示す平面図である。また、図１（ｂ）は、図１（ａ）のI−I線に沿った断面図である。半導体装置１は、実装配線基板１０（第１の電子部品）と、実装配線基板１０上に実装された半導体チップ２０（第２の電子部品）と、実装配線基板１０および半導体チップ２０間の間隙に設けられたアンダーフィル樹脂３０と、実装配線基板１０上の半導体チップ２０の近傍に設けられ、アンダーフィル樹脂３０の上記間隙への流入を促す流入促進部４０と、を備えている。
半導体チップ２０は、実装配線基板１０上にフリップチップ実装されている。すなわち、実装配線基板１０と半導体チップ２０とは、半田ボール５２を介して接続され、両者間の間隙にはアンダーフィル樹脂３０が設けられている。なお、図１（ｂ）からわかるようにアンダーフィル樹脂３０の一部分は上記間隙の外側に存在しているが、図１（ａ）においては当該部分の図示を省略している。
実装配線基板１０上には、ソルダーレジスト１２が設けられている。流入促進部４０は、半導体チップ２０の角部の近傍、具体的にはアンダーフィル樹脂３０の塗布が開始される地点の近傍に設けられている。この流入促進部４０は、ソルダーレジスト１２の開口部として形成されている。図１（ａ）からわかるように、流入促進部４０は、平面視で、半導体チップ２０側に凹部を有する形状をしており、上記地点を半導体チップ２０と反対の側から囲むように設けられている。本実施形態において流入促進部４０は、平面視で、矩形の一部（当該矩形の３辺）に相当する形状をし、かつその開放部が半導体チップ２０に向いている。
図２〜図６を参照しつつ、本発明による半導体装置の製造方法の一実施形態として、半導体装置１の製造方法の一例を説明する。図２（ａ）は図１（ａ）に対応する平面図であり、図２（ｂ）は図１（ｂ）に対応する断面図である。図３〜図６についても同様である。まず、実装配線基板１０上に半導体チップ２０をフリップチップ実装する（図２（ａ）、図２（ｂ））。
次に、実装配線基板１０および半導体チップ２０間の間隙にアンダーフィル樹脂３０を注入する。アンダーフィル樹脂３０の塗布は、半導体チップ２０と流入促進部４０との間の地点から開始される（図３（ａ）、図３（ｂ））。したがって、流入促進部４０のうち半導体チップ２０から最も離れた部分は、アンダーフィル樹脂３０を塗布するためにニードル５４が下ろされる位置よりも、半導体チップ２０から遠い位置に設けられる。例えば、ニードル５４の外径が３００μmの場合では、半導体チップ２０から流入促進部４０までの距離（図２（ｂ）に示した距離ｄ１）を５００μm程度とするのが好ましい。
すると、アンダーフィル樹脂３０の実装配線基板１０上での濡れ広がりは流入促進部４０で塞き止められ、アンダーフィル樹脂３０が半導体チップ２０に向かって流動する。その結果、ある一定以上の量が塗布されてアンダーフィル樹脂３０が半導体チップ２０に到達すると、毛細管現象により、半導体チップ２０および実装配線基板１０間の間隙にアンダーフィル樹脂３０が浸入し始める（図４（ａ）、図４（ｂ））。
次に、ニードル５４を半導体チップ２０の辺に沿って移動させながら、アンダーフィル樹脂３０の塗布を続ける（図５（ａ）、図５（ｂ））。ニードル５４の軌跡を図中に矢印Ａ１で示している。このとき、既に毛細管現象による浸入が開始されているため、後から塗布されるアンダーフィル樹脂３０も上記間隙に向かって流動する。その後、同様のニードル動作で必要な回数だけアンダーフィル樹脂３０の塗布を繰り返す。以上により、半導体チップ２０の外周部全体にフィレットが形成された状態となる（図６（ａ）、図６（ｂ））。
本実施形態の効果を説明する。本実施形態においては、半導体チップ２０の近傍に、実装配線基板１０および半導体チップ２０間の間隙へのアンダーフィル樹脂３０の流入を促す為の流入促進部４０が設けられている。この流入促進部４０によって半導体チップ２０の端部にアンダーフィル樹脂３０を積極的に供給することで、塗布開始時に、毛細管現象によるアンダーフィル樹脂３０の上記間隙への浸入が確実に開始される。
また、これにより、後から塗布されるアンダーフィル樹脂３０についても、上記間隙へ流れる方向に樹脂流動が生じる。従って、アンダーフィル樹脂３０が、上記間隙へ流動せずに実装配線基板１０上で濡れ広がってしまうという現象を防ぐことができる。つまり、塗布の初期においてアンダーフィル樹脂３０を上記間隙へ流入させればよく、一旦流入が開始された後は、流入促進部４０をアンダーフィル樹脂３０がある程度乗り越えても問題ない。よって、アンダーフィル樹脂３０を良好に注入するのに適した構造の半導体装置１およびその製造方法が実現されている。
（第２実施形態）
図７（ａ）および図７（ｂ）は、それぞれ本発明の第２実施形態を示す平面図および断面図である。また、図７（ｃ）は、図７（ａ）の一部（点線で囲まれた部分）を拡大して示した平面図である。本実施形態においては、ソルダーレジスト１２に、アンダーフィル樹脂３０の塗布が開始される地点Ｐ１を含む開口部が、流入促進部４０として形成されている。この開口部は、実装配線基板１０および半導体チップ２０間の間隙まで達している。こうすることで、塗布開始時にアンダーフィル樹脂３０の流動を上記開口部に沿って行わせることができ、安定した毛細管現象による樹脂注入を促すことができる。本実施形態のその他の構成および効果は、第１実施形態と同様である。
（第３実施形態）
図８は、本発明の第３実施形態を示す断面図である。本実施形態においては、ソルダーレジスト１２の塗布開始地点の付近に、凸形状のダム部（突出部）が流入促進部４０として形成されている。このダム部でアンダーフィル樹脂３０を堰き止め、半導体チップ２０に向けてアンダーフィル樹脂３０を流動させてやることで、塗布開始時に安定した毛細管現象による樹脂注入を促すことができる。ダム部の形状は、第１実施形態で示したものと同様に、半導体チップ２０へ向かうアンダーフィル樹脂３０の流動を促す形状であることが好ましい。本実施形態のその他の構成および効果は、第１実施形態と同様である。
（第４実施形態）
図９は、本発明の第４実施形態を示す断面図である。開口部４２の、半導体チップ２０と反対側の周縁部に、凸形状のダム部４４（突出部）が形成されている。これらの開口部４２およびダム部４４によって流入促進部４０が構成されている。こうすることで、更に確実に流入促進部４０で樹脂を堰き止め、半導体チップ２０へ向けてアンダーフィル樹脂３０を流動させてやることができ、塗布開始時に安定した毛細管現象による樹脂注入を促す事ができる。開口部４２およびダム部４４の形状は、第１および第２実施形態で示したものと同様に、半導体チップ２０へ向かうアンダーフィル樹脂３０の流動を促す形状であることが好ましい。本実施形態のその他の構成および効果は、第１実施形態と同様である。
本発明による半導体装置およびその製造方法は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、流入促進部４０の平面形状については、上記実施形態に示したもの他にも、図１０〜図１２に示す形状が考えられる。これらの図は、図７（ｃ）に対応する平面図である。図１０においては、流入促進部４０が、平面視で円の一部に相当する形状をし、かつその開放部が半導体チップ２０に向いている。図１１においては、流入促進部４０が、平面視で矩形の２辺に相当する形状をし、かつその開放部が半導体チップ２０に向いている。また、図１２においては、流入促進部４０の一部が、塗布開始地点Ｐ１を横切って、実装配線基板１０および半導体チップ２０間の間隙まで達している。図１０〜図１２に示した何れの流入促進部４０も、平面視で、半導体チップ２０側に凹部を有する形状をしている。
また、上記実施形態においては第１の電子部品として配線基板を例示したが、第１の電子部品は半導体チップであってもよい。すなわち、本発明による半導体装置は、フリップチップ型に限らず、チップオンチップ型であってもよい。
（ａ）および（ｂ）は、それぞれ本発明による半導体装置の第１実施形態を示す平面図および断面図である。 （ａ）および（ｂ）は、それぞれ本発明による半導体装置の製造方法の一実施形態を説明するための平面図および断面図である。 （ａ）および（ｂ）は、それぞれ本発明による半導体装置の製造方法の一実施形態を説明するための平面図および断面図である。 （ａ）および（ｂ）は、それぞれ本発明による半導体装置の製造方法の一実施形態を説明するための平面図および断面図である。 （ａ）および（ｂ）は、それぞれ本発明による半導体装置の製造方法の一実施形態を説明するための平面図および断面図である。 （ａ）および（ｂ）は、それぞれ本発明による半導体装置の製造方法の一実施形態を説明するための平面図および断面図である。 （ａ）および（ｂ）は、それぞれ本発明の第２実施形態を示す平面図および断面図である。（ｃ）は、（ａ）の一部を拡大して示した平面図である。 本発明の第３実施形態を示す断面図である。 本発明の第４実施形態を示す断面図である。 実施形態の変形例を説明するための平面図である。 実施形態の変形例を説明するための平面図である。 実施形態の変形例を説明するための平面図である。 従来の半導体装置を示す断面図である。 従来の半導体装置を示す平面図である。 従来の半導体装置を示す平面図である。
符号の説明
１ 半導体装置
１０ 実装配線基板
１２ ソルダーレジスト
２０ 半導体チップ
３０ アンダーフィル樹脂
４０ 流入促進部
４２ 開口部
４４ ダム部
５２ 半田ボール
５４ ニードル
Ｐ１ 塗布開始地点

Claims (12)

  1. 第１辺を有する矩形の半導体素子を準備すると共に、第１面に形成された絶縁膜及び前記絶縁膜に形成された第１開口を有する配線基板を準備する工程と、
    平面視において、前記半導体素子が前記第１開口と重ならず、かつ前記第１辺が前記第１開口に対向するように、前記半導体素子を前記第１面上に配置する工程と、
    前記半導体素子と前記配線基板との間隙に樹脂を注入する工程と、
    を備え、
    前記樹脂を注入する工程において、前記第１面のうち前記第１開口と前記第１辺の間に位置する部分から、前記樹脂の注入を開始し、
    前記第１開口は、前記樹脂の塗布が開始される地点を、前記半導体素子と反対の側から囲むように設けられている半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記第１開口は、平面視で矩形の３辺に沿った形状を有しており、かつ前記矩形の残りの一辺が前記第１辺に対向している半導体装置の製造方法。
  3. 請求項１又は２に記載の半導体装置の製造方法において、
    前記第１開口と前記第１辺の間において、前記樹脂は、前記第１開口、及び前記第１辺の双方に達している半導体装置の製造方法。
  4. 請求項１〜３のいずれか一つに記載の半導体装置の製造方法において、
    平面視において、前記第１開口は前記第１辺の一方の端部の近傍に位置しており、
    前記樹脂を注入する工程において、前記樹脂を注入する箇所を、前記第１辺の一方の端部から他方の端部に向かう方向に移動させる半導体装置の製造方法。
  5. 請求項１〜４のいずれか一つに記載の半導体装置の製造方法において、
    前記樹脂を注入する工程において、前記半導体素子の全周にわたってフィレットが形成される半導体装置の製造方法。
  6. 請求項１〜５のいずれか一つに記載の半導体装置の製造方法において、
    前記半導体素子を前記第１面上に配置する工程において、前記半導体素子ははんだを介して前記配線基板に接続される半導体装置の製造方法。
  7. 請求項６に記載の半導体装置の製造方法において、
    前記配線基板の前記絶縁膜は、平面視で前記半導体素子と重なる領域に第２開口を有しており、
    前記はんだは前記第２開口内で前記配線基板と接続している半導体装置の製造方法。
  8. 請求項１〜７のいずれか一つに記載の半導体装置の製造方法において、
    前記樹脂を注入する工程において、ニードルを用いて前記樹脂を注入する半導体装置の製造方法。
  9. 請求項１乃至８いずれかに記載の半導体装置の製造方法において、
    前記第１開口は、平面視で、円の一部に相当する形状を有し、かつその開放部が前記半導体素子に向いている半導体装置の製造方法。
  10. 請求項１乃至９いずれかに記載の半導体装置の製造方法において、
    前記第１開口は、平面視で、矩形の一部に相当する形状を有し、かつその開放部が前記半導体素子に向いている半導体装置の製造方法。
  11. 請求項１０に記載の半導体装置の製造方法において、
    前記矩形の前記一部は、当該矩形の２辺である半導体装置の製造方法。
  12. 請求項１０に記載の半導体装置の製造方法において、
    前記矩形の前記一部は、当該矩形の３辺である半導体装置の製造方法。
JP2006304244A 2006-11-09 2006-11-09 半導体装置の製造方法 Active JP5331303B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006304244A JP5331303B2 (ja) 2006-11-09 2006-11-09 半導体装置の製造方法
US11/936,120 US7759802B2 (en) 2006-11-09 2007-11-07 Semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006304244A JP5331303B2 (ja) 2006-11-09 2006-11-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008124140A JP2008124140A (ja) 2008-05-29
JP5331303B2 true JP5331303B2 (ja) 2013-10-30

Family

ID=39368444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006304244A Active JP5331303B2 (ja) 2006-11-09 2006-11-09 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7759802B2 (ja)
JP (1) JP5331303B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009048097A1 (ja) * 2007-10-10 2009-04-16 Nec Corporation 半導体装置
JP5117371B2 (ja) * 2008-12-24 2013-01-16 新光電気工業株式会社 半導体装置およびその製造方法
JP2011040512A (ja) * 2009-08-10 2011-02-24 Murata Mfg Co Ltd 回路基板の製造方法
JP2011243612A (ja) 2010-05-14 2011-12-01 Sony Corp 半導体装置及びその製造方法並びに電子機器
US8193036B2 (en) 2010-09-14 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming mold underfill using dispensing needle having same width as semiconductor die
US9054100B2 (en) 2011-11-01 2015-06-09 Stats Chippac, Ltd. Semiconductor die and method of forming sloped surface in photoresist layer to enhance flow of underfill material between semiconductor die and substrate
US10325783B2 (en) * 2015-06-09 2019-06-18 Infineon Technologies Ag Semiconductor device including structure to control underfill material flow
JP6591234B2 (ja) * 2015-08-21 2019-10-16 ルネサスエレクトロニクス株式会社 半導体装置
US11282717B2 (en) 2018-03-30 2022-03-22 Intel Corporation Micro-electronic package with substrate protrusion to facilitate dispense of underfill between a narrow die-to-die gap
KR102471275B1 (ko) * 2019-01-24 2022-11-28 삼성전자주식회사 칩 온 필름(cof) 및 이의 제조방법
US11521956B2 (en) 2020-03-31 2022-12-06 Nichia Corporation Method of manufacturing light-emitting device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3367886B2 (ja) * 1998-01-20 2003-01-20 株式会社村田製作所 電子回路装置
US6762509B2 (en) * 2001-12-11 2004-07-13 Celerity Research Pte. Ltd. Flip-chip packaging method that treats an interconnect substrate to control stress created at edges of fill material
JP2004349399A (ja) * 2003-05-21 2004-12-09 Nec Corp 部品実装基板
JP4536603B2 (ja) * 2005-06-09 2010-09-01 新光電気工業株式会社 半導体装置の製造方法及び半導体装置用実装基板及び半導体装置

Also Published As

Publication number Publication date
US20080111249A1 (en) 2008-05-15
JP2008124140A (ja) 2008-05-29
US7759802B2 (en) 2010-07-20

Similar Documents

Publication Publication Date Title
JP5331303B2 (ja) 半導体装置の製造方法
JP4536603B2 (ja) 半導体装置の製造方法及び半導体装置用実装基板及び半導体装置
KR101158139B1 (ko) 반도체 장치
KR101070277B1 (ko) 반도체 장치
JPH11214586A (ja) 電子回路装置
JP2006108588A (ja) 半導体装置の製造方法
JP2003007766A (ja) 半導体電子部品
JP4760361B2 (ja) 半導体装置
TWI458054B (zh) 半導體裝置及半導體裝置之製造方法
JP5015065B2 (ja) 配線基板
JP2004349399A (ja) 部品実装基板
US7015592B2 (en) Marking on underfill
JP2009177061A (ja) 半導体装置及び半導体装置の製造方法
JP2007165832A (ja) 電子部品の実装構造、及びその実装方法
KR20130122218A (ko) 언더필 플립칩 패키지 제조방법
JP2007103733A (ja) 基板およびそれを用いた半導体装置
JP2005085931A (ja) 半導体チップ及びその実装回路基板
JP2010087239A (ja) 電子モジュール
JP2008091649A (ja) 半導体装置
JP2010212421A (ja) 半導体装置
JP2007207805A (ja) 半導体装置の製造方法及び半導体装置
JP2006310477A (ja) 半導体装置及びその製造方法
JP2001332642A (ja) 半導体装置及び半導体装置の製造方法
JP2006237367A (ja) プリント配線板
JP2018160526A (ja) 電子装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130729

R150 Certificate of patent or registration of utility model

Ref document number: 5331303

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350