JP4882570B2 - モジュールの製造方法と、それにより製造したモジュール - Google Patents

モジュールの製造方法と、それにより製造したモジュール Download PDF

Info

Publication number
JP4882570B2
JP4882570B2 JP2006197907A JP2006197907A JP4882570B2 JP 4882570 B2 JP4882570 B2 JP 4882570B2 JP 2006197907 A JP2006197907 A JP 2006197907A JP 2006197907 A JP2006197907 A JP 2006197907A JP 4882570 B2 JP4882570 B2 JP 4882570B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor element
substrate
module
chip component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006197907A
Other languages
English (en)
Other versions
JP2008028075A (ja
Inventor
潤一 木村
謙次 上西
昌則 貞野
嘉久 前畑
信広 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006197907A priority Critical patent/JP4882570B2/ja
Priority to CN2007101290745A priority patent/CN101110374B/zh
Priority to US11/826,492 priority patent/US7704797B2/en
Publication of JP2008028075A publication Critical patent/JP2008028075A/ja
Application granted granted Critical
Publication of JP4882570B2 publication Critical patent/JP4882570B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体素子が半田バンプによってフリップチップ実装されたモジュールの製造方法および、それにより製造したモジュールに関するものである。
以下、従来のモジュールの製造方法について、図面を用いて説明する。図８は、従来のモジュールの製造フローチャートであり、図９（ａ）は同、注入工程におけるモジュールの上面図、図９（ｂ）は同、注入工程におけるモジュールの側面図である。では従来のモジュールの製造方法について、図８に示した工程の順に説明していく。
塗布工程１では、基板２に対して半田３とフラックス４とを供給する工程である。なお半田３にはクリーム半田が用いられる。実装工程７は塗布工程１の後で、チップ部品５や半導体素子６を基板へ装着する工程であり、チップ部品５と半導体素子６とは約０．５ｍｍの間隔で装着される。なお、半導体素子６には、半田バンプが設けられているものを用いている。リフロー工程８は実装工程７の後で、半田３や半田バンプを溶融させて、チップ部品５や半導体素子６を基板２へ接続する工程である。
注入工程９はリフロー工程８の後で、半導体素子６と基板２との間の隙間へ樹脂１０を注入する工程である。そして、この注入工程９の後の硬化工程１１において、樹脂１０を硬化させることによって、モジュール１２が完成する。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
特開平１１−２１４５８６号公報
以下本発明が解決しようとする課題について以下図面を用いて説明する。図１０（ａ）は従来のモジュールにおけるチップ部品の断面図であり、図１０（ｂ）は同、チップ部品の半田付け箇所の要部断面図である。
このような従来のモジュールの製造方法においては、半導体素子６に隣接するチップ部品５との間の距離が例えば０．３ｍｍと近いと、樹脂１０の注入時に隣接したチップ部品５や半田３までを樹脂１０で覆ってしまうこととなる。ここで、チップ部品５と基板２との間の隙間は半導体素子６と基板２との間の隙間に比べて狭い。これによりチップ部品５と基板２との間の隙間には樹脂１０が入り込み難い。従って、図１０（ａ）、図１０（ｂ）に示すように、チップ部品５と基板２との間には、樹脂が未充填のボイド１５が形成された状態で、チップ部品５や半田３が樹脂１０で覆われてしまうこととなる。
そしてこのようなモジュールが親基板へリフロー半田付けされる場合、加熱によって半田３が溶融する。このとき半田３はボイド１５を除き樹脂１０で覆われているので、溶融時の体積膨張で半田３はボイド１５（図１０の矢印方向）へと流れ出し、チップ部品５下で半田３同士がショートする。従って、従来の半導体素子実装基板においては、チップ部品５と半導体素子６との間の距離を小さくできないという問題を有していた。
そこで本発明は、この問題を解決したもので、樹脂がチップ部品を覆うことを防ぎ、チップ部品や半導体素子を高密度に実装することができる半導体素子実装基板の製造方法を提供することを目的としたものである。
この目的を達成するために本発明の半導体素子実装基板の製造方法は、半導体素子の側面の中央部から前記半導体素子と前記基板との間の隙間に前記第１の樹脂を注入する工程と、この工程の後で少なくとも前記第１の樹脂を硬化させる工程とを有し、前記第１の樹脂を注入する工程では、前記第１の樹脂が前記半導体素子の角部へ到達するより前に前記角部へ第２の樹脂を塗布し、この前記第２の樹脂は前記第１の樹脂の粘度より大きな粘度の熱硬化性樹脂を用いたものである。これにより所期の目的を達成できる。
以上のように本発明によれば、基板と、この基板に半田バンプによってフリップチップ実装された半導体素子と、この半導体素子に近接して前記基板に半田付け接続されたチップ部品とを有し、前記半導体素子と前記基板との間の隙間に熱硬化性の第１の樹脂が注入されたモジュールの製造方法において、前記基板にチップ部品と前記半導体素子とを実装する工程と、この工程の後で前記半導体素子の側面の中央部から前記半導体素子と前記基板との間の隙間に前記第１の樹脂を注入する工程と、この工程の後で少なくとも前記第１の樹脂を硬化させる工程とを有し、前記第１の樹脂を注入する工程では、前記第１の樹脂が前記半導体素子の角部へ到達するより前に前記角部へ第２の樹脂を塗布し、この前記第２の樹脂は前記第１の樹脂の粘度より大きな粘度の熱硬化性樹脂を用いたモジュールの製造方法であり、これにより第２の樹脂が半導体素子の角部近傍に塗布されるので、第１の樹脂の塗布時には第１の樹脂が半導体素子の角部まで注入される必要がない。これにより、第１の樹脂の注入量を少なくできるので、半導体素子とチップ部品との間の距離を小さくしても第１の樹脂でチップ部品や半田が覆われ難くなる。従って、半導体素子とチップ部品との間の距離を近くでき、高密度な実装が可能となる。
また。第２の樹脂は第１の樹脂より高い粘度であるので、第２の樹脂によってもチップ部品や半田が覆われ難くなる。従って、半導体素子とチップ部品との間の距離を近くできるので、高密度な実装が可能となる。
さらに、第１の樹脂が前記半導体素子の角部へ到達するより前に、角部へ第２の樹脂が塗布されるので、加熱時に第２の樹脂は第１の樹脂の粘度低下による第１の樹脂の流れ出しによる影響を受け難い。従って、第１と第２の樹脂を同時に硬化することも可能となり、その場合においても第２の樹脂の基板面で広がりを小さくできる。従って、半導体素子とチップ部品との間の距離を近くでき、高密度な実装が可能となる。
（実施の形態１）
以下、本実施の形態について図面を用いて説明する。図７（ａ）は本実施の形態におけるモジュール２１の上面図であり、図７（ｂ）は同、モジュール２１の側面図である。図７（ａ）、図７（ｂ）において、モジュール２１は、基板２の一方の面側にチップ部品５や半導体素子６が実装されたものである。ここでチップ部品５は半田３を介して基板２へ接続固定され、一方半導体素子６は半田バンプ２３を介して基板２へフリップチップ実装されている。そして半導体素子６と基板２との間の隙間には、熱硬化性の樹脂２２ａが介在し、これによって半導体素子６と基板２との間の接続強度を維持させている。また半導体素子６の角部６ｂには樹脂２２ｂが接着されている。
図１は本発明の実施の形態におけるモジュール２１の製造フローチャートである。なお図１において、図８と同じものは同じ番号を用いて、その説明は簡略化している。では、この図１において示した工程の順に従って、本発明の実施に形態におけるモジュールの製造工程を説明する。
図１において、塗布工程１では、基板２に対して半田３とフラックス４とを供給する工程である。なお半田３にはクリーム半田が用いられ、チップ部品５の実装位置にスクリーン印刷によって印刷される。一方フラックス４は、半導体素子６の実装位置に転写などで塗布される。
次に、実装工程７は塗布工程１の後で、チップ部品５や半導体素子６を基板へ装着する工程であり、チップ部品５と半導体素子６とは、約０．５ｍｍの間隔で装着される。なお、半導体素子６の下面側には、半田バンプ２３が設けられている。図２（ａ）は本実施の形態におけるリフロー工程でのモジュールの上面図であり、図２（ｂ）は同、リフロー工程におけるモジュールの側面図である。図１、図２（ａ）、図２（ｂ）においてリフロー工程８では、実装工程７の後に半田３や半田バンプ２３を溶融させて、チップ部品５や半導体素子６を基板２へ接続する。
ここで半導体素子６は、シリコン基板とこのシリコン基板上に設けられた再配線層とからなり、この再配線層にはパッド端子が形成され、このパッド端子に半田バンプ２３が接続されている。なお本実施の形態における再配線層には、ポリイミド樹脂が用いられている。
図３（ａ）、図４（ａ）は本実施の形態の注入工程におけるモジュールの上面図であり、図３（ｂ）、図４（ｂ）は同、注入工程におけるモジュールの側面図である。図１、図３及び図４において、注入・塗布工程３１はリフロー工程８の後で樹脂２２ａ、樹脂２２ｂを塗布する工程である。この注入・塗布工程３１では、樹脂２２ｂを半導体素子６の４つの角部６ｂへ同時に塗布している。さらにこの樹脂２２ｂの塗布と同時に半導体素子６と基板２との間の隙間へ樹脂２２ａを注入している。これにより、樹脂２２ａと樹脂２２ｂとが同時に塗布されるので、生産性が良好である。
ここで注入・塗布工程３１において重要な点は、樹脂２２ａが半導体素子６の角部６ｂへ到達するよりも前に、角部６ｂに樹脂２２ｂが塗布されていることである。そのために本実施の形態において、樹脂２２ａはディスペンサ４１によって半導体素子６の一方の側面６ａの中央近傍から注入するとともに、樹脂２２ｂの塗布開始とほぼ同時に樹脂２２ａの注入を開始している。つまり、樹脂２２ａで角部６ｂが埋まるまでの間には時間が必要である。それに比べて樹脂２２ｂの塗布は各角部６ｂに対し１箇所に塗布されるだけであるので、樹脂２２ｂの塗布に要する時間は、樹脂２２ａが充填完了する時間に比べて非常に短い時間である。そこで本実施の形態ではこの時間差を利用することによって、樹脂２２ａと樹脂２２ｂとを並行して行っているので、注入・塗布工程３１に必要な時間を短くしている。従ってモジュール２１の生産性は良好となる。
以上の構成により、角部６ｂには樹脂２２ｂが塗布され、この角部６ｂを除いた部分に樹脂２２ａが塗布されることとなり、角部６ｂの樹脂２２ｂ分だけ樹脂２２ａの塗布量を少なくできる。これにより注入・塗布工程３１において、樹脂２２ａが半導体素子６の下から溢れ難くなるので、半導体素子６とチップ部品５との間の距離を小さくできる。従って基板２上にチップ部品５を高密度に実装することが可能となる。
そして、このようにすることによって、チップ部品５あるいは半田３と樹脂２２ａとの間に隙間４２が形成される。従って、樹脂２２ａが隣接したチップ部品５やその半田３へ接触し難くなる。このようにすることにより、モジュール２１を親基板へ半田付けする場合において、半田３がチップ部品５と基板２との間の隙間へ流れ込み難くできる。したがって、チップ部品５の下での半田３によるショートが発生し難くできる。
図５（ａ）から（ｃ）は本実施の形態における注入・塗布工程３１でのモジュールの要部断面図である。なお、図５（ａ）、（ｂ）、（ｃ）の順で時間が経過している。図５に示すように、樹脂２２ｂは、半導体素子６の角部６ｂに到達するよりも前に塗布されている。そしてこの場合、樹脂２２ｂは半導体素子６の角部６ｂの頂点となる位置に１箇所だけ塗布することが重要である。ではこのことを説明するために、最初に角部６ｂに対し樹脂２２ｂを複数点塗布した場合について説明する。図６（ａ）〜（ｄ）は、モジュール２１の要部拡大断面図である。図６（ａ）、（ｂ）は２点の樹脂２２ｂが角部６ｂの頂点近傍で接触した状態のものであり、図６（ｃ）、（ｄ）は、角部６ｂの頂点近傍において、２点の樹脂２２ｂ同士が離れて塗布された状態のものである。
まず図６（ａ）、（ｂ）のような場合、２点の樹脂２２ｂによって生じる窪みの内の空気は逃げ場所が無く、その場に留まり、樹脂２２ａと樹脂２２ｂとの界面にボイドが残る場合がある。一方図６（ｃ）、（ｄ）のような場合には、樹脂２２ｂ同士が離れてしまっているので、角部６ｂにおいて樹脂２２ａの不充填箇所を生じる可能性がある。そこで本実施の形態では図５に示すように、樹脂２２ｂは角部６ｂの頂点に１点にだけ塗布することにより、樹脂２２ａと樹脂２２ｂとの界面にボイドの発生を防止している。従って、樹脂２２ａを半導体素子６と基板２との間の隙間へしっかりと充填できることとなる。
次に注入・塗布工程３１の後の反転工程３３において、基板２は半導体素子６の塔載面側が下となる方向へ反転される。そしてこの反転工程３３で反転された状態のままで硬化工程３４が行われる。このように硬化工程３４では樹脂２２ａと樹脂２２ｂとが同時に硬化される。従って、半導体素子６やチップ部品５に加えられる加熱回数を少なくできるので、半導体素子６やチップ部品５の特性の熱による変化などは発生し難くなる。また硬化工程３４が１回で済むので、生産性が良好である。
本実施の形態では、半導体素子６の搭載面側が下となる方向で加熱されるので、樹脂２２ａ、樹脂２２ｂは温度上昇に伴う粘度低下によって天面６ｃ側へ流れる。これにより、基板２上で樹脂２２ａや樹脂２２ｂを広がり難くできる。さらに、樹脂２２ａや樹脂２２ｂが半導体素子６のシリコン基板と再配線層との界面を覆うこととなる。そしてこの状態でさらに加熱すれば、樹脂２２ａと樹脂２２ｂとが界面を覆った状態で固まり、界面位置における樹脂２２ａ、樹脂２２ｂの厚みを大きくできるので、界面においてクラックや剥離などが起こり難くなる。
ここで本実施の形態において樹脂２２ｂには、硬化工程３４の加熱温度下においても樹脂２２ａに比べ高粘度を保てる樹脂材料を用いる。従って硬化工程３４で熱が加えられた場合においても、樹脂２２ｂは基板２上で広がり難い。そして仮に、樹脂２２ｂが軟化した場合でも、天面６ｃ側が下方を向くように加熱されるので、基板２側で樹脂２２ｂが広がるようなことは起こり難い。本実施の形態において樹脂２２ａの常温下での粘度は、約１０Ｐａ・ｓであり、一方樹脂２２ｂの常温下での粘度は約３０Ｐａ・ｓである。
そして、以上のように樹脂２２ａが角部６ｂに到達する前に樹脂２２ｂを塗布するので、樹脂２２ｂと基板２との間に樹脂２２ａが介在せず、直接接続される。従って、樹脂２２ｂは硬化工程３４の熱で樹脂２２ａが軟化することの影響を受け難くなる。その上さらに、樹脂２２ｂは高粘度としているので、樹脂２２ｂは基板２上を広がり難くなる。
なお、硬化工程３４の温度は半田３や半田バンプ２３の融点より低い温度で硬化する。これにより、硬化工程３４において半田３や半田バンプ２３が流れ出し難くなり、接続不良などは発生し難くなる。そしてこの硬化工程３４で樹脂２２ａ、樹脂２２ｂの硬化が完了すると、モジュール２１が完成する。
以上の構成により、硬化工程３４において樹脂２２ａ、樹脂２２ｂは基板上で広がり難くなるので、樹脂２２ａや樹脂２２ｂがチップ部品５を覆い難くなる。従って、半導体素子６とチップ部品５との間の間隔を小さくでき、基板上に高密度に部品実装が可能となる。なお、発明者の実験によれば、半導体素子６とチップ部品５との間の間隔を０．３ｍｍまで近づけて実装しても樹脂２２ａや樹脂２２ｂがチップ部品５を覆うようなことが起こらないことを確認している。
なお本実施の形態における硬化工程３４では、樹脂２２ａと樹脂２２ｂとを同時に注入・塗布し、かつ同時に硬化させたが、これは塗布・注入工程３１において、まず角部６ｂへ樹脂２２ｂを塗布し、その塗布が完了した後に樹脂２２ａを注入しても良い。この場合角部６ｂへの樹脂２２ａの塗布を１箇所ずつ行うことも可能となる。この場合には、樹脂２２ｂを塗布するディスペンサを４本準備する必要が無く、低価格の塗布設備を実現できる。また、樹脂２２ａの注入前に樹脂２２ｂを塗布し、かつ樹脂２２ａの注入前に樹脂２２ｂを予め硬化させておくことも可能である。この場合においても、樹脂２２ａが角部６ｂへ到達する前に樹脂２２ｂが先に塗布されることに変わりは無く、樹脂２２ａの注入量を少なく、また基板２上での樹脂２２ａの広がりを小さくできる効果を有している。
本発明にかかるモジュールの製造方法は、チップ部品と半導体素子との間の距離を小さくできるという効果を有し、小型のモジュール商品等に用いると有用である。
本発明の実施の形態１におけるモジュールの製造フローチャート （ａ）同、実装工程におけるモジュールの上面図、（ｂ）同、実装工程におけるモジュールの側面図 （ａ）同、注入・塗布工程におけるモジュールの上面図、（ｂ）同、注入・塗布工程におけるモジュールの側面図 （ａ）同、注入・塗布工程におけるモジュールの上面図、（ｂ）同、注入・塗布工程におけるモジュールの側面図 （ａ）同、注入・塗布工程におけるモジュールの要部断面図、（ｂ）同、注入・塗布工程におけるモジュールの要部断面図、（ｃ）同、注入・塗布工程におけるモジュールの要部断面図 （ａ）同、樹脂を２点塗布時のモジュールの要部断面図、（ｂ）同、樹脂を２点塗布時のモジュールの要部側面図、（ｃ）同、樹脂を２点塗布時のモジュールの要部断面図、（ｄ）同、樹脂を２点塗布時のモジュールの要部側面図 （ａ）同、モジュールの上面図、（ｂ）同、モジュールの側面図 従来のモジュールの製造フローチャート （ａ）同、注入工程におけるモジュールの上面図、（ｂ）同、注入工程におけるモジュールの側面図 （ａ）同、チップ部品の断面図、（ｂ）同、チップ部品の半田付け箇所の要部断面図
符号の説明
２ 基板
５ チップ部品
６ 半導体素子
７ 実装工程
２２ａ 樹脂
２２ｂ 樹脂
２３ 半田バンプ
３１ 注入・塗布工程
３４ 硬化工程

Claims (9)

  1. 基板と、この基板に半田バンプによってフリップチップ実装された半導体素子と、この半導体素子に近接して前記基板に半田付け接続されたチップ部品とを有し、前記半導体素子と前記基板との間の隙間に熱硬化性の第１の樹脂が注入されたモジュールの製造方法において、前記基板にチップ部品と前記半導体素子とを実装する工程と、この工程の後で前記半導体素子の側面の中央部から前記半導体素子と前記基板との間の隙間に前記第１の樹脂を注入する工程と、この工程の後でモジュールを加熱する工程とを有し、前記第１の樹脂を注入する工程では、前記第１の樹脂が前記半導体素子の角部へ到達するより前に前記角部へ第２の樹脂を塗布し、この前記第２の樹脂は前記第１の樹脂の粘度より大きな粘度の熱硬化性樹脂を用いたモジュールの製造方法。
  2. 第１の樹脂の硬化は、半導体素子が搭載された側を下方に向けて硬化する請求項１に記載のモジュールの製造方法。
  3. 第１の樹脂を注入する工程では、チップ部品と前記半導体素子とを実装する工程の後でまず角部へ第２の樹脂を塗布し、この塗布の後で第１の樹脂を注入する請求項１に記載のモジュールの製造方法。
  4. 加熱する工程では第１の樹脂を硬化し、第２の樹脂は前記第１の樹脂が塗布される前に硬化する請求項１に記載のモジュールの製造方法。
  5. 第２の樹脂の硬化は、半導体素子が搭載された側を下方に向けて硬化する請求項４に記載のモジュールの製造方法。
  6. 加熱する工程では、第１と第２の樹脂とを同時に硬化する請求項１に記載のモジュールの製造方法。
  7. 第１の樹脂を注入する工程では、チップ半導体素子と前記基板の隙間から流れ出た前記第１の樹脂と前記チップ部品のはんだとの間に隙間を設けるように前記第１の樹脂を注入する請求項１に記載のモジュールの製造方法。
  8. 第２の樹脂の塗布は、半導体素子の角の４頂点のそれぞれに対して１箇所ずつとした請求項１に記載のモジュールの製造方法。
  9. 基板と、この基板に半田バンプによってフリップチップ実装された半導体素子と、この半導体素子に近接して前記基板に半田付け接続されたチップ部品とを有し、前記半導体素子と前記基板との間の隙間に熱硬化性の第１の樹脂が注入されたモジュールにおいて、前記半導体素子の角部と基板との間を直接に接続する第２の樹脂を有し、この前記第２の樹脂は前記第１の樹脂の粘度より大きな粘度の熱硬化性樹脂を硬化して形成されたモジュール。
JP2006197907A 2006-07-20 2006-07-20 モジュールの製造方法と、それにより製造したモジュール Expired - Fee Related JP4882570B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006197907A JP4882570B2 (ja) 2006-07-20 2006-07-20 モジュールの製造方法と、それにより製造したモジュール
CN2007101290745A CN101110374B (zh) 2006-07-20 2007-07-11 模块和模块的制造方法
US11/826,492 US7704797B2 (en) 2006-07-20 2007-07-16 Module and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006197907A JP4882570B2 (ja) 2006-07-20 2006-07-20 モジュールの製造方法と、それにより製造したモジュール

Publications (2)

Publication Number Publication Date
JP2008028075A JP2008028075A (ja) 2008-02-07
JP4882570B2 true JP4882570B2 (ja) 2012-02-22

Family

ID=38970660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006197907A Expired - Fee Related JP4882570B2 (ja) 2006-07-20 2006-07-20 モジュールの製造方法と、それにより製造したモジュール

Country Status (3)

Country Link
US (1) US7704797B2 (ja)
JP (1) JP4882570B2 (ja)
CN (1) CN101110374B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1914798A3 (en) * 2006-10-18 2009-07-29 Panasonic Corporation Semiconductor Mounting Substrate and Method for Manufacturing the Same
JP4752717B2 (ja) * 2006-10-18 2011-08-17 パナソニック株式会社 モジュールの製造方法
JP5482605B2 (ja) * 2010-09-27 2014-05-07 パナソニック株式会社 電子部品実装方法
CN103137611A (zh) * 2013-01-22 2013-06-05 日月光半导体制造股份有限公司 晶片堆迭构造及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2701766B2 (ja) * 1995-01-27 1998-01-21 日本電気株式会社 半導体装置用リ−ドフレ−ム及びこれを用いるモ−ルド装置
KR0181615B1 (ko) * 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
JP3367886B2 (ja) 1998-01-20 2003-01-20 株式会社村田製作所 電子回路装置
JP4356581B2 (ja) * 2004-10-12 2009-11-04 パナソニック株式会社 電子部品実装方法
EP1914798A3 (en) * 2006-10-18 2009-07-29 Panasonic Corporation Semiconductor Mounting Substrate and Method for Manufacturing the Same

Also Published As

Publication number Publication date
US20080017969A1 (en) 2008-01-24
CN101110374B (zh) 2010-06-02
CN101110374A (zh) 2008-01-23
JP2008028075A (ja) 2008-02-07
US7704797B2 (en) 2010-04-27

Similar Documents

Publication Publication Date Title
US8033016B2 (en) Method for manufacturing an electrode and electrode component mounted body
CN101156238B (zh) 电子零件连接用突起电极与电子零件安装体的制造方法
JP5421863B2 (ja) 半導体パッケージの製造方法
US8377745B2 (en) Method of forming a semiconductor device
JP2006302930A (ja) 配線基板とそれを用いた電子部品実装体およびそれらの製造方法
CN102446776A (zh) 电子装置的制造方法及电子装置
JP4882570B2 (ja) モジュールの製造方法と、それにより製造したモジュール
JP5228479B2 (ja) 電子装置の製造方法
JP4752717B2 (ja) モジュールの製造方法
US8217515B2 (en) Semiconductor mounting substrate and method for manufacturing the same
JP2014143316A (ja) フリップチップ部品の樹脂封止方法
JP3565092B2 (ja) 半導体装置の製造方法
JP2012182350A (ja) モジュール部品及びモジュール部品の製造方法
JP2010267792A (ja) 半導体装置およびその製造方法
JPH11111755A (ja) 半導体装置の製造方法
JPH11274235A (ja) 半導体装置およびその製造方法
JP4215685B2 (ja) 電子回路素子の製造方法
JP7565766B2 (ja) 部品装着方法および部品装着装置
JP4381795B2 (ja) 電子部品実装方法
JP2001007503A (ja) 電子部品の実装方法
JPH10173005A (ja) フリップチップ実装方法
JP2008277594A (ja) 半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレーム
JP4543899B2 (ja) フリップチップ実装方法およびフリップチップ実装装置
JP5576053B2 (ja) 半導体装置の製造方法、及び回路基板シート
JP2023021807A (ja) 実装基板および実装基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090309

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees