CN102446776A - 电子装置的制造方法及电子装置 - Google Patents

电子装置的制造方法及电子装置 Download PDF

Info

Publication number
CN102446776A
CN102446776A CN2011102829896A CN201110282989A CN102446776A CN 102446776 A CN102446776 A CN 102446776A CN 2011102829896 A CN2011102829896 A CN 2011102829896A CN 201110282989 A CN201110282989 A CN 201110282989A CN 102446776 A CN102446776 A CN 102446776A
Authority
CN
China
Prior art keywords
circuit board
resin material
adhesive
electrode
electronic installation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102829896A
Other languages
English (en)
Inventor
竹内周一
小八重健二
佐藤由行
石川直树
宫腰武
高桥哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102446776A publication Critical patent/CN102446776A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及一种电子装置的制造方法及电子装置，在该电子装置中，在该电子装置中电子部件以倒装芯片方式安装在电路板上。所述电子装置的制造方法包括以下步骤：在所述电路板的电极或所述电子部件的端子上提供厚度比所述电路板和所述电子部件之间的间隙小的第一树脂材料；在提供所述第一树脂材料之后，通过在第一温度下熔化设置在所述电极或所述端子上的焊接材料同时保持所述端子与所述电极接触，将所述端子连接至所述电极；在将所述端子连接至所述电极之后，用第二树脂材料填充所述电路板和所述电子部件之间的所述间隙；以及以比所述第一温度低的第二温度，加热所述第二树脂材料。

Description

电子装置的制造方法及电子装置
技术领域
本文中所讨论的实施方式涉及底部填充材料填充电子部件和电路板之间的间隙的电子装置的制造方法，以及电子装置。
背景技术
响应于更紧密、更薄且更高密度的电子装置的要求，电子部件(如，半导体芯片)和电路板可以经由电子部件或电路板之一所设置的突起的凸块(protruding bumps)彼此电连接。这样的连接方法被称为倒装芯片安装。
但是，倒装芯片安装具有以下缺点：因为电子部件和电路板与凸块直接连接，所以当加热电子装置时，由于电子部件和电路板之间的热膨胀系数不同，具有凸块的连接部有时经受较大负荷。为了避免该现象，可以用底部填充材料填充电子部件和电路板之间的间隙，以减小在与凸块连接的连接部中产生的应力。
例如，可以用底部填充材料以如下方式来填充间隙：在电路板上以倒装芯片的方式安装电子部件，接着向电子部件和电路板之间的间隙提供流体状底部填充材料。但是，在该方法中，直到底部填充材料固化为止，电子部件和电路板仅在具有凸块的连接部处连接。由此，存在在具有凸块的连接部的一定连接强度下固化底部填充材料之前，电子部件与电路板分离的可能性。因此，提出了通过利用未固化的粘合剂来填充电子部件和电路板之间的间隙并且固化该粘合剂来增强电子部件和电路板之间的连接(参见例如，日本特开专利申请No.2002-198384和No.2000-315698)。
未固化的粘合剂含有易挥发材料。这意味着当加热电子部件和电路板时，粘合剂发出大量气体。如果所发出的气体未从粘合剂完全排出，则将在粘合剂中形成气孔(void)，降低了电子装置的可靠性。
发明内容
因此，本发明一个方面的目的是减小电子部件和电路板之间的间隙中存在的气孔。
根据本发明的一个方面，一种电子装置的制造方法，在该电子装置中电子部件以倒装芯片的方式安装在电路板上，所述方法包括以下步骤：在所述电路板的电极或所述电子部件的端子上提供厚度比所述电路板和所述电子部件之间的间隙小的第一树脂材料；在提供所述第一树脂材料之后，通过在第一温度下熔化设置在所述电极或所述端子上的焊接材料同时保持所述端子与所述电极接触，将所述端子连接至所述电极；在将所述端子连接至所述电极之后，用第二树脂材料填充所述电路板和所述电子部件之间的所述间隙；以及在比所述第一温度低的第二温度下加热所述第二树脂材料。
附图说明
图1是根据第一实施方式的半导体装置的立体图；
图2是根据第一实施方式的半导体装置的截面图；
图3是根据第一实施方式的电路板的平面图；
图4是根据第一实施方式的电路板的局部截面图；
图5是根据第一实施方式的半导体芯片的侧面图；
图6是根据第一实施方式的半导体芯片的底视图；
图7A至图7E是根据第一实施方式的半导体装置的制造方法的示例性图；
图8是根据第一实施方式的变型的半导体装置的截面图；以及
图9是根据第二实施方式的半导体装置的制造方法的示例性图。
具体实施方式
第一实施方式
此后将参照图1至图8描述第一实施方式。
半导体装置的结构
图1是根据第一实施方式的半导体装置的立体图。图2是根据第一实施方式的半导体装置的、沿图1的截面II-II取得的截面图。
如图1或图2所示，半导体装置是球栅阵列(BGA，ball grid array)半导体封装，其包括：电路板10；以倒装芯片方式安装在电路板10上的半导体芯片20；将电路板10的第一电极焊盘12p连接至半导体芯片20的凸块22的焊接材料30；粘合剂40，该粘合剂40加强了第一电极焊盘12p和凸块22的连接部；底部填充树脂50，该底部填充树脂50填充电路板10和半导体芯片20之间的间隙；以及焊料球60，作为外部连接端子，该焊料球60附接至电路板10。
图3是根据第一实施方式的电路板10的平面图。图4是根据第一实施方式的电路板10的、沿图3的截面IV-IV取得的局部截面图。
电路板10是玻璃纤维环氧树脂板。但是，本实施方式不限于此；还可以使用其他印制电路板，如，玻璃复合板和陶瓷板。
如图3或图4所示，电路板10设置有芯材料11、第一布线层12和第二布线层13。
芯材料11是例如浸渍有环氧树脂的玻璃纤维布。当在平面图中看时，芯材料11具有大致矩形。芯材料11的厚度是例如150至250微米。芯材料11包括在预定位置形成的多个通孔(through hole)11a。通孔11a沿垂直方向穿透芯材料11。过孔(via)11b嵌入在各个通孔11a中。过孔11b设置有在通孔11a的内表面上形成的导电膜11c和填充在导电膜11c内侧的绝缘材料11d。导电膜11c将第一布线层12与第二布线层13电连接。导电膜11c由例如Cu制成。绝缘材料11d由例如，环氧树脂或聚酰亚胺树脂制成。
第一布线层12形成在芯材料11的上表面上，该上表面是与半导体芯片20相反的表面。第一布线层12包括多个第一布线图案12a。第一布线层12可以由例如，金属箔(如，铜箔)制成。通过在芯材料11的上表面上形成例如金属箔(如，铜箔)，接着通过蚀刻去除金属箔的不需要的部分，第一布线层12形成为第一布线图案12a的图案。第一阻焊膜14形成在芯材料11的上表面上。第一阻焊膜14可以由例如聚酰亚胺树脂制成。覆盖第一布线图案12a的第一阻焊膜14包括在与半导体芯片20的凸块22相对应的位置处的开口部(aperture)14a。第一布线图案12a通过第一阻焊膜14的开口部14a局部露出；各个露出区域分别构成第一电极焊盘12p。由此，在与半导体芯片20的凸块22相对应的位置，沿电路板10的上表面的周边设置多个第一电极焊盘12p。各个第一电极焊盘12p的宽度尺寸是例如10至60微米。类似地，相邻的第一电极焊盘12p分开例如10至60微米。
第二布线层13形成在芯材料11的安装有焊料球60的下表面上。第二布线层13包括多个第二布线图案13a。第二布线层13可以由例如金属箔(如，铜箔)制成。通过在芯材料11的下表面上形成例如金属箔(如，铜箔)，接着通过蚀刻去除金属箔的不需要的部分，第二布线层13形成为第二布线图案13a的图案。第二阻焊膜15形成在芯材料11的下表面上。第二阻焊膜15可以由例如聚酰亚胺树脂制成。第二阻焊膜15覆盖第二布线图案13a并且多个开口部15a以矩阵状形成在电路板10的整个下表面上。第二布线图案13a通过第二阻焊膜15的开口部15a局部露出；各个露出区域分别构成第二电极焊盘13p。由此，多个第二电极焊盘13p以矩阵状形成在电路板10的下表面上。各个焊料球60分别安装在第二电极焊盘13p上。当半导体装置安装在另一个安装基板(即，母板)上时，焊料球60起到外部连接端子的作用。
图5是根据第一实施方式的半导体芯片20的侧面图。图6是根据第一实施方式的半导体芯片20的底视图。以以下方式制作半导体芯片20：例如，在半导体晶片上形成多个电路区域；接着切割半导体晶片，以使半导体芯片分开来。但是，本实施方式不限于半导体芯片，并且可以使用其他电子部件。
如图5或图6所示，半导体芯片20设置有芯片主体21和在芯片主体21的下表面(即，与电路板10相反的表面)上形成的多个凸块22。
当在平面图中看时，芯片主体21形成为大致矩形。作为平面尺寸，芯片主体11各边的长度大约是4mm。芯片主体21的厚度是大约0.2mm。但是，本实施方式不限于此；例如，芯片主体21的平面形状可以是三角形、五边形和其他多边形。此外，芯片主体21的平面形状可以是圆形和椭圆形。
沿芯片主体21的周边设置多个凸块22。凸块22以大约10至100微米的间隔彼此分开。各个凸块22的直径尺寸是例如10至60微米。凸块22可以由例如金制成。凸块22可以通过例如球焊来制作。
如图4中所示，如上所述的半导体芯片20的凸块22经由焊接材料30连接至电路板10的第一电极焊盘12p。焊接材料30覆盖第一电极焊盘12p的整个表面以及凸块22的顶部，以将第一电极焊盘12p和凸块22电且机械连接。焊接材料30可以由例如铅基焊料(如，Sn-Pb焊料)或无铅基焊料(如Sn-Ag焊料和Sn-Zn焊料)制成，但是不限于此。电路板10和半导体芯片20之间的间隙主要由凸块22的高度限定，其在本实施方式中是大约60微米。
粘合剂40从第一阻焊膜14的表面延伸，以到达凸块22的外周面，由此增强第一电极焊盘12p和凸块22的连接部。即，粘合剂40从外部覆盖焊接材料30，由此增强焊接材料30本身，同时，粘合剂40粘合到第一阻焊膜14的表面和凸块22的外周面，由此增强第一阻焊膜14和凸块22的连接。粘合剂40的厚度小于电路板10和芯片主体21之间的间隙的宽度。根据本实施方式的粘合剂40的厚度是电路板10和芯片主体21之间的间隙的宽度的大约三分之一，即，大约20微米。因此，在粘合剂40和芯片主体21之间限定了预定间隙G。
粘合剂40可以由例如，环氧基树脂制成。环氧基树脂可以是例如，添加有固化剂、添加剂、着色剂、填充剂等的双酚环氧树脂。固化剂是例如酸酐。添加剂是例如偶联剂。着色剂是例如碳。填充剂是例如硅石(silica)。这样的环氧基树脂可以是例如Nagase Chemtex Corporation(长濑产业株式会社)的产品：“UFR series(UFR系列)”。
尽管本实施方式中粘合剂40粘合到第一阻焊膜14和凸块22二者，但是本发明并不限于此。即，由于如果粘合剂40至少覆盖焊接材料30，则可以增强第一电极焊盘12p和凸块22的连接部，所以粘合剂40不是必须粘合到第一阻焊膜14和凸块22二者。
底部填充树脂50填充电路板10和半导体芯片20之间的间隙。底部填充树脂50当然还填充粘合剂40和芯片主体21之间的间隙G。底部填充树脂50粘合到电路板10和半导体芯片20二者，以利用当底部填充树脂50的材料固化时所产生的收缩力接合电路板10和半导体芯片20。底部填充树脂50从半导体芯片20的周围突出，并且形成倒角(fillet)51。倒角51从电路板10的上表面延伸，并且到达半导体芯片20的侧表面，由此增加电路板10和半导体芯片20之间的接合强度。
底部填充树脂50可以由例如，环氧基树脂制成。环氧基树脂的组成与粘合剂40的组成大致等同；但是，可以随意选择固化剂的类型和成分，使得环氧基树脂具有比粘合剂40长的固化时间。这样的环氧基树脂可以是例如Namics Corporation(纳美仕公司)的产品“U8439-01”。
半导体装置的制造方法
图7A至图7E是根据第一实施方式的半导体装置的制造方法的示例性图。注意的是，半导体装置的构造未在图7A至图7E中详细示出；如果需要，应当参照图1至图6。
首先，如图7A中所示，焊接材料30涂敷于电路板10的第一电极焊盘12p。可以通过例如，预涂布来涂敷焊接材料30。另选地，可以使用焊接材料30已经涂敷于第一电极焊盘12p的电路板。
下面如图7B所示，将未固化的粘合剂40选择性地涂覆于电路板10的第一电极焊盘12p，以覆盖焊接材料30。粘合剂40是具有比底部填充树脂50的固化时间短的固化时间的树脂材料。这样的树脂材料可以是例如如上所述的Nagase ChemtexCorporation(长濑产业株式会社)的产品“UFR series(UFR系列)”。可以通过例如丝网印刷来涂敷粘合剂40。如果通过丝网印刷来涂敷粘合剂40，则由例如SUS制成的柔性板100设置在电路板10上方，作为网屏。柔性板100包括在与印制图案相对应的位置的开口(未示出)。开口的形状与印制图案的形状相对应。利用刮板101对涂敷于柔性板100的未固化的粘合剂B进行挤压，由此根据柔性板100的开口形状将粘合剂40涂覆于电路板10的第一电极焊盘12p。根据本实施方式的柔性板100的开口包括第一电极焊盘12p的整个表面和第一阻焊膜14的开口部14a的整个内边缘。因此，涂敷粘合剂40，以覆盖从第一电极焊盘12p至第一阻焊膜14的范围。
下面，如图7C中所示，压头Hp的下表面吸住半导体芯片20并且对半导体芯片20进行定位，使得凸块22与第一电极焊盘12p相对应。吸住半导体芯片20的压头Hp接着朝下移动，以使凸块22与第一电极焊盘12p接触。在半导体芯片20向下移动过程中，涂覆于第一电极焊盘12p的粘合剂40尚未固化，此时，被凸块22挤出。由此，可以使半导体芯片20的凸块22与第一电极焊盘12p接触。被凸块22挤出的粘合剂40通过其表面张力蔓延上凸块22的周面。以该方式，粘合剂40从第一阻焊膜14的表面延伸，并且到达凸块22的周面。
下面，操作在压头Hp中设置的加热器(未示出)，以加热半导体芯片20。加热温度等于或高于焊接材料30的熔点。具体地，根据焊接材料30的材料，加热温度是例如200至300度，更具体地，230至270度。加热时间也由焊接材料30的材料决定，并且是例如5至15秒，更优选地，8至12秒。
当加热半导体芯片20时，焊接材料30熔化，并且扩散到整个第一电极焊盘12p。焊接材料30接着蔓延上凸块22的外周面。此时覆盖有粘合剂40的焊接材料30湿式扩散，并且通过其表面张力进入粘合剂40和第一电极焊盘12p之间的间隙以及粘合剂40与凸块22之间的间隙。以该方式，半导体芯片20的凸块22电且机械连接至电路板10的第一电极焊盘12p。即，半导体芯片20以倒装芯片方式安装在电路板10上。
当加热半导体芯片20时，粘合剂40也同时被加热。当粘合剂40被加热时，粘合剂40中含有的易挥发材料或融化水挥发并且蒸发，并且从粘合剂40的表面排出。此时，粘合剂40未与半导体芯片20的芯片主体12接触。由此，在粘合剂40内部产生的气体不仅从粘合剂40的外周面排出，还从粘合剂40的上表面排出。因此，在粘合剂40内部产生的气体快速地从粘合剂40的表面排出，结果，防止形成气孔。由于在固化粘合剂40之前，从粘合剂40挤出在粘合剂40内部产生的气体，所以固化后的粘合剂40中未留有气体，因此未形成气孔。由于焊接材料30的熔化温度比较高，所以当焊接材料30熔化时，在粘合剂40内部突然产生大量气体，如上所述，气体从粘合剂40快速地排出，因此可以将粘合剂40中气孔的形成降低到最小。由于粘合剂40不与半导体芯片20的芯片主体21接触，所以粘合剂40不在电路板10和半导体芯片20之间的间隙中流动。因此，没有伴随着粘合剂40的流动而出现空气滞留(trapping)。当被加热时，粘合剂40固化，以如上所述增强第一电极焊盘12p和凸块22的连接部。
电路板10和半导体芯片20接着被传递到底部填充剂供给装置(未示出)。此时，用粘合剂40覆盖用于连接第一电极焊盘12p和凸块22的焊接材料30。因此，即使在焊接材料30中出现裂缝或其他问题，设置在焊接材料30上的粘合剂40也防止焊接材料30的破裂。这防止在传递电路板10和半导体芯片20的过程中，从电路板10去除半导体芯片20。
接着，如图7D所示，从底部填充剂供给装置的喷嘴N向电路板10提供未固化的底部填充树脂L。这里，喷嘴N的一端位于至少与半导体芯片20的一侧相对的位置。这使得从喷嘴N排出的底部填充树脂L通过毛细管作用进入电路板10和半导体芯片20之间的间隙。底部填充树脂L可以是例如上述“Nagase Chemtex Corporation(长濑产业株式会社)的产品”：“UFR series(UFR系列)”。确定底部填充树脂L的供给量，使得完全填充电路板10和半导体芯片20之间的间隙，并且在半导体芯片20的外周上形成倒角51。
在如图7E中所示用底部填充树脂L填充电路板10和半导体芯片20之间的间隙之后，电路板10和半导体芯片20被传递到加热炉(未示出)并且在例如120至180度的温度下加热达例如1至3个小时的时间段。这使得底部填充树脂50固化，并且通过其收缩力将电路板10和半导体芯片20接合到一起。
底部填充树脂50具有比粘合剂40长的固化时间。此外，底部填充树脂50具有比粘合剂40低的加热温度。这意味着与粘合剂40相比，底部填充树脂50在更长的时间段以更低的温度更缓慢地固化。在固化底部填充树脂50之前，在底部填充树脂50中包含的易挥发材料或融化水完全排出，因此底部填充树脂50中的气孔很少形成。由于底部填充树脂50的加热温度比焊接材料30的熔点低，所以焊接材料30在底部填充树脂50的加热温度下不熔化。
接着，各个焊料球60分别附接到电路板10的第二电极焊盘13p。以该方式，完成如图2中所示的根据第一实施方式的半导体装置。
如上所述，在本实施方式中，在底部填充树脂50填充电路板10和半导体芯片20之间的间隙之前，用粘合剂40覆盖第一电极焊盘12p和凸块22的连接部。通过粘合剂40来增强第一电极焊盘12p和凸块22的连接部。这防止直到底部填充树脂50填充电路板10和半导体芯片20之间的间隙以前，半导体芯片20从电路板10脱离。
此外，粘合剂40的厚度小于电路板10和半导体芯片20之间间隙的宽度。这使得即使在高温下加热粘合剂40以熔化焊接材料30，粘合剂40中产生的气体也快速排出，由此防止在粘合剂40中形成气孔。
尽管在本实施方式中未固化的粘合剂40选择性地涂敷于电路板10的第一电极焊盘12p，但本发明不限于此。例如，如图8所示，未固化的粘合剂40可以涂敷于电路板10的整个上表面。如果用粘合剂40覆盖电路板10的整个上表面，则与用粘合剂40局部覆盖电路板10的上表面的构造相比，降低了电路板10上的不平坦性。利用该构造，在未固化底部填充树脂50的供给过程中很少出现空气滞留。由此，可以进一步减小在电路板10和半导体芯片20之间的间隙中形成气孔。
尽管在本实施方式中向电路板10的第一电极焊盘12p涂敷未固化的粘合剂40，但是本发明不限于此。例如，未固化的粘合剂40可以涂敷于半导体芯片20的凸块22。粘合剂40可以通过例如浸渍涂敷于凸块22。
第二实施方式
此后，将参照图9来描述第二实施方式。将不描述与第一实施方式的部件类似的部件。
半导体装置的制造方法
图9是根据第二实施方式的半导体装置的制造方法的示例性图。
在根据第二实施方式的半导体装置的制造方法中，B阶树脂(B-stage resin)用作粘合剂40。在根据第二实施方式的半导体装置的制造方法中，在将粘合剂40涂敷于电路板10和在电路板10上以倒装芯片方式安装半导体芯片20之间，如图9所示，加热粘合剂40，以进入B阶。这里的加热温度是例如150至180度。
在为了将半导体芯片20以倒装芯片的方式安装在电路板10上而进行加热的过程中，B阶粘合剂40被加热，以进入C阶，即，完全固化。在为了倒装芯片安装而加热的过程中，B阶粘合剂40在被加热进入C阶之前，被临时液化。这使得粘合剂40内产生的气体从粘合剂40快速排出。进一步地，由于粘合剂40被临时液化，所以在电路板10上以倒装芯片方式安装半导体芯片20的过程中，焊接材料30可以没有任何干扰地流动或湿式扩散。
由于在如本实施方式中涂敷于电路板10之后，加热粘合剂40以进入B阶，所以在将半导体芯片20以倒装芯片的方式安装在电路板10上的过程中，可以防止粘合剂40从期望位置流出。特别是如果未固化的粘合剂40涂敷于电路板10的整个上表面，则应当特别重视粘合剂40的流出；但是，通过加热粘合剂40以被胶化，可以非常容易地防止粘合剂40不必要的流出。
本文中所述的所有示例和条件性语言旨在教导目的，以辅助读者理解由发明者为了推进本领域技术而提出的本发明和概念，并且本文中所述的所有示例和条件性语言应当被解释为不限于这样的特定叙述的示例和条件，并且本说明书中这样的示例的组织也不涉及显示本发明的优势和劣势。尽管已经详细描述了本发明的实施方式，但是应当理解，在不偏离本发明的精神和范围的情况下，可以对其作出多种改变、替换和变型。

Claims (10)

1.一种电子装置的制造方法，在该电子装置中电子部件以倒装芯片方式安装在电路板上，所述电子装置的制造方法包括以下步骤：
在所述电路板的电极或所述电子部件的端子上提供第一树脂材料，该第一树脂材料的厚度比所述电路板和所述电子部件之间的间隙小；
在提供所述第一树脂材料之后，通过在第一温度下熔化设置在所述电极或所述端子上的焊接材料同时保持所述端子与所述电极接触，将所述端子连接至所述电极；
在将所述端子连接至所述电极之后，用第二树脂材料填充所述电路板和所述电子部件之间的所述间隙；以及
在比所述第一温度低的第二温度下，加热所述第二树脂材料。
2.根据权利要求1所述的电子装置的制造方法，其中，在所述焊接材料熔化时，所述第一树脂材料被固化。
3.根据权利要求1所述的电子装置的制造方法，其中，B阶树脂用作所述第一树脂材料，所述电子装置的制造方法还包括在将所述端子连接至所述电极之前，加热所述第一树脂材料，以进入B阶。
4.根据权利要求1所述的电子装置的制造方法，其中，所述第一树脂材料通过丝网印刷选择性地供给到所述电极。
5.权利要求1所述的电子装置的制造方法，其中，所述第一树脂材料供给到所述电路板的表面上的面对所述电子部件的整个部分。
6.权利要求1所述的电子装置的制造方法，其中，所述第二树脂材料通过毛细管作用供给到所述电路板和所述电子部件之间的所述间隙。
7.一种电子装置，该电子装置包括：
电路板，其包括电极；
电子部件，其设置在所述电路板上并且在所述电子部件的面对所述电路板的表面上包括端子；
焊接材料，其连接所述电极和所述端子；
第一树脂材料，其设置在所述焊接材料上并且具有比所述电路板和所述电子部件之间的间隙小的厚度；以及
第二树脂材料，其填充所述电路板和所述电子部件之间的所述间隙。
8.根据权利要求7所述的电子装置，其中，在所述电极上选择性地设置所述第一树脂材料。
9.根据权利要求7所述的电子装置，其中，所述第一树脂材料供给到在所述电路板的表面上的面对所述电子部件的整个部分。
10.根据权利要求7所述的电子装置，其中，所述第一树脂材料机械地连接所述电路板和所述端子。
CN2011102829896A 2010-09-30 2011-09-22 电子装置的制造方法及电子装置 Pending CN102446776A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010222928A JP2012079876A (ja) 2010-09-30 2010-09-30 電子装置の製造方法及び電子装置
JP2010-222928 2010-09-30

Publications (1)

Publication Number Publication Date
CN102446776A true CN102446776A (zh) 2012-05-09

Family

ID=45888811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102829896A Pending CN102446776A (zh) 2010-09-30 2011-09-22 电子装置的制造方法及电子装置

Country Status (5)

Country Link
US (1) US20120080219A1 (zh)
JP (1) JP2012079876A (zh)
KR (1) KR20120033973A (zh)
CN (1) CN102446776A (zh)
TW (1) TW201236089A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107833862A (zh) * 2013-06-14 2018-03-23 日月光半导体制造股份有限公司 半导体封装结构及半导体工艺
CN110970536A (zh) * 2018-09-28 2020-04-07 丰田合成株式会社 发光装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6563194B2 (ja) * 2012-11-05 2019-08-21 ソニーセミコンダクタソリューションズ株式会社 光学装置の製造方法
TWI489176B (zh) * 2012-12-14 2015-06-21 Elan Microelectronics Corp 行動電子裝置的螢幕控制模組及其控制器
TWI556033B (zh) * 2012-12-14 2016-11-01 義隆電子股份有限公司 行動電子裝置、其螢幕控制模組、及其觸控面板控制器
US20150279775A1 (en) * 2012-12-14 2015-10-01 Elan Microelectronics Corporation Screen control module of a mobile electronic device and controller thereof
TWI584025B (zh) * 2012-12-14 2017-05-21 義隆電子股份有限公司 行動電子裝置的螢幕控制模組及其觸控面板控制器
CN103050471A (zh) * 2012-12-28 2013-04-17 华天科技（西安）有限公司 一种利用浸锡银铜合金法制作的单芯片封装件及其制作工艺
JP2014165210A (ja) * 2013-02-21 2014-09-08 Fujitsu Component Ltd モジュール基板
CN105814976B (zh) * 2013-12-13 2018-10-16 三菱重工制冷空调系统株式会社 电子零件的固定结构
JP6811770B2 (ja) * 2016-06-08 2021-01-13 株式会社Ｆｕｊｉ 回路形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315698A (ja) * 1999-04-30 2000-11-14 Matsushita Electric Ind Co Ltd 半導体パッケージの製造方法
US20010020736A1 (en) * 1997-10-15 2001-09-13 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JP2002141373A (ja) * 2000-11-07 2002-05-17 Matsushita Electric Ind Co Ltd 半導体実装方法および半導体実装装置
JP2002198384A (ja) * 2000-12-27 2002-07-12 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010020736A1 (en) * 1997-10-15 2001-09-13 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JP2000315698A (ja) * 1999-04-30 2000-11-14 Matsushita Electric Ind Co Ltd 半導体パッケージの製造方法
JP2002141373A (ja) * 2000-11-07 2002-05-17 Matsushita Electric Ind Co Ltd 半導体実装方法および半導体実装装置
JP2002198384A (ja) * 2000-12-27 2002-07-12 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107833862A (zh) * 2013-06-14 2018-03-23 日月光半导体制造股份有限公司 半导体封装结构及半导体工艺
CN107833862B (zh) * 2013-06-14 2020-06-02 日月光半导体制造股份有限公司 半导体封装结构及半导体工艺
CN110970536A (zh) * 2018-09-28 2020-04-07 丰田合成株式会社 发光装置
CN110970536B (zh) * 2018-09-28 2023-06-09 丰田合成株式会社 发光装置

Also Published As

Publication number Publication date
US20120080219A1 (en) 2012-04-05
JP2012079876A (ja) 2012-04-19
TW201236089A (en) 2012-09-01
KR20120033973A (ko) 2012-04-09

Similar Documents

Publication Publication Date Title
CN102446776A (zh) 电子装置的制造方法及电子装置
US8120166B2 (en) Semiconductor package and method of manufacturing the same, and semiconductor device and method of manufacturing the same
CN100444374C (zh) 印刷电路板和包括印刷电路板的电子设备
CN102256452B (zh) 具有内置半导体芯片的电路板以及制造该电路板的方法
JP2006302930A (ja) 配線基板とそれを用いた電子部品実装体およびそれらの製造方法
JP4051570B2 (ja) 半導体装置の製造方法
US7845074B2 (en) Method for manufacturing electronic parts module
JP2009135391A (ja) 電子装置およびその製造方法
JP3972209B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5228479B2 (ja) 電子装置の製造方法
JP4752717B2 (ja) モジュールの製造方法
JP2008028075A (ja) モジュールの製造方法と、それにより製造したモジュール
JP2010267792A (ja) 半導体装置およびその製造方法
EP2198679B1 (en) Method for forming a physical bond between a component and a printed circuit
JP4561969B2 (ja) 半導体装置
JP2001093925A (ja) Ｌｓｉパッケージの実装方法
CN102612273A (zh) 电子元件安装用配线基板及其制造方法和具有电子元件的配线基板的制造方法
JP4591715B2 (ja) 半導体装置の製造方法
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5576053B2 (ja) 半導体装置の製造方法、及び回路基板シート
JPH11274235A (ja) 半導体装置およびその製造方法
JP2006012943A (ja) 電子装置、及び電子装置の製造方法
JP2006005208A (ja) 半導体装置およびその実装方法
JP5696852B2 (ja) ハンダ接続シートおよびそれを用いた電子部品の実装方法
JP2008010694A (ja) 半導体実装用基板および実装構造と半導体実装用基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120509