CN102612273A - 电子元件安装用配线基板及其制造方法和具有电子元件的配线基板的制造方法 - Google Patents
电子元件安装用配线基板及其制造方法和具有电子元件的配线基板的制造方法 Download PDFInfo
- Publication number
- CN102612273A CN102612273A CN2012100207027A CN201210020702A CN102612273A CN 102612273 A CN102612273 A CN 102612273A CN 2012100207027 A CN2012100207027 A CN 2012100207027A CN 201210020702 A CN201210020702 A CN 201210020702A CN 102612273 A CN102612273 A CN 102612273A
- Authority
- CN
- China
- Prior art keywords
- electronic component
- solder
- solder projection
- wiring substrate
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
提供电子元件安装用配线基板的制造方法、电子元件安装用配线基板以及安装有电子元件的配线基板的制造方法。能够将可以包括焊料和由树脂制成的电绝缘材料的接合材料膏置于芯片安装用端子焊盘并且进行加热以使焊料熔化并且使电绝缘材料软化。随后,使焊料固化以形成焊料凸块。另外,使电绝缘材料固化在各焊料凸块的表面和多层基板的位于各焊料凸块周围的表面以形成电绝缘表面层。因此,当芯片安装到这样的配线基板时,在焊料再熔化期间电绝缘表面层使相邻焊料凸块之间的连接最小化或者防止相邻焊料凸块之间的连接。
Description
相关申请的交叉引用
本申请要求2011年1月21日递交的日本专利申请No.2011-011293的优先权,该日本专利申请的全部内容通过引用包含于此。
技术领域
本发明涉及一种电子元件安装用配线基板,其中电子元件将借助于形成在多层基板的各端子焊盘(terminal pad)上的焊料凸块(solder bump)被安装于该配线基板。本发明还涉及该电子元件安装用配线基板的制造方法以及具有电子元件的配线基板的制造方法。
背景技术
广泛地已知通过使用焊料将形成于配线基板的焊盘与形成于电子元件的焊盘接合的方法作为将诸如半导体元器件(如IC芯片)等电子元件安装于诸如半导体封装等配线基板的方法。
例如,被称为倒装芯片技术(flip-chip technique)的技术包括:在半导体封装的焊盘(端子焊盘)上形成焊料凸块;在IC芯片的焊盘(元器件焊盘)上形成焊料凸块;并且将焊料凸块接合在一起从而将IC芯片安装于半导体封装。例如参见日本特开2007-227654号公报。
近年来已知使用包括混合在热固性树脂中的焊料颗粒的接合材料的方法作为通过焊料接合将IC芯片安装到半导体封装的方法。
在这种方法的情况下,在安装具有焊料凸块的IC芯片之前,接合材料已经被事先供给到半导体封装的端子焊盘。在安装IC芯片之后加热半导体封装,由此使接合材料中的焊料颗粒熔化以及使其固化以形成焊料接合部(solder junction)。热固性树脂软化然后固化,由此形成树脂层。半导体封装的端子焊盘和IC芯片的焊料凸块由此通过焊料接合而彼此电导通,从而用固化了的热固性树脂覆盖和增强焊料接合部。例如参见日本特开2010-161419号公报。
发明内容
如上所述,当半导体封装的焊料凸块被接合至并且被电连接至IC芯片的焊料凸块时,半导体封装和IC芯片借助于半导体封装的焊料凸块的再熔化的焊料而连接。如图12A所示,当半导体的焊料凸块P1的体积大时,或者如图12B所示,当半导体封装P2与IC芯片P3之间的凸块节距、即焊料凸块之间的间隔存在小的偏差时,存在相邻焊料凸块彼此连接的问题。
特别地,如近年来所见,当存在精密布线的要求和凸块节距更小化的趋势时,将会出现相邻焊料凸块易于彼此连接的问题。
鉴于上述问题构思出本发明,本发明的目的在于提供一种能够在通过焊料的再熔化而将电子元件和配线基板连接在一起时防止相邻焊料凸块连接的电子元件安装用配线基板的制造方法、电子元件安装用配线基板以及安装有电子元件的配线基板的制造方法。
(1)在一个实施方式中,本发明提供一种电子元件安装用配线基板的制造方法,所述电子元件借助于形成在多层基板的对应端子焊盘上的焊料凸块被安装于所述配线基板,所述多层基板包括彼此层叠的导体层和树脂绝缘层,所述制造方法包括:
将包括焊料和由树脂制成的电绝缘材料的接合材料置于各所述端子焊盘;
加热所述接合材料以使所述焊料熔化并且使所述电绝缘材料软化;
使所述焊料固化以形成所述焊料凸块;并且
使所述电绝缘材料固化在各所述焊料凸块的表面和所述多层基板的位于各所述焊料凸块周围的表面以形成电绝缘表面层。
在本发明的实施方式中,将包括焊料和由树脂制成的电绝缘材料的接合材料放置于各端子焊盘,并且加热接合材料,由此使焊料熔化并且使电绝缘材料软化。随后,使焊料固化,由此形成焊料凸块,并且使电绝缘材料固化于各焊料凸块的表面以及多层基板的各焊料凸块周围的表面,由此形成电绝缘表面层。
具体地,在本发明中,电绝缘表面层形成于各焊料凸块的周围。因此,当诸如半导体封装等电子元件被安装在具有如此构造的焊料凸块的安装电子元件用配线基板上时,如果焊料熔化(再熔化),则产生如下优点:形成在各焊料凸块周围的电绝缘表面层使得相邻的焊料凸块之间难以产生连接。特别地,当焊料的体积大以及当焊盘节距小时,在焊料凸块之间易于产生连接。然而,即使在该情况下,本发明也能够产生以优选的方式使焊料凸块之间连接的发生最小化或者防止焊料凸块之间发生连接的优异且意想不到的优点。
虽然电绝缘表面层形成在各焊料凸块的周围,优选地主要以覆盖各焊料凸块的下侧(配线基板侧)而不到达焊料凸块的上部的方式形成电绝缘表面层。原因在于,各焊料凸块的上部被接合并且电连接到待安装的电子元件的相应端子。
提议的电绝缘材料是形成电绝缘表面层的材料,该电绝缘表面层在电子元件安装期间焊料熔化或者再熔化时或者软化或者不软化。即使在形成电绝缘表面层的电绝缘材料软化的情况下,各焊料凸块也会例如借助焊料凸块自身的表面张力而成为整体,并且电绝缘材料存在于各焊料凸块的周围。该构造的另一个优点在于能够防止焊料凸块彼此接触。
可以使用省去了芯基板的无芯基板作为多层基板。
电子元件包括半导体元件(例如,IC芯片)、电容器、电感器、过滤器和电阻器等。
铜、铜合金、镍、镍合金、锡、锡合金等可以用作形成导体层和端子焊盘的材料。导体层和端子焊盘可以借助于如差减技术(subtractive technique)、半添加技术、全添加技术等任何已知的技术而形成。例如,铜蚀刻技术、化学铜镀技术或电解铜镀适用于形成导体层和端子焊盘。此外,导体层和端子焊盘也可以通过借助于溅射技术、CVD技术等形成薄膜并且通过蚀刻该如此形成的薄膜而形成。可替换地,导体层和端子焊盘也可以通过印刷导电膏等而形成。
可以根据需要考虑到绝缘特性、耐热性、耐湿性等来选择树脂绝缘层。用于形成树脂绝缘层的高分子材料的优选示例包括:诸如环氧树脂、酚醛树脂、聚氨酯树脂、硅树脂和聚酰亚胺树脂等热固性树脂;或者诸如聚碳酸酯树酯、丙烯酸树脂、聚缩醛树脂、聚丙烯树脂等热塑性树脂。另外,也可以采用:由树脂、玻璃纤维(例如,玻璃纺布和玻璃无纺布)和诸如聚酰胺纤维等有机纤维构成的复合材料;通过使如连续多孔质PTFE等三维网状氟基树脂基材含浸(impregnate)如环氧树脂等热固性树脂而制成的树脂-树脂复合材料;等等。
包括在接合材料中的焊料用材料可以是例如90Pb-10Sn、95Pb-5Sn、40Pb-60Sn等铅锡基焊料、锡铋基焊料、锡锑基焊料、锡银基焊料、锡银铜基焊料、金锗基焊料、金锡基焊料等。
提出热固性树脂作为包括在接合材料中的电绝缘材料。环氧树脂可以优选地用作热固性树脂。可以采用的环氧树脂的类型包括双酚A型、双酚F型、多官能型、脂环型、联苯型等。除了环氧树脂之外,丙烯酸树脂、氧杂环丁烷树脂(oxetaneresin)、聚酰亚胺树脂、异氰酸酯树脂等也可以用作热固性树脂。
(2)本发明的进一步的实施方式提供了根据(1)的电子元件安装用配线基板的制造方法,其中,所述接合材料为膏,并且在使所述焊料固化步骤之后所述接合材料包括50重量%至95重量%的所述焊料以及5重量%至50重量%的所述电绝缘材料,更优选地,可以包括80重量%至90重量%的所述焊料以及10重量%至20重量%的所述电绝缘材料。
通过该构造,能够形成用电绝缘材料容易地覆盖各焊料凸块的周围区域的结构。
由焊料(例如,焊料颗粒等)和如热固性树脂等树脂形成的膏状接合材料可以用作接合材料。除了包括树脂和焊料之外,接合材料也可以包括各种其它成分。例如,当使用热固性树脂作为树脂时,可以采用除了热固性树脂和焊料之外还包括用于固化热固性树脂的固化剂、用于从焊料除去氧化膜赋予活性作用的活性剂、用于调节膏的触变性(thixotropy)的触变剂和其它添加剂的接合材料。根据接合材料中的焊料含量、焊料颗粒的大小以及待接合对象的氧化处理的程度而适当地调节添加剂的添加量。
如上所述,环氧树脂可以优选地用作热固性树脂。环氧树脂的类型包括双酚A型、双酚F型、多官能型、脂环型、联苯型等。
关于固化剂,可以选择与所使用的热固性树脂一致类型的固化剂。在环氧树脂的情况下,可以选择咪唑、酸酐、胺、酰肼、微胶囊等作为固化剂。可以使用诸如无机卤化物、胺和有机酸等一般的膏状焊料中使用的活性剂作为所述活性剂。配制在用于电子材料的粘合剂中通常使用的无机微细粉末作为触变剂。
另外,如果需要,将加入硅烷偶联剂、有机溶剂、挠性材料、颜料和催化剂等作为添加剂。为了提高粘着性而配制硅烷偶联剂,为了调节接合材料的粘度而使用有机溶剂。
(3)本发明的进一步的实施方式提供了根据(1)的电子元件安装用配线基板的制造方法,其中,所述电绝缘材料由热固性树脂形成,并且所述热固性树脂的玻璃化转变温度等于或小于所述焊料的熔点。
由此,可以通过加热使热固性树脂在焊料熔化之前软化。结果,焊料在软化了的热固性树脂中熔化,由此形成焊料凸块。此外,电绝缘表面层能够优选地形成在各焊料凸块的周围。
作为热固性树脂,环氧树脂是优选的。除了环氧树脂以外,可以采用丙烯酸树脂、氧杂环丁烷树脂、聚酰亚胺树脂、异氰酸酯树脂等。
玻璃化转变温度可以落在80℃~220℃的范围,焊料的熔点可以落在120℃~230℃的范围。
(4)本发明的进一步的实施方式提供了电子元件安装用配线基板,其包括:
多层基板,其由彼此层叠的导体层和树脂绝缘层构成;
端子焊盘,其形成于所述多层基板;以及
焊料凸块,其形成于所述端子焊盘;
其中,所述电子元件借助于所述焊料凸块被安装,
并且在各所述焊料凸块上,由电绝缘材料制成的电绝缘表面层形成于从所述焊料凸块的表面至所述多层基板的位于所述焊料凸块周围的表面。
在本发明的实施方式中,电绝缘表面层形成于各焊料凸块的周围。因此,当焊料被熔化以便将诸如半导体封装等电子元件安装于具有焊料凸块的具有上述结构的电子元件安装用配线基板时,会产生如下优异且意想不到的优点:形成在各焊料凸块周围的电绝缘表面层减少相邻焊料凸块之间的连接的发生或者防止相邻焊料凸块之间产生连接。特别地,当焊料的体积大或者当焊盘节距小时,焊料凸块易于彼此连接。然而,即使在该情况下,本发明的实施方式也能够产生以优选的方式防止焊料凸块之间发生连接的优点。
(5)根据本发明的进一步的实施方式提供了一种用于由权利要求4的电子元件安装用配线基板来制造安装有电子元件的配线基板的方法,该方法包括:
在使所述电子元件的端子保持与所述焊料凸块接触或者保持与所述焊料凸块接近的状态下,加热所述焊料凸块以使所述焊料凸块熔化;以及
冷却所述焊料凸块以使所述焊料凸块固化并且使所述焊料凸块接合到所述电子元件的所述端子,由此将所述电子元件安装到所述电子元件安装用配线基板。
在本发明的实施方式中,在电子元件的端子保持与焊料凸块接触或者保持与焊料凸块接近的状态下,对电子元件安装用配线基板上的其周围区域被电绝缘层覆盖的焊料凸块进行加热。由此使焊料凸块熔化,于是如此熔化的焊料被接合到电子元件的端子。在熔化焊料时,电绝缘表面层存在于各焊料凸块的周围,由此防止相邻焊料凸块之间产生连接。
电子元件的端子焊盘或者形成于各端子焊盘的焊料凸块可以称为电子元件的端子。
附图说明
将参照如下附图详细说明本发明示例性方面,其中:
图1A是示出具体化的电子元件安装用配线基板的沿其厚度方向剖切时的概略结构的截面图;
图1B是示出在沿具体化的安装有电子元件的配线基板的沿其厚度方向剖切时的概略结构的截面图;
图2A是示出具体化的电子元件安装用配线基板的第一主面的俯视图;
图2B是示出具体化的电子元件安装用配线基板的第二主面的俯视图;
图3A是示出从垂直于主面的截面看到的具体化的多层基板的纵向截面的一部分的放大截面图;
图3B是以放大方式示出焊料凸块附近的截面图;
图4A、4B、4C、4D和4E是示出各构件沿其厚度方向剖切时的具体化的电子元件安装用配线基板的制造方法的步骤的说明图;
图5A、5B和5C是示出各构件沿其厚度方向剖切时的具体化的电子元件安装用配线基板的制造方法的步骤的说明图;
图6A和6B是示出各构件沿其厚度方向剖切时的具体化的电子元件安装用配线基板的制造方法的步骤的说明图;
图7A和7B是示出各构件沿其厚度方向剖切时的具体化的电子元件安装用配线基板的制造方法的步骤的说明图;
图8A、8B、8C和8D是示出具体化的电子元件安装用配线基板沿其厚度方向剖切时的在焊接凸块的形成期间采用的步骤的说明图;
图9A和9B是示出配线基板沿其厚度方向剖切时的具体化的安装有电子元件的配线基板的制造方法的说明图;
图10是示出配线基板沿其厚度方向剖切时的具体化的电子元件安装用配线基板的另一种制造方法的说明图;
图11A和11B是示出配线基板沿其厚度方向剖切时的具体化的安装有电子元件的配线基板的另一种制造方法的说明图;
图12A和12B是现有技术的说明图。
具体实施方式
下文将参照附图说明应用了本发明的实施方式。
实施方式
下文中提供了以电子元件安装用配线基板和安装有电子元件的配线基板作为示例的说明,其中,在电子元件安装用配线基板中IC芯片等将安装在无芯基板的一个主面上,而在安装有电子元件的配线基板中在基板上安装了IC芯片等。
现在参照图1至图3说明本实施方式的电子元件安装用配线基板的构造和安装有电子元件的配线基板的构造。
如图1A所示,本实施方式的电子元件安装用配线基板1(以下称为“安装用配线基板”)是用于安装IC芯片3的半导体封装。该安装用配线基板1主要包括以不包括芯基板的方式形成的无芯基板(例如,多层基板)5。
多个焊料凸块9形成于多层基板5的一个主面(即,图1中由上侧表示的第一主面)侧、即待安装IC芯片3的那侧上的待安装IC芯片3的安装区域7(参见图2A)内。多个片状电容器(CP)11安装在安装区域7的周围,以及用于矫正多层基板5中的翘曲(warp age)的增强板13(加强板)被接合到安装区域7的周围区域。
如图1B所示,安装了IC芯片3的安装用配线基板1被称为安装有电子元件的配线基板15。在下文中详细地说明配线基板的各结构部。
如图2A所示,大致矩形的安装区域7设置于多层基板5的第一主面侧。多个芯片安装用端子焊盘17以阵列的形式形成于安装区域7内,待用于将IC芯片3接合至多层基板5的焊料凸块9待形成于该芯片安装用端子焊盘17。
多个片状电容器11沿着安装区域7的周围区域的各边安装于第一主面侧。另外,加强板13被接合于第一主面侧,以覆盖第一主面侧的除用于IC芯片3的安装区域7和用于安装片状电容器11的矩形安装区域19以外的区域。
同时,如图2B所示,多个母基板用端子焊盘21以阵列图案的形式形成于多层基板5的背侧(第二主面侧),用于接合未图示的母基板(例如,基板)的端子焊盘网格阵列(LGA)待形成于各母基板用端子焊盘21。
如图3A中的部分放大的安装用配线基板1所示,多层基板5具有配线层叠部(wire layered block)35,在配线层叠部35中,多个(例如4个)树脂绝缘层25、27、29和31以及由铜制成的导体层33以一个位于另一个之上的方式层叠,这些树脂绝缘层25、27、29和31主要包括相同的树脂材料(例如,电绝缘材料)。
树脂绝缘层25、27、29和31由未被赋予光固化性的树脂绝缘材料形成;具体地,由包括热固性环氧树脂的固化体作为主体的积层材料(build-up material)形成。
树脂绝缘层25、27、29和31均设置有通路孔37和通路导体39。通路导体39具有在第一主面侧直径较大的锥形形状,并且该通路导体39与导体层33、芯片安装用端子焊盘17和母基板用端子焊盘21相互之间电气连接。
多个表面开口部41形成于位于配线层叠部35的第一主面侧的最外层树脂绝缘层31。芯片安装用端子焊盘17以低于树脂绝缘层31的外表面的方式形成在各表面开口部41内。芯片安装用端子焊盘17具有如下结构:仅主体铜层的上表面用除铜以外的镀层43(例如镍金镀层)覆盖。
如图3A所示,用于掩埋相应的表面开口部41从而向上突出的大致球形的焊料凸块9形成于各芯片安装用端子焊盘17。
特别地,在本实施方式中,以如图3B中以放大方式示出的焊料凸块9的主要部分那样的方式形成电绝缘表面层45,以便覆盖从焊料凸块9的下半部的表面开始到焊料凸块9周围的配线层叠部35的表面范围的区域。电绝缘表面层45是由作为电绝缘材料的热固性树脂(例如,环氧树脂)制成的层。
具体地,各焊料凸块9的下半部用电绝缘表面层45覆盖。覆盖各焊料凸块9的电绝缘表面层45以预定间隔配置成使得即使当焊料再熔化时焊料凸块也不会彼此连接。
使用玻璃化转变温度为焊料熔点或低于焊料熔点的材料作为热固性树脂。例如,使用玻璃化转变温度在80℃~220℃范围、例如为95℃的材料。此外,可以采用熔点为120℃~230℃范围的焊料,例如玻璃化转变温度为139℃的锡铋基焊料。热固性树脂在变软之后固化。即使当如此固化的热固性树脂达到焊料再熔化的温度时,该热固性树脂也不再软化。
回到图3A,待接合片状电容器11的电容器用端子焊盘47形成于多层基板5的第一主面侧。电容器用端子焊盘47主要由铜层形成。各电容器用端子焊盘47呈现如下结构:作为主体的铜层的上表面和侧表面用除铜以外的镀层49(例如镍金镀层)覆盖。
同时,多个背侧开口部51形成于位于配线层叠部35的下表面侧(第二主面侧)的最外层树脂绝缘层25。此外,母基板用端子焊盘21与各背侧开口部51对应地布置。具体地,各母基板用端子焊盘21具有由位于背侧开口部51内的下段金属导体部53和覆盖下段金属导体部53及其周围区域的上段金属导体部55构成的两段结构。各母基板用端子焊盘21具有如下结构:主体铜层的上表面和侧表面用除铜以外的镀层57(例如,镍金镀层)覆盖。
多层基板的制造过程
现在参照图4至图8说明本实施方式的安装用配线基板1的制造方法。
首先制备具有充分强度的诸如环氧玻璃基板等支撑基板,并且将树脂绝缘层25、27、29和31以及导体层33积层在支撑基板65上,由此形成配线层叠部35。
具体地,如图4A所示,由环氧树脂制成的片状绝缘树脂基材被贴附在支撑基板65上,从而形成基部树脂绝缘层67。由此制备基材69。
如图4B所示,多层金属片体71被置于基材69的上表面上。通过使两个铜箔73和75以可剥离的方式彼此紧密接触来形成多层金属片体71。
如图4C所示,为了形成下段金属导体部53,与下段金属导体部53的形状对应的抗镀层(plating resist)77形成在多层金属片体71的上表面上。具体地,用于形成抗镀层77的干膜层叠于多层金属片体71的上表面上。干膜经受曝光和显影(development),由此形成抗镀层77。
如图4D所示,在形成抗镀层77的状态下可选择地进行电解铜镀,由此在多层金属片体71上形成下段金属导体部53。随后将抗镀层77剥离。
如图4E所示,以包裹形成有下段金属导体部53的多层金属片体71的方式配置片状树脂绝缘层25。然后,使树脂绝缘层25与下段金属导体部53和多层金属片体71接触。
如图5A所示,借助涉及使用例如受激准分子激光器、紫外线激光器和二氧化碳激光器的激光束加工在树脂绝缘层25中的下段金属导体部53的上方的预定位置处形成通路孔37。接着,用类似高锰酸钾盐溶液等蚀刻剂或者用氧气等离子体激光器将各通路孔37内的污迹(smear)去除。
如图5B所示,根据迄今为止已知的技术,使通路孔37经受化学铜镀(electroless copper plating)或者电解铜镀,从而在各通路孔37中形成通路导体39。此外,借助于已知技术(例如,半添加技术)来蚀刻基板,由此在树脂绝缘层25上形成图案形式的导体层33。
如图5C所示,借助于与形成树脂绝缘层25和导体层33所采用的技术相同的技术也依次地形成其他的树脂绝缘层27、29、31和其他的导体层33。借助于激光束加工在最外层树脂绝缘层31中形成多个表面开口部41。接着,使用高锰酸钾盐溶液或者氧气等离子体激光器将各表面开口部41中的污迹去除。
然后,使树脂绝缘层31的上表面经受化学铜镀,由此形成覆盖树脂绝缘层31的表面开口部41的内部和树脂绝缘层31的上表面的全镀层(未示出)。在配线层叠部35的上表面上形成与如下抗镀层同样的抗镀层(未示出):该抗镀层具有形成在对应于电容器用端子焊盘47的位置处的开口部。
然后使基板的上面形成有抗镀层的表面经受可选择的图案镀覆。由此,如图6A所示,在多个表面开口部41的至少一些开口部内形成通路导体39,并且在各通路导体39上形成电容器用端子焊盘47。借助于半添加技术使焊盘图案化,由此以留下通路导体39和电容器用端子焊盘47的方式将全镀层去除。
接下来用切割机(未示出)沿着箭头表示的线切断配线层叠部35,由此去除配线层叠部35的周围区域。
如图6B所示,使多层金属片体71的一对铜箔73和75沿着界面彼此剥离,由此将基材69从配线层叠部35上除去。因此露出铜箔73。
如图7A所示,在留下下段金属导体部53的状态下从配线层叠部35的下表面侧(第二主面侧)部分地蚀刻掉铜箔73,由此形成上段金属导体部55。
如图7B所示,顺次对各芯片安装用端子焊盘17的表面、各电容器用端子焊盘47的表面以及各母基板用端子焊盘21的表面进行化学镀镍和化学镀金,由此形成镍金镀层43、49和57。因此完成多层基板5。
焊料凸块的形成过程
现在示例性说明在各芯片安装用端子焊盘17上形成焊料凸块9的过程。
从图8A所示的主要部分的放大图能够看出,首先将焊料印刷用掩模(solder print mask)81放置在通过前述制造方法制得的多层基板5上。在焊料印刷用掩模81上的与各芯片安装用端子焊盘17对应的位置处形成与各芯片安装用端子焊盘17的平面形状相似形状的开口部83。
如图8B所示,使用焊料印刷用掩模81和作为印刷材料的膏状接合材料85(例如,接合膏)对基板进行已知的印刷,由此用接合膏85填充焊料印刷用掩模81的各开口部83。
在本实施方式中使用的接合膏85包括除了焊料和热固性树脂以外的诸如待膏状化成分等各种成分(例如,有机溶剂、添加剂等)。例如,可以采用85重量%的锡铋基焊料、10重量%的作为热固性树脂的环氧树脂以及5重量%的其他成分作为接合膏的组成。
所需的接合后的固体成分(即,焊料和热固性树脂)呈现如下的焊料与热固性树脂的比例。即,焊料占50重量%至95重量%范围内的例如85重量%,而热固性树脂占5重量%至50重量%范围内的例如15重量%。
如图8C所示,将焊料印刷用掩模81从多层基板5上剥离。结果接合膏85以层状形式配置于各芯片安装用端子焊盘17。
如图8D所示,加热接合膏85,随后将其冷却,从而形成焊料凸块9和电绝缘表面层45。
更具体地,可以采用例如基于140℃~230℃范围的加热温度和5秒~300秒范围的加热时间而设定的加热曲线。例如,在具体实施方式中将加热温度设定为约180℃而将加热时间设定为约180秒。设定加热温度以使其高于焊料的熔化温度和热固性树脂的玻璃化转变温度。
因此,在本实施方式中,当加热到高于玻璃化转变温度的温度(例如120℃)时接合膏85中的环氧树脂软化。
随后,当加热到焊料变熔化时的温度(例如,140℃)时,焊料熔化在软化了的环氧树脂中,由此成为一体。如此一体的焊料呈现焊料凸块9的形状。同时,用环氧树脂涂覆各焊料凸块9的下半部的表面。随着温度的进一步上升,环氧树脂在该状态下固化,由此形成电绝缘表面层45。
当温度降至常温(例如,室温或者焊料固化点以下的温度)时,焊料固化,由此提供各焊料凸块9的下半部的表面由电绝缘表面层45覆盖的接合结构。
然后,安装片状电容器11,并且接合由不锈钢制成的加强板13,于是完成本实施方式的安装用配线基板1。
现在参照图9说明通过将IC芯片3安装于安装用配线基板1而制造安装有电子元件的配线基板1的方法。
如图9A所示,现在说明借助于倒装芯片接合将一侧具有多个焊料凸块91的IC芯片3安装到安装用配线基板1的方法。
焊料凸块91以与安装用配线基板1的焊料凸块9的配置相同的配置形成于IC芯片3。使用熔点比安装用配线基板的焊料凸块9高的焊料作为IC芯片3的焊料凸块91的焊料。
如图所示,使IC芯片3从上方接近安装用配线基板1。更具体地,使安装用配线基板1的焊料凸块9的顶端和IC芯片3的焊料凸块91的顶端彼此接近或者彼此接触。
将基板加热到例如140℃,由此仅使安装用配线基板1的焊料凸块9再熔化。由于电绝缘表面层45呈现后固化结构(post-cure structure),所以即使当焊料凸块9再熔化时,电绝缘表面层45也不会软化。
作为焊料凸块9再熔化的结果,如图9B所示,构成焊料凸块9的焊料借助于表面张力散开,以便包围IC芯片3的各焊料凸块91的周围区域,由此与焊料凸块9成为一体。
接着,通过冷却制成单个焊料凸块93,各单个焊料凸块93是彼此相对的焊料凸块9和91的整合(intergration)。IC芯片3借助于焊料凸块93被接合到安装用配线基板1。
在本实施方式中,在各芯片安装用端子焊盘17上放置包括焊料和由树脂制成的电绝缘材料的接合材料膏85。加热接合材料膏85,由此使焊料熔化并且使电绝缘材料软化。接着,焊料固化,由此形成焊料凸块9。此外,电绝缘材料在各焊料凸块9的表面以及多层基板5的位于各焊料凸块9周围的表面固化,由此形成电绝缘表面层45。
具体地,在本实施方式中,在各焊料凸块9的周围形成电绝缘表面层45。因此,当在将IC芯片3安装于具有上述结构的焊料凸块9的安装用配线基板1的操作期间焊料再熔化时,由于在各焊料凸块9的周围形成了电绝缘表面层45,这将产生相邻的焊料凸块9难以彼此连接的优点。
特别地,当焊料的体积大或者当焊盘节距小时,在焊料凸块之间易于产生连接。在本实施方式中,即使焊料的体积大或者焊盘节距小,也产生了能够使焊料凸块之间连接的发生最小化或者防止焊料凸块之间发生连接的优点。
在本实施方式中,由于在各焊接凸块9的下半部的表面上形成了电绝缘表面层45,所以当焊料再熔化以接合IC芯片3时,会产生如下优点:IC芯片3能够优选地被接合而不会受到电绝缘表面层45的干扰。由于接合有加强板13的多层基板5的翘曲已经被矫正,所以能够以有效的方式使焊料凸块之间连接的发生最小化或者防止焊料凸块之间发生连接,否则的话,在焊料再熔化期间会发生焊料凸块之间的连接。
此外,在本实施方式中,接合材料膏85能够采用如下构造:作为固体成分的焊料占50重量%~95重量%,而电绝缘材料占5重量%~50重量%。因此,可以采用各焊料凸块的周围区域能够易于被电绝缘材料包围的结构。
本发明不限于上述实施方式,只要能够落入本发明的技术范围,就可以呈现各种形式。
例如,不管在电子元件安装用配线基板的表面是否存在阻焊层(solder resist),均能够采用本发明。具体地,如图10所示,突出的端子焊盘103形成于构成多层基板的树脂绝缘层101的表面。焊料凸块105同样可以形成于各端子焊盘103的表面,并且同样可以形成电绝缘表面层107以覆盖各焊料凸块105的下半部。在这种情况下,各端子焊盘103的包括其上表面和侧表面的整个表面被接合到相应的焊料凸块105。因此,产生了在焊料凸块105和待之后安装的电子元件之间建立可靠性高的连接的优点。
虽然结合上述实施方式对IC芯片的倒装芯片接合进行了说明,但是当待安装的电子元件111(例如,IC芯片)上未形成焊料凸块时,如图11A和11B所示,也可以将电子元件安装用配线基板115上的分别具有电绝缘表面层117的焊料凸块119直接接合到形成于电子元件111的表面的各焊盘113等。
本实施方式说明了仅使电子元件安装用配线基板的焊料凸块再熔化,由此将IC芯片接合到配线基板的方法。然而,也能够采用使电子元件安装用配线基板的焊料凸块和IC芯片的焊料凸块均再熔化,由此一体化并接合IC芯片的方法。
本实施方式说明了具有由不锈钢制成的加强板的配线基板。然而,任何材料均可用于加强板,只要考虑到所需刚性和多层基板的热膨胀系数来选择材料即可。例如,理想的是由陶瓷材料和高刚性的金属材料形成加强板。此外,例如,加强板也能够由树脂材料或者包括包含在树脂材料中的无机材料的复合材料形成。
虽然上述实施方式说明了具有CP和加强板的配线基板,但是本发明也能够应用于不具有CP或加强板的配线基板。
本发明的其他实施方式表明:即使焊料呈现接合材料的组成的数值范围的下限值(例如焊料占50重量%而电绝缘材料占50重量%)和上限值(例如焊料占95重量%而电绝缘材料占5重量%),也产生与上述实施方式所产生的效果相似的效果。
Claims (5)
1.一种电子元件安装用配线基板的制造方法,所述电子元件借助于形成在多层基板的对应端子焊盘上的焊料凸块被安装于所述配线基板,所述多层基板包括彼此层叠的导体层和树脂绝缘层,所述制造方法包括:
将包括焊料和由树脂制成的电绝缘材料的接合材料置于各所述端子焊盘;
加热所述接合材料以使所述焊料熔化并且使所述电绝缘材料软化;
使所述焊料固化以形成所述焊料凸块;并且
使所述电绝缘材料固化在各所述焊料凸块的表面和所述多层基板的位于各所述焊料凸块周围的表面以形成电绝缘表面层。
2.根据权利要求1所述的电子元件安装用配线基板的制造方法,其特征在于,所述接合材料为膏,并且在使所述焊料固化之后所述接合材料包括50重量%至95重量%的所述焊料以及5重量%至50重量%的所述电绝缘材料。
3.根据权利要求1所述的电子元件安装用配线基板的制造方法,其特征在于,所述电绝缘材料由热固性树脂形成,并且所述热固性树脂的玻璃化转变温度等于或小于所述焊料的熔点。
4.一种电子元件安装用配线基板,该配线基板包括:
多层基板,其由彼此层叠的导体层和树脂绝缘层构成;
端子焊盘,其形成于所述多层基板;以及
焊料凸块,其形成于所述端子焊盘;
其中,所述电子元件借助于所述焊料凸块被安装,
并且在各所述焊料凸块上,由电绝缘材料制成的电绝缘表面层形成于从所述焊料凸块的表面至所述多层基板的位于所述焊料凸块周围的表面。
5.一种由权利要求4所述的电子元件安装用配线基板来制造安装有电子元件的配线基板的方法,所述制造方法包括:
在使所述电子元件的端子保持与所述焊料凸块接触或者保持与所述焊料凸块接近的状态下,加热所述焊料凸块以使所述焊料凸块熔化;以及
冷却所述焊料凸块以使所述焊料凸块固化并且使所述焊料凸块接合到所述电子元件的所述端子,由此将所述电子元件安装到所述电子元件安装用配线基板。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011-011293 | 2011-01-21 | ||
JP2011011293A JP5587804B2 (ja) | 2011-01-21 | 2011-01-21 | 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102612273A true CN102612273A (zh) | 2012-07-25 |
Family
ID=46529324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012100207027A Pending CN102612273A (zh) | 2011-01-21 | 2012-01-20 | 电子元件安装用配线基板及其制造方法和具有电子元件的配线基板的制造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8937256B2 (zh) |
JP (1) | JP5587804B2 (zh) |
KR (1) | KR101596074B1 (zh) |
CN (1) | CN102612273A (zh) |
TW (1) | TWI489919B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105794331A (zh) * | 2013-12-03 | 2016-07-20 | 东洋油墨Sc控股株式会社 | 电子元件以及片材 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150373845A1 (en) * | 2014-06-24 | 2015-12-24 | Panasonic Intellectual Property Management Co., Ltd. | Electronic component mounting structure and method of manufacturing electronic component mounting structure |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6461953B1 (en) * | 1998-08-10 | 2002-10-08 | Fujitsu Limited | Solder bump forming method, electronic component mounting method, and electronic component mounting structure |
CN1487572A (zh) * | 2002-09-11 | 2004-04-07 | 富士通株式会社 | 具有树脂部件作为加固件的焊料球的形成 |
WO2006098268A1 (ja) * | 2005-03-16 | 2006-09-21 | Matsushita Electric Industrial Co., Ltd. | 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法 |
JP2007237271A (ja) * | 2006-03-10 | 2007-09-20 | Alps Electric Co Ltd | 半田接着剤および半田接着剤を用いた電子部品実装構造 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4514018B2 (ja) * | 2002-04-12 | 2010-07-28 | 新日鐵化学株式会社 | エポキシ粉体塗料組成物 |
JP2006173460A (ja) * | 2004-12-17 | 2006-06-29 | Renesas Technology Corp | 半導体装置の製造方法 |
US7951700B2 (en) | 2005-04-06 | 2011-05-31 | Panasonic Corporation | Flip chip mounting method and bump forming method |
JP4401386B2 (ja) | 2005-05-24 | 2010-01-20 | パナソニック株式会社 | ハンダバンプ形成方法および半導体素子の実装方法 |
US7183985B2 (en) * | 2005-07-08 | 2007-02-27 | Universal Scientific Industrial Co., Ltd. | Planar inverted-F antenna |
JP2007227654A (ja) | 2006-02-23 | 2007-09-06 | Ngk Spark Plug Co Ltd | 配線基板 |
KR100771467B1 (ko) * | 2006-10-30 | 2007-10-30 | 삼성전기주식회사 | 회로기판 및 그 제조방법 |
KR100867148B1 (ko) * | 2007-09-28 | 2008-11-06 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
US8450859B2 (en) | 2008-10-27 | 2013-05-28 | Panasonic Corporation | Semiconductor device mounted structure and its manufacturing method |
JP5249132B2 (ja) * | 2009-06-03 | 2013-07-31 | 新光電気工業株式会社 | 配線基板 |
JP5404513B2 (ja) | 2010-04-19 | 2014-02-05 | ソニー株式会社 | 半導体装置の製造方法 |
-
2011
- 2011-01-21 JP JP2011011293A patent/JP5587804B2/ja not_active Expired - Fee Related
-
2012
- 2012-01-19 US US13/353,965 patent/US8937256B2/en not_active Expired - Fee Related
- 2012-01-20 TW TW101102352A patent/TWI489919B/zh not_active IP Right Cessation
- 2012-01-20 CN CN2012100207027A patent/CN102612273A/zh active Pending
- 2012-01-20 KR KR1020120006557A patent/KR101596074B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6461953B1 (en) * | 1998-08-10 | 2002-10-08 | Fujitsu Limited | Solder bump forming method, electronic component mounting method, and electronic component mounting structure |
CN1487572A (zh) * | 2002-09-11 | 2004-04-07 | 富士通株式会社 | 具有树脂部件作为加固件的焊料球的形成 |
WO2006098268A1 (ja) * | 2005-03-16 | 2006-09-21 | Matsushita Electric Industrial Co., Ltd. | 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法 |
JP2007237271A (ja) * | 2006-03-10 | 2007-09-20 | Alps Electric Co Ltd | 半田接着剤および半田接着剤を用いた電子部品実装構造 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105794331A (zh) * | 2013-12-03 | 2016-07-20 | 东洋油墨Sc控股株式会社 | 电子元件以及片材 |
Also Published As
Publication number | Publication date |
---|---|
KR20120085208A (ko) | 2012-07-31 |
US8937256B2 (en) | 2015-01-20 |
JP2012156161A (ja) | 2012-08-16 |
JP5587804B2 (ja) | 2014-09-10 |
TW201242462A (en) | 2012-10-16 |
KR101596074B1 (ko) | 2016-02-19 |
TWI489919B (zh) | 2015-06-21 |
US20120186857A1 (en) | 2012-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5113114B2 (ja) | 配線基板の製造方法及び配線基板 | |
CN101156238B (zh) | 电子零件连接用突起电极与电子零件安装体的制造方法 | |
WO2006112384A1 (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
JPWO2008047918A1 (ja) | 電子機器のパッケージ構造及びパッケージ製造方法 | |
US9132494B2 (en) | Wiring board and method for manufacturing the same | |
JP2010177520A (ja) | 電子回路モジュールおよびその製造方法 | |
TWI461118B (zh) | 具有電子零件之配線基板及其製造方法 | |
KR20040100949A (ko) | 반도체 패키지의 제조 방법, 및 반도체 장치의 제조 방법 | |
JP4051570B2 (ja) | 半導体装置の製造方法 | |
US7845074B2 (en) | Method for manufacturing electronic parts module | |
CN102612273A (zh) | 电子元件安装用配线基板及其制造方法和具有电子元件的配线基板的制造方法 | |
JP2012182350A (ja) | モジュール部品及びモジュール部品の製造方法 | |
JP2009212160A (ja) | 配線基板およびその製造方法 | |
US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
JP4065264B2 (ja) | 中継基板付き基板及びその製造方法 | |
JP2014195124A (ja) | 部品内蔵配線板の製造方法 | |
JP2005244163A (ja) | 中継基板付き基板及びその製造方法 | |
JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP4514459B2 (ja) | 配線基板およびその製造方法 | |
JP2004172304A (ja) | 配線基板およびその製造方法 | |
JP2005209847A (ja) | 配線基板の製造方法 | |
JP2004119544A (ja) | 配線基板およびその製造方法 | |
JP2007027337A (ja) | 中継基板付き基板及びその製造方法 | |
JP2005191122A (ja) | 配線基板およびその製造方法 | |
JP2005191123A (ja) | 配線基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120725 |