KR20120085208A - 전자부품 실장용 배선기판의 제조방법, 전자부품 실장용 배선기판, 및 전자부품을 가진 배선기판의 제조방법 - Google Patents

전자부품 실장용 배선기판의 제조방법, 전자부품 실장용 배선기판, 및 전자부품을 가진 배선기판의 제조방법 Download PDF

Info

Publication number
KR20120085208A
KR20120085208A KR1020120006557A KR20120006557A KR20120085208A KR 20120085208 A KR20120085208 A KR 20120085208A KR 1020120006557 A KR1020120006557 A KR 1020120006557A KR 20120006557 A KR20120006557 A KR 20120006557A KR 20120085208 A KR20120085208 A KR 20120085208A
Authority
KR
South Korea
Prior art keywords
solder
electronic component
wiring board
mounting
solder bumps
Prior art date
Application number
KR1020120006557A
Other languages
English (en)
Other versions
KR101596074B1 (ko
Inventor
마사히로 이노우에
하지메 사이키
아츠히코 스기모토
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20120085208A publication Critical patent/KR20120085208A/ko
Application granted granted Critical
Publication of KR101596074B1 publication Critical patent/KR101596074B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

(과제) 전자부품과 배선기판을 솔더의 재용융에 의하여 접속하는 경우에 인접하는 솔더들의 접속을 방지할 수 있는 전자부품 실장용 배선기판의 제조방법, 전자부품 실장용 배선기판, 및 전자부품을 가진 배선기판의 제조방법을 제공하는 것.
(해결수단) 칩 실장용 단자패드(17) 상에 솔더와 수지제의 전기 절연재를 함유하는 접합재 페이스트(85)를 배치하고, 접합재 페이스트(85)를 가열하는 것에 의하여 솔더를 용융시킴과 동시에 전기 절연재를 연화시킨다. 그 후 솔더를 고화시켜서 솔더범프(9)를 형성함과 아울러, 전기 절연재를 솔더범프(9)의 표면 및 솔더범프(9) 주위의 적층기판(5)의 표면에서 경화시켜서 전기 절연 표면층(45)을 형성한다. 따라서, 이 구조의 솔더범프(9)를 구비한 실장용 배선기판(1)에 IC칩(3)을 실장하는 경우, 솔더를 재용융시켰을 때 전기 절연 표면층(45)에 의하여, 인접하는 솔더범프(9)들이 접속되기 어렵다는 이점이 있다.

Description

전자부품 실장용 배선기판의 제조방법, 전자부품 실장용 배선기판, 및 전자부품을 가진 배선기판의 제조방법{METHOD FOR MANUFACTURING WIRING BOARD FOR MOUNTING ELECTRONIC COMPONENT, WIRING BOARD FOR MOUNTING ELECTRONIC COMPONENT, AND METHOD FOR MANUFACTURING WIRING BOARD HAVING AN ELECTRONIC COMPONENT}
본 발명은, 예를 들면, 도체층과 수지 절연층이 교호로 적층된 코어리스기판 등의 적층기판의 단자패드에 형성된 솔더범프에 의하여 전자부품이 실장되는 전자부품 실장용 배선기판, 이 전자부품 실장용 배선기판을 제조하는 전자부품 실장용 배선기판의 제조방법, 및 전자부품 실장용 배선기판을 이용하여 전자부품을 가진 배선기판을 제조하는 전자부품을 가진 배선기판의 제조방법에 관한 것이다.
종래, 예를 들면, 반도체소자(예를 들면, IC칩)와 같은 전자부품을, 예를 들면, 반도체 패키지와 같은 배선기판에 실장하는 방법으로서, 배선기판에 형성된 패드와 전자부품에 형성된 패드를, 솔더를 사용하여 접합하는 방법이 널리 알려져 있다.
예를 들면, 반도체 패키지의 패드(단자패드) 상에 솔더범프를 형성함과 아울러, IC칩의 패드(소자패드) 상에도 솔더범프를 형성하고, 이 솔더범프들을 접합하는 것에 의하여, IC칩을 반도체 패키지에 실장하는 플립 칩이라는 기술이 알려져 있다(특허문헌 1 참조).
또한, 근래에는, 솔더 접합에 의한 IC칩의 반도체 패키지에 대한 실장방법으로서, 열경화성 수지 중에 솔더 입자를 혼입한 접합재를 사용하는 방법이 알려져 있다.
이 방법에서는, 솔더범프를 구비한 IC칩의 탑재에 앞서, 반도체 패키지의 단자패드 측에 미리 접합재를 공급하여 두고, IC칩의 탑재 후에 반도체 패키지를 가열하는 것에 의하여, 접합재 중의 솔더 입자를 용융?고화(固化)시켜서 솔더 접합부를 형성함과 아울러, 열경화성 수지를 연화?경화시켜서 수지층을 형성하고 있다. 이것에 의하여, 반도체 패키지의 단자패드와 IC칩의 솔더범프를 솔더 접합에 의하여 도통(導通)시킴과 아울러, 경화된 열경화성 수지에 의하여 솔더 접합부를 덮어서 보강하고 있다(특허문헌 2 참조).
특허문헌 1 : 일본국 특허공개 제2007-227654호 공보 특허문헌 2 : 일본국 특허공개 제2010-161419호 공보
그러나, 상기한 바와 같이, 반도체 패키지의 솔더범프를 IC칩의 솔더범프에 접합하여 전기적으로 접속하는 경우에는, 반도체 패키지의 솔더범프의 솔더를 재(再)용융하는 것에 의하여 반도체 패키지와 IC칩을 접속하지만, 도 12(a)에 나타낸 바와 같이 솔더범프(P1)의 솔더의 부피가 큰 경우나, 도 12(b)에 나타낸 바와 같이 반도체 패키지(P2)와 IC칩(P3)의 범프 피치(솔더범프의 배치 간격) 등에 미소한 엇갈림이 있는 경우에는 인접하는 솔더들이 접속되는 문제가 있었다.
특히, 근래와 같이 정밀한 배선이 요구되어 범프 피치가 작아지는 경향이 있는 경우에는 인접하는 솔더들의 접속이 발생하기 쉬워지는 문제가 있다.
본 발명은, 이러한 문제를 감안하여 이루어진 것이며, 그 목적은 전자부품과 배선기판을 솔더의 재용융에 의하여 접속하는 경우에 인접하는 솔더들의 접속을 방지할 수 있는 전자부품 실장용 배선기판의 제조방법, 전자부품 실장용 배선기판, 및 전자부품을 가진 배선기판의 제조방법을 제공하는 것이다.
(1) 본 발명은, 청구항 1에 기재된 바와 같이, 도체층과 수지 절연층이 교호로 적층되어 이루어지는 적층기판 상의 단자패드에 솔더범프를 형성하고, 이 솔더범프에 의하여 전자부품이 실장되는 전자부품 실장용 배선기판을 제조하는 제조방법에 있어서, 상기 단자패드 상에 솔더와 수지제의 전기 절연재를 함유하는 접합재를 배치하고, 이 접합재를 가열하는 것에 의하여 상기 솔더를 용융시킴과 동시에 상기 전기 절연재를 연화시키고, 그 후 상기 솔더를 고화(固化)시켜서 솔더범프를 형성함과 아울러, 상기 전기 절연재를 상기 솔더범프의 표면 및 이 솔더범프 주위의 상기 적층기판의 표면에서 경화시켜서 전기 절연 표면층을 형성하는 것을 특징으로 한다.
본 발명에서는, 단자패드 상에 솔더와 수지제의 전기 절연재를 함유하는 접합재를 배치하고, 이 접합재를 가열하는 것에 의하여 솔더를 용융시킴과 동시에 전기 절연재를 연화시킨다. 그리고, 그 후 솔더를 고화시켜서 솔더범프를 형성함과 아울러, 전기 절연재를 솔더범프의 표면 및 솔더범프 주위의 적층기판의 표면에서 경화시켜서 전기 절연 표면층을 형성한다.
즉, 본 발명에서는 솔더범프의 주위에 전기 절연 표면층을 형성하므로, 이와 같은 구조의 솔더범프를 구비한 전자부품 실장용 배선기판에 반도체 패키지 등의 전자부품을 실장하는 경우, 솔더를 용융(재용융)시켰을 때 솔더범프의 주위에 전기 절연 표면층이 형성되어 있는 것에 의하여, 인접하는 솔더들이 접속되기 어렵다는 이점이 있다. 특히, 솔더 부피가 큰 경우나 패드 피치가 작은 경우에는 솔더 들의 접속이 발생하기 쉽지만, 본 발명에서는 이와 같은 경우에도 적합하게 솔더들의 접속을 방지할 수 있다는 이점이 있다.
이때, 솔더범프의 주위에는 전기 절연 표면층이 형성되어 있으나, 이 전기 절연 표면층은 주로 솔더범프의 하측(배선기판측)을 덮도록 구성되되, 상부에까지 형성되지 않도록 형성하는 것이 바람직하다. 이것은, 솔더범프의 상부에는 실장되는 전자부품의 단자 등이 접합(및 전기적 접속)되기 때문이다.
또한 전기 절연재로서는, 전자부품을 실장하는 경우, 솔더가 용융(재용융)될 때 전기 절연 표면층이 연화되는 것 또는 연화되지 않는 것을 들 수 있지만, 가령 연화된다고 해도 각 솔더범프가 자신의 표면장력에 의하여 일체화되고 그 주위에 전기 절연재가 존재하는 구성이므로, 마찬가지로 솔더들의 접속을 방지한다는 효과를 얻을 수 있다.
이때, 상기 적층기판으로서는 코어기판을 제거한 코어리스기판을 채용할 수 있다.
상기 전자부품으로서는 반도체소자(예를 들면, IC칩), 콘덴서, 인덕터, 필터, 저항 등을 들 수 있다.
상기 도체층 및 상기 단자패드의 형성 재료로서는 구리, 구리 합금, 니켈, 니켈 합금, 주석, 주석 합금 등을 채용할 수 있다. 이 도체층 및 단자패드는 서브 트랙티브법, 세미 에디티브법, 풀 에디티브법 등의 공지 수법에 따라서 형성할 수 있다. 예를 들면, 구리박의 에칭, 무전해 구리 도금 혹은 전해 구리 도금 등의 수법이 적용된다. 또한 스패터링이나 CVD 등의 수법에 따라서 박막을 형성한 후에 에칭을 실시함에 의해서 도체층이나 단자패드를 형성하거나, 도전성 페이스트 등의 인쇄에 의하여 도체층이나 단자패드를 형성할 수도 있다.
상기 수지 절연층은 절연성, 내열성, 내습성 등을 고려하여 적절하게 선택할 수 있다. 이 수지 절연층을 형성하기 위한 고분자 재료의 적합한 예로서는 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 수지, 폴리이미드 수지 등의 열경화성 수지, 폴리카보네이트 수지, 아크릴 수지, 폴리아세탈 수지, 폴리프로필렌 수지 등의 열가소성 수지 등을 들 수 있다. 그 외에, 상기한 수지와 유리섬유(유리 직포나 유리 부직포) 또는 폴리아미드 섬유 등의 유기 섬유와의 복합재료, 혹은, 연속 다공질 PTFE 등의 3차원 그물망형상 불소계 수지 기재에 에폭시 수지 등의 열경화성 수지를 함침시킨 수지-수지 복합재료 등을 사용하여도 좋다.
상기 접합재 중의 솔더의 재료로서는 90Pb-10Sn, 95Pb-5Sn, 40Pb-60Sn 등의 Pb-Sn계 솔더, Sn-Bi계 솔더, Sn-Sb계 솔더, Sn-Ag계 솔더, Sn-Ag-Cu계 솔더, Au-Ge계 솔더, Au-Sn계 솔더 등의 솔더를 들 수 있다.
상기 접합재 중의 전기 절연재로서는 열경화성 수지를 들 수 있다. 이 열경화성 수지로서는 에폭시 수지를 적절하게 사용할 수 있으며, 에폭시 수지의 종류로서는 비스페놀 A형, 비스페놀 F형, 다관능형(多官能型), 지환식형(脂環式型), 비페닐형 등을 채용할 수 있다. 또한 열경화성 수지로서 에폭시 수지 이외에도 아크릴 수지, 옥세탄 수지, 폴리이미드 수지, 이소시아네이트 수지 등을 사용하여도 좋다.
(2) 본 발명에서는 청구항 2에 기재된 바와 같이, 상기 접합재는 페이스트형상이며, 상기 접합재 중 상기 가열 후의 냉각에 의하여 고체가 되는 성분은 상기 솔더가 50~95중량%, 상기 전기 절연재가 5~50중량%인 구성을 채용할 수 있으며, 더욱 바람직하게는 솔더가 80~90중량%, 수지제의 전기 절연재가 10~20중량%인 구성을 채용할 수 있다.
이 구성에 의하여, 용이하게 솔더의 주위를 전기 절연재로 덮는 구조로 할 수 있다.
이때, 상기 접합재로서는 열경화성 수지 등의 수지에 솔더(솔더 입자 등)를 함유시킨 페이스트형상의 것을 채용할 수 있다. 또한, 이 접합재 중에는 수지나 솔더 이외에 각종 성분을 함유하고 있어도 좋다. 예를 들면, 수지로서 열경화성 수지를 사용하는 경우에는 열경화성 수지 및 솔더 이외에 열경화성 수지의 경화제, 솔더의 산화막을 제거하는 활성작용을 부여하는 활성제, 페이스트의 요변성(thixotropy)을 조정하는 요변제, 그 외의 첨가제가 첨가되어 있는 것을 채용할 수 있다. 이것들의 배합량은 접합재에 함유되는 솔더의 함유량, 솔더의 입경 및 접합 대상의 산화 진행 정도 등에 따라서 적절하게 조정된다.
상기 열경화성 수지로서는 상기와 같이 에폭시 수지가 적합하게 사용되며, 에폭시 수지의 종류로서는 비스페놀 A형, 비스페놀 F형, 다관능형, 지환식형, 비페닐형 등을 채용할 수 있다.
상기 경화제로서는 사용되는 열경화성 수지에 대응한 종류의 것이 선정되며, 열경화성 수지가 에폭시 수지인 경우에는 이미다졸류, 산무수물(酸無水物類)류, 아민류, 하이드라자이드류, 마이크로 캅셀형 경화제 등이 선정된다. 상기 활성제로서는 무기 할로겐화물, 아민, 유기산 등, 일반적인 크림 솔더에 사용되는 것을 채용할 수 있다. 상기 요변제로서는 일반적으로 전자 재료용 접착제에 사용되는 무기계 미세분말이 배합된다.
또한 첨가제로서 실란 커플링제, 유기용제(有機溶劑), 가요재(可撓材), 안료, 촉매 등이 필요에 따라서 배합된다. 실란 커플링제는 밀착성을 향상시키는 목적으로 배합되며, 유기용제는 접합재의 점도를 조정하기 위해서 사용된다.
(3) 본 발명에서는 청구항 3에 기재된 바와 같이, 전기 절연재는 열경화성 수지로 이루어지며, 그 유리전이온도(glass transition temperature)가 솔더의 융점 이하인 재료를 채용할 수 있다.
이것에 의해서, 가열에 의하여 솔더가 용융되기 전에 열경화성 수지를 연화 시킬 수 있다. 따라서, 연화된 열경화성 수지의 사이에서 솔더를 용융시켜서 솔더범프를 형성함과 아울러, 그 주위에 전기 절연 표면층을 적합하게 형성할 수 있다.
상기 열경화성 수지로서는 에폭시 수지가 적합하며, 그 이외에 아크릴 수지, 옥세탄 수지, 폴리이미드 수지, 이소시아네이트 수지 등을 채용할 수 있다.
상기 유리전이점으로서는 80~220℃의 범위를 들 수 있고, 솔더의 융점으로서는 120~230℃의 범위를 들 수 있다.
(4) 본 발명은 청구항 4에 기재된 바와 같이, 도체층과 수지 절연층이 교호로 적층되어 이루어지는 적층기판과, 이 적층기판 상에 형성된 단자패드와, 이 단자패드 상에 형성된 솔더범프를 구비하고, 이 솔더범프에 의하여 전자부품이 실장되는 전자부품 실장용 배선기판에 있어서, 상기 솔더범프에는 솔더범프의 표면에서부터 솔더범프 주위의 상기 적층기판의 표면에 걸쳐서 전기 절연재로 이루어지는 전기 절연 표면층이 형성되어 있는 것을 특징으로 한다.
본 발명에서는 솔더범프의 주위에 전기 절연 표면층이 형성되어 있으므로, 이와 같은 구조의 솔더범프를 구비한 전자부품 실장용 배선기판에 반도체 패키지 등의 전자부품을 실장하는 경우, 솔더를 용융시켰을 때 솔더범프의 주위에 형성된 전기 절연 표면층에 의하여, 인접하는 솔더들이 접속하기 어렵다는 이점이 있다. 특히, 솔더의 부피가 큰 경우나 패드 피치가 작은 경우에는 솔더들의 접속이 발생하기 쉽지만, 이와 같은 경우에도 적합하게 솔더들의 접속을 방지할 수 있는 이점이 있다.
(5) 본 발명은, 청구항 5에 기재된 바와 같이, 상기 청구항 4에 기재된 전자부품 실장용 배선기판을 이용하여 전자부품을 가진 배선기판을 제조하는 제조방법으로서, 상기 전자부품 실장용 배선기판의 솔더범프에 전자부품의 단자를 접촉 또는 근접시킨 상태에서 가열하는 것에 의하여 상기 솔더범프를 용융시키고, 그 후 냉각하는 것에 의해서 고화된 솔더범프와 상기 전자부품의 단자를 접합하여, 해당 전자부품을 상기 전자부품 실장용 배선기판에 실장하는 것을 특징으로 한다.
본 발명에서는 전자부품 실장용 배선기판의 주위가 전기 절연 표면층에 의하여 덮인 솔더범프에 전자부품의 단자를 접촉 또는 근접시킨 상태에서 가열한다. 이것에 의하여 솔더범프가 용융되므로 용융된 솔더가 전자부품의 단자와 접합된다. 상기 솔더의 용융시에는 솔더범프의 주위에 전기 절연 표면층이 존재하는 것에 의하여 인접하는 솔더들의 접속을 방지할 수 있다.
또한 상기 전자부품의 단자로서는 전자부품의 단자패드 또는 단자패드 상에 형성된 솔더범프를 들 수 있다.
도 1(a)는 전자부품 실장용 배선기판을 두께방향으로 파단한 개략 구성을 나타내는 단면도, 도 1(b)는 전자부품을 가진 배선기판을 두께방향으로 파단한 개략 구성을 나타내는 단면도
도 2(a)는 전자부품 실장용 배선기판의 제 1 주면(主面) 측을 나타내는 평면도, 도 2(b)는 전자부품 실장용 배선기판의 제 2 주면 측을 나타내는 평면도
도 3(a)는 적층기판의 종단면(縱斷面, 제 1 주면에 수직인 단면)의 일부를 확대하여 나타내는 단면도, 도 3(b)는 솔더범프의 주변을 확대하여 나타내는 단면도
도 4(a)~도 4(e)는 전자부품 실장용 배선기판의 제조방법의 순서를, 각 부재를 두께방향으로 파단하여 나타내는 설명도
도 5(a)~도 5(c)는 전자부품 실장용 배선기판의 제조방법의 순서를, 각 부재를 두께방향으로 파단하여 나타내는 설명도
도 6(a), 도 6(b)는 전자부품 실장용 배선기판의 제조방법의 순서를, 각 부재를 두께방향으로 파단하여 나타내는 설명도
도 7(a), 도 7(b)는 전자부품 실장용 배선기판의 제조방법의 순서를, 각 부재를 두께방향으로 파단하여 나타내는 설명도
도 8(a)~도 8(d)는 솔더범프를 형성할 때의 순서를, 전자부품 실장용 배선기판을 두께방향으로 파단하여 나타내는 설명도
도 9(a), 도 9(b)는 전자부품을 가진 배선기판의 제조방법을, 그 배선기판을 두께방향으로 파단하여 나타내는 설명도
도 10은 다른 전자부품 실장용 배선기판의 제조방법을, 그 배선기판을 두께방향으로 파단하여 나타내는 설명도
도 11은 다른 전자부품을 가진 배선기판의 제조방법을, 그 배선기판을 두께방향으로 파단하여 나타내는 설명도
도 12는 종래 기술의 설명도
이하, 본 발명이 적용되는 실시예에 대해서 도면을 이용하여 설명한다.
＜실시예＞
여기에서는, 코어리스기판의 일측의 주면(主面)에 IC칩 등을 실장하기 위한 전자부품 실장용 배선기판과, IC칩 등을 실장한 전자부품을 가진 배선기판을 예로 들어 설명한다.
a) 우선, 본 실시예의 전자부품 실장용 배선기판 및 전자부품을 가진 배선기판의 구성에 대해서 도 1 ~ 도 3에 의거하여 설명한다.
도 1(a)에 나타낸 바와 같이, 본 실시예의 전자부품 실장용 배선기판(1)(이하, 간단히 '실장용 배선기판'이라 한다)은 IC칩(3)을 실장하기 위한 반도체 패키지이며, 이 실장용 배선기판(1)은 주로 코어기판을 포함하지 않고 형성된 코어리스기판(적층기판)(5)을 구비하고 있다.
상기 적층기판(5)의 일측의 주면 측(제 1 주면 측：도 1에서의 상측), 즉 IC칩(3)이 실장되는 측에는 IC칩(3)의 실장영역(7){도 2(a) 참조} 내에 다수의 솔더범프(9)가 형성되며, 또한 실장영역(7)의 주위에는 다수의 칩 콘덴서(CP)(11)가 실장됨과 아울러, 적층기판(5)의 휘어짐을 교정하기 위해서 보강판(스티프너)(13)이 접합되어 있다.
또한 도 1(b)에 나타낸 바와 같이, IC칩(3)이 실장된 실장용 배선기판(1)을 전자부품을 가진 배선기판(15)이라고 한다.
이하, 각 구성에 대하여 상세하게 설명한다.
도 2(a)에 나타낸 바와 같이, 적층기판(5)의 제 1 주면 측에는 그 중앙에 대략 정사각형의 실장영역(7)이 형성되어 있으며, 이 실장영역(7)에는 IC칩(3)을 적층기판(5)에 접합하기 위한 솔더범프(9)가 형성되는 칩 실장용 단자패드(17)가 어레이형상으로 복수 형성되어 있다.
또한, 상기 제 1 주면 측에는 실장영역(7)의 주위(사방)에 각 가장자리를 따라 다수의 칩 콘덴서(11)가 실장되어 있다.
또한, 상기 제 1 주면 측에는 IC칩(3)의 실장영역(7) 및 칩 콘덴서(11)의 직사각형의 실장영역(19) 이외의 부분를 덮도록 스티프너(13)가 접합되어 있다.
한편, 도 2(b)에 나타낸 바와 같이, 적층기판(5)의 이면측(제 2 주면 측)에는 도시하지 않은 마더보드{모기판(母基板)}를 접합하기 위한 LGA(랜드 그리드 어레이)가 형성되는 모기판용 단자패드(21)가 어레이형상으로 복수 형성되어 있다.
또한, 도 3(a)에 실장용 배선기판(1)의 일부를 확대하여 나타낸 바와 같이, 상기 적층기판(5)은 같은 수지 절연 재료(전기 절연재)를 주체로 한 복수 층(예를 들면, 4층)의 수지 절연층(25,27,29,31)과, 구리로 이루어지는 도체층(33)을 교호로 적층한 배선 적층부(35)를 가지고 있다.
상기 수지 절연층(25,27,29,31)은 광경화성을 부여하지 않은 수지 절연 재료, 구체적으로는 열경화성 에폭시 수지의 경화체를 주체로 한 빌드업재를 사용하여 형성되어 있다.
이 수지 절연층(25,27,29,31)에는 각각 비아 홀(37) 및 비아 도체(39)가 형성되어 있다. 비아 도체(39)는 제 1 주면 측이 확대되는 테이퍼형상을 가지며, 도체층(33), 칩 실장용 단자패드(17), 모기판용 단자패드(21)를 서로 전기적으로 접속하고 있다.
배선 적층부(35)의 제 1 주면 측에 있어서, 최외층의 수지 절연층(31)에는 복수의 표면 개구부(41)가 형성됨과 아울러, 표면 개구부(41) 내에는 수지 절연층(31)의 외측 표면보다도 낮게 되도록 칩 실장용 단자패드(17)가 형성되어 있다. 또한, 칩 실장용 단자패드(17)는 주체인 구리층의 상면만을 구리 이외의 도금층(니켈-금 도금)(43)으로 덮은 구조를 가지고 있다.
그리고, 상기 칩 실장용 단자패드(17) 상에는 표면 개구부(41)를 메우면서 상측(도 3에서의 상측)으로 돌출되는 대략 구형상의 솔더범프(9)가 형성되어 있다.
특히 본 실시예에서는, 도 3(b)에 주요부를 확대하여 나타낸 바와 같이, 솔더범프(9)의 하반부의 표면에서부터 솔더범프(9) 주위의 배선 적층부(35) 표면을 덮도록 전기 절연 표면층(45)이 형성되어 있다. 이 전기 절연 표면층(45)은 전기 절연재인 열경화성 수지(예를 들면, 에폭시 수지)로 이루어지는 층이다.
즉, 각 솔더범프(9)의 하반부는 전기 절연 표면층(45)에 의하여 덮여 있으며, 각각의 솔더범프(9)의 전기 절연 표면층(45)은 솔더가 재용융된 경우에도 솔더들이 접속되지 않도록 소정의 간격을 두고 배치되어 있다.
또한 열경화성 수지로서, 그 유리전이온도(glass transition temperature)가 솔더의 융점 이하인 재료를 사용하고 있다. 예를 들면, 유리전이점으로서는 80~220℃의 범위 중 예를 들면, 95℃인 것을 사용하고, 솔더의 융점으로서는 120~230℃의 범위 중 예를 들면, 139℃의 Sn-Bi계 솔더를 사용하고 있다. 단, 상기 열경화성 수지는 한번 연화된 후에 경화되면 솔더가 재용융되는 온도가 되어도 다시 연화되는 일이 없다.
상기 도면 3(a)로 돌아와서, 상기 적층기판(5)의 제 1 주면 측에는 칩 콘덴서(11)가 접합되는 콘덴서용 단자패드(47)가 형성되어 있으며, 이 콘덴서용 단자패드(47)는 구리층을 주체로 하여 구성되어 있다. 또한 콘덴서용 단자패드(47)는 주체인 구리층의 상면 및 측면을 구리 이외의 도금층(니켈-금 도금)(49)으로 덮은 구조를 가지고 있다.
한편, 상기 배선 적층부(35)의 이면측(제 2 주면 측)에 있어서, 최외층의 수지 절연층(25)에는 복수의 이면측 개구부(51)가 형성됨과 아울러, 이 이면측 개구부(51)들에 대응하여 모기판용 단자패드(21)가 배치되어 있다. 구체적으로는, 모기판용 단자패드(21)는 이면측 개구부(51) 내에 위치하는 하단 금속 도체부(53)와, 이 하단 금속 도체부(53) 및 그 주위를 덮는 상단 금속 도체부(55)의 2단 구조를 가지고 있다. 또한 모기판용 단자패드(21)는 주체인 구리층의 상면 및 측면을 구리 이외의 도금층(니켈-금 도금)(57)으로 덮은 구조를 가지고 있다.
b) 이어서, 본 실시예의 실장용 배선기판(1)의 제조방법으로 대해서 도 4~도 8에 의거하여 설명한다.
＜적층기판 제조공정＞
우선, 충분한 강도를 가지는 지지기판(유리 에폭시기판 등)(65)을 준비하고, 이 지지기판(65) 상에 수지 절연층(25,27,29,31) 및 도체층(33)을 빌드업하여 배선 적층부(35)를 형성한다.
상세하게는 도 4(a)에 나타낸 바와 같이, 지지기판(65) 상에 에폭시 수지로 이루어지는 시트형상의 절연 수지 기재(基材)를 붙여서 하지(下地) 수지 절연층(67)을 형성하는 것에 의하여 기재(69)를 제작한다.
이어서, 도 4(b)에 나타낸 바와 같이, 기재(69)의 상면에 적층 금속 시트체(71)를 배치한다. 이 적층 금속 시트체(71)는 2매의 구리박(73,75)을 박리 가능하게 밀착시킨 것이다.
이어서, 도 4(c)에 나타낸 바와 같이, 적층 금속 시트체(71)의 상면에 하단 금속 도체부(53)를 형성하기 위하여, 하단 금속 도체부(53)의 형상에 대응한 도금 레지스터(77)를 형성한다. 구체적으로는, 적층 금속 시트체(71)의 상면에 도금 레지스터(77) 형성용 드라이 필름을 적층하고, 이 드라이 필름에 대해서 노광 및 현상을 실시하여 도금 레지스터(77)를 형성한다.
이어서, 도 4(d)에 나타낸 바와 같이, 도금 레지스터(77)를 형성한 상태에서 선택적으로 전해 구리 도금을 실시하여 적층 금속 시트체(71) 상에 하단 금속 도체부(53)을 형성한 후, 도금 레지스터(77)를 박리한다.
이어서, 도 4(e)에 나타낸 바와 같이, 하단 금속 도체부(53)가 형성된 적층 금속 시트체(71)를 덮어씌우도록 시트형상의 수지 절연층(25)을 배치하고, 이 수지 절연층(25)을 하단 금속 도체부(53) 및 적층 금속 시트체(71)에 밀착시킨다.
이어서, 도 5(a)에 나타낸 바와 같이, 예를 들면, 엑시머 레이저나 UV 레이저 또는 CO2 레이저 등을 사용한 레이저 가공에 의하여, 수지 절연층(25)의 소정의 위치{하단 금속 도체부(53)의 상부}에 비아 홀(37)을 형성한다. 이어서, 과망간산 칼륨 용액 등의 에칭 용액이나 O2 플라스마를 사용하여 비아 홀(37) 내의 스미어를 제거한다.
이어서, 도 5(b)에 나타낸 바와 같이, 종래의 공지 수법에 따라서 무전해 구리 도금 및 전해 구리 도금을 실시함에 의해서 각 비아 홀(37) 내에 비아 도체(39)를 형성한다. 또한, 종래의 공지 수법(예를 들면, 세미 애디티브법)에 따라서 에칭을 실시함에 의해서 수지 절연층(25) 상에 도체층(33)을 패턴 형성한다.
이어서, 도 5(c)에 나타낸 바와 같이, 다른 수지 절연층(27,29,31) 및 도체층(33)에 대해서도 상기한 수지 절연층(25) 및 도체층(33)과 같은 수법에 따라서 순차적으로 형성한다. 그리고, 최외층의 수지 절연층(31)에 대해서 레이저가공에 의하여 복수의 표면 개구부(41)를 형성한다. 이어서, 과망간산 칼륨 용액이나 O2 플라스마를 사용하여 각 표면 개구부(41) 내의 스미어를 제거한다.
이어서, 수지 절연층(31)의 상면에 무전해 구리 도금을 실시하여, 수지 절연층(31)의 표면 개구부(41)의 내부 및 수지 절연층(31)의 표면을 덮는 전면 도금층(도시생략)을 형성한다. 그리고, 배선 적층부(35)의 상면에, 콘덴서용 단자패드(47)의 대응 개소에 개구부를 가지는 상기한 바와 같은 도금 레지스터(도시생략)를 형성한다.
그 후, 도금 레지스터를 형성한 기판 표면에 선택적으로 패턴 도금을 실시함에 의해서, 도 6(a)에 나타낸 바와 같이 복수의 표면 개구부(41) 중 일부의 내부에 비아 도체(39)를 형성함과 아울러, 이 비아 도체(39)의 상부에 콘덴서용 단자패드(47)를 형성한다. 그 후, 세미 애디티브법으로 패터닝함에 의해서 비아 도체(39) 및 콘덴서용 단자패드(47)를 남기면서 상기 전면 도금층을 제거한다.
이어서, 배선 적층부(35)를 다이싱 장치(도시생략)에 의하여 화살표 부분에서 절단하여 배선 적층부(35)의 주위 부분을 제거한다.
이어서, 도 6(b)에 나타낸 바와 같이, 적층 금속 시트체(71)의 1쌍의 구리박(73,75)을 그 계면에서 박리하는 것에 의하여, 배선 적층부(35)로부터 기재(69)를 제거하여 구리박(73)을 노출시킨다.
이어서, 도 7(a)에 나타낸 바와 같이, 배선 적층부(35)의 이면측(제 2 주면 측)에 있어서, 하단 금속 도체부(53)를 남기면서 구리박(73)을 부분적으로 에칭 제거함에 의해서 상단 금속 도체부(55)를 형성한다.
이어서, 도 7(b)에 나타낸 바와 같이, 칩 실장용 단자패드(17), 콘덴서용 단자패드(47), 모기판용 단자패드(21)의 표면에 대하여 무전해 니켈 도금, 무전해 금 도금을 순차차적으로 실시함에 의해서 니켈-금 도금층(43,49,57)을 형성하여 적층기판(5)을 완성한다.
＜솔더범프 형성공정＞
여기에서는, 칩 실장용 단자패드(17) 상에 솔더범프(9)를 형성하는 방법에 대하여 설명한다.
우선, 도 8(a)에 주요부를 확대하여 나타낸 바와 같이, 상기한 제조방법에 따라서 제조된 적층기판(5) 상에 솔더 인쇄용 마스크(81)를 배치한다. 이 솔더 인쇄용 마스크(81)에는 칩 실장용 단자패드(17)에 대응하는 위치에 칩 실장용 단자패드(17)의 평면형상과 같은 형상의 개구부(83)가 형성되어 있다.
이어서, 도 8(b)에 나타낸 바와 같이, 솔더 인쇄용 마스크(81)와 인쇄용 재료인 페이스트형상의 접합재(85)(접합용 페이스트)를 사용하여 주지의 인쇄를 실시함에 의해서, 접합체 페이스트(85)를 솔더 인쇄용 마스크(81)의 개구부(83)에 충전한다.
여기에서, 접합용 페이스트(85)에 대하여 설명한다.
본 실시예에서 사용하는 접합용 페이스트(85)에는 솔더 및 열경화성 수지 이외에 페이스트화하기 위한 성분 등의 각종 성분(예를 들면, 유기용제, 첨가제)이 함유되어 있다. 여기에서는 접합용 페이스트의 조성으로서, 예를 들면, Sn-Bi계 솔더 85중량%, 열경화성 수지인 예를 들면, 에폭시 수지 10중량%, 그 외의 성분 5중량%를 채용할 수 있다.
이것들 중, 접합 후의 고체 성분(즉, 솔더와 열경화성 수지)에 있어서, 솔더와 열경화성 수지의 비율은, 솔더가 50~95중량%의 범위 내인 예를 들면, 85중량%, 열경화성 수지가 5~50중량%의 범위 내인 예를 들면, 15중량%이다.
이어서, 도 8(c)에 나타낸 바와 같이, 솔더 인쇄용 마스크(81)를 적층기판(5)으로부터 박리한다. 이것에 의하여 칩 실장용 단자패드(17) 상에 접합용 페이스트(85)가 층형상으로 배치된 상태가 된다.
이어서, 도 8(d)에 나타낸 바와 같이, 접합용 페이스트(85)를 가열하고, 그 후 냉각하는 것에 의하여 솔더범프(9) 및 전기 절연 표면층(45)을 형성한다.
자세한 것은, 예를 들면, 140~230℃의 범위의 가열 온도, 5~300초의 범위의 가열 시간에 의거하여 설정된 가열 프로필이 적용된다. 여기에서는, 예를 들면, 180℃의 가열 온도, 180초의 가열 시간이 설정된다. 또한 이 가열 온도는 상기한 솔더의 용융 온도 및 열경화성 수지의 유리전이온도보다도 높게 되도록 설정되어 있다.
따라서, 본 실시예에서는, 접합용 페이스트(85) 중의 에폭시 수지는 그 유리전이점 이상의 온도(예를 들면, 120℃)로 가열되면 연화된다.
그 후, 솔더가 용융되는 온도(예를 들면, 140℃)로 더욱 가열되면, 연화된 에폭시 수지 중에서 솔더가 용융되어 일체화되고, 이 솔더가 솔더범프(9)의 형상이 된다. 이와 함께, 솔더범프(9)의 하반부의 표면이 에폭시 수지에 의하여 덮여진다. 그리고, 온도가 더욱 상승하면 그 상태에서 에폭시 수지가 경화되어 전기 절연 표면층(45)이 된다.
그 후, 온도가 상온으로 내려가면, 솔더가 고화되어 솔더범프(9)의 하반부의 표면이 전기 절연 표면층(45)에 의하여 덮여진 접합 구조를 얻을 수 있다.
또한, 그 후 칩 콘덴서(11)의 실장이나 스테인리스제 스티프너(13)의 접합이 이루어져서 본 실시예의 실장용 배선기판(1)이 완성된다.
c) 이어서, 실장용 배선기판(1)에 IC칩(3)을 실장하여 전자부품을 가진 배선기판(1)을 제조하는 방법에 대해서 도 9에 의거하여 설명한다.
도 9(a)에 나타낸 바와 같이, 여기에서는 일측의 면에 다수의 솔더범프(91)를 구비한 IC칩(3)을 실장용 배선기판(1)에 실장하는 방법(플립 칩)에 대하여 설명한다.
상기 IC칩(3)에는 실장용 배선기판(1)의 솔더범프(9)의 배치와 같은 배치로 솔더범프(91)가 형성되어 있다. 또한 IC칩(3)의 솔더범프(91)의 솔더는 실장용 배선기판의 솔더범프(9)보다 융점이 높은 솔더가 사용되어 있다.
그리고, 도 9에 나타낸 바와 같이, 실장용 배선기판(1)의 상측으로부터 IC칩(3)을 접근시킨다. 상세하게는 실장용 배선기판(1)의 솔더범프(9)와 IC칩(3)의 솔더범프(91)의 선단들을 근접 또는 접촉시킨다.
이 상태에서 예를 들면, 140℃로 가열하여 실장용 배선기판(1)의 솔더범프(9)만을 재용융시킨다. 이때, 전기 절연 표면층(45)은 경화된 후의 구조이므로 솔더범프(9)가 재용융되어도 연화되지 않는다.
상기 솔더범프(9)의 재용융에 의하여 도 9(b)에 나타낸 바와 같이, 솔더범프(9)를 구성하는 솔더가 표면장력에 의하여 IC칩(3)의 솔더범프(91)의 주위를 감싸도록 해서 벌어져서 솔더범프(91)와 일체화된다.
그 후, 냉각함 것에 의하여 서로 마주보는 솔더범프(9,91)들이 일체가 된 단일한 솔더범프(93)가 형성되고, 이와 같은 솔더범프(93)에 의하여 실장용 배선기판(1)에 IC칩(3)이 접합된다.
d) 이와 같이 본 실시예에서는 칩 실장용 단자패드(17) 상에 솔더와 수지제의 전기 절연재를 함유하는 접합재 페이스트(85)를 배치하고, 이 접합재 페이스트(85)를 가열하는 것에 의하여 솔더를 용융시킴과 동시에 전기 절연재를 연화시킨다. 그 후, 솔더를 고화시켜서 솔더범프(9)를 형성함과 아울러, 전기 절연재를 솔더범프(9)의 표면 및 솔더범프(9)의 주위의 적층기판(5)의 표면에서 경화시켜서 전기 절연 표면층(45)을 형성하고 있다.
즉, 본 실시예에서는 솔더범프(9)의 주위에 전기 절연 표면층(45)을 형성하므로, 이와 같은 구조의 솔더범프(9)를 구비한 실장용 배선기판(1)에 IC칩(3)을 실장하는 경우, 솔더를 재용융시켰을 때 솔더범프(9)의 주위에 전기 절연 표면층(45)이 형성되어 있는 것에 의하여, 인접하는 솔더범프(9)들이 접속하기 어렵다는 이점이 있다.
특히, 솔더 부피가 큰 경우나 패드 피치가 작은 경우에는 솔더들의 접속이 발생하기 쉽지만, 본 실시예에서는 이와 같은 경우에도 적합하게 솔더들의 접속을 방지할 수 있다는 이점이 있다.
또한, 본 실시에서는 솔더범프(9)의 하반부의 표면에 전기 절연 표면층(45)이 형성되어 있으므로, 솔더를 재용융하여 접합할 때에 전기 절연 표면층(45)이 방해가 되지 않아 적합하게 IC칩(3)을 실장할 수 있다는 효과가 있다. 또한 스티프너(13)를 접합한 적층기판(5)은 적층기판(5)의 휘어짐이 교정되어 있으므로 솔더의 재용융시에 솔더들이 접속되는 것을 효과적으로 방지할 수 있다.
또한, 본 실시예에서는 접합재 페이스트(85)로서, 그 고체가 되는 성분으로서 솔더가 50~95중량%, 전기 절연재가 5~50중량%인 구성을 채용하므로 용이하게 솔더범프의 주위를 전기 절연재로 덮는 구조로 할 수 있다.
또한 본 발명은 상기 실시예로 한정되는 것이 아니며, 본 발명의 기술적 범위에 속하는 한 여러 가지의 형태를 취할 수 있다.
<1> 예를 들면, 전자부품 실장용 배선기판의 표면에 솔더 레지스트가 있는 경우 혹은 없는 경우에도 본 발명을 채용할 수 있다. 구체적으로는 도 10에 나타낸 바와 같이 적층기판을 구성하는 수지 절연층(101)의 표면에 볼록한 형상의 단자패드(103)를 형성함과 아울러, 단자패드(103)의 표면에 솔더범프(105)를 형성하고, 또한 솔더범프(105)의 하반부를 덮도록 전기 절연 표면층(107)을 형성하여도 좋다. 또한 이 경우에는 단자패드(103)의 상면과 측면으로 이루어지는 모든 표면이 솔더범프(105)와 접합되므로, 후에 실장하는 전자부품과의 접속 신뢰성이 높다는 이점이 있다.
<2>) 상기 실시예에서는 IC칩의 플립 칩 실장에 대하여 설명하였으나, 본 발명은 도 11에 나타낸 바와 같이 실장하는 전자부품(111)(예를 들면, IC칩)에 솔더범프가 형성되어 있지 않은 경우에는, 전자부품(111)의 표면에 형성된 패드(113) 등에 전자부품 실장용 배선기판(115) 측의 전기 절연 표면층(117)을 구비한 솔더범프(119)를 직접 접합하여도 좋다.
<3> 상기 실시예에서는 전자부품 실장용 배선기판의 솔더범프만을 재용융시켜서 IC칩과 접합하는 방법에 대하여 설명하였지만, 전자부품 실장용 배선기판의 솔더범프와 IC칩의 솔더범프 양쪽 모두를 재용융시켜서 일체화함에 의해서 IC칩과 접합하는 방법을 채용하여도 좋다.
<4> 상기 실시예에서는 스테인리스제의 스티프너를 구비한 배선기판에 대하여 설명하였지만, 스티프너에 대해서는 적층기판의 열팽창률이나 요구되는 강성을 감안하여 재질을 결정하면 좋으며, 예를 들면, 강성이 높은 금속재료나 세라믹 재료를 사용하여 형성하는 것이 바람직하고, 또한 수지 재료나 수지 재료 중에 무기 재료를 함유시킨 복합재료에 의하여 형성되는 것이어도 좋다.
<5> 상기 실시예에서는 CP나 스티프너를 구비한 배선기판에 대하여 설명하였으나, 본 발명은 CP나 스티프너를 구비하지 않은 배선기판에도 적용할 수 있다.
<6> 또한 본 발명자 등의 연구에 따르면, 상기 접합재의 성분의 수치 범위 중 솔더의 하한값(솔더가 50중량%, 전기 절연재가 50중량%) 및 상한값(솔더가 95중량%, 전기 절연재가 5중량%)인 경우에도 상기 실시예와 같은 효과가 있었다.
1,115 - 전자부품 실장용 배선기판 3 - IC칩
5 - 적층기판 9,91,93,105,119 - 솔더범프
15 - 전자부품을 가진 배선기판 17 - 칩 실장용 단자패드
45, 107 - 전기 절연 표면층 85 - 접합용 페이스트

Claims (5)

  1. 도체층과 수지 절연층이 교호로 적층되어 이루어지는 적층기판 상의 단자패드에 솔더범프를 형성하고, 이 솔더범프에 의하여 전자부품이 실장되는 전자부품 실장용 배선기판을 제조하는 제조방법에 있어서,
    상기 단자패드 상에 솔더와 수지제의 전기 절연재를 함유하는 접합재를 배치하고, 이 접합재를 가열하는 것에 의하여 상기 솔더를 용융시킴과 동시에 상기 전기 절연재를 연화시키고,
    그 후 상기 솔더를 고화시켜서 솔더범프를 형성함과 아울러, 상기 전기 절연재를 상기 솔더범프의 표면 및 이 솔더범프 주위의 상기 적층기판의 표면에서 경화시켜서 전기 절연 표면층을 형성하는 것을 특징으로 하는 전자부품 실장용 배선기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 접합재는 페이스트상이며, 상기 접합재 중 상기 가열 후의 냉각에 의하여 고체가 되는 성분은, 상기 솔더가 50~95중량%, 상기 전기 절연재가 5~50중량%인 것을 특징으로 하는 전자부품 실장용 배선기판의 제조방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 전기 절연재는 열경화성 수지로 이루어지며, 그 유리전이온도(glass transition temperature)가 상기 솔더의 융점 이하인 것을 특징으로 하는 전자부품 실장용 배선기판의 제조방법.
  4. 도체층과 수지 절연층이 교호로 적층되어 이루어지는 적층기판과, 이 적층기판 상에 형성된 단자패드와, 이 단자패드상에 형성된 솔더범프를 구비하며, 이 솔더범프에 의하여 전자부품이 실장되는 전자부품 실장용 배선기판에 있어서,
    상기 솔더범프에는 솔더범프의 표면에서부터 솔더범프 주위의 상기 적층기판의 표면에 걸쳐서 전기 절연재로 이루어지는 전기 절연 표면층이 형성되어 있는 것을 특징으로 하는 전자부품 실장용 배선기판.
  5. 상기 청구항 4에 기재된 전자부품 실장용 배선기판을 이용하여 전자부품을 가진 배선기판을 제조하는 제조방법으로서,
    상기 전자부품 실장용 배선기판의 솔더범프에 전자부품의 단자를 접촉 또는 근접시킨 상태에서 가열하는 것에 의하여 상기 솔더범프를 용융시키고, 그 후 냉각함에 의해서 고화된 솔더범프와 상기 전자부품의 단자를 접합하여, 사익 전자부품을 상기 전자부품 실장용 배선기판에 실장하는 것을 특징으로 하는 전자부품을 가진 배선기판의 제조방법.
KR1020120006557A 2011-01-21 2012-01-20 전자부품 실장용 배선기판의 제조방법, 전자부품 실장용 배선기판, 및 전자부품을 가진 배선기판의 제조방법 KR101596074B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-011293 2011-01-21
JP2011011293A JP5587804B2 (ja) 2011-01-21 2011-01-21 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法

Publications (2)

Publication Number Publication Date
KR20120085208A true KR20120085208A (ko) 2012-07-31
KR101596074B1 KR101596074B1 (ko) 2016-02-19

Family

ID=46529324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120006557A KR101596074B1 (ko) 2011-01-21 2012-01-20 전자부품 실장용 배선기판의 제조방법, 전자부품 실장용 배선기판, 및 전자부품을 가진 배선기판의 제조방법

Country Status (5)

Country Link
US (1) US8937256B2 (ko)
JP (1) JP5587804B2 (ko)
KR (1) KR101596074B1 (ko)
CN (1) CN102612273A (ko)
TW (1) TWI489919B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6623513B2 (ja) * 2013-12-03 2019-12-25 東洋インキＳｃホールディングス株式会社 電子素子およびシート材
US20150373845A1 (en) * 2014-06-24 2015-12-24 Panasonic Intellectual Property Management Co., Ltd. Electronic component mounting structure and method of manufacturing electronic component mounting structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004002792A (ja) * 2002-04-12 2004-01-08 Toto Kasei Co Ltd エポキシ粉体塗料組成物
WO2006098268A1 (ja) * 2005-03-16 2006-09-21 Matsushita Electric Industrial Co., Ltd. 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
JP2007227654A (ja) 2006-02-23 2007-09-06 Ngk Spark Plug Co Ltd 配線基板
JP2008182279A (ja) * 1998-08-10 2008-08-07 Fujitsu Ltd ハンダバンプの形成方法および電子部品の製造方法
JP2010161419A (ja) 2010-04-19 2010-07-22 Sony Corp 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103928A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd 基板及びハンダボールの形成方法及びその実装構造
JP2006173460A (ja) * 2004-12-17 2006-06-29 Renesas Technology Corp 半導体装置の製造方法
CN101156236B (zh) 2005-04-06 2011-11-16 松下电器产业株式会社 倒装片安装方法及凸块形成方法
US7611040B2 (en) 2005-05-24 2009-11-03 Panasonic Corporation Method for forming solder bump and method for mounting semiconductor device using a solder powder resin composition
US7183985B2 (en) * 2005-07-08 2007-02-27 Universal Scientific Industrial Co., Ltd. Planar inverted-F antenna
JP4676907B2 (ja) * 2006-03-10 2011-04-27 アルプス電気株式会社 半田接着剤および半田接着剤を用いた電子部品実装構造
KR100771467B1 (ko) * 2006-10-30 2007-10-30 삼성전기주식회사 회로기판 및 그 제조방법
KR100867148B1 (ko) * 2007-09-28 2008-11-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5204241B2 (ja) 2008-10-27 2013-06-05 パナソニック株式会社 半導体の実装構造体およびその製造方法
JP5249132B2 (ja) * 2009-06-03 2013-07-31 新光電気工業株式会社 配線基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182279A (ja) * 1998-08-10 2008-08-07 Fujitsu Ltd ハンダバンプの形成方法および電子部品の製造方法
JP2004002792A (ja) * 2002-04-12 2004-01-08 Toto Kasei Co Ltd エポキシ粉体塗料組成物
WO2006098268A1 (ja) * 2005-03-16 2006-09-21 Matsushita Electric Industrial Co., Ltd. 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
JP2007227654A (ja) 2006-02-23 2007-09-06 Ngk Spark Plug Co Ltd 配線基板
JP2010161419A (ja) 2010-04-19 2010-07-22 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20120186857A1 (en) 2012-07-26
JP5587804B2 (ja) 2014-09-10
CN102612273A (zh) 2012-07-25
JP2012156161A (ja) 2012-08-16
TW201242462A (en) 2012-10-16
KR101596074B1 (ko) 2016-02-19
US8937256B2 (en) 2015-01-20
TWI489919B (zh) 2015-06-21

Similar Documents

Publication Publication Date Title
KR100987688B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
JP4145730B2 (ja) 半導体内蔵モジュール
KR100466680B1 (ko) 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
TWI461118B (zh) 具有電子零件之配線基板及其製造方法
KR20130063984A (ko) 배선기판 및 그 제조방법
KR20150130519A (ko) 배선기판
KR101484366B1 (ko) 회로 기판의 제조 방법 및 전자 장치의 제조 방법
JP2011244016A (ja) モジュールの製造方法
JP2006302930A (ja) 配線基板とそれを用いた電子部品実装体およびそれらの製造方法
JPWO2008047918A1 (ja) 電子機器のパッケージ構造及びパッケージ製造方法
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
KR20120085208A (ko) 전자부품 실장용 배선기판의 제조방법, 전자부품 실장용 배선기판, 및 전자부품을 가진 배선기판의 제조방법
JP2004363566A (ja) 電子部品実装体及びその製造方法
KR20080073648A (ko) 다층 배선 기판 및 그 제조 방법
JP5340622B2 (ja) 多層配線基板
JP2004342802A (ja) 突起電極付きプリント基板およびその製造方法
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
JP2005051204A (ja) 電気部品実装モジュールおよびその製造方法
JP4285140B2 (ja) 半導体装置の製造方法
JP5722201B2 (ja) 配線基板の製造方法
JP6735793B2 (ja) 複合基板及びリジッド基板
JP3868557B2 (ja) Ｉｃ搭載用多層プリント配線板の製造方法
JP2008205071A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JP2004247393A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
LAPS Lapse due to unpaid annual fee