JP5587804B2 - 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法 - Google Patents

電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法 Download PDF

Info

Publication number
JP5587804B2
JP5587804B2 JP2011011293A JP2011011293A JP5587804B2 JP 5587804 B2 JP5587804 B2 JP 5587804B2 JP 2011011293 A JP2011011293 A JP 2011011293A JP 2011011293 A JP2011011293 A JP 2011011293A JP 5587804 B2 JP5587804 B2 JP 5587804B2
Authority
JP
Japan
Prior art keywords
solder
wiring board
electronic component
mounting
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011011293A
Other languages
English (en)
Other versions
JP2012156161A (ja
Inventor
真宏 井上
一 斉木
篤彦 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2011011293A priority Critical patent/JP5587804B2/ja
Priority to US13/353,965 priority patent/US8937256B2/en
Priority to KR1020120006557A priority patent/KR101596074B1/ko
Priority to TW101102352A priority patent/TWI489919B/zh
Priority to CN2012100207027A priority patent/CN102612273A/zh
Publication of JP2012156161A publication Critical patent/JP2012156161A/ja
Application granted granted Critical
Publication of JP5587804B2 publication Critical patent/JP5587804B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Description

本発明は、例えば導体層と樹脂絶縁層とが交互に積層されたコアレス基板等の積層基板の端子パッドに形成された半田バンプによって電子部品が実装される電子部品実装用配線基板、この電子部品実装用配線基板を製造する電子部品実装用配線基板の製造方法、及び電子部品実装用配線基板を用いて電子部品付き配線基板を製造する電子部品付き配線基板の製造方法に関するものである。
従来、例えば半導体素子（例えばＩＣチップ）の様な電子部品を、例えば半導体パッケージの様な配線基板に実装する方法として、配線基板に形成されたパッドと電子部品に形成されたパッドとを、半田を利用して接合する方法が広く知られている。
例えば半導体パッケージのパッド（端子パッド）上に半田バンプを形成するとともに、ＩＣチップのパッド（素子パッド）上にも半田バンプを形成し、それらの半田バンプ同士を接合することにより、ＩＣチップを半導体パッケージに実装するフリップチップという技術が知られている（特許文献１参照）。
また、近年では、半田接合によるＩＣチップの半導体パッケージへの実装方法として、熱硬化性樹脂中に半田粒子を混入した接合材を用いる方法が知られている。
この方法では、半田バンプを備えたＩＣチップの搭載に先立って、半導体パッケージの端子パッド側に予め接合材を供給しておき、ＩＣチップの搭載後に半導体パッケージを加熱することによって、接合材中の半田粒子を溶融・固化させて半田接合部を形成するとともに、熱硬化性樹脂を軟化・硬化させて樹脂層を形成している。これによって、半導体パッケージの端子パッドとＩＣチップの半田バンプとを半田接合により導通させるとともに、硬化した熱硬化性樹脂によって半田接合部を覆って補強している（特許文献２参照）。
特開２００７−２２７６５４号公報 特開２０１０−１６１４１９号公報
しかしながら、上述した様に、半導体パッケージの半田バンプをＩＣチップの半田バンプに接合して電気的に接続する場合には、（半導体パッケージの半田バンプの）半田を再溶融することによって半導体パッケージとＩＣチップとを接続するが、図１２（ａ）に示す様に、半田バンプＰ１の半田のボリュームが多い場合や、図１２（ｂ）に示す様に、半導体パッケージＰ２とＩＣチップＰ３とのバンプピッチ（半田パンプの配置間隔）等に微小なズレがある場合には、隣り合う半田同士が接続してしまうという問題があった。
特に、近年の様に、精密な配線が要求され、バンプピッチが小さくなる傾向がある場合には、隣接する半田同士の接続が生じ易いという問題がある。
本発明は、こうした問題に鑑みてなされたものであり、その目的は、電子部品と配線基板とを半田の再溶融によって接続する場合に、隣接する半田同士の接続を防止できる電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法を提供することである。
（１）本発明は、請求項１に記載の様に、導体層と樹脂絶縁層とが交互に積層されてなる積層基板上の複数の端子パッドに、複数の半田バンプを形成し、該複数の半田バンプによって電子部品が実装される電子部品実装用配線基板を製造する製造方法において、前記端子パッドに対応する位置に開口部が形成された半田印刷用マスクを前記積層基板上に配置し、前記開口部に半田と樹脂製の電気絶縁材とを含む接合材を充填することにより、前記端子パッド上に前記接合材を配置し、該接合材を加熱することによって、前記半田を溶融させるとともに前記電気絶縁材を軟化させ、その後、前記半田を固化させて半田バンプを形成するとともに、前記電気絶縁材を前記半田バンプの表面及び該半田バンプの周囲の前記積層基板の表面にて硬化させて電気絶縁表面層を形成し、隣接する前記複数の半田バンプにおいて、一方の前記半田バンプの表面に形成される前記電気絶縁表面層と他方の前記半田バンプの表面に形成される前記電気絶縁表面層との間に隙間を形成することを特徴とする。
本発明では、端子パッドに対応する位置に開口部が形成された半田印刷用マスクを積層基板上に配置し、その開口部に半田と樹脂製の電気絶縁材とを含む接合材を充填することにより、複数の端子パッド上に接合材を配置し、その接合材を加熱することによって、半田を溶融させるとともに電気絶縁材を軟化させる。そして、その後、半田を固化させて半田バンプを形成するとともに、電気絶縁材を半田バンプの表面及び半田バンプの周囲の積層基板の表面にて硬化させて電気絶縁表面層を形成し、隣接する複数の半田バンプにおいて、一方の半田バンプの表面に形成される電気絶縁表面層と他方の半田バンプの表面に形成される電気絶縁表面層との間に隙間を形成する。
つまり、本発明では、半田バンプの周囲に電気絶縁表面層を形成するので、この構造の半田バンプを備えた電子部品実装用配線基板に半導体パッケージ等の電子部品を実装する際に、半田を溶融（再溶融）させた場合には、半田バンプの周囲に電気絶縁表面層が形成されていることにより、隣合う半田同士が接続し難いという利点がある。特に、半田ボリュームが大きい場合や、パッドピッチが小さい場合には、半田同士の接続が生じ易いが、本発明では、その様な場合でも、好適に半田同士の接続を防止できるという利点がある。
ここで、半田バンプの周囲には電気絶縁表面層が形成されているが、この電気絶縁表面層は、主として半田バンプの下側（配線基板側）を覆うように構成され、上部に到らない様に形成することが望ましい。これは、半田バンプの上部には、実装する電子部品の端子等に接合（及び電気的接続）するためである。
なお、電気絶縁材としては、電子部品を実装する際に半田が溶融（再溶融）する場合に、電気絶縁表面層が軟化するもの又は軟化しないものが挙げられるが、仮に軟化するものでも、各半田バンプは（自身の表面張力によって）一体化してその周囲に電気絶縁材が存在する構成であるので、同様に、半田同士の接続を防止するという効果が得られる。
ここで、前記積層基板としては、（コア基板を取り除いた）コアレス基板を採用できる。
前記電子部品としては、半導体素子（例えばＩＣチップ）、コンデンサ、インダクタ、フィルタ、抵抗などが挙げられる。
前記導体層及び前記端子パッドの形成材料としては、銅、銅合金、ニッケル、ニッケル合金、スズ、スズ合金などを採用できる。この導体層及び端子パッドは、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成することができる。例えば、銅箔のエッチング、無電解銅メッキあるいは電解銅メッキなどの手法が適用される。なお、スパッタリングやＣＶＤ等の手法により薄膜を形成した後にエッチングを行うことで導体層や端子パッドを形成したり、導電性ペースト等の印刷により導体層や端子パッドを形成することもできる。
前記樹脂絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。この樹脂絶縁層を形成するための高分子材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。
前記接合材中の半田の材料としては、９０Ｐｂ−１０Ｓｎ、９５Ｐｂ−５Ｓｎ、４０Ｐｂ−６０ＳｎなどのＰｂ−Ｓｎ系半田、Ｓｎ−Ｂｉ系半田、Ｓｎ−Ｓｂ系半田、Ｓｎ−Ａｇ系半田、Ｓｎ−Ａｇ−Ｃｕ系半田、Ａｕ−Ｇｅ系半田、Ａｕ−Ｓｎ系半田などの半田が挙げられる。
前記接合材中の電気絶縁材としては、熱硬化性樹脂が挙げられる。この熱硬化性樹脂としては、エポキシ樹脂が好適に使用でき、エポキシ樹脂の種類としては、ビスフェノールＡ型、ビスフェノールＦ型、多官能型、脂環式型、ビフェニル型などを採用できる。なお、熱硬化性樹脂として、エポキシ樹脂以外にも、アクリル樹脂、オキセタン樹脂、ポリイミド樹脂、イソシアネート樹脂などを用いてもよい。
（２）本発明では、請求項２に記載の様に、前記接合材はペースト状であり、該接合材のうち、前記加熱後の冷却によって固体となる成分は、前記半田が５０〜９５重量％、前記電気絶縁材が５〜５０重量％である構成を採用でき、さらに好ましくは、半田が８０〜９０重量％、樹脂製の電気絶縁材が１０〜２０重量％の構成を採用できる。
この構成により、容易に半田の周囲を電気絶縁材で覆う構造とすることができる。
ここで、前記接合材としては、熱硬化性樹脂等の樹脂に半田（半田粒子等）を含有させたペースト状のものを採用できる。また、この接合材中には、樹脂や半田以外に、各種の成分を含んでいてもよい。例えば、樹脂として熱硬化性樹脂を用いる場合には、熱硬化性樹脂及び半田以外に、熱硬化性樹脂の硬化剤、半田の酸化膜を除去する活性作用付与する活性剤、ペーストのチクソ性を調整するチクソ剤、その他の添加剤が添加されているものを採用できる。これらの配合量は、接合材に含有される半田の含有量、半田の粒径および接合対象の酸化の進行度合いなどに応じて適宜調整される。
前記熱硬化性樹脂としては、上述の様に、エポキシ樹脂が好適に使用され、エポキシ樹脂の種類としては、ビスフェノールＡ型、ビスフェノールＦ型、多官能型、脂環式型、ビフェニル型などを採用できる。
前記硬化剤は、使用される熱硬化性樹脂に対応した種類のものが選定され、エポキシ樹脂の場合には、イミダゾール類、酸無水物類、アミン類、ヒドラジド類、マイクロカプセル型硬化剤などが選定される。前記活性剤としては、無機ハライド、アミン、有機酸など、一般的なクリーム半田に使用されるものを採用できる。前記チクソ剤としては、一般的に電子材料用の接着剤に使用される無機系微粉末が配合される。
さらに、添加剤として、シランカップリング剤、有機溶剤、可撓材、顔料、触媒などが、必要に応じて配合される。シランカップリング剤は密着性を向上させる目的で配合され、有機溶剤は接合材の粘度を調整するために用いられる。
（３）本発明では、請求項３に記載の様に、電気絶縁材として、熱硬化性樹脂からなり、そのガラス転移温度が半田の融点以下の材料を採用できる。
これにより、加熱によって半田が溶融する前に、熱硬化性樹脂を軟化させることができる。よって、軟化した熱硬化性樹脂中で半田を溶融させて半田バンプを形成するとともに、その周囲に電気絶縁表面層を好適に形成することができる。
前記熱硬化性樹脂としては、エポキシ樹脂が好適であり、それ以外に、アクリル樹脂、オキセタン樹脂、ポリイミド樹脂、イソシアネート樹脂等を採用できる。
前記ガラス転移点としては、８０〜２２０℃の範囲が挙げられ、半田の融点としては、１２０〜２３０℃の範囲が挙げられる。
（４）本発明は、請求項４に記載の様に、導体層と樹脂絶縁層とが交互に積層されてなる積層基板と、該積層基板上に形成された複数の端子パッドと、該複数の端子パッド上に形成された複数の半田バンプとを備え、該複数の半田バンプによって電子部品が実装される電子部品実装用配線基板において、前記複数の半田バンプには、該半田バンプの表面から該半田バンプの周囲の前記積層基板の表面にわたって電気絶縁材からなる電気絶縁表面層が形成され、隣接する前記複数の半田バンプにおいて、一方の前記半田バンプの表面に形成された前記電気絶縁表面層と他方の前記半田バンプの表面に形成された前記電気絶縁表面層との間に隙間が形成されていることを特徴とする。
本発明では、半田バンプの周囲に電気絶縁表面層が形成されているので、この構造の半田バンプを備えた電子部品実装用配線基板に半導体パッケージ等の電子部品を実装する際に、半田を溶融させた場合には、半田バンプの周囲に形成された電気絶縁表面層によって、隣合う半田同士が接続し難いという利点がある。特に、半田ボリュームが大きい場合や、パッドピッチが小さい場合には、半田同士の接続が生じ易いが、その様な場合でも、好適に半田同士の接続を防止できるという利点がある。
（５）本発明は、請求項５に記載の様に、前記請求項４に記載の電子部品実装用配線基板を用いて電子部品付き配線基板を製造する製造方法であって、前記電子部品実装用配線基板の半田バンプに電子部品の端子を接触又は近接させた状態で、加熱することにより、前記半田バンプを溶融させ、その後冷却することにより、固化した半田バンプと前記電子部品の端子とを接合して、該電子部品を前記電子部品実装用配線基板に実装することを特徴とする。
本発明では、電子部品実装用配線基板の（周囲が電気絶縁表面層で覆われた）半田バンプに、電子部品の端子を接触又は近接させた状態で加熱する。これにより、半田バンプが溶融するので、溶融した半田が電子部品の端子と接合する。この半田の溶融の際には、半田バンプの周囲に電気絶縁表面層が存在することにより、隣接する半田同士の接続を防止することができる。
なお、前記電子部品の端子としては、電子部品の端子パッド又は端子パッド上に形成された半田バンプが挙げられる。
（ａ）は電子部品実装用配線基板を厚み方向に破断した概略構成を示す断面図、（ｂ）は電子部品付き配線基板を厚み方向に破断した概略構成を示す断面図である。 （ａ）は電子部品実装用配線基板の第１主面側を示す平面図、（ｂ）は電子部品実装用配線基板の第２主面側を示す平面図である。 （ａ）は積層基板の縦断面（主面に垂直な断面）の一部を拡大して示す断面図、（ｂ）は半田バンプの周辺を拡大して示す断面図である。 （ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）は、電子部品実装用配線基板の製造方法の手順を各部材を厚み方向に破断して示す説明図である。 （ａ）、（ｂ）、（ｃ）は、電子部品実装用配線基板の製造方法の手順を各部材を厚み方向に破断して示す説明図である。 （ａ）、（ｂ）は、電子部品実装用配線基板の製造方法の手順を各部材を厚み方向に破断して示す説明図である。 （ａ）、（ｂ）は、電子部品実装用配線基板の製造方法の手順を各部材を厚み方向に破断して示す説明図である。 （ａ）、（ｂ）、（ｃ）、（ｄ）は、半田バンプを形成する際の手順を電子部品実装用配線基板を厚み方向に破断して示す説明図である。 （ａ）、（ｂ）は、電子部品付き配線基板の製造方法をその配線基板を厚み方向に破断して示す説明図である。 他の電子部品実装用配線基板の製造方法をその配線基板を厚み方向に破断して示す説明図である。 他の電子部品付き配線基板の製造方法をその配線基板を厚み方向に破断して示す説明図である。 従来技術の説明図である。
以下、本発明が適用される実施例について図面を用いて説明する。
ここでは、コアレス基板の一方の主面にＩＣチップ等を実装するための電子部品実装用配線基板と、ＩＣチップ等を実装した電子部品付き配線基板を例に挙げて説明する。
ａ）まず、本実施例の電子部品実装用配線基板及び電子部品付き配線基板の構成について、図１〜図３に基づいて説明する。
図１（ａ）に示す様に、本実施例の電子部品実装用配線基板（以下単に実装用配線基板と記す）１は、ＩＣチップ３を実装するための半導体パッケージであり、この実装用配線基板１は、主として、コア基板を含まずに形成されたコアレス基板（積層基板）５を備えている。
この積層基板５の一方の主面側（第１主面：図１上側）、即ちＩＣチップ３が実装される側には、ＩＣチップ３の実装領域７（図２（ａ）参照）内に、多数の半田バンプ９が形成され、更に実装領域７の周囲には、多数のチップコンデンサ（ＣＰ）１１が実装されるとともに、積層基板５の反りを矯正するために補強板（スティフナ）１３が接合されている。
なお、図１（ｂ）に示す様に、ＩＣチップ３が実装された実装用配線基板１を、電子部品付き配線基板１５と称する。
以下、各構成について詳しく説明する。
図２（ａ）に示す様に、積層基板５の第１主面側には、その中央に、略正方形の実装領域７が設けられており、この実装領域７には、ＩＣチップ３を積層基板５に接合するための半田バンプ９が形成されるチップ実装用端子パッド１７がアレイ状に複数形成されている。
また、同第１主面側には、実装領域７の周囲（四方）に、各辺に沿って多数のチップコンデンサ１１が実装されている。
更に、同第１主面側には、ＩＣチップ３の実装領域７及びチップコンデンサ１１の長方形状の実装領域１９以外を覆うように、スティフナ１３が接合されている。
一方、図２（ｂ）に示す様に、積層基板５の裏側（第２主面側）には、図示しないマザーボード（母基板）を接合するためのＬＧＡ（ランドグリッドアレイ）が形成される母基板用端子パッド２１がアレイ状に複数形成されている。
また、図３（ａ）に実装用配線基板１の一部を拡大して示す様に、前記積層基板５は、同じ樹脂絶縁材料（電気絶縁材）を主体とした複数層（例えば４層）の樹脂絶縁層２５、２７、２９、３１と銅からなる導体層３３とを交互に積層した配線積層部３５を有している。
前記樹脂絶縁層２５〜３１は、光硬化性を付与していない樹脂絶縁材料、具体的には、熱硬化性エポキシ樹脂の硬化体を主体としたビルドアップ材を用いて形成されている。
この樹脂絶縁層２５〜３１には、それぞれビア穴３７及びビア導体３９が設けられている。ビア導体３９は、第１主面側が拡径するテーパー形状を有し、導体層３３、チップ実装用端子パッド１７、母基板用端子パッド２１を、相互に電気的に接続している。
配線積層部３５の第１主面側において、最外層の樹脂絶縁層３１には、複数の表面開口部４１が形成されるとともに、表面開口部４１内には、樹脂絶縁層３１の外側表面よりも低くなるようにチップ実装用端子パッド１７が形成されている。なお、チップ実装用端子パッド１７は、主体の銅層の上面のみを銅以外のメッキ層（ニッケル−金メッキ）４３で覆った構造を有している。
そして、このチップ実装用端子パッド１７上に、表面開口部４１を埋めて（同図の）上方に突出する略球状の半田バンプ９が形成されている。
特に本実施例では、図３（ｂ）に要部を拡大して示す様に、半田バンプ９の下半分の表面から半田バンプ９の周囲の配線積層部３５の表面を覆うように、電気絶縁表面層４５が形成されている。この電気絶縁表面層４５は、電気絶縁材である熱硬化性樹脂（例えばエポキシ樹脂）からなる層である。
つまり、各半田バンプ９の下半分は電気絶縁表面層４５に覆われており、それぞれの半田バンプ９の電気絶縁表面層４５は、半田が再溶融した場合でも半田同士が接続しない様に、所定の間隔を開けて配置されている。
なお、熱硬化性樹脂として、そのガラス転移温度が半田の融点以下の材料を用いている。例えばガラス転移点としては、８０〜２２０℃の範囲の例えば９５℃のものを用い、半田の融点としては、１２０〜２３０℃の範囲の例えば１３９℃のＳｎ−Ｂｉ系半田を用いている。但し、この熱硬化性樹脂は、一端軟化した後に硬化した後は、半田が再溶融する温度となっても、再び軟化することはない。
前記図３（ａ）に戻り、前記積層基板５の第１主面側には、チップコンデンサ１１が接合されるコンデンサ用端子パッド４７が形成されており、このコンデンサ用端子パッド４７は、銅層を主体に構成されている。なお、コンデンサ用端子パッド４５は、主体の銅層の上面及び側面を銅以外のメッキ層（ニッケル−金メッキ）４９で覆った構造を有している。
一方、前記配線積層部３５の下面側（第２主面側）において、最外層の樹脂絶縁層２５には、複数の裏側開口部５１が形成されるとともに、それらの裏側開口部５１に対応して母基板用端子パッド２１が配置されている。具体的には、母基板用端子パッド２１は、裏側開口部５１内に位置する下段金属導体部５３と、下段金属導体部５３及びその周囲を覆う上段金属導体部５５との２段構造を有している。なお、母基板用端子パッド２１は、主体の銅層の上面及び側面を銅以外のメッキ層（ニッケル−金メッキ）５７で覆った構造を有している。
ｂ）次に、本実施例の実装用配線基板１の製造方法について、図４〜図８に基づいて説明する。
＜積層基板製造工程＞
まず、十分な強度を有する支持基板（ガラスエポキシ基板など）を準備し、その支持基板６５上に、樹脂絶縁層２５〜３１及び導体層３３をビルドアップして、配線積層部３５を形成する。
詳しくは、図４（ａ）に示す様に、支持基板６５上に、エポキシ樹脂からなるシート状の絶縁樹脂基材を貼り付けて下地樹脂絶縁層６７を形成することにより、基材６９を作製する。
次に、図４（ｂ）に示す様に、基材６９の上面に、積層金属シート体７１を配置する。この積層金属シート体７１は、２枚の銅箔７３、７５を剥離可能に密着させたものである。
次に、図４（ｃ）に示す様に、積層金属シート体７１の上面に、下段金属導体部５３を形成するために、下段金属導体部５３の形状に対応したメッキレジスト７７を形成する。
具体的には、積層金属シート体７１の上面に、メッキレジスト７７形成用のドライフィルムをラミネートし、このドライフィルムの露光及び現像を行って、メッキレジスト７７を形成する。
次に、図４（ｄ）に示す様に、メッキレジスト７７を形成した状態で、選択的に電解銅メッキを行って、積層金属シート体７１上に下段金属導体部５３を形成した後、メッキレジスト７７を剥離する。
次に、図４（ｅ）に示す様に、下段金属導体部５３が形成された積層金属シート体７１を包むようにシート状の樹脂絶縁層２５を配置し、樹脂絶縁層２５を下段金属導体部５３及び積層金属シート体７１に密着させる。
次に、図５（ａ）に示す様に、例えばエキシマレーザやＵＶレーザやＣＯ2レーザなどを用いたレーザ加工によって、樹脂絶縁層２５の所定の位置（下段金属導体部５３の上部）にビア穴３７を形成する。次いで、過マンガン酸カリウム溶液などのエッチング溶液やＯ2プラズマを用いて、ビア穴３７内のスミアを除去する。
次に、図５（ｂ）に示す様に、従来公知の手法に従って、無電解銅メッキ及び電解銅メッキを行うことにより、各ビア穴３７内にビア導体３９を形成する。更に、従来公知の手法（例えばセミアディティブ法）によってエッチングを行うことにより、樹脂絶縁層２５の上に導体層３３をパターン形成する。
次に、図５（ｃ）に示す様に、他の樹脂絶縁層２７〜３１及び導体層３３についても、上述した樹脂絶縁層２５及び導体層３３と同様な手法によって順次形成する。そして、最外層の樹脂絶縁層３１に対して、レーザ加工によって複数の表面開口部４１を形成する。次いで、過マンガン酸カリウム溶液やＯ2プラズマを用いて、各表面開口部４１内のスミアを除去する。
次に、樹脂絶縁層３１の上面に無電解銅メッキを行い、樹脂絶縁層３１の表面開口部４１内及び樹脂絶縁層３１の上面を覆う全面メッキ層（図示せず）を形成する。そして、配線積層部３５の上面に、コンデンサ用端子パッド４７の対応箇所に開口部を有する前記と同様なメッキレジスト（図示せず）を形成する。
その後、メッキレジストを形成した基板表面に、選択的にパターンメッキを行うことで、図６（ａ）に示す様に、複数の表面開口部４１の一部の内部に、ビア導体３９を形成するとともに、ビア導体３９の上部にコンデンサ用端子パッド４７を形成する。その後、セミアディティブ法でパターニングすることによって、ビア導体３９及びコンデンサ用端子パッド４７を残しつつ、前記全面メッキ層を除去する。
次に、配線積層部３５をダイシング装置（図示せず）により、矢印部分で切断し、配線積層部３５の周囲部分を除去する。
次に、図６（ｂ）に示す様に、積層金属シート体７１の一対の銅箔７３、７５を、その界面にて剥離することで、配線積層部３５から基材６９を除去して、銅箔７３を露出させる。
次に、図７（ａ）に示す様に、配線積層部３５の下面側（第２主面側）において、下段金属導体部５３を残しつつ銅箔７３を部分的にエッチング除去することによって、上段金属導体部５５を形成する。
次に、図７（ｂ）に示す様に、チップ実装用端子パッド１７、コンデンサ用端子パッド４７、母基板用端子パッド２１の表面に対し、無電解ニッケルメッキ、無電解金メッキを順次施すことにより、ニッケル−金メッキ層４３、４９、５７を形成し、積層基板５を完成する。
＜半田バンプ形成工程＞
ここでは、チップ実装用端子パッド１７上に、半田バンプ９を形成する方法について説明する。
まず、図８（ａ）に要部を拡大して示す様に、上述した製造方法によって製造した積層基板５の上に、半田印刷用マスク８１を配置する。この半田印刷用マスク８１には、チップ実装用端子パッド１７に対応する位置に、チップ実装用端子パッド１７の平面形状と同様な形状の開口部８３が形成してある。
次に、図８（ｂ）に示す様に、半田印刷用マスク８１と印刷用の材料であるペースト状の接合材（接合用ペースト）８５とを用いて周知の印刷を行って、接合体ペースト８５を半田印刷用マスク８１の開口部８３に充填する。
ここで、接合用ペースト８５について説明する。
本実施例で用いる接合用ペースト８５には、半田及び熱硬化性樹脂以外にペースト化するための成分など各種の成分（例えば有機溶剤、添加剤）が含まれている。ここでは、接合用ペーストの組成として、例えばＳｎ−Ｂｉ系半田８５重量％、熱硬化性樹脂である例えばエポキシ樹脂１０重量％、その他の成分５重量％を採用できる。
このうち、接合後の固体成分（即ち半田と熱硬化性樹脂）において、半田と熱硬化性樹脂との割合は、半田が５０〜９５重量％の範囲の内の例えば８５重量％、熱硬化性樹脂が５〜５０重量％の範囲内の例えば１５重量％である。
次に、図８（ｃ）に示す様に、半田印刷用マスク８１を積層基板５から剥がす。これにより、チップ実装用端子パッド１７上に、接合用ペースト８５が層状に配置された状態となる。
次に、図８（ｄ）に示す様に、接合用ペースト８５を加熱し、その後冷却することにより、半田バンプ９及び電気絶縁表面層４５を形成する。
詳しくは、例えば１４０〜２３０℃の範囲の加熱温度、５〜３００秒の範囲の加熱時間に基づき設定された加熱プロファイルが適用される。ここでは、例えば１８０℃の加熱温度、１８０秒の加熱時間が設定される。なお、この加熱温度は、前述の半田の溶融温度及び熱硬化性樹脂のガラス転移温度よりも高くなるように設定されている。
従って、本実施例では、接合用ペースト８５中のエポキシ樹脂は、そのガラス転移点以上の温度（例えば１２０℃）に加熱されると軟化する。
その後、更に半田が溶融する温度（例えば１４０℃）に加熱されると、軟化したエポキシ樹脂中で半田が溶融して一体化し、この半田が半田バンプ９の形状となる。それとともに、半田バンプ９の下半分の表面がエポキシ樹脂で覆われる。そして、更に温度が上昇すると、その状態でエポキシ樹脂が硬化して電気絶縁表面層４５となる。
その後、温度が常温に下げられると、半田が固化し、半田バンプ９の下半分の表面が電気絶縁表面層４５で覆われた接合構造が得られる。
なお、その後、チップコンデンサ１１の実装や、ステンレス製のスティフナ１３の接合が行われ、本実施例の実装用配線基板１が完成する。
ｃ）次に、実装用配線基板１にＩＣチップ３を実装して電子部品付き配線基板１を製造する方法について、図９に基づいて説明する。
図９（ａ）に示す様に、ここでは、一方の面に多数の半田バンプ９１を備えたＩＣチップ３を実装用配線基板１に実装する方法（フリップチップ）について説明する。
前記ＩＣチップ３には、実装用配線基板１の半田バンプ９の配置と同様な配置で半田バンプ９１が形成されている。なお、ＩＣチップ３の半田バンプ９１の半田は、実装用配線基板の半田バンプ９より融点の高い半田が使用されている。
そして、同図に示す様に、実装用配線基板１の上方より、ＩＣチップ３を近づける。詳しくは、実装用配線基板１の半田バンプ９とＩＣチップ３の半田バンプ９１との先端同士を近接又は接触させる。
この状態で、例えば１４０℃に加熱し、実装用配線基板１の半田バンプ９のみを再溶融させる。このとき、電気絶縁表面層４５は、硬化後の構造であるので、半田バンプ９が再溶融しても軟化しない。
この半田バンプ９の再溶融によって、図９（ｂ）に示す様に、半田バンプ９を構成する半田は、表面張力によって、ＩＣチップ３の半田バンプ９１の周囲を包み込む様にして広がり、半田バンプ９１と一体化する。
その後、冷却することによって、（向かい合う半田バンプ９、９１同士が一体となった）単一の半田バンプ９３が形成され、これらの半田バンプ９３によって、実装用配線基板１にＩＣチップ３が接合される。
ｄ）この様に、本実施例では、チップ実装用端子パッド１７上に半田と樹脂製の電気絶縁材とを含む接合材ペースト８５を配置し、その接合材ペースト８５を加熱することによって、半田を溶融させるとともに電気絶縁材を軟化させる。その後、半田を固化させて半田バンプ９を形成するとともに、電気絶縁材を半田バンプ９の表面及び半田バンプ９の周囲の積層基板５の表面にて硬化させて電気絶縁表面層４５を形成している。
つまり、本実施例では、半田バンプ９の周囲に電気絶縁表面層４５を形成するので、この構造の半田バンプ９を備えた実装用配線基板１にＩＣチップ３を実装する際に、半田を再溶融させた場合には、半田バンプ９の周囲に電気絶縁表面層４５が形成されていることにより、隣合う半田バンプ９同士が接続し難いという利点がある。
特に、半田ボリュームが大きい場合や、パッドピッチが小さい場合には、半田同士の接続が生じ易いが、本実施例では、その様な場合でも、好適に半田同士の接続を防止できるという利点がある。
また、本実施では、半田バンプ９の下半分の表面に電気絶縁表面層４５が形成されているので、半田を再溶融して接合する際に、電気絶縁表面層４５が邪魔にならず、好適にＩＣチップ３を実装できるという効果がある。なお、スティフナ１３を接合した積層基板５は、積層基板５の反りが矯正されているので、半田の再溶融時に半田同士が接続されることを効果的に防止することができる。
更に、本実施例では、接合材ペースト３５として、その固体となる成分として、半田が５０〜９５重量％、電気絶縁材が５〜５０重量％である構成を採用するので、容易に半田バンプの周囲を電気絶縁材で覆う構造とすることができる。
なお、本発明は、前記実施例に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の形態を採りうる。
（１）例えば電子部品実装用配線基板の表面に、ソルダーレジストがある場合でも無い場合でも、本発明を採用できる。具体的には、図１０に示す様に、積層基板を構成する樹脂絶縁層１０１の表面に凸状の端子パッド１０３を形成するとともに、端子パッド１０３の表面に半田バンプ１０５を形成し、更に半田バンプ１０５の下半分を覆うように電気絶縁表面層１０７を形成してもよい。なお、この場合には、端子パッド１０３の上面と側面とからなる全表面が半田バンプ１０５と接合されるので、後に実装する電子部品との接続信頼性が高いという利点がある。
（２）前記実施例では、ＩＣチップのフリップチップ実装について説明したが、本発明は、図１１に示す様に、実装する電子部品（例えばＩＣチップ）１１１に半田バンプが形成されていない場合には、電子部品１１１の表面に形成されたパッド１１３等に、電子部品実装用配線基板１１５側の（電気絶縁表面層１１７を備えた）半田バンプ１１９を、直接に接合してもよい。
（３）前記実施例では、電子部品実装用配線基板の半田バンプのみを再溶融させて、ＩＣチップと接合する方法について説明したが、電子部品実装用配線基板の半田バンプとＩＣチップの半田バンプの両方を再溶融させ、一体化することでＩＣチップと接合する方法を採用しても良い。
（４）前記実施例では、ステンレス製のスティフナを備えた配線基板について説明したが、スティフナについては、積層基板の熱膨脹率や要求される剛性を勘案して材質を決定すればよく、例えば、剛性の高い金属材料やセラミック材料を用いて形成することが好ましく、また、樹脂材料や樹脂材料中に無機材料を含有させた複合材料によって形成されるものであっても良い。
（５）前記実施例では、ＣＰやスティフナを備えた配線基板について説明したが、本発明は、ＣＰやスティフナを備えない配線基板にも適用できる。
（６）なお、本発明者らの研究によれば、前記接合材の成分の数値範囲の半田の下限値（半田が５０重量％、電気絶縁材が５０重量％）及び上限値（半田が９５重量％、電気絶縁材が５重量％）の場合でも、前記実施例と同様な効果があった。
１、１１５…電子部品実装用配線基板
３…ＩＣチップ
５…積層基板
９、９１、９３、１０５、１１９…半田バンプ
１５…電子部品付き配線基板
１７…チップ実装用端子パッド
４５、１０７…電気絶縁表面層
８５…接合用ペースト

Claims (5)

  1. 導体層と樹脂絶縁層とが交互に積層されてなる積層基板上の複数の端子パッドに、複数の半田バンプを形成し、該複数の半田バンプによって電子部品が実装される電子部品実装用配線基板を製造する製造方法において、
    前記端子パッドに対応する位置に開口部が形成された半田印刷用マスクを前記積層基板上に配置し、前記開口部に半田と樹脂製の電気絶縁材とを含む接合材を充填することにより、前記端子パッド上に前記接合材を配置し、該接合材を加熱することによって、前記半田を溶融させるとともに前記電気絶縁材を軟化させ、
    その後、前記半田を固化させて半田バンプを形成するとともに、前記電気絶縁材を前記半田バンプの表面及び該半田バンプの周囲の前記積層基板の表面にて硬化させて電気絶縁表面層を形成し、
    隣接する前記複数の半田バンプにおいて、一方の前記半田バンプの表面に形成される前記電気絶縁表面層と他方の前記半田バンプの表面に形成される前記電気絶縁表面層との間に隙間を形成することを特徴とする電子部品実装用配線基板の製造方法。
  2. 前記接合材はペースト状であり、該接合材のうち、前記加熱後の冷却によって固体となる成分は、前記半田が５０〜９５重量％、前記電気絶縁材が５〜５０重量％であることを特徴とする請求項１に記載の電子部品実装用配線基板の製造方法。
  3. 前記電気絶縁材は、熱硬化性樹脂からなり、そのガラス転移温度が前記半田の融点以下であることを特徴とする請求項１又は２に記載の電子部品実装用配線基板の製造方法。
  4. 導体層と樹脂絶縁層とが交互に積層されてなる積層基板と、該積層基板上に形成された複数の端子パッドと、該複数の端子パッド上に形成された複数の半田バンプとを備え、該複数の半田バンプによって電子部品が実装される電子部品実装用配線基板において、
    前記複数の半田バンプには、該半田バンプの表面から該半田バンプの周囲の前記積層基板の表面にわたって電気絶縁材からなる電気絶縁表面層が形成され、
    隣接する前記複数の半田バンプにおいて、一方の前記半田バンプの表面に形成された前記電気絶縁表面層と他方の前記半田バンプの表面に形成された前記電気絶縁表面層との間に隙間が形成されていることを特徴とする電子部品実装用配線基板。
  5. 前記請求項４に記載の電子部品実装用配線基板を用いて電子部品付き配線基板を製造する製造方法であって、
    前記電子部品実装用配線基板の半田バンプに電子部品の端子を接触又は近接させた状態で、加熱することにより、前記半田バンプを溶融させ、その後冷却することにより、固化した半田バンプと前記電子部品の端子とを接合して、該電子部品を前記電子部品実装用配線基板に実装することを特徴とする電子部品付き配線基板の製造方法。
JP2011011293A 2011-01-21 2011-01-21 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法 Expired - Fee Related JP5587804B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011011293A JP5587804B2 (ja) 2011-01-21 2011-01-21 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法
US13/353,965 US8937256B2 (en) 2011-01-21 2012-01-19 Method for manufacturing wiring board for mounting electronic component, wiring board for mounting electronic component, and method for manufacturing wiring board having an electronic component
KR1020120006557A KR101596074B1 (ko) 2011-01-21 2012-01-20 전자부품 실장용 배선기판의 제조방법, 전자부품 실장용 배선기판, 및 전자부품을 가진 배선기판의 제조방법
TW101102352A TWI489919B (zh) 2011-01-21 2012-01-20 製造安裝電子組件用配線板之方法、安裝電子組件用配線板及製造具有電子組件之配線板的方法
CN2012100207027A CN102612273A (zh) 2011-01-21 2012-01-20 电子元件安装用配线基板及其制造方法和具有电子元件的配线基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011011293A JP5587804B2 (ja) 2011-01-21 2011-01-21 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2012156161A JP2012156161A (ja) 2012-08-16
JP5587804B2 true JP5587804B2 (ja) 2014-09-10

Family

ID=46529324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011011293A Expired - Fee Related JP5587804B2 (ja) 2011-01-21 2011-01-21 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法

Country Status (5)

Country Link
US (1) US8937256B2 (ja)
JP (1) JP5587804B2 (ja)
KR (1) KR101596074B1 (ja)
CN (1) CN102612273A (ja)
TW (1) TWI489919B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6623513B2 (ja) * 2013-12-03 2019-12-25 東洋インキＳｃホールディングス株式会社 電子素子およびシート材
US20150373845A1 (en) * 2014-06-24 2015-12-24 Panasonic Intellectual Property Management Co., Ltd. Electronic component mounting structure and method of manufacturing electronic component mounting structure

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000010369A1 (fr) * 1998-08-10 2000-02-24 Fujitsu Limited Realisation de bossages de soudure, methode de montage d'un dispositif electronique et structure de montage pour ce dispositif
JP4514018B2 (ja) * 2002-04-12 2010-07-28 新日鐵化学株式会社 エポキシ粉体塗料組成物
JP2004103928A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd 基板及びハンダボールの形成方法及びその実装構造
JP2006173460A (ja) * 2004-12-17 2006-06-29 Renesas Technology Corp 半導体装置の製造方法
US7726545B2 (en) 2005-03-16 2010-06-01 Panasonic Corporation Flip chip mounting process and bump-forming process using electrically-conductive particles as nuclei
CN101156236B (zh) 2005-04-06 2011-11-16 松下电器产业株式会社 倒装片安装方法及凸块形成方法
US7611040B2 (en) 2005-05-24 2009-11-03 Panasonic Corporation Method for forming solder bump and method for mounting semiconductor device using a solder powder resin composition
US7183985B2 (en) * 2005-07-08 2007-02-27 Universal Scientific Industrial Co., Ltd. Planar inverted-F antenna
JP2007227654A (ja) 2006-02-23 2007-09-06 Ngk Spark Plug Co Ltd 配線基板
JP4676907B2 (ja) * 2006-03-10 2011-04-27 アルプス電気株式会社 半田接着剤および半田接着剤を用いた電子部品実装構造
KR100771467B1 (ko) * 2006-10-30 2007-10-30 삼성전기주식회사 회로기판 및 그 제조방법
KR100867148B1 (ko) * 2007-09-28 2008-11-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5204241B2 (ja) 2008-10-27 2013-06-05 パナソニック株式会社 半導体の実装構造体およびその製造方法
JP5249132B2 (ja) * 2009-06-03 2013-07-31 新光電気工業株式会社 配線基板
JP5404513B2 (ja) * 2010-04-19 2014-02-05 ソニー株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20120186857A1 (en) 2012-07-26
CN102612273A (zh) 2012-07-25
JP2012156161A (ja) 2012-08-16
TW201242462A (en) 2012-10-16
KR101596074B1 (ko) 2016-02-19
KR20120085208A (ko) 2012-07-31
US8937256B2 (en) 2015-01-20
TWI489919B (zh) 2015-06-21

Similar Documents

Publication Publication Date Title
KR100987688B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
JP2012164965A (ja) 配線基板及びその製造方法
TWI461118B (zh) 具有電子零件之配線基板及其製造方法
JP2006302929A (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JPWO2008047918A1 (ja) 電子機器のパッケージ構造及びパッケージ製造方法
KR20040100949A (ko) 반도체 패키지의 제조 방법, 및 반도체 장치의 제조 방법
JPWO2009104506A1 (ja) プリント配線板、電子装置及びその製造方法
JP4051570B2 (ja) 半導体装置の製造方法
JP5587804B2 (ja) 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法
JP6083130B2 (ja) 補強板付きフレキシブル配線板
JP2005026573A (ja) 部品内蔵モジュールの製造方法
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP2010258019A (ja) 樹脂多層モジュール及び樹脂多層モジュールの製造方法
JP2008192878A (ja) 多層配線基板及びその製造方法
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
JP2007305636A (ja) 部品実装モジュール
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004327741A (ja) 半田バンプ付き配線基板およびその製造方法
JP5573851B2 (ja) 部品内蔵基板の製造方法
JP2004327742A (ja) 半田バンプ付き配線基板の製造方法
CN113573497A (zh) 电路板及其制作方法
JP2004172304A (ja) 配線基板およびその製造方法
JPH03101195A (ja) 多層プリント配線基板の接続方法
JP2011171578A (ja) 半導体装置、積層型半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140724

R150 Certificate of patent or registration of utility model

Ref document number: 5587804

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees