JPH03101195A - 多層プリント配線基板の接続方法 - Google Patents

多層プリント配線基板の接続方法

Info

Publication number
JPH03101195A
JPH03101195A JP1237478A JP23747889A JPH03101195A JP H03101195 A JPH03101195 A JP H03101195A JP 1237478 A JP1237478 A JP 1237478A JP 23747889 A JP23747889 A JP 23747889A JP H03101195 A JPH03101195 A JP H03101195A
Authority
JP
Japan
Prior art keywords
solder
printed wiring
boards
copper
copper balls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1237478A
Other languages
English (en)
Other versions
JPH071830B2 (ja
Inventor
Osamu Teshigawara
勅使河原 治
Kazuo Yamashita
和郎 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP1237478A priority Critical patent/JPH071830B2/ja
Priority to US07/456,946 priority patent/US5031308A/en
Priority to ES93118917T priority patent/ES2085098T3/es
Priority to EP93118917A priority patent/EP0607532B1/en
Priority to DE68921732T priority patent/DE68921732T2/de
Priority to ES93118943T priority patent/ES2104023T3/es
Priority to EP93118943A priority patent/EP0607534B1/en
Priority to ES89124088T priority patent/ES2069570T3/es
Priority to CA002006776A priority patent/CA2006776C/en
Priority to EP89124088A priority patent/EP0379736B1/en
Priority to DE68928150T priority patent/DE68928150T2/de
Priority to DE68926055T priority patent/DE68926055T2/de
Priority to KR1019890020640A priority patent/KR940009175B1/ko
Publication of JPH03101195A publication Critical patent/JPH03101195A/ja
Publication of JPH071830B2 publication Critical patent/JPH071830B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は多層プリント配線基板の層間導体接続方法に関
する。
(従来の技術とその課題) 第3図(a)、  (b)に従来技術による4層プリン
ト配線基板の一例についての製作工程断面図を示す。図
中の1は両面プリント配線基板、2゜3は両面プリント
配線基板1上のパターン化された銅箔層、4は両面プリ
ント配線基板1上の両面パターンを導通接続するための
スルーホール、5は両面プリント配線基板、6,7は両
面プリント配線基板5上のパターン化された銅箔層、8
は両面プリント配線基板5上の両面パターンを導通接続
するためのスルーホール、9は半田バンプ、10は半田
バンプ9の融点より低い硬化温度を持つ絶縁接着樹脂、
11は半田バンブ融合部、12は絶縁接着層を示す。
第3図(a)において、両面プリント配線基板、1.5
はどちらも必要なスルーホール4,8や両面パターン2
. 3. 6. 7を形成した通常の両面プリント基板
である。この両面プリント配線基板1.5の対向する面
の銅箔層3,6上の導通接続箇所に半田パンプ9をクリ
ーム半田の印刷、半田リフローにより形成する。半田は
、−船釣な共晶半田を用いる。次に同じ対向する面の半
田バンプ以外の箇所全面にスクリーン印刷で絶縁接着樹
脂10を形成し、バインダーを飛ばした前硬化状態とし
ておく。こうして得られた基板を第3図(a)に示すよ
うにバンプ同士向い合わせて上下を平らなステンレス板
(図示せず)で挟み、加圧しながら加熱する。条件は第
一段階として半田融点を越えた温度220°02分程度
のベーパフェーズソルダリフローを行う。第31ffl
 (b)で示すように、この時に対向した半田パンプ9
は加圧のため押しつぶされながら融合しバンプ接続11
が得られる。
また、ポリマー絶縁層は温度上昇による粘度の低下と加
圧により互いに密着する。第二段階は引き続き温度を1
50°Cに保ち約1時間のポリマーの硬化を行わせ、絶
縁接着層10を得て上下基板の接着を完了する。以上の
工程にて多層基板の貼合わせが行なわれ、多層基板の構
成が得られる。
本構成においては半田パンプ9の融合により対向する導
体間接続が行なわれるが、貼合わせる時の加圧、加熱に
より対向している半田パンプが融合すると同時に、両プ
リント配線基板間のの隙間はほとんどなくなり、その結
果半田バンプを構成している半田は、隙間に薄く広がり
、隣接パターンへの接触が起こる。したがって、パター
ン配線すに対し場所を広く取る必要があり、配線の密度
を上げる必要のある場合には障害となり、本構成の欠点
である。
(課題を解決するための手段) 以上の欠点を解決するために、本発明は貼合わせ時の銅
連接続部分のはみ出しをなくシ、隣接パターンとの不要
な接触の起きない構成で、余分な場所を必要としない多
層プリント配線基板を提供するものである。
(実施例) 第1図、及び第2図に本発明の一実施例を断面図で示す
。同図中の13.14はプリント配線基板、15.16
はプリント配線基板上のパターンニングされた銅箔層、
17.18は半田クリーム、19.20は半田クリーム
内に混在する銅ボール、21は半田バンプ融合部、22
は接続用導電性樹脂、23は接続用導電性樹脂22内に
混在するボール、24は接続用導電性樹脂22を降下し
た接続部を示す。
本発明の実施例は、多層プリント配線基板の対向する面
での銅通接続に関するものである。第1図(a)におい
て貼合わせるプリント配線基板13.14はそれぞれの
銅箔層15.16のパターンニングが終わっている。導
通を必要とする対向箇所にはクリーム半田17.18を
印刷あるいはデイスペンサーで塗布形成し、フローして
半田パンプを形成する。使用する半田は共晶半田である
が、中には銅のボール19.20を混入しておく。
銅のボール19.20は半田メツキあるいは半田コート
しておくと半田との濡れが良くなる。半田パンプの形成
を終えた後、上下をステンレス板等(図示せず)の平ら
な板で挟み、加圧しながら半田融点以上に加熱し半田バ
ンプー7.18を融合させ第1図(b)で示す半田バン
プ融合部21を得る。この際、上下のプリント基板間は
半田バンプ17.18内の銅ボール19.20の大きさ
で決まる隙間に保たれる。クリーム半田はりフロー後に
は体積が半分程度になるので、銅19.20ボールの混
入量を選び半田量を調整する。こうして得られた導通接
続箇所はプリンタ配線基板間の隙間を一定に保つことが
出来、半田の不要なはみ出しを抑えることが可能となる
本実施例明に於て、銅ボールを銅量外の材料で構成した
場合も同様の結果が得られるが、半田の塗れ性が悪い場
合には、ボールの量を少な目にして半田での上下プリン
ト配線基板間の導通を確実に得る必要がある。また、銅
ボールはクリーム半田混入させずにクリーム半田を塗布
形成後に載せる、あるいはもぐらせることでも同じ効果
が得られる。銅ボールは球とは限らず、小片での実施も
全く同様であり、材質にっていは使用する半田の融点よ
り高い融点を持っていれば良い。
次に第二の実施例に付いて説明する。第2図(a)でプ
リント配線基板13.14は第一実施例と同様に、パタ
ーンニングを終えているものである。本実施例では接続
用導電性樹脂22をスクリーン印刷あるいはボッティン
グで形成する。接続用導電性樹脂22は対向面の両側に
形成しても良いが、ここでは片側だけで説明する。接続
用導電性樹脂22内には小さなボール23が混在させて
有る。ボールは金属(例えば、銅、鉄等)非金属あるい
は(例えば、セラミック、耐熱性樹脂等)いずれでも良
いが、接続用導電性樹脂22の硬化温度で形が崩れない
必要がある。接続用導電性樹脂22を形成した後、プリ
ント配線基板13,14を重ね上下をステンレス板等(
図示せず)の平らな板で挟L1加圧しながら加熱して接
続用導電性樹脂22を硬化させ、第2図(b)に示す接
続部24を形成し、上下間の導通接続を得る。得られた
構成では接続用導電性樹脂のはみ出しがないことがわか
る。本方式に於いても、ボール形状は特に定めなく、ま
た導電性樹脂22に混在でなく、後で載せるあるいは潜
らせることでも可能である。
以上簡単な構成例で説明したが、多数の層を貼合わせる
場合も同様に行えることは勿論である。
(発明の効果) 以上述べてきて得られた構成では、導通接続を得る貼合
わせに於いて、導通接続箇所からのはみ出しをなくすこ
とが出来、隣接パターン間の距離モ他の所と同じで良い
ことから、配線密度が上げられる。即ち、高密度化が図
れる利点がある。
【図面の簡単な説明】
第1図(a)、(b)及び第2図(a)、(b)は本発
明による一実施例の断面図、第3図は従来技術による一
実施例の断面図を示す。 1.5・・・両面プリント配線基板、2. 3. 6゜
7.15.16−・・銅箔層、4,8・・・スルーホー
ル、9・・・半田バンプ、10・・・絶縁接着樹脂、1
1・・・半田バンプ融合部、12・・・絶縁接着層、1
3.14・・・プリント配線基板、17.18・・・半
田クリーム、19,20・・・銅ボール、21・・・半
田バンプ融合部、22・・・接続用導電性樹脂、23・
・・ボール、24・・・接続部。

Claims (2)

    【特許請求の範囲】
  1. (1)複数のプリント配線基板上の貼り合せ面双方の任
    意の対向する導体パターン間の導通接続を、半田で得る
    様にした多層プリント配線基板において、前記半田内に
    前記半田融点以上の融点を持つ銅のボールあるいは小片
    を混合させ、前記複数のプリント配線基板を接続した事
    を特徴とする配線プリント配線基板の接続方法。
  2. (2) 複数のプリント配線基板上の貼り合せ面双方の
    任意の対向する導体パターン間の導通接続を、導電性樹
    脂で得る様にした多層プリント配線基板において、前記
    導電性樹脂内に前記導電性樹脂硬化温度以上の軟化温度
    を持つ金属又は非金属の球あるいは小片を混在させ前記
    複数のプリント配線基板を接続した事を特徴とする多層
    プリント配線基板の接続方法。
JP1237478A 1988-12-29 1989-09-13 多層プリント配線基板の接続方法 Expired - Fee Related JPH071830B2 (ja)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP1237478A JPH071830B2 (ja) 1989-09-13 1989-09-13 多層プリント配線基板の接続方法
US07/456,946 US5031308A (en) 1988-12-29 1989-12-26 Method of manufacturing multilayered printed-wiring-board
ES93118917T ES2085098T3 (es) 1988-12-29 1989-12-28 Procedimiento de fabricacion de un circuito impreso multicapa.
EP93118917A EP0607532B1 (en) 1988-12-29 1989-12-28 Method of manufacturing multilayered printed-wiring-board
DE68921732T DE68921732T2 (de) 1988-12-29 1989-12-28 Verfahren zur Herstellung von gedruckten Mehrschicht-Leiterplatten.
ES93118943T ES2104023T3 (es) 1988-12-29 1989-12-28 Procedimiento de fabricacion de placa de cableado impreso multicapa.
EP93118943A EP0607534B1 (en) 1988-12-29 1989-12-28 Method of manufacturing multilayered printed-wiring-board
ES89124088T ES2069570T3 (es) 1988-12-29 1989-12-28 Procedimiento de fabricacion de una placa de conexionado impreso de multiples capas.
CA002006776A CA2006776C (en) 1988-12-29 1989-12-28 Method of manufacturing multilayered printed-wiring-board
EP89124088A EP0379736B1 (en) 1988-12-29 1989-12-28 Method of manufacturing multilayered printed-wiring-board
DE68928150T DE68928150T2 (de) 1988-12-29 1989-12-28 Herstellungsverfahren von einer mehrschichtigen Leiterplatte
DE68926055T DE68926055T2 (de) 1988-12-29 1989-12-28 Herstellungsverfahren einer mehrschichtigen Leiterplatte
KR1019890020640A KR940009175B1 (ko) 1988-12-29 1989-12-29 다층 프린트기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1237478A JPH071830B2 (ja) 1989-09-13 1989-09-13 多層プリント配線基板の接続方法

Publications (2)

Publication Number Publication Date
JPH03101195A true JPH03101195A (ja) 1991-04-25
JPH071830B2 JPH071830B2 (ja) 1995-01-11

Family

ID=17015923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1237478A Expired - Fee Related JPH071830B2 (ja) 1988-12-29 1989-09-13 多層プリント配線基板の接続方法

Country Status (1)

Country Link
JP (1) JPH071830B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007411A (ja) * 1999-06-25 2001-01-12 Matsushita Electric Works Ltd 熱電素子モジュール
JP2017510079A (ja) * 2014-04-30 2017-04-06 インテル コーポレイション 成形コンパウンドを有する集積回路アセンブリ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57115894A (en) * 1981-01-08 1982-07-19 Matsushita Electric Ind Co Ltd Printed circuit board
JPS618996A (ja) * 1984-06-25 1986-01-16 株式会社日立製作所 多層配線板の製造方法
JPS61269396A (ja) * 1985-05-24 1986-11-28 株式会社日立製作所 多層配線基板の製造方法
JPS6318691A (ja) * 1986-07-11 1988-01-26 古河電気工業株式会社 導電ペ−スト回路表面のメタライズ法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57115894A (en) * 1981-01-08 1982-07-19 Matsushita Electric Ind Co Ltd Printed circuit board
JPS618996A (ja) * 1984-06-25 1986-01-16 株式会社日立製作所 多層配線板の製造方法
JPS61269396A (ja) * 1985-05-24 1986-11-28 株式会社日立製作所 多層配線基板の製造方法
JPS6318691A (ja) * 1986-07-11 1988-01-26 古河電気工業株式会社 導電ペ−スト回路表面のメタライズ法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007411A (ja) * 1999-06-25 2001-01-12 Matsushita Electric Works Ltd 熱電素子モジュール
JP2017510079A (ja) * 2014-04-30 2017-04-06 インテル コーポレイション 成形コンパウンドを有する集積回路アセンブリ
US9936582B2 (en) 2014-04-30 2018-04-03 Intel Corporation Integrated circuit assemblies with molding compound

Also Published As

Publication number Publication date
JPH071830B2 (ja) 1995-01-11

Similar Documents

Publication Publication Date Title
US5435732A (en) Flexible circuit member
US5873161A (en) Method of making a Z axis interconnect circuit
US5133495A (en) Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
KR940009175B1 (ko) 다층 프린트기판의 제조방법
US8152953B2 (en) Method of making printed wiring board and method of making printed circuit board unit
WO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
JP2003023250A (ja) 多層基板のおよびその製造方法
US20120111616A1 (en) Electronic-component-mounted wiring substrate and method of manufacturing the same
JP4051570B2 (ja) 半導体装置の製造方法
JP2002246536A (ja) 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール
JP3930222B2 (ja) 半導体装置の製造方法
US8794499B2 (en) Method for manufacturing substrate
JP2005026573A (ja) 部品内蔵モジュールの製造方法
JPH03101195A (ja) 多層プリント配線基板の接続方法
JP5587804B2 (ja) 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法
JPH03101194A (ja) 多層プリント配線基板の接続方法
JP2743110B2 (ja) 多層配線板の製造方法
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JPH11168279A (ja) 多層回路基板及びその製造方法
JPH0360097A (ja) 多層プリント配線基板の製造方法
JP3922350B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JPS6364079B2 (ja)
JPH02178995A (ja) 多層プリント基板の製造方法
JP2007115952A (ja) インターポーザ基板及びその製造方法
JPH11135173A (ja) 厚さ方向導電シート及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees