JP2005026573A - 部品内蔵モジュールの製造方法 - Google Patents

部品内蔵モジュールの製造方法 Download PDF

Info

Publication number
JP2005026573A
JP2005026573A JP2003192221A JP2003192221A JP2005026573A JP 2005026573 A JP2005026573 A JP 2005026573A JP 2003192221 A JP2003192221 A JP 2003192221A JP 2003192221 A JP2003192221 A JP 2003192221A JP 2005026573 A JP2005026573 A JP 2005026573A
Authority
JP
Japan
Prior art keywords
insulating layer
component
manufacturing
component built
metal foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003192221A
Other languages
English (en)
Inventor
Atsushi Harada
淳 原田
Yuki Yamamoto
祐樹 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2003192221A priority Critical patent/JP2005026573A/ja
Publication of JP2005026573A publication Critical patent/JP2005026573A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】樹脂基板内部に実装部品が埋設された部品内蔵モジュールの製造方法において、実装部品を実装したりプリプレグを圧着する際に、半田や導電性接着剤の広がりを抑えて短絡を防止する。
【解決手段】金属箔11の一方主面上に、開口部12aを有する絶縁層12を形成し、半田13を介して金属箔11の一方主面上に実装部品14を実装し、絶縁層12および実装部品14の上に、無機フィラーと熱硬化性樹脂とを含有するシート状のプリプレグ16を重ねて圧着して、実装部品14が埋設された樹脂層16aを形成し、金属箔11を加工して配線パターン11aを形成する。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、樹脂基板内部に実装部品が埋設された部品内蔵モジュールの製造方法に関する。
【0002】
【従来の技術】
近年、電子機器の小型化に伴い、チップコンデンサなどの実装部品を実装するための回路基板の小型化が要求されている。これを受けて、回路基板内部に実装部品を埋設してモジュールを作製することにより、実装部品の実装面積を削減して回路基板の小型化を図ることが行われている。
【0003】
中でも、樹脂基板内部に実装部品が埋設された部品内蔵モジュールは、軽量であり、かつ、セラミック基板のように高温焼成を伴わないため内蔵する実装部品に制約が少ない。したがって、このような部品内蔵モジュールは、今後、幅広い用途に応用されることが期待されている。
【0004】
図7は、従来の部品内蔵モジュールの製造方法を示す概略断面図である。以下、図7を用いて、従来の部品内蔵モジュールの製造方法を説明する。
【0005】
まず、図7(a)に示すように、銅箔61上に導電性接着剤63を介して、実装部品64を実装する。
【0006】
次に、図7(b)に示すように、銅箔61上に、無機フィラーと熱硬化性樹脂からなり、一方主面上に銅箔67が形成されたシート状のプリプレグ66を重ねて位置合わせする。
【0007】
次に、銅箔61とプリプレグ66とを圧着し、プリプレグ66を熱硬化させることにより、図7(c)に示すように、実装部品64が内部に埋設された樹脂層66aを形成する。
【0008】
次に、図7(d)に示すように、金属箔61,67を加工して配線パターン61a,67aを形成し、部品内蔵モジュール70を作製する。(例えば、特許文献1参照。)
【0009】
【特許文献1】
特開平11−220262号公報(段落番号0055〜0065、図2)
【0010】
【発明が解決しようとする課題】
しかし、上記の製造方法では、実装部品65を実装したりプリプレグ66を圧着する際に、導電性接着剤63が銅箔61主面方向に広がるため、導電性接着剤63どうしが接触したり、導電性接着剤63が隣接する配線パターン61aにまたがったりして、短絡が生じてしまうことがあった。
【0011】
また、導電性接着剤の代わりに半田を用いる場合でも、半田を溶融させる際に半田が銅箔61主面方向に広がるため、導電性接着剤同様、短絡が生じてしまうことがあった。
【0012】
本発明は、半田や導電性接着剤の広がりによる短絡を防止し、信頼性の高い部品内蔵モジュールを提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明に係る部品内蔵モジュールの製造方法は、金属箔の一方主面上に、前記金属箔の一部が露出する開口部を有する絶縁層を形成する第1工程と、前記開口部に配置された半田または熱硬化性樹脂を含有する導電性接着剤を介して、前記金属箔と実装部品の端子電極とを電気的に接続する第2工程と、前記絶縁層および前記実装部品の上に、無機フィラーと熱硬化性樹脂とを含有するシート状のプリプレグを重ねて圧着し、前記実装部品が埋設された樹脂層を形成する第3工程と、前記金属箔を加工して配線パターンを形成する第4工程と、を備えることを特徴とする。
【0014】
上記部品内蔵モジュールの製造方法において、前記絶縁層は、無機フィラーと熱硬化性樹脂とを含有することが好ましい。
【0015】
上記部品内蔵モジュールの製造方法において、前記絶縁層は、前記樹脂層を形成する際に用いられるのと同種のプリプレグからなることがさらに好ましい。
【0016】
上記部品内蔵モジュールの製造方法では、前記第2工程終了後に、前記絶縁層が前記金属箔と前記実装部品との間に充填されるように、前記第1工程において、前記金属箔の一方主面上に前記絶縁層を形成することが好ましい。
【0017】
上記部品内蔵モジュールの製造方法では、前記実装部品の端子電極下面にあらかじめ金属バンプが付与されていることが好ましく、前記金属バンプは半田バンプであることがさらに好ましい。
【0018】
上記部品内蔵モジュールの製造方法では、前記第3工程において、前記絶縁層および前記実装部品の上に前記プリプレグを重ねて圧着する際に、加熱を行うことが好ましい。
【0019】
【発明の実施の形態】
〔実施形態1〕
以下、本発明に係る部品内蔵モジュールの製造方法の一実施形態について説明する。図1および図2は、本実施形態における部品内蔵モジュールの製造方法を示す概略断面図である。(便宜上、実装部品14,25は、断面ではなく側面が図示されている。)図1に示された工程に続いて、図2に示された工程が行われる。
【0020】
(第1工程)
第1工程では、図1(a)に示すように、金属箔11の一方主面上に絶縁層12を形成する。絶縁層12には、金属箔11の一部が露出するように開口部12aが形成されている。
【0021】
金属箔11は、後述する第4工程において加工され、部品内蔵モジュールの配線パターンを構成するものである。金属箔11を構成する材料としては、例えば、Cu,Ag,Au,Ag−Pt,Ag−Pdなどの金属を用いることができる。金属箔11の厚みは、10〜40μmであることが好ましい。また、絶縁層12が一定の金属箔11と絶縁層12との接合力を高めるため、金属箔11の一方主面は粗面化されていることが好ましい。
【0022】
絶縁層12は、半田や導電性接着剤の広がりによる短絡を防止するためのレジスト材として機能する。絶縁層12は、開口部12aを形成する必要があるため、形成時に一定の柔軟性を有する材料からなることが好ましい。他方、絶縁層12は、部品内蔵モジュールの一部となるため、最終的に固形性を有する材料からなることが好ましい。このような条件を満足するため、絶縁層12は、熱硬化性樹脂を含有することが好ましい。あるいは、絶縁層12は、熱硬化性樹脂と無機フィラーとを含有することが好ましい。さらに、部品内蔵モジュールの強度を考慮すれば、絶縁層12は、後述する樹脂層を形成する際に用いられるのと同種のプリプレグからなることが好ましい。
【0023】
絶縁層12に含有される熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、シアネート樹脂などを用いることができる。絶縁層12が形成される際、これらの熱硬化性樹脂は、未硬化あるいは溶剤に溶解できる程度に硬化している状態で絶縁層12に含有される。また、絶縁層12に含有される無機フィラーとしては、シリカ粉末、アルミナ粉末などの無機粉末を用いることができる。
【0024】
絶縁層12を形成する際には、例えば、熱硬化性樹脂を含有するペーストや、熱硬化性樹脂と無機フィラーとを含有するプリプレグを用いることができる。ペーストを用いて絶縁層12を形成する場合は、スクリーン印刷により金属箔11上にペーストを塗布する。プリプレグを用いて絶縁層12を用いる場合は、金型プレスやレーザーにより開口部12aが形成されたシート状のプリプレグを、金属箔11上に貼り付ける。
【0025】
また、絶縁層12の厚みは、金属箔11と実装部品の端子電極との電気的接続を確実にするために、開口部12a内部に配置される半田や導電性接着剤の厚みと同等かそれ以下であることが好ましい。
【0026】
開口部12aは、金属箔11と実装部品の端子電極とを電気的に接続するための空間となる。したがって、開口部12aは、実装部品の端子電極の位置や数に対応して形成される。なお、各開口部12aは、複数の端子電極間にまたがらないようにして形成されるのが好ましく、開口部12aと実装部品の端子電極とが一対一で形成されるのが最も好ましい。
【0027】
図3は、絶縁層12および開口部12aを上方から見た状態を部分的に示す平面図である。図3では、便宜上、絶縁層12を斜線で表している。図3に示すように、開口部12aは周囲を絶縁層12に囲まれている。また、二つの開口部12aは、一つの実装部品の対向する端子電極の位置に合わせてそれぞれ形成されている。なお、図3において、開口部12aの平面方向における断面形状は四角形となっているが、円形などその他の形状でも構わない。
【0028】
図4は、絶縁層12の変形例を示す平面図であり、絶縁層12および開口部12aを上方から見た状態を部分的に示している。このように、絶縁層12は、レジストのために必要と思われる面積だけ形成されれば十分であり、必ずしも金属箔11と同じ面積で形成される必要はない。図4(a),(b)に示すように、絶縁層12は金属箔11の一方主面上に部分的に形成されていてもよい。
【0029】
また、図3や図4(a)に示すように、絶縁層12は、開口部12間において途切れることなく形成されることが好ましい。これにより、後述する第2工程終了後、実装部品の底面が絶縁層12により覆われる。すなわち、絶縁層12が実装部品のアンダーフィル材として機能する。
【0030】
(第2工程)
第2工程では、まず、図1(b)に示すように、開口部12a内部に半田13を塗布する。開口部12a内部に半田13を塗布する方法としては、スクリーン印刷により半田ペーストを印刷する方法や、ディスペンサによりクリーム半田を塗布する方法などが挙げられる。
【0031】
次に、図1(c)に示すように、開口部12a内部の半田13と実装部品14の端子電極15が接触するようにして、絶縁層12上に実装部品14を配置する。次に、半田13を加熱溶融させて金属箔11と端子電極15とを溶接する。
【0032】
絶縁層12上に実装部品14を配置する際には、絶縁層12および半田13の厚みを調節するなどして、絶縁層12と実装部品14とを密着させることが好ましい。これにより、実装部品14が安定するため、後述する第3工程においてプリプレグを圧着する際に、実装部品14の位置ズレが生じにくくなる。また、実装部品14の底面が絶縁層12に覆われることにより、絶縁層12が実装部品14のアンダーフィル材としても機能する。
【0033】
なお、図1(c)に示すように絶縁層12と実装部品14とが密着し、かつ、絶縁層12が熱硬化性樹脂を含有する場合は、半田13を溶融させる際に、絶縁層12に含有される熱硬化性樹脂を硬化させることが好ましい。これにより、絶縁層12と実装部品14とが強固に接着する。
【0034】
図5は、実装部品14のその他の実装方法を示す概略断面図である。図5(a)に示すように、実装部品14の端子電極15下面にあらかじめ金バンプなどの金属バンプ23aを付与しておき、半田13と金属バンプ23aとを溶融接合してもよい。また、図5(b)に示すように、実装部品14の端子電極15下面にあらかじめ半田バンプ23bを付与しておき、金属箔11と半田バンプ23bとを溶融接合してもよい。
【0035】
本実施形態では、第2工程において半田13により実装部品14を実装する場合を説明したが、半田13の代わりに熱硬化性樹脂を含有する導電性接着剤を用いても同様である。ただし、導電性接着剤を用いる場合は、導電性接着剤を熱硬化させることにより金属箔11と端子電極15とを接着することになる。
【0036】
(第3工程)
第3工程では、まず、図1(d)に示すように、無機フィラーと熱硬化性樹脂とを含有するシート状のプリプレグ16を金属箔11上に配置し、金属箔11と重なるように位置合わせする。なお、プリプレグ16の一方主面上には金属箔17が接合されている。
【0037】
プリプレグ16に含有される熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、シアネート樹脂などを用いることができる。また、プリプレグに含有される無機フィラーとしては、シリカ粉末、アルミナ粉末などの無機粉末を用いることができる。
【0038】
次に、絶縁層12および実装部品14の上に、プリプレグ16を重ねて圧着する。これにより、図1(e)に示すように、実装部品14が埋設された樹脂層16aが形成される。
【0039】
プリプレグ16を圧着する手段としては、真空プレスが好ましい。これにより、樹脂層16a内部に気泡が生じるのを防止することができる。
【0040】
また、プリプレグ16を圧着する際には加熱を行うことが好ましい。これにより、プリプレグ16に含有される熱硬化性樹脂が硬化し、樹脂層16aと金属箔11や絶縁層12との接合状態を良好にすることができる。
【0041】
ただし、樹脂層16に含有される熱硬化性樹脂は、必ずしも圧着直後に硬化した状態である必要はなく、部品内蔵モジュールが完成した時点で硬化した状態であればよい。部品内蔵モジュールを作製する際に、どの工程において樹脂層16に含有される熱硬化性樹脂を硬化させるかは、目的に応じて任意に決定されるものである。
【0042】
(第4工程)
第4工程では、金属箔11,17を加工することにより、図2(a)に示すように、配線パターン11a,17aを形成する。金属箔11,17を加工する方法としては、フォトリソグラフィー、エッチングなどが挙げられる。
【0043】
次に、図2(b)に示すように、樹脂層16aおよび配線パターン17aを厚み方向に貫通する貫通孔18を形成する。貫通孔18の形成手段としては、レーザーやドリルなどを用いることができる。なお、本実施形態において、貫通孔18は、絶縁層12を厚み方向に貫通しているが、絶縁層12の形成状況に応じて、貫通孔18は、絶縁層12を貫通しない場合もある。
【0044】
次に、図2(c)に示すように、貫通孔18内部にビア導体19を形成する。ビア導体19を形成する方法としては、貫通孔18内部にメッキを施す方法や、貫通孔18内部に熱硬化性樹脂を含有する導電性ペーストを充填する方法などが挙げられる。
【0045】
次に、図2(d)に示すように、配線パターン17a上に実装部品24を実装することにより、部品内蔵モジュール20が作製される。
【0046】
なお、樹脂層16aの他方主面上に回路を形成する必要がない場合は、配線パターン17a、貫通孔18、ビア導体19を形成する必要はなく、実装部品24を実装する必要もない。すなわち、図2(a)において、配線パターン17aが形成されていない状態のものも、部品内蔵モジュールに含まれる。
【0047】
〔実施形態2〕
以下、本発明に係る部品内蔵モジュールの製造方法のその他の実施形態について説明する。図6は、本実施形態における部品内蔵モジュールの製造方法を示す概略断面図である。
【0048】
まず、図6(a)に示すような部品内蔵モジュール31を準備する。部品内蔵モジュール40は、実装部品34が埋設された樹脂層36aと、樹脂層36aの一方主面上に形成された絶縁層32と、樹脂層36aの一方主面側に形成された配線パターン31aと、樹脂層36aの他方主面上に形成された配線パターン37aと、配線パターン37a上に形成された実装部品44と、を備える。
【0049】
部品内蔵モジュール40は、実施形態1の部品内蔵モジュール20と同様にして作製することができる。すなわち、図2(a)に示す状態で、配線パターン17a上に実装部品24を実装すれば、部品内蔵モジュール40と同様のものを作製することができる。
【0050】
次に、図6(b)に示すように、無機フィラーと熱硬化性樹脂とを含有するシート状のプリプレグ56を部品内蔵モジュール40上に配置し、部品内蔵モジュール40と重なるように位置合わせする。なお、プリプレグ56の一方主面上には金属箔57が接合されている。
【0051】
次に、樹脂層36aおよび実装部品44の上に、プリプレグ56を重ねて圧着する。これにより、図6(c)に示すように、樹脂層36aの上に、内部に実装部品44が埋設された樹脂層56aが形成される。
【0052】
次に、金属箔57を加工することにより、図6(d)に示すように、配線パターン57aを形成する。また、樹脂層36a,56aおよび配線パターン37a,57aを貫通する貫通孔38aと、樹脂層56aおよび配線パターン57aを貫通する貫通孔38bとを形成し、貫通孔38a,38b内部にビア導体39a,39bを形成する。
【0053】
次に、図示しないが、配線パターン57a上に実装部品を実装することにより、部品内蔵モジュールが作製される。また、上述したプリプレグ圧着、実装部品実装の工程を繰り返すことにより、さらに樹脂層を多層化することができる。
【0054】
【実施例】
実施形態1に基づいて、実際に部品内蔵モジュールを作製し、これを評価した。
まず、金属箔として厚さ35μmの圧延銅箔を準備した。次に、スクリーン印刷により、銅箔上の開口部形成以外の部分に、エポキシ樹脂とシリカ粉末とを混合したペーストを塗布し、溶剤分を乾燥させて、絶縁層を形成した。
【0055】
次に、スクリーン印刷により、絶縁層の開口部内部に半田ペーストを塗布した。次に、絶縁層上に、チップコンデンサ、チップ抵抗、チップインダクタなどの実装部品を配置し、リフロー炉内において275℃で熱処理を行った。これにより、銅箔と実装部品とが半田により接合された。
【0056】
次に、シリカ粉末90重量%と液状エポキシ樹脂10重量%とを混合してなる、厚さ400μmのシート状のプリプレグを準備し、このプリプレグの一方主面上に厚さ18μmの銅箔を圧着した。
【0057】
次に、銅箔付きのプリプレグを固定し、プリプレグ上に銅箔を位置合わせして、真空プレス中120℃で銅箔をプリプレグに圧着し、樹脂層内部に実装部品が埋設された板状体を作製した。
【0058】
次に、170℃、1時間の条件下で、板状体を熱処理し、樹脂層に含有されるエポキシ樹脂を完全に硬化させた。
【0059】
次に、銅箔をフォトリソグラフィー、エッチングにより加工して、樹脂層の一方主面側および他方主面上に配線パターンを形成した。また、銅箔および樹脂層を貫通する貫通孔を形成し、貫通孔内部にメッキを施して、ビア導体を形成した。
【0060】
次に、樹脂層の他方主面上の配線パターン上に、チップコンデンサ、チップ抵抗、チップインダクタ、ICなどの実装部品を半田付けした。
【0061】
以上のようにして、100個の部品内蔵モジュールの試料を作製し、それぞれについて、半田ブリッジの有無を確認したが、いずれの試料においても半田ブリッジは確認されなかった。
【0062】
【発明の効果】
本発明によれば、金属箔上に形成された絶縁層の開口部内部に半田や導電性接着剤が配置されるため、実装部品を実装したりプリプレグを圧着する際に、半田や導電性接着剤が金属箔の主面方向に広がるのを防止することができる。
【0063】
したがって、半田や導電性接着剤による端子電極間の短絡を防止することができるため、信頼性の高い部品内蔵モジュールを作製することが可能となる。
【図面の簡単な説明】
【図1】本発明に係る部品内蔵モジュールの製造方法の一実施形態を示す概略断面図である。
【図2】本発明に係る部品内蔵モジュールの製造方法の一実施形態を示す概略断面図である。
【図3】図1(a)において、絶縁層12および開口部12aを上方から見た状態を部分的に示す平面図である。
【図4】図3における絶縁層12の変形例を示す平面図である。
【図5】図1(c)以外の実装部品14の実装方法を示す概略断面図である。
【図6】本発明に係る部品内蔵モジュールの製造方法のその他の実施形態を示す概略断面図である。
【図7】従来の部品内蔵モジュールの製造方法を示す概略断面図である。
【符号の説明】
11 金属箔
11a,31a 配線パターン
12,32 絶縁層
12a 開口部
13 半田
14,44 実装部品
15 端子電極
16 プリプレグ
16a,36a 樹脂層
20,40 部品内蔵モジュール
23a 金属バンプ
23b 半田バンプ

Claims (10)

  1. 金属箔の一方主面上に、前記金属箔の一部が露出する開口部を有する絶縁層を形成する第1工程と、
    前記開口部内部に配置された半田または熱硬化性樹脂を含有する導電性接着剤を介して、前記金属箔と実装部品の端子電極とを電気的に接続する第2工程と、
    前記絶縁層および前記実装部品の上に、無機フィラーと熱硬化性樹脂とを含有するシート状のプリプレグを重ねて圧着し、前記実装部品が埋設された樹脂層を形成する第3工程と、
    前記金属箔を加工して配線パターンを形成する第4工程と、
    を備えることを特徴とする部品内蔵モジュールの製造方法。
  2. 前記絶縁層は、熱硬化性樹脂を含有することを特徴とする請求項1に記載の部品内蔵モジュールの製造方法。
  3. 前記絶縁層は、無機フィラーと熱硬化性樹脂とを含有することを特徴とする、請求項1に記載の部品内蔵モジュールの製造方法。
  4. 前記絶縁層は、前記樹脂層を形成する際に用いられるのと同種のプリプレグからなることを特徴とする、請求項1に記載の部品内蔵モジュールの製造方法。
  5. 前記第2工程において、前記絶縁層と前記実装部品とを密着させることを特徴とする、請求項2から請求項4のいずれかに記載の部品内蔵モジュールの製造方法。
  6. 前記第2工程において、前記半田を溶融させる際の熱または前記導電性接着剤に含有される前記熱硬化性樹脂を硬化させる際の熱により、前記絶縁層に含有される熱硬化性樹脂を硬化させることを特徴とする、請求項5に記載の部品内蔵モジュールの製造方法。
  7. 前記第2工程終了後に、前記絶縁層が前記金属箔と前記実装部品との間に充填されるように、前記第1工程において、前記金属箔の一方主面上に前記絶縁層を形成することを特徴とする、請求項1に記載の部品内蔵モジュールの製造方法。
  8. 前記実装部品の端子電極下面にあらかじめ金属バンプが付与されていることを特徴とする、請求項1に記載の部品内蔵モジュールの製造方法。
  9. 前記金属バンプは、半田バンプであることを特徴とする請求項8に記載の部品内蔵モジュールの製造方法。
  10. 前記第3工程において、前記絶縁層および前記実装部品の上に前記プリプレグを重ねて圧着する際に、加熱を行うことを特徴とする、請求項1に記載の部品内蔵モジュールの製造方法。
JP2003192221A 2003-07-04 2003-07-04 部品内蔵モジュールの製造方法 Pending JP2005026573A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003192221A JP2005026573A (ja) 2003-07-04 2003-07-04 部品内蔵モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003192221A JP2005026573A (ja) 2003-07-04 2003-07-04 部品内蔵モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2005026573A true JP2005026573A (ja) 2005-01-27

Family

ID=34189584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003192221A Pending JP2005026573A (ja) 2003-07-04 2003-07-04 部品内蔵モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP2005026573A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227586A (ja) * 2006-02-23 2007-09-06 Cmk Corp 半導体素子内蔵基板及びその製造方法
JP2008003017A (ja) * 2006-06-26 2008-01-10 Nec Tokin Corp 圧電単結晶振動子および圧電振動ジャイロ
WO2010007969A1 (ja) * 2008-07-18 2010-01-21 株式会社 村田製作所 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JPWO2009001621A1 (ja) * 2007-06-26 2010-08-26 株式会社村田製作所 部品内蔵基板の製造方法
WO2011062252A1 (ja) * 2009-11-19 2011-05-26 株式会社村田製作所 部品内蔵モジュールの製造方法および部品内蔵モジュール
JPWO2009147936A1 (ja) * 2008-06-02 2011-10-27 イビデン株式会社 多層プリント配線板の製造方法
US8077478B2 (en) 2005-03-17 2011-12-13 Panasonic Corporation Module board
KR101257457B1 (ko) * 2008-04-25 2013-04-23 삼성테크윈 주식회사 집적회로 칩이 내장된 인쇄회로기판의 제조 방법
CN112509933A (zh) * 2021-02-04 2021-03-16 广东科翔电子科技股份有限公司 一种ic载板全埋置元器件工艺方法
CN112701103A (zh) * 2020-12-07 2021-04-23 杰群电子科技(东莞)有限公司 一种组合封装结构及组合封装工艺
CN112701049A (zh) * 2020-12-22 2021-04-23 杰群电子科技(东莞)有限公司 一种半导体模块的封装方法及半导体模块

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8675369B2 (en) 2005-03-17 2014-03-18 Panasonic Corporation Module board
US8077478B2 (en) 2005-03-17 2011-12-13 Panasonic Corporation Module board
JP2007227586A (ja) * 2006-02-23 2007-09-06 Cmk Corp 半導体素子内蔵基板及びその製造方法
JP2008003017A (ja) * 2006-06-26 2008-01-10 Nec Tokin Corp 圧電単結晶振動子および圧電振動ジャイロ
JPWO2009001621A1 (ja) * 2007-06-26 2010-08-26 株式会社村田製作所 部品内蔵基板の製造方法
US8069558B2 (en) 2007-06-26 2011-12-06 Murata Manufacturing Co., Ltd. Method for manufacturing substrate having built-in components
JP5012896B2 (ja) * 2007-06-26 2012-08-29 株式会社村田製作所 部品内蔵基板の製造方法
KR101257457B1 (ko) * 2008-04-25 2013-04-23 삼성테크윈 주식회사 집적회로 칩이 내장된 인쇄회로기판의 제조 방법
JPWO2009147936A1 (ja) * 2008-06-02 2011-10-27 イビデン株式会社 多層プリント配線板の製造方法
WO2010007969A1 (ja) * 2008-07-18 2010-01-21 株式会社 村田製作所 部品内蔵モジュールの製造方法及び部品内蔵モジュール
WO2011062252A1 (ja) * 2009-11-19 2011-05-26 株式会社村田製作所 部品内蔵モジュールの製造方法および部品内蔵モジュール
JP5354224B2 (ja) * 2009-11-19 2013-11-27 株式会社村田製作所 部品内蔵モジュールの製造方法
CN112701103A (zh) * 2020-12-07 2021-04-23 杰群电子科技(东莞)有限公司 一种组合封装结构及组合封装工艺
CN112701049A (zh) * 2020-12-22 2021-04-23 杰群电子科技(东莞)有限公司 一种半导体模块的封装方法及半导体模块
CN112509933A (zh) * 2021-02-04 2021-03-16 广东科翔电子科技股份有限公司 一种ic载板全埋置元器件工艺方法
CN112509933B (zh) * 2021-02-04 2021-11-23 广东科翔电子科技股份有限公司 一种ic载板全埋置元器件工艺方法

Similar Documents

Publication Publication Date Title
US6335076B1 (en) Multi-layer wiring board and method for manufacturing the same
KR20040100949A (ko) 반도체 패키지의 제조 방법, 및 반도체 장치의 제조 방법
JP5163806B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP2001332866A (ja) 回路基板及びその製造方法
WO2005071744A1 (ja) 積層型電子部品および積層型電子部品の実装構造
JP2005026573A (ja) 部品内蔵モジュールの製造方法
JP5354224B2 (ja) 部品内蔵モジュールの製造方法
WO2010067508A1 (ja) 多層基板およびその製造方法
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP3930222B2 (ja) 半導体装置の製造方法
JP5108253B2 (ja) 部品実装モジュール
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP2010258019A (ja) 樹脂多層モジュール及び樹脂多層モジュールの製造方法
KR20080073648A (ko) 다층 배선 기판 및 그 제조 방법
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
JP2005235807A (ja) 積層型電子部品およびその製造方法
JP2011249457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2004165328A (ja) 半田バンプ付き配線基板およびその製造方法
WO2005071742A1 (ja) 積層型電子部品の製造方法
JP2004119442A (ja) 半田バンプ付き配線基板の製造方法
JP2007035870A (ja) 半導体装置
JP2007305631A (ja) 樹脂多層基板、複合型電子部品及びそれぞれの製造方法
JP2003338574A (ja) ピン付き配線基板およびこれを用いた電子装置
JP2012182269A (ja) 部品内蔵配線板
JP2003243816A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080708