JP2007227586A - 半導体素子内蔵基板及びその製造方法 - Google Patents

Abstract

【課題】内蔵基板のトータル厚みを薄くしても、基板の剛性を保ち信頼性を向上させることができる半導体素子内蔵基板及びその製造方法の提供。
【解決手段】半導体素子を内蔵した基板であって、当該半導体素子がフリップチップ実装され、且つ、少なくとも当該半導体素子のフリップチップ実装部分に、アンダーフィルからなる封入材を介して保護膜が形成されている半導体素子内蔵基板；半導体素子内蔵基板の製造方法であって、金属箔に保護膜を重ね積層する工程と、当該保護膜に半導体素子実装用の開口部を設ける工程と、当該保護膜にアンダーフィルからなる封止材を塗布する工程と、当該開口部に半導体素子をフリップチップ実装する工程と、当該実装した半導体素子の側方に半硬化状態の絶縁層を配置した後、上層に金属箔を重ね積層する工程とを有する半導体素子内蔵基板の製造方法。
【選択図】図１

Description

本発明は、半導体素子内蔵基板及びその製造方法、特に半導体素子内蔵基板のトータル厚みを薄くしても基板の剛性を確保し、信頼性を向上させることができる半導体素子内蔵基板及びその製造方法に関する。

従来の半導体素子内蔵基板は、ザクリ加工を施した凹部に半導体素子を搭載する接続パッドを形成し、はんだ付け以外の場所をソルダーレジストで覆い、はんだが他の回路部分へ転写するのを防止して製造されていた（例えば、特許文献１参照）。

また、プリント配線板の最外層にソルダーレジストを形成し、次いで、半導体素子をフリップチップ実装した後、半導体素子とソルダーレジトの間にアンダーフィルを充填するプリント配線板の製造方法も既に提案されている（例えば、特許文献２参照）。
特開２００２−２３７６８２号公報 特開２０００−２２３１８号公報

従来、半導体素子内蔵基板をフリップチップ実装する際、上記の如く、接続パッド以外の導体回路をソルダーレジストで覆っていたが、単なる絶縁樹脂なので剛性力がないという問題があった。

また、上記のソルダーレジストとアンダーフィルの密着力を向上させるために、ソルダーレジストに酸化プラズマにて酸化膜層を除去することも行なわれている。しかし、この方法では、酸化膜の除去工程が増えてしまうという新たな問題が発生してしまうものであった。しかも、ソルダーレジストの強度が弱いという問題自体は何ら改善されないものであった。

本発明は、上記の如き問題に鑑み、半導体素子を内蔵し、かつフリップチップ実装して、トータル厚みの薄い半導体素子内蔵基板としても、剛性が高められた、従ってまた部品の信頼性が向上した半導体素子内蔵基板を提供することを課題としている。

本発明は、半導体素子を内蔵した基板であって、当該半導体素子がフリップチップ実装され、且つ、少なくとも当該半導体素子のフリップチップ実装部分に、アンダーフィルからなる封止材を介して保護膜が形成されていることを特徴とする半導体素子内蔵基板により上記課題を解決したものである。

また、本発明は、前記の半導体素子内蔵基板において、半導体素子がフリップチップ実装され、且つ少なくとも当該半導体素子のフリップチップ実装部分に、アンダーフィルからなる封止材を介して保護膜が形成されていると共に、当該保護膜の反対側において半導体素子が露出している２枚の構造体が、当該半導体素子の露出面側において、絶縁層を介して対向積層されていることを特徴としている。

また、本発明は、前記の半導体素子内蔵基板において、内蔵された半導体素子の側方に、複数の配線が形成された絶縁層が配置されていることを特徴としている。

また、本発明は、前記の半導体素子内蔵基板において、保護膜が、補強材を含有していることを特徴としている。

また、本発明は、前記の半導体素子内蔵基板において、保護膜に、上方の拡開したテーパー形状を有する半導体素子実装用の開口部が形成されていることを特徴としている。

また、本発明は、前記の半導体素子内蔵基板が、上下に金属からなる配線回路を備えた両面基板であることを特徴としている。

また、本発明は、前記の半導体素子内蔵基板が、上下に金属からなる配線回路を備え、少なくともどちらか一方の上層あるいは下層に導体による配線回路を１層以上備えた多層基板であることを特徴としている。

また、本発明は、半導体素子内蔵基板の製造方法であって、金属箔に保護膜を重ね積層する工程と、当該保護膜に半導体素子実装用の開口部を設ける工程と、当該保護膜にアンダーフィルからなる封止材を塗布する工程と、当該開口部に半導体素子をフリップチップ実装する工程と、当該実装した半導体素子の側方に半硬化状態の絶縁層を配置した後、上層に金属箔を重ね積層する工程とを有することを特徴とする半導体素子内蔵基板の製造方法により上記課題を解決したものである。

また、本発明は、前記の半導体素子内蔵基板の製造方法において、開口部を、レーザ加工にて上方に拡開したテーパ形状に形成することを特徴としている。

また、本発明は、前記の半導体素子内蔵基板の製造方法において、半導体素子の側方の絶縁層が、予め半導体素子よりわずかに大きな開口部を備えているシートであることを特徴としている。

また、本発明は、前記の半導体素子内蔵基板の製造方法において、上層に金属箔を重ね積層する工程後、更に表裏の金属箔を写真法にてエッチングし、フリップ実装パッド及び配線回路を形成する工程を有することを特徴としている。

また、本発明は、前記の半導体素子内蔵基板の製造方法において、フリップ実装パッド及び配線回路を形成する工程後、更にビルドアップ基材を重ね積層する工程と、貫通穴及び非貫通穴を形成する工程と、全面に無電解・電解めっきを施す工程と、写真法にて表裏の回路形成を施す工程とを有することを特徴としている。

本発明によれば、半導体素子を有機基板に内蔵し、且つトータル厚みを薄くしても、保護膜により剛性が強化されているので、信頼性の向上した基板を提供することが出来る。

また本発明によれば、半導体素子をフリップチップ実装する際の実装パッドとして用いる金属箔は、半導体素子実装時には支持体として使用し、側方の絶縁層を積層後に形成するため、狭ピッチで微細な実装パッドを容易に形成することができる。

以下、本発明の実施の形態を図面と共に説明する。

まず、図１（ａ），（ｂ）を用いて本発明の第１の実施の形態としての半導体素子内蔵基板について説明する。

図１（ａ）に示す半導体素子内蔵基板１００は、金属箔１０１上に保護膜１０２を備え、バンプ１０３を介して半導体素子１０４を搭載している。前記保護膜１０２には、バンプ１０３と接続するための開口部が形成されている。半導体素子１０４をはんだバンプ１０３などを介して接続する際は、保護膜１０２の開口部が上方に拡開したテーパ状に形成されているのが、はんだバンプの高さを安定して形成し得るため好ましい。また、半導体素子１０４と保護膜１０２の隙間に、アンダーフィルからなる封止材１０５を予め塗布し、熱により硬化させて封止することによって、半導体素子１０４の電極表面が保護されている。
ここで、金属箔１０１としては、金箔、銀箔、銅箔、アルミ箔、はんだ箔などが挙げられるが、一般的には加工し易く安価な銅箔を使用することが好ましい。

保護膜１０２には、ガラスクロスや無機フィラーあるいは有機フィラーなどの補強材が充填されている。斯かる保護膜１０２としては、例えばエポキシ樹脂に上記のガラスクロスや無機フィラーあるいは有機フィラーなどが含まれる絶縁シートや絶縁樹脂が好適に用いられる。また、これ以外にも、例えばポリイミド樹脂や液状ポリマーなどに補強材を充填した絶縁層を使用することもできる。

保護膜１０２の絶縁樹脂としては、熱硬化性樹脂や熱可塑性樹脂などが挙げられる。
ここに熱硬化性樹脂としては、主にフェノール樹脂とエポキシ樹脂が使用されるが、ポリイミド、ビスマレイミドトリアジン樹脂、メラミン樹脂、シアネート樹脂、ベンゾシクロブテン樹脂、不飽和ポリエステル、ポリベンゾオキサゾール、ポリフェニレンエーテル、ポリフェニレンオキサイド、ジアリルフタレート樹脂などが好適に使用される。
また、熱可塑性樹脂としては、ポリエステル、液晶ポリマー、フッ素樹脂、ポリエーテルエーテルケトン、ポリノルボルネン、ポリエチレンテレフタレート、シクロオレフィン樹脂、ポリフェニレンサルファイド、ポリエーテルスルフォン、アクリル樹脂などが好適に使用される。

保護膜１０２として補強材を混入した絶縁シートや絶縁樹脂を使用することにより、金属箔１０１上に形成された保護膜１０２に、ある程度の厚みが保てるので半導体素子１０４を安定的に実装することが可能となる。従って、保護膜１０２としては、少なくとも図１（ｂ）に示す半導体素子内蔵基板１１０のように、半導体素子１０４がフリップチップ実装される部分に形成されればよい。

また、半導体素子内蔵基板としたときも、側方の絶縁層１０６のみでは、内蔵した半導体素子１０４を支えることができないため、保護膜１０２に補強材を混入することで十分な剛性で半導体素子１０４を支えることが可能となる。

また、半導体素子１０４の側方には、ガラスクロスや無機フィラーあるいは有機フィラーなどの補強材が充填された絶縁層１０６を備えている。斯かる半導体素子の側方に配置される絶縁層１０６としては、例えばエポキシ樹脂に上記記載のガラスクロスや無機フィラーあるいは有機フィラーなどが含まれる絶縁シートや絶縁樹脂が好適に用いられる。

更に、半導体素子１０４の上層には金属箔１０１が配置されて、半導体素子内蔵基板１００が構成されている。
この半導体素子内蔵基板１００は、半導体素子１０４を内蔵した基板のトータル厚みを薄くしても、保護膜１０２に補強材が混入されているので、剛性が強化され、信頼性の向上した半導体素子内蔵基板となっている。

次に、図２（ａ），（ｂ）を用いて上記本発明半導体素子内蔵基板の第１の実施の形態の変形例を説明する。

図２（ａ）に示す半導体素子内蔵基板２００は、その側方の絶縁層２０６に、予め複数の配線基板Ｔを形成し、積層工程で同時に埋め込んだ例を示している。
側方に複数の配線基板Ｔを同時に積層することで空いたスペースに配線回路が形成できるため、より薄型化が可能となる。

図２（ｂ）に示す半導体素子内蔵基板２１０は、半導体素子２０４及び側方にある絶縁層２０６の上下に保護膜２０２と金属箔２０１を備えた、半導体素子内蔵基板の例を示している。
コアとなる半導体素子２０４及び側方の絶縁層２０６を中心として上下対象構造となるため、トータル厚みが薄くても反りにくい半導体素子内蔵基板を提供することができる。

図２（ｃ）に示す半導体素子内蔵基板２２０は、金属箔２０１と保護膜２０２からなる支持体Ｂに、バンプ２０３を介して半導体素子２０４がフリップチップ実装され、保護膜２０２と半導体素子２０４の間にはアンダーフィルからなる封止材２０５で電極表面が保護され、当該半導体素子２０４の側方には絶縁層２０６が配置されている２枚の構造体を、当該半導体素子２０４の露出面側が互いに対向するように配置すると共に、当該対向した上下の半導体素子２０４及び側方の絶縁層２０６の間に絶縁層２０７を介して積層することにより、複数の半導体素子２０４を重ね内蔵した例を示している。
複数の半導体素子２０４を重ねて使用した場合であっても従来と比べ、トータル厚みが薄くなる。

次に、図３を用いて本発明の第２の実施の形態としての半導体素子内蔵両面基板について説明する。

図３に示す半導体素子内蔵両面基板３００は、実装パッド３０１ａ上に保護膜３０２を備え、バンプ３０３を介して半導体素子３０４を搭載している。保護膜３０２には、バンプ３０３と接続するための開口部が形成されている。半導体素子３０４をはんだバンプ３０３などを介して接続する際は、当該保護膜３０２の開口部を、上方に拡開したテーパ状に形成するのが、はんだバンプの高さを安定して形成し得るため好ましい。また、半導体素子３０４と保護膜３０２との隙間に、アンダーフィルからなる封止膜３０５を予め塗布し硬化させて封止ことによって、半導体素子３０４の電極表面が保護されている。

保護膜３０２には、ガラスクロスや無機フィラーあるいは有機フィラーなどの補強材が充填されている。斯かる保護膜３０２としては、例えばエポキシ樹脂に上記のガラスクロスや無機フィラーあるいは有機フィラーなどが含まれる絶縁シートや絶縁樹脂が好適に用いられる。また、これ以外にも、例えば、ポリイミド樹脂や液状ポリマーなどに補強材を充填した絶縁層を使用することもできる

保護膜３０２の絶縁樹脂としては、熱硬化性樹脂や熱可塑性樹脂などが挙げられる。
ここに熱硬化性樹脂としては、主にフェノール樹脂とエポキシ樹脂が使用されるが、ポリイミド、ビスマレイミドトリアジン樹脂、メラミン樹脂、シアネート樹脂、ベンゾシクロブテン樹脂、不飽和ポリエステル、ポリベンゾオキサゾール、ポリフェニレンエーテル、ポリフェニレンオキサイド、ジアリルフタレート樹脂などが好適に使用される。
また、熱可塑性樹脂としては、ポリエステル、液晶ポリマー、フッ素樹脂、ポリエーテルエーテルケトン、ポリノルボルネン、ポリエチレンテレフタレート、シクロオレフィン樹脂、ポリフェニレンサルファイド、ポリエーテルスルフォン、アクリル樹脂などが好適に使用される。

保護膜３０２として補強材を入れた絶縁シートや絶縁樹脂を使用することにより、実装パッド３０１ａ上に形成された保護膜３０２に、ある程度の厚みが保てるので半導体素子３０４を安定的に実装することが可能となる。従って、保護膜３０２としては、少なくとも半導体素子３０４がフリップチップ実装される部分に形成されればよい。

また、半導体素子内蔵基板としたときも、側方の絶縁層３０６のみでは、内蔵した半導体素子３０４を支えることができないため、保護膜３０２に補強材を混入することで十分な剛性で半導体素子３０４を支えることが可能となる。

また、半導体素子３０４の側方には、ガラスクロスや無機フィラーあるいは有機フィラーなどの補強材が充填された絶縁層３０６を備えている。斯かる半導体素子の側方に配置される絶縁層としては、例えばエポキシ樹脂に上記記載のガラスクロスや無機フィラーあるいは有機フィラーなどが含まれる絶縁シートや絶縁樹脂が好適に用いられる。

更に、半導体素子３０４の上層には配線回路３０１ｂが配置されて、半導体素子内蔵両面基板３００が構成されている。
この半導体素子内蔵両面基板３００は、半導体素子３０４を内蔵した基板のトータル厚みを薄くしても、保護膜３０２に補強材が混入されているので、剛性が強化され、信頼性の向上した半導体素子内蔵両面基板となっている。

次に、図４を用いて、本発明の第３の実施の形態としての半導体素子内蔵多層基板について説明する。

図４に示す半導体素子内蔵多層基板４００は、図３に示される半導体素子内蔵両面基板３００の上下にビルドアップ基材からなる絶縁層４０１を配置し、表裏の導通を得る貫通めっきスルーホール４０２及びＬ１〜Ｌ２層、Ｌ３〜Ｌ４層を接続する層間接続ビア４０３並びに配線回路４０４を備えている。

ビルドアップ基材からなる絶縁層４０１としては、フイルムタイプの絶縁シートに無機フィラーを充填したものやアラミド不織布を充填したもの、ガラスクロスにエポキシ樹脂を含浸させたもの、あるいはポリイミド樹脂や液晶ポリマーなどが適宜使用される。

図４では、図３に示される半導体素子内蔵基板３００の上下に１層のビルドアップ材からなる絶縁層４０１配置した例を示したが、ビルドアップ層が、２層あるいは３層、それ以上のビルドアップ材を重ねても構わない。

次に、図５を用いて図１に示した半導体素子内蔵基板の製造方法について説明する。

まず、図５（ａ）に示すように、保護膜５０２に金属箔５０１を重ね積層あるいは真空ラミネートする。尚、この例では、保護膜５０２の絶縁層に金属箔５０１を重ね積層あるいは真空ラミネートする工程から開始したが、予め、ＲＣＣ（resin coated copper foil）のような樹脂付き銅箔Ｂを用いても構わない。

次いで、図５（ｂ）に示すように、金属箔５０１に保護膜５０２を形成したシートの保護膜５０２に、半導体素子５０４を実装する開口部５０２ａをレーザ加工にて形成する。このとき保護膜５０２に形成する開口部５０２ａを上方に拡開したテーパ形状にすることで、フリップチップ実装によるはんだプリコートが容易に形成でき、はんだバンプ５０３の高さも安定させることが可能となる。ここでの開口部５０２ａの間口形状としては、例えば円形や長楕円形状に加工される。また、レーザ加工で開口部５０２ａを形成することで狭ピッチにも対応できる。特に、狭ピッチ例えば、４０μｍピッチでは、開口部５０２ａを千鳥配置で形成しても構わない。
また、金属箔５０１上にニッケルー金めっき処理などを施す際も、保護膜５０２の開口部５０２ａが、上記の如く、テーパ状に形成されていれば、ニッケルー金めっきの液流れが良くなり、歩留まりが向上する点でも好ましい。

次いで、図５（ｃ）に示すように、半導体素子５０４をフリップチップ実装する。フリップチップ実装としては、はんだバンプ５０３はんだ接合の他に、Ａｕはんだ接合、ＮＣＰ（non conductive paste）などが挙げられる。
当該実装は、まず保護膜５０２に開口部５０２ａを設け、次いで、該開口部５０２ａにはんだペーストを予めスクリーン印刷やスーパージャフィット法などで形成して半導体素子５０４を実装することにより行なわれる。アンダーフィルからなる封止材５０５の形成は、半導体素子の実装の前後の如何を問わない。最近では、接合パッドのピッチが狭ピッチの場合は、予めアンダーフィルからなる封止材を設けてから半導体素子を実装するケースが増えている。

次いで、図５（ｄ）に示すように、半導体素子５０４の側方に半硬化状態の絶縁層５０６を配置し、その上方に銅箔５０７を重ね積層することにより、図５（ｅ）に示される半導体素子内蔵基板が得られる。因に、絶縁層５０６には、ガラスクロスや無機フィラーあるいは有機フィラーなどの補強材が充填されている。斯かる絶縁層としては、エポキシ樹脂に上記記載のガラスクロスや無機フィラーあるいは有機フィラーなどが含まれる絶縁シートや絶縁樹脂が好適に用いられる。

次に、図６を用いて図３に示した半導体素子内蔵両面基板の製造方法について説明する。

まず、図６（ａ）に示すように、図５（ｅ）で得られた半導体素子内蔵基板５００を用意する。尚、この半導体素子内蔵基板５００の表裏の金属箔６０１としては、厚みが、１２、９、６、３μｍのもの、特にフリップチップ接続にはんだを用いる場合は、９μｍ程度の金属箔を使用することが好ましい。

次いで、写真法を用いて、配線回路６０１ｂと半導体素子実装パッド６０１ａを形成することにより、図６（ｂ）に示される半導体素子内蔵両面基板６００が得られる。因に、半導体素子を実装するパッドが狭ピッチな場合、例えば、４０μｍピッチの場合は、実装パッドが２０μｍ以下になるため、特に９μｍの金属箔を使用することが好ましい。

次に、図７を用いて図４に示した半導体素子内蔵多層基板の製造方法について説明する。

まず、図７（ａ）に示すように、図６と同様に、半導体素子内蔵基板の両面を写真法により配線回路７０１ｂと半導体素子実装パッド７０１ａを形成して半導体素子内蔵両面基板とする。次いで、図７（ｂ）に示すように、当該半導体素子両面基板の上下にビルドアップ基材７０２を重ね積層し、貫通穴７０３と非貫通穴７０４を形成する。次いで、図７（ｃ）に示すように、全面に無電解・電解銅めっき処理を施し、写真法にて配線回路７０５、貫通めっきスルーホール７０６、層間接続ビア７０７を形成する。次いで、図７（ｄ）に示すように、図７（ｂ）〜（ｃ）の工程を繰り返し、最外層にソルダーレジスト７０８を形成することにより、６層構造の半導体素子内蔵多層基板７００が得られる。

因に、ビルドアップ基材７０２からなる絶縁層としては、フイルムタイプの絶縁シートに無機フィラーを充填したものやアラミド不織布を充填したもの、ガラスクロスにエポキシ樹脂を含浸させたもの、あるいはポリイミド樹脂や液晶ポリマーなどが適宜使用される。

本発明半導体素子内蔵基板の第１の実施の形態を示す概略断面説明図。 本発明半導体素子内蔵基板の第１の実施の形態の変形例を示す概略断面説明図。 本発明半導体素子内蔵基板の第２の実施の形態を示す概略断面説明図。 本発明半導体素子内蔵基板の第３の実施の形態を示す概略断面説明図。 本発明の第１の実施の形態に係る半導体素子内蔵基板の製造方法を示す概略断面工程説明図。 本発明の第２の実施の形態に係る半導体素子内蔵基板の製造方法を示す断概略断面工程説明図。 本発明の第３の実施の形態に係る半導体素子内蔵基板の製造方法を示す断概略断面工程説明図。

符号の説明

１０１、２０１、５０１、５０７，６０１：金属箔
１０２、２０２、３０２、５０２：保護膜
１０３、２０３、３０３、５０３：バンプ
１０４、２０４、３０４、５０４：半導体素子
１０５、２０５、３０５、５０５：封止材
１０６、２０６、３０６、４０１、５０６：側方の絶縁層
２０７：絶縁層
４０２、５０３、７０６：貫通めっきスルーホール
３０１ａ、６０１ａ、７０１ａ：実装パッド
３０１ｂ、４０４、５０２、６０１ｂ、７０１ｂ：配線回路
４０３、６０７、７０７：層間接続ビア
５０２ａ：開口部
７０４：非貫通穴
７０３：貫通穴
５０１：無電解・電解銅めっき
７０２：ビルドアップ基材
７０８：最外層のソルダーレジスト
１００、１１０、２００、２１０、５００：半導体素子内蔵基板
３００、６００：半導体素子内蔵両面基板
４００、７００：半導体素子内蔵多層基板
Ｔ：配線基板
Ｂ：金属箔と保護膜からなる支持体

Claims (12)

1. 半導体素子を内蔵した基板であって、当該半導体素子がフリップチップ実装され、且つ、少なくとも当該半導体素子のフリップチップ実装部分に、アンダーフィルからなる封止材を介して保護膜が形成されていることを特徴とする半導体素子内蔵基板。
2. 半導体素子がフリップチップ実装され、且つ少なくとも当該半導体素子のフリップチップ実装部分に、アンダーフィルからなる封止材を介して保護膜が形成されていると共に、当該保護膜の反対側において半導体素子が露出している２枚の構造体が、当該半導体素子の露出面側において、絶縁層を介して対向積層されていることを特徴とする半導体素子内蔵基板。
3. 前記内蔵された半導体素子の側方に、複数の配線が形成された絶縁層が配置されていることを特徴とする請求項１又は２記載の半導体素子内蔵基板。
4. 前記保護膜が、補強材を含有していることを特徴とする請求項1〜３の何れか１項記載の半導体素子内蔵基板。
5. 前記保護膜に、上方の拡開したテーパー形状を有する半導体素子実装用の開口部が形成されていることを特徴とする請求項１〜４の何れか１項記載の半導体素子内蔵基板。
6. 上下に金属からなる配線回路を備えた両面基板であることを特徴とする請求項１〜５の何れか１項記載の半導体素子内蔵基板。
7. 上下に金属からなる配線回路を備え、少なくともどちらか一方の上層あるいは下層に導体による配線回路を１層以上備えた多層基板であることを特徴とする請求項１〜５の何れか１項記載の半導体素子内蔵基板。
8. 半導体素子内蔵基板の製造方法であって、金属箔に保護膜を重ね積層する工程と、当該保護膜に半導体素子実装用の開口部を設ける工程と、当該保護膜にアンダーフィルからなる封止材を塗布する工程と、当該開口部に半導体素子をフリップチップ実装する工程と、当該実装した半導体素子の側方に半硬化状態の絶縁層を配置した後、上層に金属箔を重ね積層する工程とを有することを特徴とする半導体素子内蔵基板の製造方法。
9. 前記開口部を、レーザ加工にて上方に拡開したテーパ形状に形成することを特徴とする請求項８記載の半導体素子内蔵基板の製造方法。
10. 前記半導体素子の側方の絶縁層が、予め半導体素子よりわずかに大きな開口部を備えているシートであることを特徴とする請求項８又は９記載の半導体素子内蔵基板の製造方法。
11. 前記上層に金属箔を重ね積層する工程後、更に表裏の金属箔を写真法にてエッチングし、フリップ実装パッド及び配線回路を形成する工程を有することを特徴とする請求項８〜１０の何れか１項記載の半導体素子内蔵基板の製造方法。
12. 前記フリップ実装パッド及び配線回路を形成する工程後、更にビルドアップ基材を重ね積層する工程と、貫通穴及び非貫通穴を形成する工程と、全面に無電解・電解めっきを施す工程と、写真法にて表裏の回路形成を施す工程とを有することを特徴とする請求項１１記載の半導体素子内蔵基板の製造方法。