KR20130059630A - 칩 내장형 인쇄회로기판 및 그 제조 방법 - Google Patents

칩 내장형 인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20130059630A
KR20130059630A KR1020110125691A KR20110125691A KR20130059630A KR 20130059630 A KR20130059630 A KR 20130059630A KR 1020110125691 A KR1020110125691 A KR 1020110125691A KR 20110125691 A KR20110125691 A KR 20110125691A KR 20130059630 A KR20130059630 A KR 20130059630A
Authority
KR
South Korea
Prior art keywords
layer
cavity
printed circuit
circuit board
prepreg
Prior art date
Application number
KR1020110125691A
Other languages
English (en)
Other versions
KR101875946B1 (ko
Inventor
강태혁
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110125691A priority Critical patent/KR101875946B1/ko
Publication of KR20130059630A publication Critical patent/KR20130059630A/ko
Application granted granted Critical
Publication of KR101875946B1 publication Critical patent/KR101875946B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 칩 내장형 인쇄회로기판 및 그 제조 방법을 제공한다. 상기 칩 내장형 인쇄회로기판은 베이스층; 캐비티에 대응하는 홀이 형성된 후 상기 베이스층의 일면 상에 라미네이트된 캐비티층; 상기 캐비티층의 캐비티 내에서 상기 베이스층 상에 실장되는 다이; 상기 캐비티층의 캐비티 내에 상기 다이가 차지하고 남은 공간을 충진하는 충전제; 및 상기 캐비티층 상에 적층되는 프리프레그층을 포함한다. 그에 따라, 펀칭 방식을 이용하여 전자소자 또는 칩이 위치되는 캐비티를 가공할 수 있어 가공 비용이 저렴하고, 기존 칩 내장형 인쇄회로기판에 비하여 신축성이 뛰어난 장점이 있다.

Description

칩 내장형 인쇄회로기판 및 그 제조 방법{CHIP EMBEDDED PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREFOR}
본 발명은 칩 내장형 인쇄회로기판 및 그 제조 방법에 관한 것이다.
전자 기기의 소형화에 따라, 전자 부품이 보다 고기능화되고 보다 더 소형화되고 있다. 특히, 휴대폰이나 휴대컴퓨터 등과 같은 휴대 단말 기기의 두께를 줄이기 위해, 이에 탑재되는 부품의 두께 감소가 크게 요구되고 있다. 부품의 소형화를 위해서 부품 패키지(package)의 두께를 감소시키는 요구가 증대되고 있고, 하나의 부품 패키지에 다기능을 위한 다수의 집적회로 칩을 실장하여 고기능을 구현하고자 하는 요구가 증대되고 있다. 이를 위해서, 상하 인쇄회로기판 사이에 칩을 내장하는 칩 내장형 인쇄회로기판과 같은 부품 패키지 기술의 개발이 이루어지고 있다. 칩 내장형 인쇄회로기판 기술은 기판 사이에 칩을 내장시킴으로써, 전체 패키지 부품의 소형화가 가능하고, 부품의 실장 밀도 증대를 통해 고주파 특성을 개선하는 효과를 기대할 수 있어 전기적인 특성 향상을 도모할 수 있다.
칩 내장형 인쇄회로기판은 기판들 사이 내부에 능동 소자인 집적회로 칩을 내장하고, 칩이 내장된 상태에서 기판을 프레스(press)하여 칩을 실장한 후, 인쇄회로기판(PCB) 과정을 수행하여 제조되고 있다. 칩 실장 후 칩과 외부의 회로패턴과의 전기적 연결을 위한 드릴링(drilling), 외부로 노출되는 기판 표면에의 동도금(Cuplating) 과정 및 이미지(image) 전사 과정을 통한 회로패턴 형성 과정이 수행되고 있다.
도 1은 종래 칩 내장형 인쇄회로기판을 나타낸 도면이다.
도 1를 참조하면, 종래에는 전자소자칩(20)이 인쇄회로기판에 내장되는데, 전자소자칩(20)이 매립되는 코어층(10)은 에폭시(Epoxy) 수지로 이루어져 있다. 이러한 코어층(10)은 드릴(Drill), 라우터(Router), 또는 레이저(Laser)를 이용하여 캐비티가 가공된다. 이와 같이 에폭시 수지로 형성된 코어층(10)은 양호한 신축성을 가지므로, 코어층(10)에 대해 적층되는 전자소자 또는 IC 칩을 얼라인(Align)하기 용이하다.
그러나, 이러한 코어층(10)은 라우터 또는 레이저를 이용하여 캐비티를 가공하므로, 그 가공 비용이 비싸다는 문제점이 있다. 또한, 코어층(10)에서 미세 패턴(fine Pattern)을 구현하기 어렵다는 문제점이 있다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 본 발명의 목적은, 기존 칩 내장형 인쇄회로기판보다 그 제조 비용이 저렴한 칩 내장형 인쇄회로기판 및 그 제조 방법을 제공하는 데 있다.
전술한 문제를 해결하기 위한 본 발명의 일 실시예에 따른 칩 내장형 인쇄회로기판은 베이스층; 캐비티에 대응하는 홀이 형성된 후 상기 베이스층의 일면 상에 라미네이트된 캐비티층; 상기 캐비티층의 캐비티 내에서 상기 베이스층 상에 실장되는 다이; 상기 캐비티층의 캐비티 내에 상기 다이가 차지하고 남은 공간을 충진하는 충전제; 및 상기 캐비티층 상에 적층되는 프리프레그층을 포함한다.
상기 칩 내장형 인쇄회로기판은 상기 프리프레그층 상에 및 상기 베이스층의 다른 면 상에 각각 적층된 다른 프리프레그층들을 더 포함한다.
상기 프리프레그층 및 상기 다른 프리프레그층은 각각 열경화성 수지로 이루어진 수지층 및 수지층 상에 형성된 금속층을 포함한다.
상기 베이스층은 폴리이미드계인 절연층을 포함한다.
상기 베이스층은 상기 절연층의 일 면 상에 형성된 금속층; 및 상기 절연층의 일면 과 상기 금속층 사이에 형성되어, 상기 금속층의 상기 절연층으로의 접착력을 향상시키는 도금층을 더 포함한다.
상기 금속층은 회로패턴을 포함한다.
상기 칩 내장형 인쇄회로기판은 상기 다이와 상기 금속층의 회로패턴을 전기적으로 연결하기 위해 베이스층에 형성되어 구리로 충진된 복수개의 관통홀을 더 포함한다.
상기 캐비티층은 폴리이미드 또는 폴리에틸렌 나프탈레이트(Polyethylene naphthalate)로 된 절연층; 및 상기 절연층 상에 형성된, 상기 베이스층과의 접착을 위한 접착층을 포함한다.
상기 캐비티층의 홀은 상기 절연층 및 상기 접착층을 펀칭함으로써 형성된다.
본 발명의 일 실시예에 따른 칩 내장형 인쇄회로기판 제조 방법은 베이스층을 형성하고; 상기 베이스층의 일면에 캐비티에 대응하는 홀이 형성된 캐비티층을 라미네이트하고; 상기 캐비티층의 캐비티 내에서 상기 베이스층 상에 다이를 실장하고; 상기 캐비티층의 캐비티 내에 상기 다이가 차지하고 남은 공간을 충전제로 충진하고; 상기 캐비티층 상에 프리프레그층을 적층하는 것을 포함한다.
상기 베이스층은 폴리이미드계인 절연층을 포함한다.
상기 베이스층은 상기 절연층의 일 면 상에 형성된 금속층; 및 상기 절연층의 일면 과 상기 금속층 사이에 형성되어, 상기 금속층의 상기 절연층으로의 접착력을 향상시키는 도금층을 더 포함한다.
상기 칩 내장형 인쇄회로기판 제조 방법은 상기 금속층에 회로패턴을 형성하는 것을 더 포함한다.
상기 칩 내장형 인쇄회로기판 제조 방법은 상기 다이와 상기 금속층의 회로패턴을 전기적으로 연결하기 위해 베이스층에 복수개의 관통홀을 형성하고, 상기 관통홀을 구리로 충진하는 것을 더 포함한다.
상기 칩 내장형 인쇄회로기판 제조 방법은 상기 프리프레그층 상에 및 상기 베이스층의 다른면 상에 다른 프리프레그층들을 각각 더 적층한다.
상기 프리프레그층 및 상기 다른 프리프레그층은 각각 열경화성 수지로 이루어진 수지층 및 수지층 상에 형성된 금속층을 포함한다.
상기 캐비티층은 폴리이미드 또는 폴리에틸렌 나프탈레이트(Polyethylene naphthalate)로 된 절연층; 상기 절연층 상에 형성된, 상기 베이스층과의 접착을 위한 접착층을 포함한다.
상기 캐비티층의 홀은 상기 절연층 및 상기 접착층을 펀칭함으로써 형성된다.
본 발명에 따른 칩 내장형 인쇄회로기판은, 펀칭 방식을 이용하여 전자소자 또는 칩이 위치되는 캐비티를 가공할 수 있어 가공 비용이 저렴하고, 폴리이미드계 재료를 이용하여 칩이 실장되는 캐비티층을 형성하므로, 기존 칩 내장형 인쇄회로기판에 비하여 신축성이 뛰어난 장점이 있다.
도 1은 종래 칩 내장형 인쇄회로기판을 나타낸 도면이다.
도 2a 및 도 2b는 본 발명의 바람직한 실시예에 따른 칩 내장형 인쇄회로기판을 형성하는 공정을 나타낸 도면이다.
도 3은 본 발명의 일 실시예에에 따라 형성된 인쇄회로기판의 단면도를 나타낸다.
이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 필름 타입의 칩 패키지 및 그 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 2a 및 도 2b는 본 발명의 바람직한 실시예에 따른 칩 내장형 인쇄회로기판을 형성하는 공정을 나타낸 도면이다.
도 2a를 참조하면, 먼저, 필름 타입의 재료(Film type Material)을 이용하여 베이스층(110)을 형성한다(S1). 필름 타입 재료는 절연층(112)의 일 면 상에 금속층(116)이 코팅된 것이다. 이러한, 필름 타입 재료는 TCP(Tape Carrier Package), COF(Chip On Film) 등에 사용되는 재료로서, 예컨대, 연성 동박 적층 필름(FCCL, Flexible Copper Clad Laminate, 이하, FCCL라 한다)이 될 수 있다.
FCCL 필름은 폴리이미드계 필름 표면에 구리층이 적층된 것으로서, 휴대폰 및 LCD/PDP, 디지털카메라, 노트북 등에 사용되는 연성 회로 기판(FPCB, Flexible Printed Circuit Board)을 생산하는데 사용될 수 있다. 이러한 FCCL 필름을 제조하는데 폴리이미드계 필름, 즉 절연 필름 표면에 구리층을 부착시키는 방법은, 폴리이미드계 필름의 표면에 구리층을 접착제로 부착시키는 방식과, 구리 피막이 형성된 폴리이미드 필름의 표면에 구리를 전해 도금하여 구리층을 폴리이미드 필름에 적층시키는 방식이 있다. 이러한 FCCL 필름은 많은 회사에서 제조되어 관련 시장에서 구입가능하다.
본 발명은, 절연층(112) 상에 예컨대, 구리로 된 금속층(116)을 도포하기 위해 스퍼터링 방식이 이용되었다. 필름 타입 재료를 제조하기 위해, 절연층(112)의 금속층(116)이 도포되는 일 면 상에 니켈(Ni), 크롬(Cr) 또는 니켈과 크롬의 합금을 이용하여 도금층(114)을 형성한다. 왜냐하면, 절연층(112) 상에 바로 금속층(116)이 형성되기 어렵기 때문이다. 절연층(112) 상에 도금층(114)을 형성한 후 도금층(114) 상에 금속층(116)을 형성하여 필름 타입 재료를 제조할 수 있다. 즉, 도금층은 절연층과 상기 금속층 사이에 형성되어, 상기 금속층의 상기 절연층으로의 접착력을 향상시킨다.
이어서, 필름 타입 재료로 이루어진 베이스층(110) 상에 캐비티(Cavity)를 위한 캐비티층(120)을 형성한다(S2). 캐비티층(120)은 폴리이미드로 된 절연층(122), 및 절연층(122) 상에 형성되는, 베이스층(110)과의 접착을 위한 접착층(124)을 포함한다. 절연층(122)은 폴리이미드 또는 폴리에틸렌 나프탈레이트(Polyethylene naphthalate)로 이루어질 수 있다.
캐비티층(120)은 홀이 형성되고(S21), 베이스층(110) 상에 라이네이트된다(S22). 캐비티층(120)의 홀은 절연층(122)과 절연층(122) 상에 형성된 접착층(124)를 형성한 후 절연층(122)과 접착층(124)을 펀칭함으로써 형성될 수 있다. 이러한 홀이 형성된 캐비티층(120)이 베이스층(110)에 라미네이트되면, 캐비티층(120)의 홀에 의해 캐비티가 형성된다.
반면, 기존 칩 내장형 인쇄회로기판에서는 복수개의 층들이 적응된 구조에서 드릴(Drill) 공정, 라우터(Router), 레이저(Laser)를 이용하여 다이(130)를 실장하기 위한 캐비티를 형성하였다. 이에 따라, 기존 칩 내장형 인쇄회로기판의 제조시 캐비티의 형성이 복잡하고, 캐비티를 형성하기 위한 라우터, 레이저 등에 의해 그 제조 비용이 증가하며, 복수개의 층들이 적층된 구조에서 캐비티를 형성하기 때문에 미세 패턴을 가공하는데 어려움이 있었다.
본 발명에서는 홀, 즉, 관통홀을 캐비티층에 형성한 후 베이스층(120)에 라미네이트하므로, 캐비티 형성 공정이 매우 용이하고, 칩 내장형 인쇄회로기판의 가공성이 향상된다.
이어서, 베이스층(110) 상의 캐비티 내에 다이(Die)(130)이 실장된다(S3). 다이(130)는 전자소자, IC 등을 포함한다. 이어서, 캐비티 내에 다이(130)가 차지하고 남은 빈 공간에 충전제(filler)를 충진한다(S4). 충전제는 에폭시 타입의 플러그 잉크가 될 수 있다. 캐비티 내의 빈 공간을 충전제(132)로 채우는 이유는 이후 캐비티층(120) 상에 프리프레그(prepreg)층을 라미네이팅하도록 압착할 때, 프리프레그층의 일부 즉, 수지가 캐비티 내의 빈 공간으로 압박되어 삽입되는 것을 방지한다. 베이스층(110) 상에 캐비티층(120)이 형성되고, 캐비티 내에 다이가 실장된 부재는 도면부호 150으로 지시되어 있다.
그런 다음, 캐비티층(120) 상에 프리프레그층을 라이네이트한다(S5). 프리프레그층은 예컨대, 에폭시 수지 등의 열경화성 수지로 이루어진 수지층(142) 및 수지층(142) 상에 형성된 금속층(144)을 포함한다.
이 경우, 캐비티층(120) 상에 프리프레그층을 적층한 후 압착할 때, 코어층(160)를 사이에 두고 2개의 부재(150)를 위치시킨 후 각 부재(150)의 캐비티층(120) 상에 프리프레그층을 적층한 후 압착한다. 그 이유는 하나의 부재(150)에 대해 프리프레그층을 적층한 후 압착하면, 다이(130)가 원하지 않는 방향으로 이동할 수 있기 때문이다. 그러나, 코어층(160)를 사이에 두고 2개의 부재(150)를 위치시키고 각 부재(150)의 캐비티층(120) 상에 프리프레그층을 적층한 후 압착하면, 2개 부재들(150)은 서로 대향하여 압박되며, 그에 따라 다이(130)의 위치가 원하지 않는 방향으로 쏠리는 것을 방지할 수 있다.
도 2b를 참조하면, 캐비티층(120) 상에 프리프레그층(140)을 라미네이트한 후, 베이스층(110)에 복수개의 관통홀(170)을 형성한다(S6). 복수개의 관통홀(170)은 베이스층(110)에 대해 레이저 드릴 공정을 수행함으로써 형성된다. 레이저 드릴 공정에 의해 레이저를 이용하여 베이스층(110)의 선택된 부분이 제거되어 관통홀들(170)이 형성된다. 이어서, 관통홀들(170)을 금속으로 채운다(S7). 이 경우, 금속은 구리(copper)인 것이 바람직하다.
그런 다음, 베이스층(110)의 금속층(116) 및 프리프레그층의 금속층(144)에 회로 패턴을 형성한다(S8). 구체적으로, 베이스층(110)의 금속층(116) 및 프리프레그층의 금속층(144)을 여러 약품 처리를 통해 그 표면을 활성화시킨 후, 포토 레지스트를 도포하고 노광 및 현상 공정을 수행한다. 현상공정이 완료된 후, 에칭 공정을 통해 필요한 회로를 형성하고 포토레지스트를 박리함으로써 회로 패턴을 형성한다. 구리로 충진된 관통홀들(170)은 베이스층(110)의 금속층(116)에 형성된 회로패턴과 베이스층(110) 상에 실장된 다이를 전기적으로 연결한다.
이어서, 회로 패턴이 형성된 베이스층(110)의 금속층(116) 및 프리프레그층의 금속층(144) 상에 각각 다른 프리프레그층을 적층한다. 프리프레그층(180)은 예컨대, 에폭시 수지 등의 열경화성 수지로 이루어진 수지층(182) 및 수지층(182) 상에 형성된 금속층(184)을 포함한다. 이후 공정은 일반적인 인쇄회로기판의 형성 공정과 유사하여 그 상세한 설명을 생략한다.
도 3은 본 발명의 일 실시예에에 따라 형성된 인쇄회로기판의 단면도를 나타낸다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판은 베이스층(110) 및 캐비티층(120)을 포함한다. 베이스층(110)은 필름 타입의 재료(Film type Material)로 형성될 수 있다. 필름 타입 재료는 절연층(112) 및 금속층(116)을 포함한다. 절연층(112)은 폴리이미드 또는 폴리에틸렌 나프탈레이트(Polyethylene naphthalate)로 이루어질 수 있다. 절연층(112)의 일 면 상에 금속층(116)이 코팅되어 있다. 절연층(112) 상에 바로 금속층(116)이 형성되는 것은 매우 어렵다. 따라서, 절연층(112)의 금속층(116)이 도포되는 면 상에 니켈(Ni), 크롬(Cr) 또는 니켈과 크롬의 합금을 이용하여 도금층(114)을 형성하고 도금층(114) 상에 금속층(116)을 형성한다.
그리고, 베이스층(110) 상에 캐비티가 형성된 캐비티층(120)이 형성되어 있다. 캐비티층(120)은 폴리이미드로 된 절연층(122) 및 베이스층(110)과의 접착을 위한 접착층(114)을 포함한다.
이어서, 필름 타입 재료로 이루어진 베이스층(110) 상에 캐비티(Cavity)를 위한 캐비티층(120)을 형성한다(S2). 캐비티층(120)은 폴리이미드로 된 절연층(122), 및 절연층(122) 상에 형성되는, 베이스층(110)과의 접착을 위한 접착층(124)을 포함한다. 절연층(122)은 폴리이미드 또는 폴리에틸렌 나프탈레이트(Polyethylene naphthalate)로 이루어질 수 있다.
캐비티층(120)은 홀이 형성되고, 베이스층(110) 상에 라이네이트된다. 캐비티층(120)의 홀은 절연층(122)과 절연층(122) 상에 형성된 접착층(124)를 형성한 후 절연층(122)과 접착층(124)을 펀칭함으로써 형성될 수 있다. 이러한 홀이 형성된 캐비티층(120)이 베이스층(110)에 라미네이트되면, 캐비티층(120)의 홀에 의해 캐비티가 형성된다. 본 발명에서는 홀을 캐비티층에 형성한 후 베이스층(120)에 라미네이트하므로, 캐비티 형성 공정이 매우 용이하고, 칩 내장형 인쇄회로기판의 가공성이 향상된다.
다이(130)는 베이스층(110) 상에서 캐비티층(120)의 캐비티 내에 실장되어 있다. 그리고, 캐비티 내에 다이(130)가 차지하고 남은 빈 공간은 충전제(filler)(132)로 채워져 있다.충전제는 에폭시 타입의 플러그 잉크가 될 수 있다. 또한, 캐비티층(120) 상에 프리프레그층(140)이 라이네이트되어 있다. 프리프레그층은 예컨대, 에폭시 수지 등의 열경화성 수지로 이루어진 수지층(142) 및 수지층(142) 상에 형성된 금속층(144)을 포함한다.
베이스층(110)에 복수개의 관통홀(170)이 형성되어 있는데, 베이스층(110)에 대해 레이저 드릴 공정을 수행함으로써 형성된다. 다시 말해, 레이저 드릴 공정에 의해 레이저를 이용하여 베이스층(110)의 선택된 부분이 제거되어 관통홀들(170)이 형성된다. 관통홀들(170)은 예컨대, 구리(copper)로 채워져 있다. 이 관통홀은 베이스층(110)의 금속층(116)에 형성된 회로 패턴과 다이(130)를 전기 접속한다. 또한, 프리프레그층의 금속층(144)에도 회로 패턴이 형성될 수 있다. 회로 패턴이 형성된 베이스층(110)의 금속층(116) 및 프리프레그층의 금속층(144) 상에 각각 프리프레그층(180)이 적층되어 있다. 프리프레그층(180)은 예컨대, 에폭시 수지 등의 열경화성 수지로 이루어진 수지층(182) 및 수지층(182) 상에 형성된 금속층(184)을 포함한다.
또한, 프리플레그(180)의 금속층(184)에도 회로 패턴이 형성될 수 있으며, 그 회로패턴 상에 전자 소자 또는 IC(190)가 실장되어 있다.
기존 칩 내장형 인쇄회로기판에서는 복수개의 층들이 적응된 구조에서 드릴(Drill) 공정, 라우터(Router), 레이저(Laser)를 이용하여 다이(130)를 실장하기 위한 캐비티를 형성하였다. 이에 따라, 기존 칩 내장형 인쇄회로기판의 제조시 캐비티의 형성이 복잡하고, 캐비티를 형성하기 위한 라우터, 레이저 등에 의해 그 제조 비용이 증가하며, 복수개의 층들이 적층된 구조에서 캐비티를 형성하기 때문에 미세 패턴을 가공하는데 어려움이 있었다.
이와 같이, 본 발명은 폴리이미드로 된 절연층(122), 및 절연층(122) 상에 형성되는, 베이스층(110)과의 접착을 위한 접착층(124)을 포함하는 캐비티층(120)에 홀이 형성하고, 베이스층(110) 상에 라이네이트함으로써 캐비티를 형성한다. 그에 따라 본 발명에서는 캐비티 형성 공정이 매우 용이하고, 칩 내장형 인쇄회로기판의 가공성이 향상된다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
110: 베이스층 120: 캐비티층
130: 다이 140, 180: 프리프레그층
160: 코어층

Claims (18)

  1. 베이스층;
    캐비티에 대응하는 홀이 형성된 후 상기 베이스층의 일면 상에 라미네이트된 캐비티층;
    상기 캐비티층의 캐비티 내에서 상기 베이스층 상에 실장되는 다이;
    상기 캐비티층의 캐비티 내에 상기 다이가 차지하고 남은 공간을 충진하는 충전제; 및
    상기 캐비티층 상에 적층되는 프리프레그층을 포함하는 칩 내장형 인쇄회로기판.
  2. 제1항에 있어서,
    상기 프리프레그층 상에 및 상기 베이스층의 다른 면 상에 각각 적층된 다른 프리프레그층들을 더 포함하는 칩 내장형 인쇄회로기판.
  3. 제2항에 있어서,
    상기 프리프레그층 및 상기 다른 프리프레그층은 각각 열경화성 수지로 이루어진 수지층 및 수지층 상에 형성된 금속층을 포함하는 칩 내장형 인쇄회로기판.
  4. 제1항에 있어서,
    상기 베이스층은
    폴리이미드계인 절연층을 포함하는 칩 내장형 인쇄회로기판.
  5. 제4항에 있어서, 상기 베이스층은
    상기 절연층의 일 면 상에 형성된 금속층; 및
    상기 절연층의 일면 과 상기 금속층 사이에 형성되어, 상기 금속층의 상기 절연층으로의 접착력을 향상시키는 도금층을 더 포함하는 포함하는 칩 내장형 인쇄회로기판.
  6. 제5항에 있어서,
    상기 금속층은 회로패턴을 포함하는 칩 내장형 인쇄회로기판.
  7. 제6항에 있어서,
    상기 다이와 상기 금속층의 회로패턴을 전기적으로 연결하기 위해 베이스층에 형성되어 구리로 충진된 복수개의 관통홀을 더 포함하는 칩 내장형 인쇄회로기판.
  8. 제1항에 있어서, 상기 캐비티층은
    폴리이미드 또는 폴리에틸렌 나프탈레이트(Polyethylene naphthalate)로 된 절연층;
    상기 절연층 상에 형성된, 상기 베이스층과의 접착을 위한 접착층을 포함하는 칩 내장형 인쇄회로기판.
  9. 제6항에 있어서, 상기 캐비티층의 홀은 상기 절연층 및 상기 접착층을 펀칭함으로써 형성되는 칩 내장형 인쇄회로기판.
  10. 베이스층을 형성하고;
    상기 베이스층의 일면에 캐비티에 대응하는 홀이 형성된 캐비티층을 라미네이트하고;
    상기 캐비티층의 캐비티 내에서 상기 베이스층 상에 다이를 실장하고;
    상기 캐비티층의 캐비티 내에 상기 다이가 차지하고 남은 공간을 충전제로 충진하고;
    상기 캐비티층 상에 프리프레그층을 적층하는 것을 포함하는 칩 내장형 인쇄회로기판 제조 방법.
  11. 제10항에 있어서, 상기 베이스층은
    폴리이미드계인 절연층을 포함하는 칩 내장형 인쇄회로기판 제조 방법.
  12. 제11항에 있어서, 상기 베이스층은
    상기 절연층의 일 면 상에 형성된 금속층; 및
    상기 절연층의 일면 과 상기 금속층 사이에 형성되어, 상기 금속층의 상기 절연층으로의 접착력을 향상시키는 도금층을 더 포함하는 칩 내장형 인쇄회로기판 제조 방법.
  13. 제12항에 있어서,
    상기 금속층에 회로패턴을 형성하는 것을 더 포함하는 칩 내장형 인쇄회로기판 제조 방법.
  14. 제13항에 있어서,
    상기 다이와 상기 금속층의 회로패턴을 전기적으로 연결하기 위해 베이스층에 복수개의 관통홀을 형성하고, 상기 관통홀을 구리로 충진하는 것을 더 포함하는 칩 내장형 인쇄회로기판 제조 방법.
  15. 제10항에 있어서,
    상기 프리프레그층 상에 및 상기 베이스층의 다른면 상에 다른 프리프레그층들을 각각 더 적층하는 것을 포함하는 포함하는 칩 내장형 인쇄회로기판 제조 방법.
  16. 제10항에 있어서,
    상기 프리프레그층 및 상기 다른 프리프레그층은 각각 열경화성 수지로 이루어진 수지층 및 수지층 상에 형성된 금속층을 포함하는 칩 내장형 인쇄회로기판 제조 방법.
  17. 제10항에 있어서, 상기 캐비티층은
    폴리이미드 또는 폴리에틸렌 나프탈레이트(Polyethylene naphthalate)로 된 절연층;
    상기 절연층 상에 형성된, 상기 베이스층과의 접착을 위한 접착층을 포함하는 칩 내장형 인쇄회로기판.
  18. 제17항에 있어서,
    상기 캐비티층의 홀은 상기 절연층 및 상기 접착층을 펀칭함으로써 형성되는 칩 내장형 인쇄회로기판 제조 방법.
KR1020110125691A 2011-11-29 2011-11-29 칩 내장형 인쇄회로기판 및 그 제조 방법 KR101875946B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110125691A KR101875946B1 (ko) 2011-11-29 2011-11-29 칩 내장형 인쇄회로기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110125691A KR101875946B1 (ko) 2011-11-29 2011-11-29 칩 내장형 인쇄회로기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130059630A true KR20130059630A (ko) 2013-06-07
KR101875946B1 KR101875946B1 (ko) 2018-08-02

Family

ID=48858415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110125691A KR101875946B1 (ko) 2011-11-29 2011-11-29 칩 내장형 인쇄회로기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101875946B1 (ko)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246501A (ja) * 2001-02-16 2002-08-30 Ibiden Co Ltd 半導体素子を内蔵する多層プリント配線板及びその製造方法
JP2004355519A (ja) * 2003-05-30 2004-12-16 Oji Paper Co Ltd Ｉｃラベル
JP2007227586A (ja) * 2006-02-23 2007-09-06 Cmk Corp 半導体素子内蔵基板及びその製造方法
JP2007318047A (ja) * 2006-05-29 2007-12-06 Ibiden Co Ltd 多層配線板及びその製造方法
KR100820633B1 (ko) * 2007-02-15 2008-04-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2009105302A (ja) * 2007-10-25 2009-05-14 Panasonic Corp 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法
KR20090113073A (ko) * 2008-04-25 2009-10-29 삼성테크윈 주식회사 집적회로 칩이 내장된 인쇄회로기판의 제조 방법
KR20100084684A (ko) * 2007-11-01 2010-07-27 다이니폰 인사츠 가부시키가이샤 부품 내장 배선판, 부품 내장 배선판의 제조 방법
KR20100095658A (ko) * 2008-02-04 2010-08-31 닛코 킨조쿠 가부시키가이샤 무접착제 플렉시블 라미네이트

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246501A (ja) * 2001-02-16 2002-08-30 Ibiden Co Ltd 半導体素子を内蔵する多層プリント配線板及びその製造方法
JP2004355519A (ja) * 2003-05-30 2004-12-16 Oji Paper Co Ltd Ｉｃラベル
JP2007227586A (ja) * 2006-02-23 2007-09-06 Cmk Corp 半導体素子内蔵基板及びその製造方法
JP2007318047A (ja) * 2006-05-29 2007-12-06 Ibiden Co Ltd 多層配線板及びその製造方法
KR100820633B1 (ko) * 2007-02-15 2008-04-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2009105302A (ja) * 2007-10-25 2009-05-14 Panasonic Corp 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法
KR20100084684A (ko) * 2007-11-01 2010-07-27 다이니폰 인사츠 가부시키가이샤 부품 내장 배선판, 부품 내장 배선판의 제조 방법
KR20100095658A (ko) * 2008-02-04 2010-08-31 닛코 킨조쿠 가부시키가이샤 무접착제 플렉시블 라미네이트
KR20090113073A (ko) * 2008-04-25 2009-10-29 삼성테크윈 주식회사 집적회로 칩이 내장된 인쇄회로기판의 제조 방법

Also Published As

Publication number Publication date
KR101875946B1 (ko) 2018-08-02

Similar Documents

Publication Publication Date Title
KR100661297B1 (ko) 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
KR100782405B1 (ko) 인쇄회로기판 제조방법
US20120017435A1 (en) Method of manufacturing PCB having electronic components embedded therein
US10349519B2 (en) Printed circuit board and method for manufacturing the same
KR100763345B1 (ko) 전자소자 내장형 인쇄회로기판의 제조방법
US9320137B2 (en) Printed circuit board and method for manufacturing the same
JP2004335550A (ja) 多層プリント配線板の接続構造
JP2007142403A (ja) プリント基板及びその製造方法
KR100651535B1 (ko) 경연성 인쇄회로기판 및 그 제조방법
JP2012134490A (ja) 電子部品内蔵型リジッドフレキシブルプリント回路基板の製造方法
KR101131289B1 (ko) 전자부품 내장형 리지드-플렉시블 기판 및 그 제조방법
JP2010016339A (ja) 多層フレキシブルプリント回路基板を用いたモジュールおよびその製造方法
US20130092420A1 (en) Embedded multilayer printed circuit board and method
CN112423472B (zh) 软硬结合电路板及其制作方法
KR100789531B1 (ko) 리지드-플렉서블 인쇄회로기판의 제조방법
CN114126239A (zh) 具有内埋薄膜电阻的线路板及其制作方法
US7992290B2 (en) Method of making a flexible printed circuit board
KR20150001125A (ko) 복합 직접회로소자 패키지 제조방법
KR101875946B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조 방법
KR20030011433A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
KR20150030066A (ko) 인쇄회로기판
US20130153275A1 (en) Printed circuit board and method for manufacturing the same
US9443830B1 (en) Printed circuits with embedded semiconductor dies
CN212381466U (zh) 一种无线充电用单面双层fpc
CN114554705B (zh) 线路板及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant