JP2011515862A - 電子構成群を製造する方法 - Google Patents

電子構成群を製造する方法 Download PDF

Info

Publication number
JP2011515862A
JP2011515862A JP2011501170A JP2011501170A JP2011515862A JP 2011515862 A JP2011515862 A JP 2011515862A JP 2011501170 A JP2011501170 A JP 2011501170A JP 2011501170 A JP2011501170 A JP 2011501170A JP 2011515862 A JP2011515862 A JP 2011515862A
Authority
JP
Japan
Prior art keywords
conductive sheet
electronic component
component
printed wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011501170A
Other languages
English (en)
Other versions
JP2011515862A5 (ja
Inventor
シャーフ ウルリヒ
クーグラー アンドレアス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2011515862A publication Critical patent/JP2011515862A/ja
Publication of JP2011515862A5 publication Critical patent/JP2011515862A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本発明は、電子構成群（２７）を製造する方法であって、少なくとも１つの電子構成素子（９，１３）を備えたプリント配線板（２９）を有しており、まず、少なくとも１つの電子構成素子（９）を接触接続点（１１）によって伝導性のシート（１）に取付け、少なくとも１つの電子構成素子（９）の活性面は伝導性のシート（１）の方向を向いており、接触接続点（１１）は電子構成素子（９）の活性面において接触接続個所に配置されている方法に関する。次いで、伝導性のシート（１）に取り付けられた電子構成素子（９，１３）を備えた伝導性のシート（１）をプリント配線板支持体（１７）にラミネートし、少なくとも１つの電子構成素子（９，１３）はプリント配線板支持体（１７）の方向を向いている。最後に、導体路パターン（２５）を伝導性のシート（１）のパターニングにより形成する。さらに、本発明は電子構成群に関する。

Description

本発明は、少なくとも１つの電子構成素子を備えたプリント配線板を有する電子構成群を製造する方法、及び請求項１１の上位概念部に記載の電子構成群に関する。
プリント配線板における電子構成群において使用される電子構成素子をカプセル化できるようにするために、かつ、電子回路支持体における使用面積を高めるために、電子構成素子をプリント配線板内に収容することは公知である。これにより、電子構成素子の保護が可能である。ＵＳ−Ｂ６５１２１８２において、例えばプリント配線板基板に、電子構成素子が挿入される収容部をフライス加工することが公知になっている。電子構成素子の挿入後に収容部は充填され、次いで平坦化されオーバラミネート加工される。電子構成素子の埋込みにより、電子構成群の平坦な表面を達成することができる。
まず電子構成素子が挿入される収容部をプリント配線板基板にフライス加工することは、上記構成群の欠点である。電子構成素子の正確な位置決めは、このように簡単に可能ではない。
ＤＥ−Ａ１０２００５００３１２５において、電気回路を製造する方法が公知になっている。回路は複数の電気構成素子を有しており、これらの電気構成素子は封止コンパウンドにより互いに結合されている。封止コンパウンドの少なくとも一方の面において、複数の構成素子を電気的に互いに接続する少なくとも１つの層である導体路が設けられている。回路の製造のために、構成素子は支持体シートに被着され、次いで封止コンパウンドによって鋳ぐるみされる。これに次いで支持体シートが除去され、構成素子が支持体シートに結合されていた側において、構成素子を互いに電気的に接続する１つ又は複数の導体路の層が設けられる。
上記方法の欠点は、電気回路を機能させる接合を達成するために、支持体シートを残渣なく除去する必要がある点である。
先行技術において公知の方法のさらなる欠点は、プリント配線板パターンに基づきプリント配線板における実装面が制限されている、という点である。さらに、ポートは部分的に比較的長くなっており、このことは高いクロック周波数の範囲における使用時には不都合である。
発明の開示
発明の利点
少なくとも１つの電子構成素子を備えたプリント配線板を有する、電子構成群を製造する本発明に係る方法は、以下のステップを有している。即ち、
（ａ）伝導性のシートに接触接続点によって少なくとも１つの電子構成素子を取り付け、少なくとも１つの電子構成素子の活性面は伝導性のシートの方向を向いており、接触接続点は、電子構成素子の活性面において接触接続個所に配置されており、
（ｂ）伝導性のシートに取り付けられている少なくとも１つの電子構成素子を備えた伝導性のシートをプリント配線板支持体にラミネートし、少なくとも１つの電子構成素子がプリント配線板支持体の方向を向いており、
（ｃ）伝導性のシートのパターニングにより導体路パターンを形成する。
本発明の意図には、電子構成部材の接触接続個所に取り付けられている伝導性の材料から成る小さな凸部が接触接続点である。凸部の高さは電子構成部材が導電性のシートから保持していたい間隔に相当する。適切な接触接続点は、例えば半田バンプ又はスタッドバンプである。接触接続点は同時に、導電性のシートへの電子構成素子の接続のために働く。こうして、特に高いクロック周波数の範囲における使用時に有利である短いポートが実現される。これにより電子構成部材が組付け中に既に接続される、ということがさらなる利点である。これによりプロセスステップの数を減じることができる。接触接続点と電子構成部材との接続のさらなる利点は、電子構成素子の上にあるポートを導電性のシートに接続するためのスペースが必要ない点である。こうして使用面積の向上という結果をもたらす比較的密な実装を行うことができる。
さらなる利点は、例えばろう接、接着、ワイヤボンディングといったリスクの高いミキシング技術が製造において回避されるという利点である。
本発明に係る方法のさらなる利点は、電子構成素子を上記取付けにより伝導性のシートに正確に位置決めすることができる点である。伝導性のシートに取り付けられている少なくとも１つの電子構成素子を備えた伝導性のシートを、プリント配線板支持体に引き続きラミネートする場合、少なくとも１つの電子構成素子が線路支持体によって取り囲まれる。少なくとも１つの電子構成素子はプリント配線板支持体の方向を向いている。これにより、構成素子は完全にカプセル化される。敏感な構成素子の完全なカプセル化により、電子構成群の高い信頼性が得られる。
さらに平坦な出発構造が得られることにより、再現可能な高周波の移行が形成される。
プリント配線板支持体へのラミネート後の伝導性のシートのパターニングにより、必要な導体路が簡単に製造される。電子構成群の迅速かつ廉価な製造がこれにより可能である。
本発明に係る方法の第１の構成では、伝導性のシートは絶縁層を有している。少なくとも１つの構成素子は絶縁層に取り付けられる。接触接続点は絶縁層を貫通し、構成素子を伝導性のシートに接触接続させる。絶縁層は誘電体として作用し、電子構成素子の活性面全体は伝導性のシートに載置されていないということのために働く。
択一的で、特に有利な構成において、少なくとも１つの電子構成素子の取付けのために、接着剤が伝導性のシートに供給される。接着剤は、伝導性のシートと少なくとも１つの電子構成素子との間において誘電体として働く。本構成においても接触接続点は構成素子を伝導性のシートに接触接続させる。接着剤を伝導性のシートに供給する構成の利点は、伝導性のシートのコーティングが必要ではないということである。このことは、接着剤のシートへの供給が、シートのコーティングより廉価であるので、コーティングされたシートに比べてコスト面における利点を有している。
さらに、接触接続点を備えた構成素子に対して付加的に、一構成において少なくとも１つの他の電子構成素子を、接触接続点を用いずに伝導性のシートにおいて絶縁層又は接着層に固定するということが可能である。
さらに別の有利な構成において、少なくとも１つの電子構成素子、場合によっては少なくとも１つの他の電子構成素子が、伝導性のシートにおける取付け後に、ポリマ質量体によって取り囲まれる。少なくとも１つの電子構成素子をポリマ質量体によって取り囲むことは、構成素子の付加的な保護に繋がる。これにより、敏感な構成素子の場合でも損壊という危険は明らかに減じられる。
少なくとも１つの電子構成素子、場合によっては少なくとも１つの他の電子構成素子を取り囲むポリマ質量体は、例えば低圧成形質量体（Niederdruckpressmasse）、例えばエポキシ樹脂低圧成形質量体（Epoxid-Niederdruckpressmasse）である。低圧成形質量体は、例えば射出プレス成形方法（Spritzpressverfahren）により供給される。ポリマ質量体において付加的に、例えば比較的肉厚な誘電体のためのスペースホルダを空けておくことができる。しかし誘電体は、少なくとも１つの電子構成素子の鋳ぐるみ時にインサート部材として共に鋳ぐるみすることもできる。
少なくとも１つの電子構成素子、及び場合によっては少なくとも１つの他の電子構成素子の取付けは、有利には接着により行われる。このために有利には第１の構成において、伝導性の支持体シートが接着層を有している。接着層は有利には同時に絶縁層を形成する。伝導性のシートは、例えば接着性の伝導性のシートである。接着はヒート・プレスプロセスにより行うことができる。このことは、例えばヒートシールプロセス（Heissklebeprozess）でもある。第２の構成において、少なくとも１つの構成素子、及び場合によっては少なくとも１つの他の構成素子の接着は、導電性のシートへの接着剤の供給により行われる。接着剤の供給は、当業者にとって公知の任意の全方法により行うことができる。したがって、例えば、接着剤を接着剤点として導電性のシートに供給することが可能である。さらに、導電性のシートに、例えば接着剤層を形成することも可能である。しかし有利には接着剤は、電子構成素子が被着されるポジションに接着剤点として供給される。
使用される伝導性のシートは、例えばＲＣＣ材料としてプリント配線板技術において公知である銅シートである。他の適切な伝導性のシートは、例えばＬＣＰシート又はＰＩシートである。金属として銅の他に、例えばアルミニウムも適している。
有利な構成において、ステップ（ａ）において少なくとも１つの電子構成素子を伝導性のシートに被着する前に、複数の位置合わせマーク（Justagemarken）を伝導性のシートに加工する。これらの位置合わせマークは、例えば任意の横断面を有する孔又は止まり穴である。位置合わせマークは、例えばエッチング加工、打抜き加工又は穿孔により伝導性のシートに加工することができる。位置合わせマークは、伝導性のシートの少なくとも１つの電子構成素子とは反対の面に設けられる。位置合わせマークにより、ポリマ質量体による少なくとも１つの電子構成素子の包囲後、若しくはプリント配線板支持体への伝導性のシートのラミネート後に、少なくとも１つの電子構成素子、及び場合によっては少なくとも１つの他の電子構成素子の正確なポジションを測定することもできる。このことは、導体路パターンの形成のために必要である一方、少なくとも１つの他の構成素子を接触接続点を用いずに被着する場合に、少なくとも１つの他の構成素子の接触接続のために必要である。択一的には、位置合わせマークとして、例えば伝導性のシートに実装されている構成素子も適している。複数の構成素子が配置されている個所に、構成素子を認識するために、有利には穿孔されるか又はエックス線が照射される。その他に、位置合わせマークは当然に当業者にとって公知の他のあらゆる形状を有することもできる。
接触接続点を有していない他の電子構成素子が載着されると、少なくとも１つの他の電子構成素子を伝導性の支持体シートと電気式に接触接続したい位置に、有利には複数の孔が加工される。伝導性のシートを少なくとも１つの他の電子構成素子に接触接続するために、複数の孔は、例えば金属化される。これらの孔の加工は、例えばレーザ穿孔により行われる。孔が加工されるポジションは、位置合わせマークに基づき測定される。
少なくとも１つの他の電子構成素子と伝導性の支持体シートとのコンタクトを達成するための孔の金属化は、当業者にとって公知の方法に基づき行われる。金属化は、例えば無電解金属めっき（stromlose Metallabscheidung）により行うことができる。無電解金属めっきは、プリント配線板製造において使用される通常の方法である。複数の孔の金属化は、有利には銅によって行われる。
他の導体路は、例えば、ステップ（ｃ）においてパターニングされた伝導性のシートに、導体路パターンを有する他の層を供給することにより形成することができる。このために、有利にはまず誘電体が被着される。誘電体によりステップ（ｃ）において形成された導体路はカバーされる。これにより同時に、後に被着される層の導体路と不都合な電気的なコンタクトが行われないように、導体路の絶縁が行われる。次いで、誘電体に、当業者に公知の方法に基づいて他の導体路が被着される。導体路を含む他の層は、択一的には第１の層への他の伝導性のシートの被着、及び導体路を形成するためのシートの後続のパターニングにより製造することもできる。シートは、有利には接着性の絶縁層を有している。接着性の絶縁層によってシートは導体路に被着される。
導体路を備えた２つの層の接触接続は、例えば孔の加工及び孔の後の金属化により行われる。択一的には、第２の層の導体路が第１の層の導体路と接触接続したいポジションに誘電体を被着しないことも可能である。
電子構成群の運転時に発生する熱を排出するために、ステップ（ｂ）において少なくとも１つの電子構成素子を、プリント配線板支持体に伝導性のシートをラミネートした後に、伝導性のシートとは反対の側においてヒートシンクと接触接続させることは有利である。その結果、ヒートシンクはプリント配線板支持体へのラミネート後に同様にプリント配線板に組み込まれている。ヒートシンクは、当業者にとって公知の任意のあらゆるヒートシンクであってよい。したがって、例えばヒートシンクはメタルコアであることも可能である。運転時に、電子構成素子はメタルコアに熱を放出する。メタルコアを介して熱を外側に放出することができる。
本発明に係る方法により廉価な配線とカプセル化とを、プロセスの使用により複数のモジュールに同時に行うことができる。電子構成群を標準構成部材としてさらに加工することができるということはさらなる利点である。
さらに本発明は、プリント配線板において導体路パターンと接続されている少なくとも１つの電子構成素子を有する電子構成群に関する。少なくとも１つの電子構成素子は、プリント配線板支持体に埋め込まれており、導体路パターンはプリント配線板の表面に配置されている。構成素子と導体路パターンとの接触接続は、構成素子に取り付けられている接触接続点により行われる。既に言及した廉価なカプセル化、ひいては高い信頼性の他に、目下先行技術において使用している高価な基板及びパッケージ技術は交換されるか、若しくは小さな構成素子へと減じられる。さらに、本発明に係る電子構成群においては、完全な高周波回路を、アンテナを含むモジュールに集結することも可能である。本発明により製造された電子構成群は、標準構成部材としてさらに処理することができる。
有利には、接触接続点は半田バンプ又はスタッドバンプである。さらに、異なる材料、例えば銅又は金から電気めっきにより製造されたバンプも適している。半田バンプ又はスタッドバンプの自動化された被着により、半田バンプ又はスタッドバンプはそれぞれ均一な高さを有することが可能である。これにより伝導性のシートからの電子構成素子の均一な間隔を達成することができる。
有利な構成において、導体路パターンは複数の層において形成されている。これにより電子回路支持体における使用面積を高めることが可能である。付加的な層により、極めて狭いスペースにおいて電子構成群に構成部材を実装することができ、かつ、電子構成群を構成部材と接触接続することができる。
電子構成群の運転時に発生する熱を良好に排出することができるように、有利にはプリント配線板にはヒートシンクが包含されている。ヒートシンクとして、例えばメタルコアが適している。メタルコアには少なくとも１つの電子構成素子が金属的に接合されている。
少なくとも１つの電子構成素子の他に、電子構成群は１つ又は複数の機械的な構成素子を含んでいることも可能である。
本発明に係る方法若しくは本発明により形成された電子構成群において使用される電子構成素子は、プリント配線板テクノロジ及びマイクロ電子工学において使用される当業者にとって公知の全電子構成素子である。機械的な構成素子として、プリント配線板テクノロジにおいて使用される全構成素子が考慮される。
第１の実施の形態において本発明に係る装置を製造するステップを示す図である。 第１の実施の形態において本発明に係る装置を製造する別のステップを示す図である。 第１の実施の形態において本発明に係る装置を製造するさらに別のステップを示す図である。 第１の実施の形態において本発明に係る装置を製造するさらに別のステップを示す図である。 第１の実施の形態において本発明に係る装置を製造するさらに別のステップを示す図である。 第２の実施の形態において本発明に係る装置を製造するステップを示す図である。 第２の実施の形態において本発明に係る装置を製造する別のステップを示す図である。 第２の実施の形態において本発明に係る装置を製造するさらに別のステップを示す図である。 第２の実施の形態において本発明に係る装置を製造するさらに別のステップを示す図である。 第２の実施の形態において本発明に係る装置を製造するさらに別のステップを示す図である。
本発明の実施の形態を図示し、以下に詳細に説明する。
本発明の実施の形態
図１には伝導性のシート１が示されている。伝導性のシート１は伝導性の層３と、絶縁性の層５とを有している。絶縁性の層５は、有利には、電子構成素子を被着することができる接着層又は熱可塑性樹脂である。伝導性の層３が設けられている伝導性のシート１の面には位置合わせマーク７が加工される。位置合わせマーク７は、例えばエッチング、打抜き加工、例えばレーザ穿孔といった穿孔加工により伝導性のシート１に加工することができる。さらに、位置合わせマーク７は、穿孔されていないか又はレントゲンマイクロスコープにより検出される、伝導性のシート１に結合される構成素子であってもよい。位置合わせマークについて当業者に公知の他の全ての構成素子も可能である。
伝導性の層３は、有利には金属層である。特に金属としては銅が有利である。
第２のステップにおいて、絶縁性の層５に電子構成素子９が被着される。第２のステップは図２に記載されている。電子構成素子の活性面は伝導性のシート１に対して取り付けられている。電子構成素子９が伝導性のシート１と接触接続する、電子構成素子９におけるポジションに接触点１１が設けられている。接触点１１は、有利には導電性の材料から成る隆起部又は突起である。有利には、接触点１１は半田バンプ又はスタッドバンプである。さらに、接触点１１を備えた電気構成素子９の他に、接触点１１を有していない他の電子構成素子１３を、伝導性のシート１の絶縁性の層５に被着することが可能である。電子構成素子９，１３の他に、伝導性のシート１の絶縁性の層５に機械的な構成素子を被着することも可能である。伝導性のシート１の絶縁性の層５に被着される電子構成素子９，１３若しくは機械的な構成素子は、プリント配線板構造に使用される一般的な構成素子である。この構成素子は、例えばチップ、プロセッサ、高周波構成部材、ＳＭＤ構成部品、アンテナモジュール、ヒートシンク、ＭＥＭＳ又はＭＯＥＭＳである。
電子構成素子９、他の電子構成素子１３若しくは機械的な構成素子の被着は、有利には絶縁性の層５への接着により行われる。本実施の形態において、電子構成素子９，１３は、電子構成素子９，１３が後に電気回路に配置されているように、伝導性のシート１の絶縁性の層５に位置決めされる。電子構成素子９，１３の運転中の高められた排熱を保証するために、個々の又は全構成素子９，１３に、例えばヒートシンクを被着することができる。選択的に設けることができるヒートシンク１は、本実施の形態においては、伝導性のシートとは反対の、電子構成素子９，１３の側に載置される。
敏感な電子構成素子９，１３のカプセル化を達成するために、構成素子９，１３をポリマ質量体１５によって取り囲むことが可能である。このことは、例えば図５に記載されている。ポリマ質量体１５は、例えばエポキシ樹脂低圧成形質量体である。仮に必要であれば、例えばアンテナ又はヒートシンクのために使用される比較的肉厚な誘電体のための位置保持体をポリマ質量体１５の射出成形により取り囲むことができる。ポリマ質量体１５によって覆うことは、例えば射出プレス成形方法によって行われる。位置保持体は、例えば凹部又は槽として成形することができる。しかしながら、射出プレス方法の他に、当業者にとって公知の、電子構成素子９，１３をポリマ質量体１５によって被覆することができる全方法が使用可能である。付加的にポリマ質量体１５による被覆は、種々異なる厚さを備えた構成素子９，１３における高さ補整が可能であるという利点を有している。このことは後続のラミネートプロセスにとって有利である。さらに、構成部材は剥離可能なシートに予めカプセル化することができ、シートの剥離後に伝導性のシート１に組み付けることができる。
伝導性のシート１への電子構成素子９の被着後、又は、電子構成素子９，１３をポリマ質量体によって取り囲みたい場合には電子構成素子９，１３をポリマ質量体１５によって取り囲んだ後に、伝導性のシート１はプリント配線板用に切断される。
切断後に、伝導性のシート１に被着された電子構成素子９，１３及び場合によっては他の機械的な構成素子（図示せず）を備えた伝導性のシート１は、プリント配線板支持体１７にラミネートされる。このことは図３に記載されている。図３に記載されている実施の形態においては、電子構成素子９，１３を備えた伝導性のシート１はプリント配線板支持体１７にラミネートされており、電子構成素子９，１３はポリマ質量体１５によって取り囲まれていない。また本発明によれば、電子構成素子９，１３がポリマ質量体１５によって取り囲まれている図５に記載された実施の形態が、プリント配線板支持体１７にラミネートされる。本実施の形態において、ラミネートは当業者にとって公知の方法に基づき行われる。プリント配線板支持体１７は、本発明によれば、電子構成素子９，１３又は、ポリマ質量体１５によって取り囲まれている電子構成素子９，１３が、プリント配線板支持体１７によって取り囲まれるように伝導性のシート１にラミネートされる。このために、プリント配線板支持体１７は電子構成素子９も被着されている側において伝導性のシート１にラミネートされる。
このために一般的には、０．１ｍｍよりも大きな構成部材厚さを有する構成素子９，１３の場合、まずガラス繊維補強され、構成素子９，１３の個所において予め穿孔されていて、硬化されているプリント配線板材料がシートに載置される。シート上にプリプレグ及び場合によっては他の硬化されたプリント配線板材料が載置される。このスタックは次いでラミネートプロセスにおいてプレスされる。硬化されたプリント配線板材料は、一般的にガラス繊維補強されたエポキシ樹脂である。しかし、当業者に公知の、他の適した全ての材料も使用可能である。プリプレグとして、一般的に同様にエポキシ樹脂が使用される。しかしエポキシ樹脂はまだ完全に硬化されていない。圧力及び高められた温度を加えることにより、プリプレグは完全に硬化し、これによりプリプレグは硬化したプリント配線板材料と結合される。プリプレグと硬化されたプリント配線板材料とから成る複合体が、プリント配線板支持体１７を形成する。
電子構成素子９，１３若しくは場合によってはポリマ質量体１５によって取り囲まれた電子構成素子９，１３を備えた伝導性のシート１を、プリント配線板材料にラミネートした後、接触点１１を有していない他の電子構成素子１３の接続個所に、伝導性の層３と絶縁性の層５とを有する伝導性のシート１に複数の孔１９が加工される。これらの孔１９の正しい位置決めは、最初に加工された位置合わせマーク７により検出することができる。これにより、他の電子構成素子１３の電気的なポートが設けられているポジションに正確に複数の孔１９を製造することができる。接触点１１を有する電子構成素子９は、接触点１１によって伝導性のシート１の伝導性の層３に接触接続される。
一般的に、他の電子構成素子１３と伝導性の層３との接触接続のための複数の孔１９を加工すると同時に、又は複数の孔１９の加工直後に、図５に記載の冷却通路２１をプリント配線板支持体１７に穿孔する。このために、例えばレーザ穿孔方法が使用される。孔１９がレーザ穿孔方法により形成されても、冷却通路２１のために有利には第２のレーザが使用される。また、全ての孔１９及び冷却通路２１を同じレーザによって穿孔することもできる。
金属化により他の電子構成素子１３を伝導性の層３と電気的に接触接続する。このことは図４に記載されている。金属化のために当業者にとって公知の方法、例えば無電解金属めっきにより、金属２３を孔１９に析出する。この金属は他の電子構成素子１３のポートを伝導性の層３に接続し、電子的な接触が形成される。一般的に、金属化のために使用される金属２３は銅である。金属化のために一般的にまずパラジウムから成るスタート金属化部（Startmetallisierung）が無電解式に析出される。次いで電気銅めっきが行われる。金属２３はスリーブ形状を有することができるか、又は孔１９を完全に充填することができる。
他の電子構成素子１３の接触接続のための複数の孔１９を伝導性のシート１へ加工した後、及び孔１９の金属化後に、図４に記載の伝導性の層３がパターニングされる。パターニングは、本実施の形態においては、当業者にとって公知の任意の方法により行われる。適切な方法は、例えばエッチング方法、フォトレジスト方法、レーザ穿孔方法又はレーザアブレーション方法である。
伝導性の層のパターニングにより、プリント配線板に必要な導体路パターン２５が製造される。
電子構成素子９，１３をプリント配線板支持体１７に埋め込むことにより、平坦な表面が得られる。これにより、表面の簡単な加工が可能になる。しかし当然ながら、まず伝導性のシート１から成る導体路パターン２５を処理し、次いで伝導性のシート１に孔を加工し金属化することも可能である。
図５には電子構成群２７が記載されている。電子構成群２７は２つのプリント配線板２９を有している。他の導体路パターン３３を提供するために、導体路パターン２５には誘電体３１が設けられている。誘電体３１として、例えばプリント配線板技術において公知であるエポキシ樹脂又はＦＲ４材料が適している。誘電体３１の被着は、当業者にとって一般的に公知の方法により行われる。したがって、例えば誘電体３１をドクタブレード法、コーティング法、加圧法、ラミネート法、カーテンコーティング法、フィルムコーティング法、スプレイコーティング法等の方法により被着するこが可能である。
誘電体３１に他の導体路パターン３３が提供される。このために、まず全面にわたって伝導性の層を被着し、次いでパターニングすることが可能である。
有利には、第１の導体路パターン２５に他の伝導性のシートを被着すること、及び第２の伝導性のシートの伝導性の層に導体路パターン３３をパターニングすることもできる。有利にはこのことは伝導性の層３をパターニングして導体路パターン２５を形成する方法と同じ方法に基づいて行われる。導体路パターン３３の製造後に複数の孔３５を誘電体３１に加工することができ、これらの孔３５を通じて金属化よって、他の導体路パターン３３と導体路パターン２５との接触接続が行われる。
特に有利には、導体路にパターニングされた複数の伝導性の層を製造するために、まず誘電体３１がラミネートされ、次いで伝導性のシートがラミネートされる。誘電体３１及び伝導性のシートのラミネート後に、まず複数の孔が加工され、次いでこれらの孔は、伝導性のシートをシートの下側にある層と電気的に接続するために金属化される。次いで伝導性のシートから他の導体路パターン３３が形成される。
電子構成素子９，１３から熱を導出するために、電子構成素子９，１３の、導体路パターン２５，３３とは反対の側において、冷却通路２１をプリント配線板支持体１７に加工することができる。冷却通路２１はヒートシンク３７と結合することができる。図５に記載の実施の形態においては、ヒートシンク３７はメタルコアである。ヒートシンク３７と冷却通路２１とを介して、熱は電子構成素子９，１３から導出される。冷却通路２１のヒートシンク３７への接合は、一般的に背面金属化又は択一的な接合を介して行われる。背面金属化の場合、冷却通路２１の内壁には金属層が備え付けられている。また、冷却通路２１を完全に金属によって満たすこともできる。
さらに、メタルコアとして形成されているヒートシンク３７と電子構成素子９，１３との間に冷却エレメントを設けることも可能である。金属コアを電子構成素子９，１３に直接接触接続するように構成することも可能である。
プリント配線板２９の結合は、有利にはプリント配線板製造プロセスにおいて一般的であるように、ラミネートプロセスによっても行われる。
２つのプリント配線板２９を貫通している孔３９によって、一方のプリント配線板２９の導体路パターン２５は、第２のプリント配線板２９の導体路パターン３３と接続することができる。電気的なコンタクトは、例えば孔３９の壁部の金属化により行われる。メタルコアとして形成されたヒートシンク３７において終わっている孔４１によって、導体路パターン２５，３３はメタルコアと電気的に接触接続することができる。これにより、例えばアースコンタクトを実現することができる。孔４１においても、電気的なコンタクトは、有利には金属化により行われる。孔３９，４１の金属化は、例えば無電解又は電気金属めっきにより製造される。また、択一的には、例えば孔３９，４１を通じてワイヤを案内することも可能である。
図６〜１０には、電子構成群２７を製造するための択一的な方法が記載されている。図６〜１０に記載の方法は、伝導性のシート１が単に１つの伝導性の層３を有しており、絶縁性の層５を有していないという点において、図１〜５に記載の方法とは異なる。伝導性のシート１には位置合わせマーク７が加工されている。電子構成素子９の取付けのために、伝導性のシート１に接着剤４３が被着される。接着剤４３の被着は平面的に、有利には図６に記載されているように接着点の形式において行うことができる。
接着点４３に、接触点１１が備え付けられている電子構成素子９が載着される。接触点１１により、伝導性のシート１に対する電子構成素子９の間隔は規定される。接着点４３は電子構成素子９と伝導性のシート１との間の中間スペースを充填し、誘電体を形成するので、電子構成素子９の活性面は、伝導性のシート１に直接載置されていない。このことは図７に記載されている。
敏感な電子構成素子９をカプセル化するために、電子構成素子９をポリマ質量体１５によって取り囲むことが可能である。このことは図８に記載されている。ポリマ質量体１５は、例えばエポキシ樹脂低圧成形質量体である。必要な場合には、例えばアンテナ又はヒートシンクのために使用される、例えば比較的肉厚の誘電体のための位置ホルダを、ポリマ質量体１５を射出成形することによりポリマ質量体１５内に取り囲むことができる。ポリマ質量体１５による取り囲みは、例えば射出プレス成形方法により行われる。位置ホルダは、例えば凹部又は槽として成形されていてよい。しかしまた、射出プレス成形方法の他に、電子構成素子９をポリマ質量体１５によって被覆することができる、当業者に公知の他のあらゆる方法が使用可能である。付加的に、ポリマ質量体１５による被覆は、種々異なる厚さを有する構成素子９の場合、高さ補整が可能であるという利点を有している。このことは、後のラミネートプロセスにとって有利である。さらに、構成部材は剥離可能なシートに予めカプセル化することができ、シートの剥離後に接着点４３によってシート１に組み付けることができる。
図１〜５に記載の実施の形態の場合であっても、電子構成素子９の接着後、場合によってはポリマ質量体１５によるカプセル化後に、導体路パターン２５が伝導性のシート１から形成される。図６〜１０に記載されているように、全電子構成素子９に接触点１１が備え付けられていて、接触点１１を介して全電子構成素子９は伝導性のシート１に接続されている場合、電気的なコンタクトを製造するために後に金属化される孔１９を電気的な接触接続のために形成する必要はない。しかし、接触点１１を有していない他の電子的な構成素子１３が接着点４３によって接着される場合、伝導性のシート１及び接着点４３を通じて、伝導性のシート１と他の電子構成素子９，１３を接触接続するために次いで金属化される孔１９が加工される。本実施の形態において、伝導性のシート１のパターニングによる導体路パターン２５の形成は、孔１９の加工後に初めて行われる。
伝導性シート１をパターニングして導体路パターン２５を形成する前に、図６〜１０に記載の実施の形態においても、まずプリント配線板支持体１７が既述のように伝導性のシート１にラミネートされる。
図１０には、電子構成群２７が記載されている。電子構成群２７には２つのプリント配線板２９が互いに結合されている。このパターンは、図５に記載の電子構成群２７のパターンに対応する。図１０に記載の電子構成群２７は、図５に記載の実施の形態とは、プリント配線板支持体１７と導体路パターン２５との間に一貫している絶縁性の層５が形成されていない点で異なる。導体路パターン２５と電子構成素子９との間の誘電体として、電子構成素子９を導体路パターン２５に接着している接着剤４３が働く。電子構成素子９が設けられていない領域においては、導体路パターン２５がプリント配線板支持体１７に直接被着されている。

Claims (13)

  1. 少なくとも１つの電子構成素子（９，１３）を備えたプリント配線板を有している電子構成群（２７）を製造する方法において、該方法は、
    （ａ）少なくとも１つの電子構成素子（９）を接触接続点（１１）によって伝導性のシート（１）に取り付けるステップを有しており、前記少なくとも１つの電子構成素子の活性面が伝導性のシート（１）の方向を向いており、接触接続点（１１）は電子構成素子（９）の活性面における接触接続個所に配置されており、
    （ｂ）伝導性のシート（１）に取り付けられている少なくとも１つの電子構成素子（９，１３）を備えた伝導性のシート（１）をプリント配線板支持体（１７）にラミネートするステップを有しており、少なくとも１つの電子構成素子（９，１３）はプリント配線板支持体（１７）の方向を向いており、
    （ｃ）伝導性のシート（１）のパターニングにより導体路パターン（２５）を形成するステップを有している、
    ことを特徴とする、少なくとも１つの電子構成素子を備えたプリント配線板を有している電子構成群を製造する方法。
  2. 導電性のシート（１）は絶縁層（５）を有しており、少なくとも１つの構成素子（９）を絶縁層（５）に取り付け、接触接続点（１１）は絶縁層（５）を貫通し、構成素子（９）を伝導性のシート（１）に接触接続することを特徴とする、請求項１記載の方法。
  3. 少なくとも１つの電子構成素子（９）の取付けのために、接着剤（４３）を伝導性のシート（１）に供給し、接着剤（４３）は伝導性のシート（１）と少なくとも１つの電子構成素子（９）との間において誘電体として作用し、接触接続点（１１）は構成素子（９）を伝導性のシート（１）に接触接続することを特徴とする、請求項１記載の方法。
  4. 少なくとも１つの他の構成素子（１３）を接触接続点を用いずに、伝導性のシート（１）において絶縁層（５）又は接着剤層（４３）に取り付けることを特徴とする、請求項１から３までのいずれか一項記載の方法。
  5. 伝導性のシート（１）における取付け後に少なくとも１つの構成素子（９，１３）を、ポリマ質量体（１５）によって取り囲むことを特徴とする、請求項１から４までのいずれか一項記載の方法。
  6. 前記ステップ（ａ）において、伝導性のシート（１）に少なくとも１つの構成素子（９，１３）を取り付ける前に、位置合わせマーク（７）を伝導性のシート（１）に加工することを特徴とする、請求項１から５までのいずれか一項記載の方法。
  7. 少なくとも１つの他の構成素子（１３）を伝導性のシート（１）に電気的に接触接続させたい位置において、伝導性のシート（１）に複数の孔（１９）を加工することを特徴とする、請求項４から６までのいずれか一項記載の方法。
  8. 複数の孔（１９）を伝導性のシート（１）と少なくとも１つの他の電子構成素子（１３）との接触接続のために金属化することを特徴とする、請求項７記載の方法。
  9. 前記ステップ（ｃ）においてパターニングされた伝導性のシート（１）に、導体路パターン（３３）を有する他の層を形成することを特徴とする、請求項１から８までのいずれか一項記載の方法。
  10. 少なくとも１つの構成素子（９，１３）を前記ステップ（ｂ）におけるラミネート前に、伝導性のシート（１）とは反対の側においてヒートシンク（３７）と接触接続することにより、該ヒートシンク（３７）はプリント配線板支持体（１７）へのラミネート後に、同様にプリント配線板（２９）に組み込まれていることを特徴とする、請求項１から９までのいずれか一項記載の方法。
  11. 電子構成群であって、少なくとも１つの構成素子（９，１３）を有しており、該少なくとも１つの構成素子（９，１３）はプリント配線板（２９）において導体路パターン（２５，３３）と接続されており、少なくとも１つの構成素子（９，１３）はプリント配線板支持体（１７）に埋め込まれており、導体路パターン（２５，３３）はプリント配線板（２９）の表面に配置されている、電子構成群において、
    構成素子（９）と導体路パターン（２５）との接触接続は、構成素子（９）に取り付けられている接触接続点（１１）により行われることを特徴とする、電子構成群。
  12. 接触接続点（１１）は半田バンプ又はスタッドバンプであることを特徴とする、請求項１１記載の電子構成群。
  13. 導体路パターン（２５，３３）は複数の層において形成されていることを特徴とする、請求項１１又は１２記載の電子構成群。
JP2011501170A 2008-03-27 2009-03-13 電子構成群を製造する方法 Pending JP2011515862A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE200810000842 DE102008000842A1 (de) 2008-03-27 2008-03-27 Verfahren zur Herstellung einer elektronischen Baugruppe
DE102008000842.7 2008-03-27
PCT/EP2009/052953 WO2009118249A1 (de) 2008-03-27 2009-03-13 Verfahren zur herstellung einer elektronischen baugruppe

Publications (2)

Publication Number Publication Date
JP2011515862A true JP2011515862A (ja) 2011-05-19
JP2011515862A5 JP2011515862A5 (ja) 2013-02-14

Family

ID=40791154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011501170A Pending JP2011515862A (ja) 2008-03-27 2009-03-13 電子構成群を製造する方法

Country Status (6)

Country Link
US (1) US20110088936A1 (ja)
EP (1) EP2260683B1 (ja)
JP (1) JP2011515862A (ja)
CN (1) CN101982025B (ja)
DE (1) DE102008000842A1 (ja)
WO (1) WO2009118249A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009147936A1 (ja) * 2008-06-02 2011-10-27 イビデン株式会社 多層プリント配線板の製造方法
JP2013211526A (ja) * 2012-03-01 2013-10-10 Fujikura Ltd 部品内蔵基板及びその製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007024189A1 (de) * 2007-05-24 2008-11-27 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
US8966747B2 (en) 2011-05-11 2015-03-03 Vlt, Inc. Method of forming an electrical contact
DE102012213916A1 (de) * 2011-11-08 2013-05-08 Robert Bosch Gmbh Elektronikmodul für ein Steuergerät
DE102011088256A1 (de) * 2011-12-12 2013-06-13 Zf Friedrichshafen Ag Multilayer-Leiterplatte sowie Anordnung mit einer solchen
US9536798B2 (en) * 2012-02-22 2017-01-03 Cyntec Co., Ltd. Package structure and the method to fabricate thereof
FI125959B (en) 2013-05-10 2016-04-29 Murata Manufacturing Co Microelectromechanical device and method of manufacture of microelectromechanical device
DE102013217146A1 (de) * 2013-08-28 2015-03-05 Carl Zeiss Smt Gmbh Optisches Bauelement
EP2911486A1 (en) * 2014-02-19 2015-08-26 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft PCB-based connector device
US20150351218A1 (en) * 2014-05-27 2015-12-03 Fujikura Ltd. Component built-in board and method of manufacturing the same, and mounting body
KR102333559B1 (ko) * 2015-05-11 2021-12-01 삼성전자 주식회사 안테나 장치 및 그를 포함하는 전자 장치
EP3562281A1 (de) 2018-04-25 2019-10-30 Siemens Aktiengesellschaft Backplane und verfahren zu deren herstellung
FR3090264B1 (fr) * 2018-12-13 2022-01-07 St Microelectronics Grenoble 2 Procédé de montage de composant
EP3709777A1 (en) 2019-03-11 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Solder-free component carrier connection using an elastic element, and method
DE102019123193A1 (de) * 2019-08-29 2021-03-04 Endress+Hauser SE+Co. KG Feldgerät der Automatisierungstechnik

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244638A (ja) * 1999-12-20 2001-09-07 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュール及びその製造方法
JP2006165175A (ja) * 2004-12-06 2006-06-22 Alps Electric Co Ltd 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法
JP2007227586A (ja) * 2006-02-23 2007-09-06 Cmk Corp 半導体素子内蔵基板及びその製造方法
JP2007535156A (ja) * 2004-04-27 2007-11-29 イムベラ エレクトロニクス オサケユキチュア 埋込み構成要素からの熱伝導

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6512182B2 (en) 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
US6919508B2 (en) * 2002-11-08 2005-07-19 Flipchip International, Llc Build-up structures with multi-angle vias for chip to chip interconnects and optical bussing
JP2007535123A (ja) * 2003-07-14 2007-11-29 エイブイエックス コーポレイション モジュール式電子アッセンブリーおよび製造方法
FI20031201A (fi) * 2003-08-26 2005-02-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
DE10353676B4 (de) * 2003-11-17 2007-11-29 Siemens Ag Verfahren zur Herstellung eines ultradünnen Moduls mit rauen Kontakten
DE102005003125A1 (de) 2005-01-21 2006-07-27 Robert Bosch Gmbh Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
EP1684341A3 (de) * 2005-01-21 2007-01-10 Robert Bosch Gmbh Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
KR100716826B1 (ko) 2005-05-10 2007-05-09 삼성전기주식회사 전자부품이 내장된 기판의 제조방법
WO2006134220A1 (en) * 2005-06-16 2006-12-21 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
KR100770874B1 (ko) * 2006-09-07 2007-10-26 삼성전자주식회사 매설된 집적회로를 구비한 다층 인쇄회로기판
US8174119B2 (en) * 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
DE102007015819A1 (de) * 2007-03-30 2008-10-09 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe sowie elektronische Baugruppe
DE102007044754A1 (de) * 2007-09-19 2009-04-09 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe sowie elektronische Baugruppe
US8375577B2 (en) * 2008-06-04 2013-02-19 National Semiconductor Corporation Method of making foil based semiconductor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244638A (ja) * 1999-12-20 2001-09-07 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュール及びその製造方法
JP2007535156A (ja) * 2004-04-27 2007-11-29 イムベラ エレクトロニクス オサケユキチュア 埋込み構成要素からの熱伝導
JP2006165175A (ja) * 2004-12-06 2006-06-22 Alps Electric Co Ltd 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法
JP2007227586A (ja) * 2006-02-23 2007-09-06 Cmk Corp 半導体素子内蔵基板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009147936A1 (ja) * 2008-06-02 2011-10-27 イビデン株式会社 多層プリント配線板の製造方法
JP2013211526A (ja) * 2012-03-01 2013-10-10 Fujikura Ltd 部品内蔵基板及びその製造方法
US9282628B2 (en) 2012-03-01 2016-03-08 Fujikura Ltd. Component built-in board and method of manufacturing the same

Also Published As

Publication number Publication date
US20110088936A1 (en) 2011-04-21
CN101982025B (zh) 2014-09-10
CN101982025A (zh) 2011-02-23
EP2260683B1 (de) 2013-05-15
EP2260683A1 (de) 2010-12-15
DE102008000842A1 (de) 2009-10-01
WO2009118249A1 (de) 2009-10-01

Similar Documents

Publication Publication Date Title
JP2011515862A (ja) 電子構成群を製造する方法
US8817485B2 (en) Single-layer component package
US8076586B2 (en) Heat conduction from an embedded component
JP5064210B2 (ja) 電子モジュール及びその製造方法
US8062537B2 (en) Method for manufacturing an electronics module
US8547701B2 (en) Electronics module and method for manufacturing the same
JP4205749B2 (ja) 電子モジュールの製造方法及び電子モジュール
EP1474959B1 (en) Method for embedding a component in a base and forming a contact
US10765005B2 (en) Embedding component with pre-connected pillar in component carrier
US8811019B2 (en) Electronic device, method for producing the same, and printed circuit board comprising electronic device
US8789271B2 (en) Method for integrating an electronic component into a printed circuit board
US8716870B2 (en) Direct write interconnections and method of manufacturing thereof
US20100328913A1 (en) Method for the producing an electronic subassembly, as well as electronic subassembly
KR20080035974A (ko) 전자 부품이 탑재된 다층 배선 기판 및 그 제조 방법
US8020288B2 (en) Method for producing an electronic subassembly
JP4694007B2 (ja) 三次元実装パッケージの製造方法
EP2705736B1 (en) The printed circuit board and the method for manufacturing the same
JP5150720B2 (ja) 電子アッセンブリーの製造方法並びに電子アッセンブリー
JP3610769B2 (ja) 多層電子部品搭載用基板
KR101543031B1 (ko) 인쇄회로기판 및 그 제조 방법
CN116936373A (zh) 多芯片的封装方法以及封装体
JP2003283092A (ja) 回路基板
KR20080043207A (ko) 능동 소자 내장형 인쇄회로기판 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120516

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120816

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120823

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20121116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130701