KR100770874B1 - 매설된 집적회로를 구비한 다층 인쇄회로기판 - Google Patents

매설된 집적회로를 구비한 다층 인쇄회로기판 Download PDF

Info

Publication number
KR100770874B1
KR100770874B1 KR1020060086215A KR20060086215A KR100770874B1 KR 100770874 B1 KR100770874 B1 KR 100770874B1 KR 1020060086215 A KR1020060086215 A KR 1020060086215A KR 20060086215 A KR20060086215 A KR 20060086215A KR 100770874 B1 KR100770874 B1 KR 100770874B1
Authority
KR
South Korea
Prior art keywords
film
integrated circuit
circuit board
conductive pads
printed circuit
Prior art date
Application number
KR1020060086215A
Other languages
English (en)
Inventor
서호성
이영민
최연호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060086215A priority Critical patent/KR100770874B1/ko
Priority to US11/685,269 priority patent/US7751202B2/en
Application granted granted Critical
Publication of KR100770874B1 publication Critical patent/KR100770874B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Abstract

본 발명에 따른 복수의 절연층 및 복수의 도전성 패턴층을 교대로 적층한 구조를 갖는 다층 인쇄회로기판은, 상기 다층 인쇄회로기판의 내부에 매설되도록 상기 복수의 절연층 중 코어 절연층 내에 배치되며, 그 표면 상에 외부 전기 접속을 위한 복수의 외부접속단자를 구비한 집적회로와; 상기 집적회로의 표면에 부착되며, 상기 복수의 외부접속단자와 일대일 전기 접속되는 복수의 내측 도전성 패드를 구비하고, 인접한 도전성 패턴층과 전기 접속되는 필름을 포함한다.
다층 인쇄회로기판, 집적회로, 도전성 패드, 외부접속단자, 필름

Description

매설된 집적회로를 구비한 다층 인쇄회로기판{PRINTED CIRCUIT BOARD WITH EMBEDDED INTEGRATED CIRCUIT}
도 1은 종래의 다층 인쇄회로기판을 나타내는 단면도,
도 2는 도 1에 도시된 집적회로를 나타내는 평면도,
도 3은 본 발명의 바람직한 실시예에 따른 다층 인쇄회로기판을 나타내는 단면도,
도 4는 도 3에 도시된 필름을 나타내는 저면도,
도 5 내지 12는 본 발명의 바람직한 실시예에 따른 다층 인쇄회로기판의 제조 방법을 설명하기 위한 도면들.
본 발명은 다층 인쇄회로기판(multi-layer printed circuit board: multi-layer PCB)에 관한 것으로서, 특히 그 내부에 집적회로(integrated circuit: IC)가 매설된(다르게 말하자면, 내장된) 다층 인쇄회로기판에 관한 것이다.
인쇄회로기판은 다양한 전자 제품에 적용되고 있고, 특히 복수의 절연 층(insulation layer) 및 복수의 도전성 패턴층(conductive pattern layer)을 교대로 적층한 구조를 갖는 다층 인쇄회로기판은 고밀도 집적화를 필요로 하는 노트북, 휴대용 무선 단말기 등에 적용되고 있다.
도 1은 종래의 다층 인쇄회로기판을 나타내는 단면도이고, 도 2는 도 1에 도시된 집적회로를 나타내는 평면도이다. 상기 다층 인쇄회로기판(100)은 제1 내지 제5 절연층(111~115) 및 제1 내지 제6 도전성 패턴층(121~126)이 교대로 적층된 구조를 가지며, 그 내부에 집적회로(140)가 매설되어 있다. 상기 집적회로(140)는 상기 다층 인쇄회로기판(100)의 내부에 매설되도록 상기 제1 내지 제5 절연층(111~115) 중 코어 절연층에 해당하는 상기 제3 절연층(113) 내에 배치되며, 그 표면 상에 외부 전기 접속을 위한 복수의 외부접속단자(bump, 142)를 구비한다.
상기 외부접속단자들(142)의 피치 및 크기가 매우 작기 때문에, 상기 집적회로(140)의 재배선 공정이 필요하다. 이러한 재배선 공정은 상기 집적회로(140)의 가장자리에 위치하는 복수의 외부접속단자(142)와 와이어들(wire, 146)을 통해 일대일 전기 접속되는 복수의 도전성 패드(conductive pad, 144)를 상기 집적회로(140)의 회로 영역에 배치하는 공정이다. 즉, 상기 외부접속단자(142)보다 큰 크기를 갖는 도전성 패드(144)를 제공함으로써, 상기 집적회로(140)와 인접한 상기 제5 도전성 패턴층(125)과의 전기 접속을 보다 용이하게 한다.
상기 다층 인쇄회로기판(100)은 층간 전기 접속을 위한 복수의 비아 홀(via hole, 130)을 구비하며, 인접한 두 도전성 패턴층들은 비아 홀을 통해 전기 접속된다. 상기 비아 홀들(130)은 레이저 식각(laser etching) 등을 통해 형성될 수 있 다.
상기 집적회로(140) 및 제5 도전성 패턴층(125)의 전기 접속도 비아 홀들(130)을 통해 이루어진다. 즉, 상기 제5 도전성 패턴층(125)은 상기 집적회로(140)와의 사이에 위치하는 비아 홀들(130)을 통해 상기 도전성 패드들(144)과 전기 접속된다.
그러나, 전술한 바와 같은 상기 다층 인쇄회로기판(100)은 상기 집적회로(140)와 제5 도전성 패턴층(125)의 전기 접속을 위해 상기 집적회로(140)의 재배선 공정을 필요로 한다는 문제점이 있다. 또한, 이러한 재배선 공정에 따라 상기 집적회로(140)의 회로 영역 상에 복수의 도전성 패드(144)를 배치하여야 하므로, 상기 집적회로(140)의 RF 특성 저하가 야기된다는 문제점이 있다. 즉, 상기 회로 영역 상에 형성되어 있는 인덕터(inductor), 트랜지스트(transistor) 등의 회로 소자와 상기 도전성 패드(144) 및 와이어들(146)간의 커플링 현상이 발생함으로써, 상기 집적회로(140)의 RF 특성이 저하될 수 있다.
본 발명은 상술한 종래의 문제점을 해결하기 위하여 도출된 것으로서, 본 발명의 목적은 재배선 공정을 필요로 하지 않고, RF 특성 저하를 방지할 수 있으며, 고밀도 집적화가 가능한 매설된 집적회로를 구비한 다층 인쇄회로기판을 제공함에 있다.
상기한 문제점을 해결하기 위하여, 본 발명에 따른 복수의 절연층 및 복수의 도전성 패턴층을 교대로 적층한 구조를 갖는 다층 인쇄회로기판은, 상기 다층 인쇄회로기판의 내부에 매설되도록 상기 복수의 절연층 중 코어 절연층 내에 배치되며, 그 표면 상에 외부 전기 접속을 위한 복수의 외부접속단자를 구비한 집적회로와; 상기 집적회로의 표면에 부착되며, 상기 복수의 외부접속단자와 일대일 전기 접속되는 복수의 내측 도전성 패드를 구비하고, 인접한 도전성 패턴층과 전기 접속되는 필름을 포함한다.
이하에서는 첨부 도면들을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 본 발명을 설명함에 있어서, 관련된 공지 기능이나 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하지 않게 하기 위하여 생략한다.
도 3은 본 발명의 바람직한 실시예에 따른 다층 인쇄회로기판을 나타내는 단면도이고, 도 4는 도 3에 도시된 필름을 나타내는 저면도이다.
상기 다층 인쇄회로기판(200)은 재1 내지 제5 절연층(211~215) 및 복수의 도전성 패턴층(221~226)이 교대로 적층된 구조를 가지며, 그 내부에 집적회로(240) 및 필름(250)이 매설되어 있다. 상기 집적회로(240)는 상기 다층 인쇄회로기판(200)의 내부에 매설되도록 상기 제1 내지 제5 절연층(211~215) 중 코어 절연층에 해당하는 제3 절연층(213) 내에 배치되며, 그 상면 상에 배치된 외부 전기 접속을 위한 복수의 외부접속단자(242)를 구비한다. 상기 다층 인쇄회로기판(200)은 층간 전기 접속을 위한 복수의 비아 홀(230)을 구비하며, 인접한 두 도전성 패턴층들 은 비아 홀을 통해 전기 접속된다. 상기 비아 홀들(230)은 레이저 식각 등을 통해 형성될 수 있다.
상기 필름(250)은 기판(substrate, 252), 상기 기판(252)의 하면 상에 적층된 도전성 패드층(254~258)과, 상기 도전성 패드층(254~258)을 둘러싸도록 상기 기판(252)의 하면 상에 적층된 접착층(258)을 포함한다. 상기 필름(250)의 도전성 패드층(254~258)은 그 내측에 상기 외부접속단자들(242)과 일대일 대응되도록 배치된 복수의 내측 도전성 패드(254)와, 그 외측에 상기 내측 도전성 패드들(254)과 일대일 대응되도록 배치된 복수의 외측 도전성 패드(256)와, 상기 내측 도전성 패드들(254)과 상기 외측 도전성 패드들(256)을 일대일 연결하는 복수의 와이어들(255)로 구성된다.
상기 필름(250)의 하면은 상기 집적회로(240)의 상면에 접착되며, 상기 내측 도전성 패드들(254)을 포함하는 상기 필름(250)의 중앙부는 상기 집적회로(240)의 상면에 부착되고, 상기 외측 도전성 패드들(256)을 포함하는 상기 필름(250)의 가장자리부는 상기 제4 도전성 패턴층(224)에 부착된다. 상기 내측 도전성 패드들(254)은 상기 외부접속단자들(242)과 일대일 전기 접속된다. 이를 위해, 상기 내측 도전성 패드들(254)은 상기 외부접속단자들(242)과 동일한 배치 구조를 갖는다. 본 실시예에서, 상기 내측 도전성 패드들(254) 및 외부접속단자들(242)은 정사각형 구조 및 일정한 피치(pitch)로 배치된다. 또한, 상기 외측 도전성 패드들(256)도 정사각형 구조 및 일정한 피치로 배치된다.
상기 외측 도전성 패드(256)는 상기 내측 도전성 패드(254)보다 큰 크기를 가지므로, 상기 필름(250)과 상기 제4 도전성 패턴층(224)과의 전기 접속을 보다 용이하게 한다. 도시된 바와 같이, 상기 내측 도전성 패드들(254)은 상기 외부접속단자들(242)과 전기 접속되고, 상기 외측 도전성 패드들(256)은 상기 제3 절연층(213)의 상면에 적층된 제4 도전성 패턴층(224)과 전기 접속된다.
도 5 내지 12는 본 발명의 바람직한 실시예에 따른 다층 인쇄회로기판의 제조 방법을 설명하기 위한 도면들이다. 상기 제조 방법은 하기하는 (a) 내지 (h) 과정들을 포함한다.
도 5를 참고하면, 상기 (a) 과정은 코어 절연층(313)의 상면 및 하면 상에 도전성 패턴층들(323,324)을 코팅하는 과정이다. 일 예로서, FR4 재질의 코어 절연층(313)을 준비하고, 상기 코어 절연층(313)의 상면 및 하면 상에 동박들(copper foil)을 코팅하고, 통상의 사진식각(photolithography) 공정을 이용하여 상기 각 동박을 패터닝함으로써 상기 도전성 패턴층(323,324)을 형성한다. 이러한 사진식각 공정은 상기 동박 상에 포토레지스트(photoresist)를 도포하는 과정, 마스크(mask)를 이용하여 상기 포토레지스트에 패턴이 새겨지도록 노광하는 과정, 노광된 부분을 현상하는 과정, 잔류 포토레지스트를 이용하여 상기 동박을 식각하는 과정을 포함한다.
도 6을 참고하면, 상기 (b) 과정은 집적회로를 수용하기 위한 공간을 확보하기 위해 상기 코팅된 코어 절연층(313)을 관통하는 홀(313a)을 형성하는 과정이다. 상기 홀(313a)은 통상의 드릴링(drilling) 공정을 통해 형성될 수 있다. 상기 홀(313a)은 상기 집적회로의 평면 형태와 동일한 정사각형의 평면 형태를 가지며, 상기 집적회로보다 큰 크기를 갖는다.
도 7을 참고하면, 상기 (c) 과정은 필름 부착된 집적회로를 지지하기 위해 상기 드릴링된 코어 절연층(313)의 하단에 테이프(tape, 360)를 부착하는 과정이다. 즉, 상기 홀(313a)의 하단은 상기 테이프(360)에 의해 폐색된다.
도 8을 참고하면, 상기 (d) 과정은 집적회로(340)의 상면에 필름(350)을 부착하는 과정이다. 이때, 상기 필름(350)의 내측 도전성 패드들은 상기 집적회로(340)의 외부접속단자들과 일대일 전기 접속된다. 상기 필름(350)으로는 통상의 COF(chip on film) 필름을 사용할 수 있다. 이러한 COF 필름을 이용하면, 30㎛ 피치 이상의 내측 도전성 패드들을 정밀하게 형성할 수 있다.
도 9를 참고하면, 상기 (e) 과정은 상기 테이프(360) 부착된 코어 절연층(313)의 홀(313a)에 상기 필름(350) 부착된 집적회로(340)를 삽입하는 과정이다. 이때, 상기 필름(350)의 가장자리가 상측 도전성 패턴층(324)에 부착됨과 동시에, 상기 필름(350)의 외측 도전성 패드들이 상측 도전성 패턴층(324)과 전기 접속된다.
도 10을 참고하면, 상기 (f) 과정은 상기 테이프(360)를 제거하는 과정이다.
도 11 및 도 12를 참고하면, 상기 (g) 과정은 상기 코어 절연층(313)의 상측 및 하측에 복수의 절연층(311,312,314,315) 및 복수의 패턴층(321,322,325,326)을 빌드-업(build-up)하는 과정이다. 상기 코어 절연층(313) 이외의 각 절연층(311,312,314,315)은 ABF(Ajinomoto build-up film) 재질로 이루어질 수 있으며, 상기 각 절연층(313)에는 층간 전기 접속을 위한 비아 홀(330)이 레이저 식각을 통 해 형성될 수 있다.
상술한 바와 같이, 본 발명에 따른 매설된 집적회로를 구비한 다층 인쇄회로기판은 필름을 이용하여 집적회로와 도전성 패턴층을 전기 접속함으로써, 재배선 공정을 필요로 하지 않고, RF 특성 저하를 방지할 수 있으며, 고밀도 집적화가 가능다는 이점이 있다.

Claims (7)

  1. 복수의 절연층 및 복수의 도전성 패턴층을 교대로 적층한 구조를 갖는 다층 인쇄회로기판에 있어서,
    상기 다층 인쇄회로기판의 내부에 매설되도록 상기 복수의 절연층 중 코어 절연층 내에 배치되며, 그 표면 상에 외부 전기 접속을 위한 복수의 외부접속단자를 구비한 집적회로와;
    상기 집적회로의 표면에 부착되며, 상기 복수의 외부접속단자와 일대일 전기 접속되는 복수의 내측 도전성 패드를 구비하고, 인접한 도전성 패턴층과 전기 접속되는 필름을 포함함을 특징으로 하는 다층 인쇄회로기판.
  2. 제1항에 있어서,
    상기 필름은 상기 복수의 내측 도전성 패드와 와이어들을 통해 일대일 전기 접속되며, 상기 인접한 도전성 패턴층과 전기 접속되는 복수의 외측 도전성 패드를 더 포함함을 특징으로 하는 다층 인쇄회로기판.
  3. 제2항에 있어서, 상기 필름은,
    상기 복수의 내측 도전성 패드, 와이어들 및 복수의 외측 도전성 패드가 그 표면 상에 적층되는 기판과;
    상기 복수의 내측 도전성 패드, 와이어들 및 복수의 외측 도전성 패드를 둘러싸도록 상기 기판의 표면 상에 적층된 접착층을 더 포함함을 특징으로 하는 다층 인쇄회로기판.
  4. 제2항에 있어서, 상기 필름은 상기 복수의 내측 도전성 패드를 포함하는 중앙부가 상기 집적회로의 표면에 부착되고, 상기 복수의 외측 도전성 패드를 포함하는 가장자리가 상기 인접한 도전성 패턴층의 표면에 부착됨을 특징으로 하는 다층 인쇄회로기판.
  5. 제1항에 있어서,
    상기 코어 절연층은 홀을 구비하고, 상기 필름 부착된 집적회로가 상기 홀에 삽입됨을 특징으로 하는 다층 인쇄회로기판.
  6. 제1항에 있어서,
    상기 필름은 COF(chip on film) 필름임을 특징으로 하는 다층 인쇄회로기판.
  7. 제1항에 있어서,
    상기 코어 절연층은 FR4 재질이고, 나머지 절연층은 ABF(Ajinomoto build-up film) 재질임을 특징으로 하는 다층 인쇄회로기판.
KR1020060086215A 2006-09-07 2006-09-07 매설된 집적회로를 구비한 다층 인쇄회로기판 KR100770874B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060086215A KR100770874B1 (ko) 2006-09-07 2006-09-07 매설된 집적회로를 구비한 다층 인쇄회로기판
US11/685,269 US7751202B2 (en) 2006-09-07 2007-03-13 Multi-layered printed circuit board having integrated circuit embedded therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060086215A KR100770874B1 (ko) 2006-09-07 2006-09-07 매설된 집적회로를 구비한 다층 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR100770874B1 true KR100770874B1 (ko) 2007-10-26

Family

ID=38816090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060086215A KR100770874B1 (ko) 2006-09-07 2006-09-07 매설된 집적회로를 구비한 다층 인쇄회로기판

Country Status (2)

Country Link
US (1) US7751202B2 (ko)
KR (1) KR100770874B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI353661B (en) * 2007-04-09 2011-12-01 Unimicron Technology Corp Circuit board structure capable of embedding semic
EP2136610A4 (en) * 2008-01-25 2011-07-13 Ibiden Co Ltd MULTILAYER CONDUCTOR PLATE AND METHOD FOR THE PRODUCTION THEREOF
DE102008000842A1 (de) * 2008-03-27 2009-10-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
TWM362572U (en) * 2009-04-13 2009-08-01 Phytrex Technology Corp Signal convertor
KR101077380B1 (ko) * 2009-07-31 2011-10-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US20110216514A1 (en) * 2010-03-03 2011-09-08 Mutual-Tek Industries Co., Ltd. Combined multilayer circuit board having embedded components and manufacturing method of the same
AT12317U1 (de) * 2010-04-13 2012-03-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte sowie leiterplatte mit einem darin integrierten elektronischen bauteil
JP5352019B1 (ja) * 2012-11-14 2013-11-27 太陽誘電株式会社 多層回路基板及び高周波回路モジュール
JP5574071B1 (ja) * 2012-12-26 2014-08-20 株式会社村田製作所 部品内蔵基板
US9153550B2 (en) * 2013-11-14 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design with balanced metal and solder resist density
US20150351218A1 (en) * 2014-05-27 2015-12-03 Fujikura Ltd. Component built-in board and method of manufacturing the same, and mounting body

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980071398A (ko) 1997-02-17 1998-10-26 야스카와 히데아키 캐리어 필름 및 그것을 사용한 집적 회로 장치
US6903458B1 (en) * 2002-06-20 2005-06-07 Richard J. Nathan Embedded carrier for an integrated circuit chip
KR20060051422A (ko) 2004-10-22 2006-05-19 신꼬오덴기 고교 가부시키가이샤 내장 칩을 갖고 그 양측에 외부 접속 단자를 갖는 기판과그 제조 방법
KR20060061374A (ko) 2003-12-05 2006-06-07 이비덴 가부시키가이샤 다층 프린트 배선판

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183658B2 (en) * 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
TW575931B (en) * 2002-10-07 2004-02-11 Advanced Semiconductor Eng Bridge connection type of chip package and process thereof
DE10340129B4 (de) * 2003-08-28 2006-07-13 Infineon Technologies Ag Elektronisches Modul mit Steckkontakten und Verfahren zur Herstellung desselben
US7285321B2 (en) * 2003-11-12 2007-10-23 E.I. Du Pont De Nemours And Company Multilayer substrates having at least two dissimilar polyimide layers, useful for electronics-type applications, and compositions relating thereto
KR100888195B1 (ko) * 2007-08-06 2009-03-12 한국과학기술원 능동소자가 내장된 유기기판 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980071398A (ko) 1997-02-17 1998-10-26 야스카와 히데아키 캐리어 필름 및 그것을 사용한 집적 회로 장치
US6903458B1 (en) * 2002-06-20 2005-06-07 Richard J. Nathan Embedded carrier for an integrated circuit chip
KR20060061374A (ko) 2003-12-05 2006-06-07 이비덴 가부시키가이샤 다층 프린트 배선판
KR20060051422A (ko) 2004-10-22 2006-05-19 신꼬오덴기 고교 가부시키가이샤 내장 칩을 갖고 그 양측에 외부 접속 단자를 갖는 기판과그 제조 방법

Also Published As

Publication number Publication date
US7751202B2 (en) 2010-07-06
US20080062657A1 (en) 2008-03-13

Similar Documents

Publication Publication Date Title
KR100770874B1 (ko) 매설된 집적회로를 구비한 다층 인쇄회로기판
US9768103B2 (en) Fabrication method of embedded chip substrate
US6281446B1 (en) Multi-layered circuit board and method of manufacturing the same
KR100656751B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
RU2327311C2 (ru) Способ встраивания компонента в основание
US20180261578A1 (en) Package structure and method of manufacturing the same
US20100014265A1 (en) Flex-rigid wiring board and electronic device
US10349519B2 (en) Printed circuit board and method for manufacturing the same
US8373073B2 (en) Wiring board and method for manufacturing the same
US20160066429A1 (en) Flex-rigid wiring board
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
US20100269336A1 (en) Methods for fabricating circuit boards
KR20150006686A (ko) 반도체 패키지 및 그 제조 방법
US8436463B2 (en) Packaging substrate structure with electronic component embedded therein and method for manufacture of the same
KR102078009B1 (ko) 인쇄회로기판 및 그 제조방법
US8022513B2 (en) Packaging substrate structure with electronic components embedded in a cavity of a metal block and method for fabricating the same
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
US11882648B2 (en) Dielectric layer for component carrier with varying material properties
TWI678952B (zh) 線路板結構及其製作方法
US10219374B2 (en) Printed wiring board
US7755909B2 (en) Slim design main board
US20090102045A1 (en) Packaging substrate having capacitor embedded therein
KR101067214B1 (ko) 인쇄회로기판 및 그 제조방법
KR20090102119A (ko) 임베디드 인쇄회로기판 및 그 제조방법
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120927

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150925

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170927

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee